JP2525354Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2525354Y2 JP2525354Y2 JP1990009483U JP948390U JP2525354Y2 JP 2525354 Y2 JP2525354 Y2 JP 2525354Y2 JP 1990009483 U JP1990009483 U JP 1990009483U JP 948390 U JP948390 U JP 948390U JP 2525354 Y2 JP2525354 Y2 JP 2525354Y2
- Authority
- JP
- Japan
- Prior art keywords
- tab tape
- wiring board
- semiconductor element
- bonding position
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】 [産業上の利用分野] 本考案は、半導体装置に関する。
さらに詳しくは、外部接続端子が半導体素子の側部周
辺から導出されたQFP、SOP、SOJ、LDCC等の実装構造に
好適な半導体装置の改良に関する。
辺から導出されたQFP、SOP、SOJ、LDCC等の実装構造に
好適な半導体装置の改良に関する。
[従来の技術] 従来、半導体装置として、本出願人は先に特願平1-34
2781号を提案している。
2781号を提案している。
この本出願人の先提案は、配線基板とリードフレーム
とを積層一体化して導通スルーホールで電気的に接続し
てなるものであり、外形を変更することなく多様な電気
特性を満足し得る回路基板の多層化を図ることができる
こと、多層化工作を精密、安価、効率的に行なうことが
できること、多ピン化に対応することができること等を
利点としている。
とを積層一体化して導通スルーホールで電気的に接続し
てなるものであり、外形を変更することなく多様な電気
特性を満足し得る回路基板の多層化を図ることができる
こと、多層化工作を精密、安価、効率的に行なうことが
できること、多ピン化に対応することができること等を
利点としている。
[考案が解決しようとする課題] 前述の本出願人の先提案では、半導体素子を主にワイ
ヤボンディングにより実装することを想定しているた
め、半導体素子の実装効率の面で改良すべき点を包含し
ている。
ヤボンディングにより実装することを想定しているた
め、半導体素子の実装効率の面で改良すべき点を包含し
ている。
さらに、ボンディングされた半導体素子周りを封止材
で封止する場合に耐湿性の確保が充分でないため、耐湿
性の面で改良すべき点を包含している。
で封止する場合に耐湿性の確保が充分でないため、耐湿
性の面で改良すべき点を包含している。
本考案は、このような点を考慮してなされたもので、
上述した本出願人の先提案の効果を損なうことなく、半
導体素子の実装効率が良好で耐湿性が充分に確保される
半導体装置を提供することを課題とする。
上述した本出願人の先提案の効果を損なうことなく、半
導体素子の実装効率が良好で耐湿性が充分に確保される
半導体装置を提供することを課題とする。
[課題を解決するための手段] 前述の課題を解決するため、本考案に係る半導体装置
は、タブテープの半導体素子がボンディングされるボン
ディング位置に窓孔が開孔されると共に、前記ボンディ
ング位置周りに、前記タブテープに貼着する基材と、該
基材におけるタブテープへの貼着面の反対側面である外
側面に形成する配線とを備えた配線基板が積層一体化さ
れ、且つ前記配線基板の配線とタブテープのリードと
を、配線基板とタブテープに穿孔せしめて形成した導通
スルーホールで電気的に接続した回路基板と、前記ボン
ディング位置にボンディングされた半導体素子と、前記
窓孔を通じて前記ボンディング位置の表裏両面側に充填
された封止材とを備えてなる手段を採用する。
は、タブテープの半導体素子がボンディングされるボン
ディング位置に窓孔が開孔されると共に、前記ボンディ
ング位置周りに、前記タブテープに貼着する基材と、該
基材におけるタブテープへの貼着面の反対側面である外
側面に形成する配線とを備えた配線基板が積層一体化さ
れ、且つ前記配線基板の配線とタブテープのリードと
を、配線基板とタブテープに穿孔せしめて形成した導通
スルーホールで電気的に接続した回路基板と、前記ボン
ディング位置にボンディングされた半導体素子と、前記
窓孔を通じて前記ボンディング位置の表裏両面側に充填
された封止材とを備えてなる手段を採用する。
[作用] 前述の手段によると、配線基板の配線をフォトリソグ
ラフィ技術等で微細化することができるため、多ピン化
対応にすることができる。また、タブテープに対して配
線基板を積層する構造としたため、外形を変更せずに多
様な電気特性を満足し得る回路基板の多層化を図ること
ができる。さらに、タブテープ、配線基板の積層ではリ
ードフレームの積層のような機械的な位置合せが伴わな
いことから、多層化工作を精密、安価、効率的に行なう
ことができる。
ラフィ技術等で微細化することができるため、多ピン化
対応にすることができる。また、タブテープに対して配
線基板を積層する構造としたため、外形を変更せずに多
様な電気特性を満足し得る回路基板の多層化を図ること
ができる。さらに、タブテープ、配線基板の積層ではリ
ードフレームの積層のような機械的な位置合せが伴わな
いことから、多層化工作を精密、安価、効率的に行なう
ことができる。
また、タブテープの半導体素子がボンディングされる
ボンディング位置自体は通常のタブテープ構造となって
いることから、一般的なテープキャリア方式(TAB)に
より連続的に半導体素子を実装することができる。
ボンディング位置自体は通常のタブテープ構造となって
いることから、一般的なテープキャリア方式(TAB)に
より連続的に半導体素子を実装することができる。
よって、上述した本出願人の先提案の効果を損なうこ
となく、半導体素子の実装効率が良好な半導体装置を提
供するという課題が解決される。
となく、半導体素子の実装効率が良好な半導体装置を提
供するという課題が解決される。
さらに、ボンディング位置に開孔された窓孔から封止
材がボンディング位置の表裏両面側に充填され、封止層
が厚く広範囲となるため、耐湿性が充分に確保される半
導体装置を提供するという課題が解決される。
材がボンディング位置の表裏両面側に充填され、封止層
が厚く広範囲となるため、耐湿性が充分に確保される半
導体装置を提供するという課題が解決される。
さらにまた、配線基板とタブテープに穿孔するスルー
ホールによって配線基板の配線とタブテープのリードと
を電気的に接続する構造としたので、配線基板を複数層
以上積層し、それら複数層以上の配線基板とタブテープ
に夫々スルーホール穿孔を行なって導通スルーホールを
形成し、タブテープのリードと各配線基板の配線とが導
通スルーホールを介して電気的に接続する複数層以上の
多層回路基板を形成することが可能になる。
ホールによって配線基板の配線とタブテープのリードと
を電気的に接続する構造としたので、配線基板を複数層
以上積層し、それら複数層以上の配線基板とタブテープ
に夫々スルーホール穿孔を行なって導通スルーホールを
形成し、タブテープのリードと各配線基板の配線とが導
通スルーホールを介して電気的に接続する複数層以上の
多層回路基板を形成することが可能になる。
また、配線基板の配線をタブテープへの貼着面の反対
側面である外側面に備えてタブテープに配線基板を積層
する構造としたので、タブテープにおける絶縁フィルム
側の面とリード側の面との双方、即ちタブテープにおけ
る絶縁側と導電側の表裏両面に配線基板を積層一体化す
ることができる。
側面である外側面に備えてタブテープに配線基板を積層
する構造としたので、タブテープにおける絶縁フィルム
側の面とリード側の面との双方、即ちタブテープにおけ
る絶縁側と導電側の表裏両面に配線基板を積層一体化す
ることができる。
[実施例] 以下、本考案に係る半導体装置の実装例を図面に基い
て説明する。
て説明する。
この実施例では、タブテープ1の表裏両面に夫々プリ
ント配線基板2が積層一体化された回路基板Aを示して
ある。
ント配線基板2が積層一体化された回路基板Aを示して
ある。
タブテープ1は、ポリイミドフィルム11にSnメッキCu
材等のリード(フィンガ)12が取付けられた通常の構造
である。なお、このタブテープ1の半導体素子3がボン
ディングされるボンディング位置A′部分のリード12に
は、バンプ13が形成されている。また、このボンディン
グ位置A′部分には、タブテープ1の表裏両側を連通す
る窓孔14が複数個開孔されている。
材等のリード(フィンガ)12が取付けられた通常の構造
である。なお、このタブテープ1の半導体素子3がボン
ディングされるボンディング位置A′部分のリード12に
は、バンプ13が形成されている。また、このボンディン
グ位置A′部分には、タブテープ1の表裏両側を連通す
る窓孔14が複数個開孔されている。
プリント配線基板2は、ガラスエポキシ樹脂の基材21
にSnメッキCu箔のプリント配線22が形成されてなるもの
で、プリント配線22をタブテープ1への貼着面の反対側
面である外側面に備えてタブテープ1の表裏両面に積層
一体化されている。
にSnメッキCu箔のプリント配線22が形成されてなるもの
で、プリント配線22をタブテープ1への貼着面の反対側
面である外側面に備えてタブテープ1の表裏両面に積層
一体化されている。
このプリント配線基板2は、例えば、前記ボンディン
グ位置A′に対応する部分を予め切欠く等した形状に形
成され、プリプレグを介してタブテープ1にホットプレ
ス等により積層一体化される。
グ位置A′に対応する部分を予め切欠く等した形状に形
成され、プリプレグを介してタブテープ1にホットプレ
ス等により積層一体化される。
また、このように積層一体化されたタブテープ1は、
プリント配線基板2では、ドリル加工等によってスルー
ホール穿孔が行なわれ、前記プリント配線22と共にまた
は別個にSnメッキ等が行なわれ、タブテープ1のリード
12とプリント配線基板2のプリント配線22が導通スルー
ホール4を介して電気的に接続するようになっている。
プリント配線基板2では、ドリル加工等によってスルー
ホール穿孔が行なわれ、前記プリント配線22と共にまた
は別個にSnメッキ等が行なわれ、タブテープ1のリード
12とプリント配線基板2のプリント配線22が導通スルー
ホール4を介して電気的に接続するようになっている。
さらに、前記ボンディング位置A′には、半導体素子
3がボンディンツされている。この半導体素子3には金
属材からなる熱拡散板5が接着剤6を介して取付けられ
ており、半導体素子3の放熱冷却を促進するようになっ
ている。また、この熱拡散板5は接着剤6を介してプリ
ント配線基板2に接着するような大形となっており、半
導体素子3の放熱冷却面積が広く確保されると共に、半
導体素子3の実装強度を高めている。
3がボンディンツされている。この半導体素子3には金
属材からなる熱拡散板5が接着剤6を介して取付けられ
ており、半導体素子3の放熱冷却を促進するようになっ
ている。また、この熱拡散板5は接着剤6を介してプリ
ント配線基板2に接着するような大形となっており、半
導体素子3の放熱冷却面積が広く確保されると共に、半
導体素子3の実装強度を高めている。
タブテープ1にボンディングされた半導体素子3に対
しては、耐湿性の良好な樹脂材等からなる封止材7が充
填されている。この封止材7は、タブテープ1の半導体
素子3がボンディングされた反対側から充填されるが、
前記ボンディング位置A′に窓孔14が開孔されているた
め、この窓孔14を通じて半導体素子3側へも充填される
ことになる。
しては、耐湿性の良好な樹脂材等からなる封止材7が充
填されている。この封止材7は、タブテープ1の半導体
素子3がボンディングされた反対側から充填されるが、
前記ボンディング位置A′に窓孔14が開孔されているた
め、この窓孔14を通じて半導体素子3側へも充填される
ことになる。
このような実施例によると、プリント配線基板2のプ
リント配線22の配線をフォトリソグラフィ技術等で微細
化することができるため、多ピン化に対応することがで
きる。また、タブテープ1に対してプリント配線基板2
を積層する構造としたため、外形を変更せずに多様な電
気特性を満足し得る回路基板の多層化を図ることができ
る。さらに、タブテープ1、プリント配線基板2の積層
ではリードフレームの積層のような機械的な位置合せが
伴わないことから、多層化工作を精密、安価、効率的に
行なうことができる。
リント配線22の配線をフォトリソグラフィ技術等で微細
化することができるため、多ピン化に対応することがで
きる。また、タブテープ1に対してプリント配線基板2
を積層する構造としたため、外形を変更せずに多様な電
気特性を満足し得る回路基板の多層化を図ることができ
る。さらに、タブテープ1、プリント配線基板2の積層
ではリードフレームの積層のような機械的な位置合せが
伴わないことから、多層化工作を精密、安価、効率的に
行なうことができる。
また、プリント配線基板2とタブテープ1に穿孔する
スルーホールによってプリント配線基板22とタブテープ
1のリード12とを電気的に接続する構造としたので、プ
リント配線基板2を複数層以上積層することが可能にな
る。即ち、プリント配線基板2を複数層以上積層した場
合、それら複数層以上のプリント配線基板2とタブテー
プ1に夫々スルーホール穿孔を行なって導通スルーホー
ル5を形成し、タブテープ1のリード12と各プリント配
線基板2のプリント配線22とが導通スルーホール5を介
して電気的に接続するよう構成することができる。
スルーホールによってプリント配線基板22とタブテープ
1のリード12とを電気的に接続する構造としたので、プ
リント配線基板2を複数層以上積層することが可能にな
る。即ち、プリント配線基板2を複数層以上積層した場
合、それら複数層以上のプリント配線基板2とタブテー
プ1に夫々スルーホール穿孔を行なって導通スルーホー
ル5を形成し、タブテープ1のリード12と各プリント配
線基板2のプリント配線22とが導通スルーホール5を介
して電気的に接続するよう構成することができる。
また、プリント配線基板2のプリント配線22をタブテ
ープ1への貼着面の反対側面である外側面に備えてタブ
テープ1にプリント配線基板2を積層する構造としたの
で、図示の如く、タブテープ1におけるポリイミドフィ
ルム11側の面(絶縁側の面)とリード12側の面(導電側
の面)との双方、即ちタブテープ1における絶縁側と導
電側との表裏両面にプリント配線基板2を積層一体化す
ることができる。
ープ1への貼着面の反対側面である外側面に備えてタブ
テープ1にプリント配線基板2を積層する構造としたの
で、図示の如く、タブテープ1におけるポリイミドフィ
ルム11側の面(絶縁側の面)とリード12側の面(導電側
の面)との双方、即ちタブテープ1における絶縁側と導
電側との表裏両面にプリント配線基板2を積層一体化す
ることができる。
さらに、この実施例では、プリント配線基板2が積層
されていないタブテープ1のボンディング位置A′が確
保されているため、通常のテープキャリア方式で半導体
素子3を連続的に効率良くボンディングすることができ
る。
されていないタブテープ1のボンディング位置A′が確
保されているため、通常のテープキャリア方式で半導体
素子3を連続的に効率良くボンディングすることができ
る。
また、封止材7は、タブテープ1のボンディング位置
A′の表裏両側に充填されるため、半導体素子3および
その周囲に対して厚く広範囲な封止層が形成されて耐湿
性が良好となる。
A′の表裏両側に充填されるため、半導体素子3および
その周囲に対して厚く広範囲な封止層が形成されて耐湿
性が良好となる。
以上、図示した実施例の外に、タブテープ1の片面側
にのみプリント配線基板2を積層するという実施例も可
能である。
にのみプリント配線基板2を積層するという実施例も可
能である。
さらに、プリント配線基板2を複数層以上積層する実
施例とすることも可能である。
施例とすることも可能である。
[考案の効果] 以上のように本考案に係る半導体装置は、通常のテー
プキャリア方式で半導体素子をタブテープに連続的に効
率良くボンディングすることができるため、半導体素子
の実装効率が良好となる効果がある。
プキャリア方式で半導体素子をタブテープに連続的に効
率良くボンディングすることができるため、半導体素子
の実装効率が良好となる効果がある。
さらに、窓孔によって半導体素子およびその周囲に対
して厚く広範囲な封止材による封止層が形成されるた
め、耐湿性が良好となる効果がある。
して厚く広範囲な封止材による封止層が形成されるた
め、耐湿性が良好となる効果がある。
さらに、本出願人の先提案の効果である、外形を変更
することなく多様な電気特性を満足し得る回路基板の多
層化を図ることができること、多層化工作を精密、安
価、効率的に行なうことができること、多ピン化に対応
することができること等が損なわれない効果がある。
することなく多様な電気特性を満足し得る回路基板の多
層化を図ることができること、多層化工作を精密、安
価、効率的に行なうことができること、多ピン化に対応
することができること等が損なわれない効果がある。
また、配線基板、タブテープに穿孔するスルーホール
によって配線基板の配線とタブテープのリードとを電気
的に接続するので配線基板を複数層以上積層することが
可能になると共に、配線基板の配線をタブテープへの貼
着面の反対側面である外側面に備えてタブテープに配線
基板を積層するのでタブテープの表裏両面に配線基板を
積層一体化することができる。よって、回路基板の多層
化をさらに促進して、前記した効果をより実効あるもの
とし得る。
によって配線基板の配線とタブテープのリードとを電気
的に接続するので配線基板を複数層以上積層することが
可能になると共に、配線基板の配線をタブテープへの貼
着面の反対側面である外側面に備えてタブテープに配線
基板を積層するのでタブテープの表裏両面に配線基板を
積層一体化することができる。よって、回路基板の多層
化をさらに促進して、前記した効果をより実効あるもの
とし得る。
第1図は本考案に係る半導体装置の実施例を示す断面図
(要部拡大図を含む)、第2図は第1図の要部の拡大平
面図である。 1……タブテープ 2……配線基板 3……半導体素子 4……導通スルーホール 7……封止材 A……回路基板 A′……ボンディング位置
(要部拡大図を含む)、第2図は第1図の要部の拡大平
面図である。 1……タブテープ 2……配線基板 3……半導体素子 4……導通スルーホール 7……封止材 A……回路基板 A′……ボンディング位置
Claims (1)
- 【請求項1】タブテープの半導体素子がボンディングさ
れるボンディング位置に窓孔が開孔されると共に、前記
ボンディング位置周りに、前記タブテープに貼着する基
材と、該基材におけるタブテープへの貼着面の反対側面
である外側面に形成する配線とを備えた配線基板が積層
一体化され、且つ前記配線基板の配線とタブテープのリ
ードとを、配線基板とタブテープに穿孔せしめて形成し
た導通スルーホールで電気的に接続した回路基板と、前
記ボンディング位置にボンディングされた半導体素子
と、前記窓孔を通じて前記ボンディング位置の表裏両面
側に充填された封止材とを備えてなる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990009483U JP2525354Y2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990009483U JP2525354Y2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03101528U JPH03101528U (ja) | 1991-10-23 |
JP2525354Y2 true JP2525354Y2 (ja) | 1997-02-12 |
Family
ID=31513083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1990009483U Expired - Fee Related JP2525354Y2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2525354Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998018161A1 (en) | 1996-10-17 | 1998-04-30 | Seiko Epson Corporation | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129745A (ja) * | 1989-10-16 | 1991-06-03 | Sumitomo Bakelite Co Ltd | 半導体装置の実装方法 |
-
1990
- 1990-01-31 JP JP1990009483U patent/JP2525354Y2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03101528U (ja) | 1991-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH05267402A (ja) | 薄膜多層配線基板およびその製造方法 | |
CN101896037A (zh) | 刚挠性电路板及其制造方法 | |
JP3951409B2 (ja) | Icカードとその製造法 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP3061059B2 (ja) | Icパッケージ | |
JP2833642B2 (ja) | 多層配線基板及びその製造方法 | |
JP2525354Y2 (ja) | 半導体装置 | |
JP2525353Y2 (ja) | 半導体装置用回路基板 | |
JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 | |
JP2509095Y2 (ja) | 半導体装置 | |
JP3168731B2 (ja) | 金属ベース多層配線基板 | |
JPS61166147A (ja) | 多層混成集積回路装置 | |
JPH0464199B2 (ja) | ||
JPH05327156A (ja) | プリント回路基板 | |
JP2596788B2 (ja) | 基板集合シートとその製造方法 | |
JPH05259376A (ja) | 半導体装置 | |
JPH01173777A (ja) | 積層型集積回路モジュール | |
JPH03204996A (ja) | 金属ベース多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |