JP2509095Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2509095Y2 JP2509095Y2 JP1990019874U JP1987490U JP2509095Y2 JP 2509095 Y2 JP2509095 Y2 JP 2509095Y2 JP 1990019874 U JP1990019874 U JP 1990019874U JP 1987490 U JP1987490 U JP 1987490U JP 2509095 Y2 JP2509095 Y2 JP 2509095Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- lead
- external lead
- semiconductor device
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、半導体装置に関する。
さらに詳しくは、モールド形パッケージ構造を有する
半導体装置における配線基板、外部導出入用リードの接
続導通構造の接続強度等に係る改良に関する。
半導体装置における配線基板、外部導出入用リードの接
続導通構造の接続強度等に係る改良に関する。
［従来の技術］ 従来、半導体装置における配線基板、外部導出入用リ
ードの接続導通構造としては、例えば、「日経マイクロ
デバイス」誌1989年12月号のP.42の図１、図２に記載の
ものが知られている。
ードの接続導通構造としては、例えば、「日経マイクロ
デバイス」誌1989年12月号のP.42の図１、図２に記載の
ものが知られている。
この従来の半導体装置における配線基板、外部導出入
用リードの接続導通構造は、外部導出入用リードを形成
するリードフレームをガラスエポキシプリント基板でサ
ンドウイッチ構造に積層し、スルーホールによってリー
ドフレーム、ガラスエポキシプリント基板を電気的に接
続導通させた後、リードフレームの外部導出入となる部
分に相当するガラスエポキシプリント基板をリードフレ
ームから剥離除去するものである。
用リードの接続導通構造は、外部導出入用リードを形成
するリードフレームをガラスエポキシプリント基板でサ
ンドウイッチ構造に積層し、スルーホールによってリー
ドフレーム、ガラスエポキシプリント基板を電気的に接
続導通させた後、リードフレームの外部導出入となる部
分に相当するガラスエポキシプリント基板をリードフレ
ームから剥離除去するものである。
［考案が解決しようとする課題］ 前述の従来の半導体装置における配線基板、外部導出
入用リードの接続導通構造では、配線基板の全面積を有
効利用することができないこと、リードフレーム、配線
基板の積層位置合せが面倒であること等から、半導体装
置の製造コストが嵩むという問題点を有している。
入用リードの接続導通構造では、配線基板の全面積を有
効利用することができないこと、リードフレーム、配線
基板の積層位置合せが面倒であること等から、半導体装
置の製造コストが嵩むという問題点を有している。
また、配線基板間にリードフレームを挟入する積層構
造となるため、配線基板等の多層構成の自由度が制限さ
れるという問題点を有している。
造となるため、配線基板等の多層構成の自由度が制限さ
れるという問題点を有している。
さらに、本出願人は、崎に、特殊構造のモールド部等
を有する半導体装置を提案しているが、モールド材の材
質選択等による熱的、機械的な応力不整合に対応するた
め、モールド材でモールドされている配線基板、外部導
出入用リードの接続導通部についての接続強度向上の改
良要求がある。
を有する半導体装置を提案しているが、モールド材の材
質選択等による熱的、機械的な応力不整合に対応するた
め、モールド材でモールドされている配線基板、外部導
出入用リードの接続導通部についての接続強度向上の改
良要求がある。
本考案は、このような問題点、改良要求を考慮してな
されたもので、配線基板と外部導出入用リードとの接続
導通および結合具合が強固で、配線基板等を自由に多層
構造して低コストで製造することのできる半導体装置を
提供することを課題とする。
されたもので、配線基板と外部導出入用リードとの接続
導通および結合具合が強固で、配線基板等を自由に多層
構造して低コストで製造することのできる半導体装置を
提供することを課題とする。
［課題を解決するための手段］ 前述の課題を解決するため、本考案に係る半導体装置
は、次のような手段を採用する。
は、次のような手段を採用する。
即ち、請求項１では、配線基板と外部導出入用リード
との接続導通部がモールド材でモールドされてなる半導
体装置において、配線基板と外部導出入用リードとをは
んだ材またはろう材で接着導通し、このはんだ材または
ろう材のみを配線基板の接続導通部に穿孔された貫通孔
の内部および外部導出入用リードの接続導通部に穿孔さ
れた貫通孔の内部にまで充填させて、はんだ材またはろ
う材を配線基板と外部導出入用リードとの双方の貫通孔
に亘る導通部材兼結合部材としたことを特徴とする。
との接続導通部がモールド材でモールドされてなる半導
体装置において、配線基板と外部導出入用リードとをは
んだ材またはろう材で接着導通し、このはんだ材または
ろう材のみを配線基板の接続導通部に穿孔された貫通孔
の内部および外部導出入用リードの接続導通部に穿孔さ
れた貫通孔の内部にまで充填させて、はんだ材またはろ
う材を配線基板と外部導出入用リードとの双方の貫通孔
に亘る導通部材兼結合部材としたことを特徴とする。
［作用］ 前述の手段によると、配線基板、外部導出入用リード
を接着導通するはんだ材またはろう材が配線基板の接続
導通部に穿孔された貫通孔の内部および外部導出入用リ
ードの接続導通部に穿孔された貫通孔の内部にまで充填
されて、はんだ材またはろう材を配線基板と外部導出入
用リードとの双方の貫通孔に亘る導通部材兼結合部材と
してあることから、接着導通の接着面積が拡大されその
拡大方向が配線基板の厚さ方向となるため、配線基板、
外部導出入用リードの接着導通そして結合が強固とな
る。さらに、配線基板と外部導出入用リードとをはんだ
材またはろう材で接着導通することから、配線基板間に
外部導出用リードとなるリードフレームを挟入積層した
り配線基板を剥離除去したりすることがないため、リー
ドフレーム、配線基板の積層位置合せが不要となり、配
線基板の全面積を有効利用することができ、また配線基
板等の多層化も阻害されない。
を接着導通するはんだ材またはろう材が配線基板の接続
導通部に穿孔された貫通孔の内部および外部導出入用リ
ードの接続導通部に穿孔された貫通孔の内部にまで充填
されて、はんだ材またはろう材を配線基板と外部導出入
用リードとの双方の貫通孔に亘る導通部材兼結合部材と
してあることから、接着導通の接着面積が拡大されその
拡大方向が配線基板の厚さ方向となるため、配線基板、
外部導出入用リードの接着導通そして結合が強固とな
る。さらに、配線基板と外部導出入用リードとをはんだ
材またはろう材で接着導通することから、配線基板間に
外部導出用リードとなるリードフレームを挟入積層した
り配線基板を剥離除去したりすることがないため、リー
ドフレーム、配線基板の積層位置合せが不要となり、配
線基板の全面積を有効利用することができ、また配線基
板等の多層化も阻害されない。
このため、配線基板、外部導出入用リードの接続導通
および結合の強度が高く、配線基板等を自由に多層構成
して低コストで製造することのできる半導体装置を提供
するという課題が解決される。
および結合の強度が高く、配線基板等を自由に多層構成
して低コストで製造することのできる半導体装置を提供
するという課題が解決される。
［実施例］ 以下、本考案に係る半導体装置の実施例を図面に基い
て説明する。
て説明する。
この実施例では、半導体チップ１、配線基板２が熱拡
散板３に取付けられたものが示されている。
散板３に取付けられたものが示されている。
この熱拡散板３は、熱伝導が良好で安価な銅または銅
系合金等の金属材で平板形に形成されて半導体チップ１
の熱を放熱する機能を備え、高熱を発熱する高出力の半
導体チップ１をも取付けることが可能となっている。こ
の熱拡散板３に対しては、半導体チップ１、配線基板２
が夫々熱伝導性を考慮した接着剤4,5で接着取付けされ
ている。
系合金等の金属材で平板形に形成されて半導体チップ１
の熱を放熱する機能を備え、高熱を発熱する高出力の半
導体チップ１をも取付けることが可能となっている。こ
の熱拡散板３に対しては、半導体チップ１、配線基板２
が夫々熱伝導性を考慮した接着剤4,5で接着取付けされ
ている。
また、配線基板２は、トリアジン、ポリイミド、マレ
イミド材のプリント配線基板からなるもので、基材21に
多層構造の銅配線22,23が配設されている。これ等銅配
線22,23は互いにビアホール24で導通されており、表面
側の銅配線23はソルダレジスト26で保護されている。な
お、この配線基板２と半導体チップ１とは、ワイヤボン
ディング６で接続導通されている。
イミド材のプリント配線基板からなるもので、基材21に
多層構造の銅配線22,23が配設されている。これ等銅配
線22,23は互いにビアホール24で導通されており、表面
側の銅配線23はソルダレジスト26で保護されている。な
お、この配線基板２と半導体チップ１とは、ワイヤボン
ディング６で接続導通されている。
このような配線基板２の周縁には多数の外部導出入用
リード７が接続導通されており、この接続導通部を含む
前記熱拡散板３の反対側面がモールド材８でモールドさ
れている。このモールド材８は、シリカガラス球フィラ
ー入りのシリコーン変性エポキシ材等からなり、半導体
装置片面のみをモールドしたことによる熱的、機械的な
応力不整合に対応し水分を拡散放出するために窪み８′
が形成されている。なお、このようなモールド成形はエ
ジェクターピンが窪み８′を形成するように設計された
型を用いて容易に行なうことができる。
リード７が接続導通されており、この接続導通部を含む
前記熱拡散板３の反対側面がモールド材８でモールドさ
れている。このモールド材８は、シリカガラス球フィラ
ー入りのシリコーン変性エポキシ材等からなり、半導体
装置片面のみをモールドしたことによる熱的、機械的な
応力不整合に対応し水分を拡散放出するために窪み８′
が形成されている。なお、このようなモールド成形はエ
ジェクターピンが窪み８′を形成するように設計された
型を用いて容易に行なうことができる。
配線基板２と外部導出入用リード７との接続導通構造
は、鉛、錫系はんだ材または金−錫系ろう材による接着
導通および結合である。配線基板２の接続導通部にはス
ルーホールからなる貫通孔25が穿孔され、外部導出入用
リード７には配線基板２の貫通孔25と同軸に貫通孔７′
が穿孔されており、はんだ材、ろう材による接着層９は
両貫通孔25、７′に亘り充填形成されている。
は、鉛、錫系はんだ材または金−錫系ろう材による接着
導通および結合である。配線基板２の接続導通部にはス
ルーホールからなる貫通孔25が穿孔され、外部導出入用
リード７には配線基板２の貫通孔25と同軸に貫通孔７′
が穿孔されており、はんだ材、ろう材による接着層９は
両貫通孔25、７′に亘り充填形成されている。
このような実施例によると、配線基板２と外部導出入
用リード７との接続導通および結合構造がはんだ材また
はろう材による接着導通そして結合であることから、配
線基板２、外部導出入用リード７の接続導通のために従
来のように配線基板２間に外部導出入用リード７となる
リードフレームを挟入積層したり配線基板２を剥離除去
したりすることがなくなる。このため、リードフレー
ム、配線基板２の面倒な積層位置合せが不要であり、配
線基板２の全面積を有効利用することができることか
ら、製造コストが低減されることになる。また、外部導
出入用リード７が配線基板２周りに配設され配線基板２
に挟入積層されないため、配線基板２等の多層化が阻害
されることはない。
用リード７との接続導通および結合構造がはんだ材また
はろう材による接着導通そして結合であることから、配
線基板２、外部導出入用リード７の接続導通のために従
来のように配線基板２間に外部導出入用リード７となる
リードフレームを挟入積層したり配線基板２を剥離除去
したりすることがなくなる。このため、リードフレー
ム、配線基板２の面倒な積層位置合せが不要であり、配
線基板２の全面積を有効利用することができることか
ら、製造コストが低減されることになる。また、外部導
出入用リード７が配線基板２周りに配設され配線基板２
に挟入積層されないため、配線基板２等の多層化が阻害
されることはない。
さらに、配線基板２、外部導出入用リード７を接着導
通するはんだ材またはろう材の接着層９が配線基板２、
外部導出入用リード７の貫通孔25,7′の内部にまで夫々
充填されていることから、接着導通の接着面積が拡大さ
れその拡大方向が配線基板２、外部導出入用リード７の
厚さ方向となるため、配線基板２、外部導出入用リード
７がはんだ材またはろう材すなわち導通部材兼結合部材
として働く接着層９によって機械的にも一体的に組み付
けられた格好となり接着導通および結合が強固となる。
通するはんだ材またはろう材の接着層９が配線基板２、
外部導出入用リード７の貫通孔25,7′の内部にまで夫々
充填されていることから、接着導通の接着面積が拡大さ
れその拡大方向が配線基板２、外部導出入用リード７の
厚さ方向となるため、配線基板２、外部導出入用リード
７がはんだ材またはろう材すなわち導通部材兼結合部材
として働く接着層９によって機械的にも一体的に組み付
けられた格好となり接着導通および結合が強固となる。
［考案の効果］ A.配線基板、外部導出入用リードの接続導通において、
はんだ材またはろう材のみを配線基板と外部導出入用リ
ードとの双方の貫通孔に亘る導通部材兼結合部材とする
接着導通および結合の接続構造としたことから、リード
フレーム、配線基板の面倒な積層位置合せが不要であ
り、配線基板の全面積を有効利用することができるた
め、製造コストが低減される効果がある。
はんだ材またはろう材のみを配線基板と外部導出入用リ
ードとの双方の貫通孔に亘る導通部材兼結合部材とする
接着導通および結合の接続構造としたことから、リード
フレーム、配線基板の面倒な積層位置合せが不要であ
り、配線基板の全面積を有効利用することができるた
め、製造コストが低減される効果がある。
B.外部導出入用リードが配線基板周りに配設され配線基
板間に挟入積層されないため、配線基板等の多層化構成
の自由度が確保される効果がある。
板間に挟入積層されないため、配線基板等の多層化構成
の自由度が確保される効果がある。
C.配線基板、外部導出入用リードの接着導通が双方の貫
通孔に亘り充填されたはんだ材等の導通部材兼結合部材
によって接着面積の拡大等が図られているため、配線基
板、外部導出入用リードの接続導通が強固となると共
に、配線基板と外部導出入用リードとの結合強度が強固
となる効果がある。
通孔に亘り充填されたはんだ材等の導通部材兼結合部材
によって接着面積の拡大等が図られているため、配線基
板、外部導出入用リードの接続導通が強固となると共
に、配線基板と外部導出入用リードとの結合強度が強固
となる効果がある。
第１図は本考案に係る半導体装置の実施例を示す正面断
面図、第２図は第１図の要部拡大図である。 ２…配線基板 25…配線基板の貫通孔 ７…外部導出入用リード ７′…外部導出入用リードの貫通孔 ８…モールド材 ９…接着層（はんだ材またはろう材）
面図、第２図は第１図の要部拡大図である。 ２…配線基板 25…配線基板の貫通孔 ７…外部導出入用リード ７′…外部導出入用リードの貫通孔 ８…モールド材 ９…接着層（はんだ材またはろう材）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−160261（ＪＰ，Ａ) 特開 平１−136358（ＪＰ，Ａ)
Claims (1)
- 【請求項１】配線基板と外部導出入用リードとの接続導
通部がモールド材でモールドされてなる半導体装置にお
いて、配線基盤と外部導出入用リードとをはんだ材また
はろう材で接着導通し、このはんだ材またはろう材のみ
を配線基板の接続導通部に穿孔された貫通孔の内部およ
び外部導出入用リードの接続導通部に穿孔された貫通孔
の内部にまで充填させて、はんだ材またはろう材を配線
基板と外部導出入用リードとの双方の貫通孔に亘る導通
部材兼結合部材としたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990019874U JP2509095Y2 (ja) | 1990-02-28 | 1990-02-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990019874U JP2509095Y2 (ja) | 1990-02-28 | 1990-02-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03110857U JPH03110857U (ja) | 1991-11-13 |
| JP2509095Y2 true JP2509095Y2 (ja) | 1996-08-28 |
Family
ID=31522978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990019874U Expired - Lifetime JP2509095Y2 (ja) | 1990-02-28 | 1990-02-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2509095Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023748A (ja) * | 2005-12-07 | 2011-02-03 | Mitsubishi Electric Corp | 電子機器装置 |
| JP2007184525A (ja) * | 2005-12-07 | 2007-07-19 | Mitsubishi Electric Corp | 電子機器装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160261A (ja) * | 1986-12-23 | 1988-07-04 | Kyocera Corp | リ−ド付き電子部品 |
| JPH01136358A (ja) * | 1987-11-24 | 1989-05-29 | Hitachi Chem Co Ltd | 半導体装置 |
-
1990
- 1990-02-28 JP JP1990019874U patent/JP2509095Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03110857U (ja) | 1991-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| US6600221B2 (en) | Semiconductor device with stacked semiconductor chips | |
| US6603072B1 (en) | Making leadframe semiconductor packages with stacked dies and interconnecting interposer | |
| JP3066579B2 (ja) | 半導体パッケージ | |
| WO2000070677A1 (fr) | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique | |
| JP2007059860A (ja) | 半導体パッケージ及び半導体モジュール | |
| US20060234420A1 (en) | Electronic device | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| JP4885425B2 (ja) | 半導体素子収納パッケージ | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| US20120080801A1 (en) | Semiconductor device and electronic component module using the same | |
| JP2509095Y2 (ja) | 半導体装置 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP3994381B2 (ja) | パワーモジュール | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| US7105929B2 (en) | Semiconductor device | |
| JP2891426B2 (ja) | 半導体装置 | |
| JPH07202120A (ja) | 高放熱型メモリおよび高放熱型メモリモジュール | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3965867B2 (ja) | 半導体パッケージ | |
| JP2740976B2 (ja) | 電子部品塔載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |