JP3917383B2 - 半導体チップ搭載基板およびそれを用いた半導体装置 - Google Patents
半導体チップ搭載基板およびそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP3917383B2 JP3917383B2 JP2001103725A JP2001103725A JP3917383B2 JP 3917383 B2 JP3917383 B2 JP 3917383B2 JP 2001103725 A JP2001103725 A JP 2001103725A JP 2001103725 A JP2001103725 A JP 2001103725A JP 3917383 B2 JP3917383 B2 JP 3917383B2
- Authority
- JP
- Japan
- Prior art keywords
- chip mounting
- substrate
- semiconductor chip
- pattern
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ搭載基板およびそれを用いた半導体装置に係り、特に絶縁基板のチップ搭載面に導電パッドが形成され、基板裏面にパターン配線が形成された半導体チップ搭載基板のパターンレイアウトおよび当該基板上に半導体チップが搭載されてパッケージングされた半導体装置に関する。
【０００２】
【従来の技術】
図４は、従来の半導体チップ搭載基板の一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図である。
【０００３】
図４において、多層（例えば二層）配線構造を有するチップ搭載基板50は、例えば合成樹脂を基材として用いた絶縁基板51の片面（チップ搭載面）に複数の導電パッド（例えば銅箔）52およびそれぞれに対応して連なる比較的細いパターン配線（例えば銅箔）53が形成され、基板裏面に複数の比較的太いパターン配線54が形成されている。
【０００４】
そして、上記基板両面に形成されているパターン配線53、54のうち両面で対応するパターン配線同士を連ねるために、絶縁基板51を貫通する複数のスルーホール導電体55が形成されている。
【０００５】
チップ搭載基板50のチップ搭載面には、半導体チップ（図示せず）がダイボンディングにより搭載され、チップ上に形成されているパッドとチップ搭載面の導電パッド52がボンディングワイヤ（図示せず）により接続される。
【０００６】
さらに、半導体チップ、ボンディングワイヤなどを全面的に覆うようにチップ搭載基板50のチップ搭載面が絶縁樹脂により封止されることによりパッケージングが行われた後に、個々の半導体装置として外形を整えるように分離されている。
【０００７】
ところで、半導体装置の出荷前の信頼性試験に際して、例えば３０℃、湿度７０％の条件で９６時間にわたり放置した後、最大２４０℃のリフロー槽を通すと、チップ搭載面に形成されている導電パッド52の一部が絶縁基板51から剥がれてしまい、不良になる場合があった。この原因を本願発明者が分析した結果、次のことが判明した。
【０００８】
即ち、従来のチップ搭載基板50は、チップ搭載面に形成されている導電パッド52と、この導電パッド52にチップ搭載面のパターン配線53およびスルーホール導電体55を介して連なる基板裏面のパターン配線54とは、基板両面で全面的に対向し合う位置に存在していた。このような構造により、前記信頼性試験における放置時にチップ搭載面の導電パッド52と基板裏面のパターン配線54とで挟まれた基板部分に吸湿した水分が残留してしまい、信頼性試験におけるリフロー時の熱で、吸湿した水分の蒸発によって導電パッド52を剥がす要因になる。
【０００９】
【発明が解決しようとする課題】
上記したように従来の半導体チップ搭載基板を用いた半導体装置は、その出荷前の信頼性試験に際して、チップ搭載面に形成されている導電パッドの一部が絶縁基板から剥がれてしまい、不良になる場合があるという問題があった。
【００１０】
本発明は上記の問題点を解決すべくなされたもので、半導体装置の出荷前の信頼性試験に際して、チップ搭載面に形成されている導電パッドの一部が絶縁基板から剥がれることを防止し得る半導体チップ搭載基板およびそれを用いた半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の半導体チップ搭載基板は、合成樹脂を基材として用いた絶縁基板と、前記絶縁基板のチップ搭載面に形成された複数の導電パッドおよびそれぞれに対応して連なるパターン配線と、前記絶縁基板の裏面に形成された複数のパターン配線と、前記絶縁基板を貫通して形成され、前記絶縁基板の両面に形成されているパターン配線のうち両面で対応するパターン配線同士を連ねる複数のスルーホール導電体とを具備し、前記絶縁基板裏面のパターン配線が、前記導電パッドに対向する位置からずれた位置を通過するように形成されることで、あるいは前記絶縁基板裏面のパターン配線が、前記導電パッドに対向する部分が欠落したパターン欠落部を持つように形成されることで、前記チップ搭載面に形成されている導電パッドとこの導電パッドにチップ搭載面のパターン配線およびスルーホール導電体を介して連なる基板裏面のパターン配線とは基板両面で対向し合わない位置関係となるように形成されていることを特徴とする。
【００１２】
本発明の半導体装置は、本発明の半導体チップ搭載基板と、前記半導体チップ搭載基板上に搭載され、上面側に導電パッドが形成されている半導体チップと、前記半導体チップの導電パッドと前記半導体チップ搭載基板とチップ搭載面に形成されている導電パッドとを接続するボンディングワイヤと、前記半導体チップおよびボンディングワイヤを含めて前記半導体チップ搭載基板のチップ搭載面を全面的に覆うように絶縁樹脂により封止したパッケージとを具備することを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１４】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体チップ搭載基板上に半導体チップが搭載されてパッケージングされた半導体装置の一例を示す断面図である。
【００１５】
図２は、図１中の半導体チップ搭載基板を取り出してその一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図である。
【００１６】
図１および図２において、多層（例えば二層）配線構造を有するチップ搭載基板10は、例えば合成樹脂を基材として用いた絶縁基板11の片面（チップ搭載面）にそれぞれ矩形の複数の導電パッド（例えば銅箔）12およびそれぞれに対応して連なる比較的細いパターン配線（例えば銅箔）13が形成され、基板裏面に複数の比較的太いパターン配線14が形成されている。
【００１７】
そして、上記基板両面に形成されているパターン配線13，14のうち両面で対応するパターン配線同士を連ねるために、絶縁基板11を貫通する複数のスルーホール導電体15が形成されている。
【００１８】
ここで、本実施形態のチップ搭載基板10は、チップ搭載面に形成されている導電パッド12と、この導電パッド12にチップ搭載面のパターン配線13およびスルーホール導電体15を介して連なる基板裏面のパターン配線14とは、基板両面で対向し合わない位置関係となるように形成されている。具体的には、基板裏面のパターン配線14は、導電パッド12に対向する位置から僅かにずれた位置を通過するように形成されている。
【００１９】
さらに、チップ搭載基板10の裏面には、前記複数のパターン配線14にそれぞれ対応して連なる複数のランドグリッド16が例えば金メッキにより形成されてランドグリッドアレイ構造の外部接続端子群が形成されている。なお、17はチップ搭載基板10の両面に塗布されているレジストである。
【００２０】
そして、チップ搭載基板10のチップ搭載面の中央部には、ペースト18を介して半導体チップ20がダイボンディングにより搭載されており、チップ20上に形成されているパッド（図示せず、例えば長方形のチップの隣り合う二辺に沿ってチップ上の周辺に配列されている）とチップ搭載面の導電パッド12がボンディングワイヤ21により接続されている。
【００２１】
さらに、チップ搭載基板10のチップ搭載面は、半導体チップ20、ボンディングワイヤ21などを全面的に覆うように絶縁樹脂（例えばエポキシ樹脂）22により封止されることによりパッケージングが行われた後に、個々の半導体装置として外形を整えるように分離されている。
【００２２】
上記構造の半導体装置によれば、その出荷前の信頼性試験に際して、例えば３０℃、湿度７０％の条件で９６時間にわたり放置した後、最大２４０℃のリフロー槽を通した際、チップ搭載面に形成されている導電パッド12の一部が絶縁基板11から剥がれる不良が発生しなくなった。
【００２３】
この理由は、チップ搭載面に形成されている導電パッド12と、この導電パッド12にチップ搭載面のパターン配線13およびスルーホール導電体15を介して連なる基板裏面のパターン配線14とは、基板両面で対向し合わない位置関係となるように形成されていることにある。つまり、前記信頼性試験における放置時にチップ搭載面の導電パッド12と基板裏面のパターン配線14とで挟まれた基板部分に吸湿した水分が残留しなくなり、信頼性試験におけるリフロー時に導電パッド12を剥がす要因になる水分残留がなくなる。
【００２４】
＜第２の実施形態＞
図３は、本発明の第２の実施形態に係る半導体チップ搭載基板の一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図である。
【００２５】
図３に示すチップ搭載基板30は、図４を参照して前述した従来例の半導体チップ搭載基板50と比べて、基板裏面のパターン配線54は、導電パッド12に対向する部分が欠落したパターン欠落部54a を持つように形成されている点が異なり、その他は同じであるので図４中と同一符号を付している。
【００２６】
上記構造の半導体チップ搭載基板30は、第１の実施形態と同様に、チップ搭載面に形成されている矩形の導電パッド52に対して、この導電パッド52にチップ搭載面のパターン配線53およびスルーホール導電体55を介して連なる基板裏面のパターン配線54は対向し合わない位置関係となるように形成されている。
【００２７】
したがって、上記構造の半導体チップ搭載基板30に第１の実施形態と同様に半導体チップが搭載されてパッケージングされた半導体装置によれば、第１の実施形態と同様の理由により、その出荷前の信頼性試験に際して、チップ搭載面に形成されている導電パッド52の一部が絶縁基板51から剥がれる不良が発生しなくなった。
【００２８】
なお、前記各実施形態の半導体装置では、チップ搭載面に形成されている導電パッド12、52と基板裏面のパターン配線14、54とは基板両面で完全に対向し合わない位置関係となるように形成されている。しかし、上記導電パッド12、52あるいは基板裏面のパターン配線14、54のレイアウトの都合によっては、前記信頼性試験に際して、チップ搭載面に形成されている導電パッド12、52の一部が絶縁基板11、51から剥がれる不良が許容値内に収まる範囲内で、前記導電パッド12、52と基板裏面のパターン配線14、54とは基板両面で部分的に対向するように形成してもよい。
【００２９】
＜第３の実施形態に係る半導体装置＞
前記各実施形態の半導体装置では、チップ搭載基板10あるいは30上に半導体チップがダイボンディングされ、パッド間がボンディングワイヤ21により接続されて、さらに、チップ搭載基板10あるいは30のチップ搭載面が絶縁樹脂22により封止されることによりパッケージングが行われた。
【００３０】
しかし、上記例に限らず、前記したようなチップ搭載基板10あるいは30上に半導体チップのパッド形成面を例えばフェースダウン状態で搭載した半導体装置を実現することも可能である。
【００３１】
このような半導体装置を実現する場合に使用されるチップ搭載基板は、前記各実施形態に係る半導体装置で使用されているチップ搭載基板10あるいは30とほぼ同様のものであるが、チップ搭載面の導電パッドは、フェースダウン時に半田バンプを介してチップのパッドを接合する際に望ましい形状、例えば円形あるいは正方形に形成しておく。そして、このチップ搭載面にチップのパッド形成面がフェースダウン状態で搭載されることによりパッケージングが行われている。即ち、チップ搭載面の導電パッドとチップのパッドとは半田バンプを介して接合され、チップ搭載基板とチップとの対向間に接着剤が充填された後に硬化されている。そして、チップ搭載基板の裏面にランドグリッドアレイ構造の外部接続端子群が形成されている。
【００３２】
上記構造の半導体装置においても、その出荷前の信頼性試験に際して、前記各実施形態と同様の理由により、チップ搭載面に形成されている導電パッドの一部が絶縁基板から剥がれる不良の発生を防止することができる。
【００３３】
＜第４の実施形態に係る半導体装置＞
前記各実施形態の半導体装置では、チップ搭載基板の裏面には複数のパターン配線にそれぞれ対応して連なる複数のランドグリッド16からなるランドグリッドアレイ構造の外部接続端子群が形成されている例を示したが、各ランドグリッド16上に外部接続端子が接合（例えば半田ボールが搭載）されたボールグリッドアレイ（ＢＧＡ）構造の外部接続端子群を採用することも可能である。この場合、ランドグリッドアレイ構造の外部接続端子群を有する半導体装置は、実装高さを低くすることができる利点があり、ボールグリッドアレイ構造の外部接続端子群を有する半導体装置は、既存の実装技術を利用することができる利点がある。
【００３４】
【発明の効果】
上述したように本発明によれば、半導体装置の出荷前の信頼性試験に際して、チップ搭載面に形成されている導電パッドの一部が絶縁基板から剥がれることを防止し得る半導体チップ搭載基板およびそれを用いた半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体チップ搭載基板上に半導体チップが搭載されてパッケージングされた半導体装置の一例を示す断面図。
【図２】図１中の半導体チップ搭載基板を取り出してその一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図。
【図３】本発明の第２の実施形態に係る半導体チップ搭載基板の一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図。
【図４】従来の半導体チップ搭載基板の一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図。
【符号の説明】
10…チップ搭載基板、
11…合成樹脂を基材として用いた絶縁基板、
12…チップ搭載面の導電パッド（例えば銅箔）、
13…パターン配線（例えば銅箔）、
14…基板のパターン配線、
15…スルーホール導電体、
16…ランドグリッド、
17…レジスト、
18…ペースト、
20…半導体チップ、
21…ボンディングワイヤ、
22…絶縁樹脂（パッケージ）。
【発明の属する技術分野】
本発明は、半導体チップ搭載基板およびそれを用いた半導体装置に係り、特に絶縁基板のチップ搭載面に導電パッドが形成され、基板裏面にパターン配線が形成された半導体チップ搭載基板のパターンレイアウトおよび当該基板上に半導体チップが搭載されてパッケージングされた半導体装置に関する。
【０００２】
【従来の技術】
図４は、従来の半導体チップ搭載基板の一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図である。
【０００３】
図４において、多層（例えば二層）配線構造を有するチップ搭載基板50は、例えば合成樹脂を基材として用いた絶縁基板51の片面（チップ搭載面）に複数の導電パッド（例えば銅箔）52およびそれぞれに対応して連なる比較的細いパターン配線（例えば銅箔）53が形成され、基板裏面に複数の比較的太いパターン配線54が形成されている。
【０００４】
そして、上記基板両面に形成されているパターン配線53、54のうち両面で対応するパターン配線同士を連ねるために、絶縁基板51を貫通する複数のスルーホール導電体55が形成されている。
【０００５】
チップ搭載基板50のチップ搭載面には、半導体チップ（図示せず）がダイボンディングにより搭載され、チップ上に形成されているパッドとチップ搭載面の導電パッド52がボンディングワイヤ（図示せず）により接続される。
【０００６】
さらに、半導体チップ、ボンディングワイヤなどを全面的に覆うようにチップ搭載基板50のチップ搭載面が絶縁樹脂により封止されることによりパッケージングが行われた後に、個々の半導体装置として外形を整えるように分離されている。
【０００７】
ところで、半導体装置の出荷前の信頼性試験に際して、例えば３０℃、湿度７０％の条件で９６時間にわたり放置した後、最大２４０℃のリフロー槽を通すと、チップ搭載面に形成されている導電パッド52の一部が絶縁基板51から剥がれてしまい、不良になる場合があった。この原因を本願発明者が分析した結果、次のことが判明した。
【０００８】
即ち、従来のチップ搭載基板50は、チップ搭載面に形成されている導電パッド52と、この導電パッド52にチップ搭載面のパターン配線53およびスルーホール導電体55を介して連なる基板裏面のパターン配線54とは、基板両面で全面的に対向し合う位置に存在していた。このような構造により、前記信頼性試験における放置時にチップ搭載面の導電パッド52と基板裏面のパターン配線54とで挟まれた基板部分に吸湿した水分が残留してしまい、信頼性試験におけるリフロー時の熱で、吸湿した水分の蒸発によって導電パッド52を剥がす要因になる。
【０００９】
【発明が解決しようとする課題】
上記したように従来の半導体チップ搭載基板を用いた半導体装置は、その出荷前の信頼性試験に際して、チップ搭載面に形成されている導電パッドの一部が絶縁基板から剥がれてしまい、不良になる場合があるという問題があった。
【００１０】
本発明は上記の問題点を解決すべくなされたもので、半導体装置の出荷前の信頼性試験に際して、チップ搭載面に形成されている導電パッドの一部が絶縁基板から剥がれることを防止し得る半導体チップ搭載基板およびそれを用いた半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の半導体チップ搭載基板は、合成樹脂を基材として用いた絶縁基板と、前記絶縁基板のチップ搭載面に形成された複数の導電パッドおよびそれぞれに対応して連なるパターン配線と、前記絶縁基板の裏面に形成された複数のパターン配線と、前記絶縁基板を貫通して形成され、前記絶縁基板の両面に形成されているパターン配線のうち両面で対応するパターン配線同士を連ねる複数のスルーホール導電体とを具備し、前記絶縁基板裏面のパターン配線が、前記導電パッドに対向する位置からずれた位置を通過するように形成されることで、あるいは前記絶縁基板裏面のパターン配線が、前記導電パッドに対向する部分が欠落したパターン欠落部を持つように形成されることで、前記チップ搭載面に形成されている導電パッドとこの導電パッドにチップ搭載面のパターン配線およびスルーホール導電体を介して連なる基板裏面のパターン配線とは基板両面で対向し合わない位置関係となるように形成されていることを特徴とする。
【００１２】
本発明の半導体装置は、本発明の半導体チップ搭載基板と、前記半導体チップ搭載基板上に搭載され、上面側に導電パッドが形成されている半導体チップと、前記半導体チップの導電パッドと前記半導体チップ搭載基板とチップ搭載面に形成されている導電パッドとを接続するボンディングワイヤと、前記半導体チップおよびボンディングワイヤを含めて前記半導体チップ搭載基板のチップ搭載面を全面的に覆うように絶縁樹脂により封止したパッケージとを具備することを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１４】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体チップ搭載基板上に半導体チップが搭載されてパッケージングされた半導体装置の一例を示す断面図である。
【００１５】
図２は、図１中の半導体チップ搭載基板を取り出してその一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図である。
【００１６】
図１および図２において、多層（例えば二層）配線構造を有するチップ搭載基板10は、例えば合成樹脂を基材として用いた絶縁基板11の片面（チップ搭載面）にそれぞれ矩形の複数の導電パッド（例えば銅箔）12およびそれぞれに対応して連なる比較的細いパターン配線（例えば銅箔）13が形成され、基板裏面に複数の比較的太いパターン配線14が形成されている。
【００１７】
そして、上記基板両面に形成されているパターン配線13，14のうち両面で対応するパターン配線同士を連ねるために、絶縁基板11を貫通する複数のスルーホール導電体15が形成されている。
【００１８】
ここで、本実施形態のチップ搭載基板10は、チップ搭載面に形成されている導電パッド12と、この導電パッド12にチップ搭載面のパターン配線13およびスルーホール導電体15を介して連なる基板裏面のパターン配線14とは、基板両面で対向し合わない位置関係となるように形成されている。具体的には、基板裏面のパターン配線14は、導電パッド12に対向する位置から僅かにずれた位置を通過するように形成されている。
【００１９】
さらに、チップ搭載基板10の裏面には、前記複数のパターン配線14にそれぞれ対応して連なる複数のランドグリッド16が例えば金メッキにより形成されてランドグリッドアレイ構造の外部接続端子群が形成されている。なお、17はチップ搭載基板10の両面に塗布されているレジストである。
【００２０】
そして、チップ搭載基板10のチップ搭載面の中央部には、ペースト18を介して半導体チップ20がダイボンディングにより搭載されており、チップ20上に形成されているパッド（図示せず、例えば長方形のチップの隣り合う二辺に沿ってチップ上の周辺に配列されている）とチップ搭載面の導電パッド12がボンディングワイヤ21により接続されている。
【００２１】
さらに、チップ搭載基板10のチップ搭載面は、半導体チップ20、ボンディングワイヤ21などを全面的に覆うように絶縁樹脂（例えばエポキシ樹脂）22により封止されることによりパッケージングが行われた後に、個々の半導体装置として外形を整えるように分離されている。
【００２２】
上記構造の半導体装置によれば、その出荷前の信頼性試験に際して、例えば３０℃、湿度７０％の条件で９６時間にわたり放置した後、最大２４０℃のリフロー槽を通した際、チップ搭載面に形成されている導電パッド12の一部が絶縁基板11から剥がれる不良が発生しなくなった。
【００２３】
この理由は、チップ搭載面に形成されている導電パッド12と、この導電パッド12にチップ搭載面のパターン配線13およびスルーホール導電体15を介して連なる基板裏面のパターン配線14とは、基板両面で対向し合わない位置関係となるように形成されていることにある。つまり、前記信頼性試験における放置時にチップ搭載面の導電パッド12と基板裏面のパターン配線14とで挟まれた基板部分に吸湿した水分が残留しなくなり、信頼性試験におけるリフロー時に導電パッド12を剥がす要因になる水分残留がなくなる。
【００２４】
＜第２の実施形態＞
図３は、本発明の第２の実施形態に係る半導体チップ搭載基板の一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図である。
【００２５】
図３に示すチップ搭載基板30は、図４を参照して前述した従来例の半導体チップ搭載基板50と比べて、基板裏面のパターン配線54は、導電パッド12に対向する部分が欠落したパターン欠落部54a を持つように形成されている点が異なり、その他は同じであるので図４中と同一符号を付している。
【００２６】
上記構造の半導体チップ搭載基板30は、第１の実施形態と同様に、チップ搭載面に形成されている矩形の導電パッド52に対して、この導電パッド52にチップ搭載面のパターン配線53およびスルーホール導電体55を介して連なる基板裏面のパターン配線54は対向し合わない位置関係となるように形成されている。
【００２７】
したがって、上記構造の半導体チップ搭載基板30に第１の実施形態と同様に半導体チップが搭載されてパッケージングされた半導体装置によれば、第１の実施形態と同様の理由により、その出荷前の信頼性試験に際して、チップ搭載面に形成されている導電パッド52の一部が絶縁基板51から剥がれる不良が発生しなくなった。
【００２８】
なお、前記各実施形態の半導体装置では、チップ搭載面に形成されている導電パッド12、52と基板裏面のパターン配線14、54とは基板両面で完全に対向し合わない位置関係となるように形成されている。しかし、上記導電パッド12、52あるいは基板裏面のパターン配線14、54のレイアウトの都合によっては、前記信頼性試験に際して、チップ搭載面に形成されている導電パッド12、52の一部が絶縁基板11、51から剥がれる不良が許容値内に収まる範囲内で、前記導電パッド12、52と基板裏面のパターン配線14、54とは基板両面で部分的に対向するように形成してもよい。
【００２９】
＜第３の実施形態に係る半導体装置＞
前記各実施形態の半導体装置では、チップ搭載基板10あるいは30上に半導体チップがダイボンディングされ、パッド間がボンディングワイヤ21により接続されて、さらに、チップ搭載基板10あるいは30のチップ搭載面が絶縁樹脂22により封止されることによりパッケージングが行われた。
【００３０】
しかし、上記例に限らず、前記したようなチップ搭載基板10あるいは30上に半導体チップのパッド形成面を例えばフェースダウン状態で搭載した半導体装置を実現することも可能である。
【００３１】
このような半導体装置を実現する場合に使用されるチップ搭載基板は、前記各実施形態に係る半導体装置で使用されているチップ搭載基板10あるいは30とほぼ同様のものであるが、チップ搭載面の導電パッドは、フェースダウン時に半田バンプを介してチップのパッドを接合する際に望ましい形状、例えば円形あるいは正方形に形成しておく。そして、このチップ搭載面にチップのパッド形成面がフェースダウン状態で搭載されることによりパッケージングが行われている。即ち、チップ搭載面の導電パッドとチップのパッドとは半田バンプを介して接合され、チップ搭載基板とチップとの対向間に接着剤が充填された後に硬化されている。そして、チップ搭載基板の裏面にランドグリッドアレイ構造の外部接続端子群が形成されている。
【００３２】
上記構造の半導体装置においても、その出荷前の信頼性試験に際して、前記各実施形態と同様の理由により、チップ搭載面に形成されている導電パッドの一部が絶縁基板から剥がれる不良の発生を防止することができる。
【００３３】
＜第４の実施形態に係る半導体装置＞
前記各実施形態の半導体装置では、チップ搭載基板の裏面には複数のパターン配線にそれぞれ対応して連なる複数のランドグリッド16からなるランドグリッドアレイ構造の外部接続端子群が形成されている例を示したが、各ランドグリッド16上に外部接続端子が接合（例えば半田ボールが搭載）されたボールグリッドアレイ（ＢＧＡ）構造の外部接続端子群を採用することも可能である。この場合、ランドグリッドアレイ構造の外部接続端子群を有する半導体装置は、実装高さを低くすることができる利点があり、ボールグリッドアレイ構造の外部接続端子群を有する半導体装置は、既存の実装技術を利用することができる利点がある。
【００３４】
【発明の効果】
上述したように本発明によれば、半導体装置の出荷前の信頼性試験に際して、チップ搭載面に形成されている導電パッドの一部が絶縁基板から剥がれることを防止し得る半導体チップ搭載基板およびそれを用いた半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体チップ搭載基板上に半導体チップが搭載されてパッケージングされた半導体装置の一例を示す断面図。
【図２】図１中の半導体チップ搭載基板を取り出してその一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図。
【図３】本発明の第２の実施形態に係る半導体チップ搭載基板の一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図。
【図４】従来の半導体チップ搭載基板の一部をチップ搭載面から見てパターンレイアウトの一例を示す上面図。
【符号の説明】
10…チップ搭載基板、
11…合成樹脂を基材として用いた絶縁基板、
12…チップ搭載面の導電パッド（例えば銅箔）、
13…パターン配線（例えば銅箔）、
14…基板のパターン配線、
15…スルーホール導電体、
16…ランドグリッド、
17…レジスト、
18…ペースト、
20…半導体チップ、
21…ボンディングワイヤ、
22…絶縁樹脂（パッケージ）。
Claims (4)
- 合成樹脂を基材として用いた絶縁基板と、
前記絶縁基板のチップ搭載面に形成された複数の導電パッドおよびそれぞれに対応して連なるパターン配線と、
前記絶縁基板の裏面に形成された複数のパターン配線と、
前記絶縁基板を貫通して形成され、前記絶縁基板の両面に形成されているパターン配線のうち両面で対応するパターン配線同士を連ねる複数のスルーホール導電体とを具備し、
前記絶縁基板裏面のパターン配線が、前記導電パッドに対向する位置からずれた位置を通過するように形成されることで、前記チップ搭載面に形成されている導電パッドとこの導電パッドにチップ搭載面のパターン配線およびスルーホール導電体を介して連なる基板裏面のパターン配線とは基板両面で対向し合わない位置関係となるように形成されていることを特徴とする半導体チップ搭載基板。 - 合成樹脂を基材として用いた絶縁基板と、
前記絶縁基板のチップ搭載面に形成された複数の導電パッドおよびそれぞれに対応して連なるパターン配線と、
前記絶縁基板の裏面に形成された複数のパターン配線と、
前記絶縁基板を貫通して形成され、前記絶縁基板の両面に形成されているパターン配線のうち両面で対応するパターン配線同士を連ねる複数のスルーホール導電体とを具備し、
前記絶縁基板裏面のパターン配線が、前記導電パッドに対向する部分が欠落したパターン欠落部を持つように形成されることで、前記チップ搭載面に形成されている導電パッドとこの導電パッドにチップ搭載面のパターン配線およびスルーホール導電体を介して連なる基板裏面のパターン配線とは基板両面で対向し合わない位置関係となるように形成されていることを特徴とする半導体チップ搭載基板。 - 請求項１または２記載の半導体チップ搭載基板と、
前記半導体チップ搭載基板上に搭載され、上面側に導電パッドが形成されている半導体チップと、
前記半導体チップの導電パッドと前記半導体チップ搭載基板とチップ搭載面に形成されている導電パッドとを接続するボンディングワイヤと、
前記半導体チップおよびボンディングワイヤを含めて前記半導体チップ搭載基板のチップ搭載面を全面的に覆うように絶縁樹脂により封止したパッケージ
とを具備することを特徴とする半導体装置。 - 前記半導体チップ搭載基板の裏面において前記複数のパターン配線に連なるランドグリッドアレイ構造の外部接続端子群をさらに具備することを特徴とする請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103725A JP3917383B2 (ja) | 2001-04-02 | 2001-04-02 | 半導体チップ搭載基板およびそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103725A JP3917383B2 (ja) | 2001-04-02 | 2001-04-02 | 半導体チップ搭載基板およびそれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299491A JP2002299491A (ja) | 2002-10-11 |
| JP3917383B2 true JP3917383B2 (ja) | 2007-05-23 |
Family
ID=18956735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001103725A Expired - Fee Related JP3917383B2 (ja) | 2001-04-02 | 2001-04-02 | 半導体チップ搭載基板およびそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3917383B2 (ja) |
-
2001
- 2001-04-02 JP JP2001103725A patent/JP3917383B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002299491A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8441113B2 (en) | Elimination of RDL using tape base flip chip on flex for die stacking | |
| US7166495B2 (en) | Method of fabricating a multi-die semiconductor package assembly | |
| JP2541487B2 (ja) | 半導体装置パッケ―ジ | |
| KR100604821B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US8269323B2 (en) | Integrated circuit package with etched leadframe for package-on-package interconnects | |
| US5627405A (en) | Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer | |
| US20080029884A1 (en) | Multichip device and method for producing a multichip device | |
| US7344916B2 (en) | Package for a semiconductor device | |
| US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
| JP2001077294A (ja) | 半導体装置 | |
| KR100642748B1 (ko) | 리드 프레임과 패키지 기판 및 이들을 이용한 패키지 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| US20020125568A1 (en) | Method Of Fabricating Chip-Scale Packages And Resulting Structures | |
| JP3917383B2 (ja) | 半導体チップ搭載基板およびそれを用いた半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| KR100443516B1 (ko) | 적층 패키지 및 그 제조 방법 | |
| KR100592785B1 (ko) | 칩 스케일 패키지를 적층한 적층 패키지 | |
| KR100192756B1 (ko) | 볼 그리드 어레이 반도체 패키지의 구조 및 제조방법 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| JP3703662B2 (ja) | 半導体装置 | |
| KR101185857B1 (ko) | Ｂｇａ 타입 스택 패키지 및 이를 이용한 멀티 패키지 | |
| JP2003017624A (ja) | 半導体装置 | |
| JP4132124B2 (ja) | 半導体装置の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |