JPS61206245A - ハ−メチツクシ−ルカバ−及びその製造方法 - Google Patents
ハ−メチツクシ−ルカバ−及びその製造方法Info
- Publication number
- JPS61206245A JPS61206245A JP60045936A JP4593685A JPS61206245A JP S61206245 A JPS61206245 A JP S61206245A JP 60045936 A JP60045936 A JP 60045936A JP 4593685 A JP4593685 A JP 4593685A JP S61206245 A JPS61206245 A JP S61206245A
- Authority
- JP
- Japan
- Prior art keywords
- cover
- seal rings
- peripheral edge
- seal ring
- seal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は特に半導体装置の７１−メチツクシールに好適
のシールカバーに関するものである。
のシールカバーに関するものである。
半導体素子のパッケージングの一種に第２図に示すよう
なセラミックパッケージがある。第２図においてセラミ
ック基板１は、中央部に半導体素子接合用のメタライズ
層を有する下層板と、リードパターンが形成され且つ中
央部に開口を有する中間板と、リードパターンの内側先
端が露出するような更に大きい開口を有する上層板、の
３層が一体化された構造であり、長辺側部には上記リー
ドパターンの外側先端と導通するように複数の金属リー
ド２が接合され、上記上層板の開口周囲にはカバー取付
用のメタライズ層３が形成されている。メタライズ層８
及びリードパターンは通常Ｍ。
なセラミックパッケージがある。第２図においてセラミ
ック基板１は、中央部に半導体素子接合用のメタライズ
層を有する下層板と、リードパターンが形成され且つ中
央部に開口を有する中間板と、リードパターンの内側先
端が露出するような更に大きい開口を有する上層板、の
３層が一体化された構造であり、長辺側部には上記リー
ドパターンの外側先端と導通するように複数の金属リー
ド２が接合され、上記上層板の開口周囲にはカバー取付
用のメタライズ層３が形成されている。メタライズ層８
及びリードパターンは通常Ｍ。
−Ｍｎ系の導電ペーストで形成され、これらとり一ド２
には金メッキが施されている。このような基板１を用い
るパッケージングは、第３図に示すように、先ず半導体
素子４を基板１の中央窪みに接合し、該素子４上の電極
とリードノザターンの内側先端を細いコネクター線５で
結合した後、メタライズ層３の上に第２図に示すような
シールリング６と金属製カバー７を載せ、シールリング
６の融点以上に加熱し、後冷却してカバー７を取付ける
諸工程からなる。このカバー７の取付は工程を一般にハ
ーメチックシールと称し、シールリング６には、半導体
素子４の接合に用いるＡｕ−３ｉ合金ろうより低い融点
を有するＡｕ −Ｓｎ合金ろう、ｐｂ−３ｎ合金ろう等
が用いられ、金属製（通常コバール製）カバー７の少な
くともシールリング６が当接する周縁部にはろう付性の
良好な金、ニッケル等の被膜が施されているのが通常で
ある。
には金メッキが施されている。このような基板１を用い
るパッケージングは、第３図に示すように、先ず半導体
素子４を基板１の中央窪みに接合し、該素子４上の電極
とリードノザターンの内側先端を細いコネクター線５で
結合した後、メタライズ層３の上に第２図に示すような
シールリング６と金属製カバー７を載せ、シールリング
６の融点以上に加熱し、後冷却してカバー７を取付ける
諸工程からなる。このカバー７の取付は工程を一般にハ
ーメチックシールと称し、シールリング６には、半導体
素子４の接合に用いるＡｕ−３ｉ合金ろうより低い融点
を有するＡｕ −Ｓｎ合金ろう、ｐｂ−３ｎ合金ろう等
が用いられ、金属製（通常コバール製）カバー７の少な
くともシールリング６が当接する周縁部にはろう付性の
良好な金、ニッケル等の被膜が施されているのが通常で
ある。
このハーメチックシール工程において、シールリング６
とカバー７をメタライズ層３の上にそれぞれの周縁がほ
ぼ一致するように重ね合わせる必要があるが、シールリ
ング６が５０μｍ程度の厚さで極めて扱いにくい上、僅
かな振動で位置ズレを生じるため、重ね合わせの作業が
難かしく、ハーメチックシール後においてカバー７が位
置ズレを生じている欠陥も時々起きる。このような欠点
はシールリング６をカバー７に予め取付けておくことが
できれば解消し得ることであり、このような観点からシ
ールリング６をカバー７に複数個所のスポット溶接によ
り仮付けする方法が提案されている（例えば特公昭５６
−３６５７７号公報）。しかしながら、この方法による
ハーメチックシールカバーにはいくつかの欠点がなお存
在する。即ち、シールリング６はカバー７に局部的に熔
接きれているのであるが、この熔接個所において合金ろ
うが一旦熔融されるのでカバー７の被膜金属が混入して
組成が変り、その部分の融点が高くなることである。こ
れはハーメチックシール工程において、シールリング６
の均一な融解を妨げる。
とカバー７をメタライズ層３の上にそれぞれの周縁がほ
ぼ一致するように重ね合わせる必要があるが、シールリ
ング６が５０μｍ程度の厚さで極めて扱いにくい上、僅
かな振動で位置ズレを生じるため、重ね合わせの作業が
難かしく、ハーメチックシール後においてカバー７が位
置ズレを生じている欠陥も時々起きる。このような欠点
はシールリング６をカバー７に予め取付けておくことが
できれば解消し得ることであり、このような観点からシ
ールリング６をカバー７に複数個所のスポット溶接によ
り仮付けする方法が提案されている（例えば特公昭５６
−３６５７７号公報）。しかしながら、この方法による
ハーメチックシールカバーにはいくつかの欠点がなお存
在する。即ち、シールリング６はカバー７に局部的に熔
接きれているのであるが、この熔接個所において合金ろ
うが一旦熔融されるのでカバー７の被膜金属が混入して
組成が変り、その部分の融点が高くなることである。こ
れはハーメチックシール工程において、シールリング６
の均一な融解を妨げる。
又、上記熔接個所においてシールリング６にスポット溶
接の電極跡が窪みとして残り、この窪みがハーメチック
シールの際ボイドの原因になり易い。
接の電極跡が窪みとして残り、この窪みがハーメチック
シールの際ボイドの原因になり易い。
本発明者等は上記従来の欠点を解消し、より信頼性の高
いハーメチックシールカバーを提供せんとするものであ
る。
いハーメチックシールカバーを提供せんとするものであ
る。
本発明はこの目的を達するために熔接の手段に依らない
でシールリングを仮付けすることが必要であり、これを
実現する手段として、シールリングとカバーとの間に該
シールリングよりも低い融点を有する金属又は合金を介
在せしめれば接合可能ではないかと考え、種々実験の結
果これを確認して本発明に到達した。
でシールリングを仮付けすることが必要であり、これを
実現する手段として、シールリングとカバーとの間に該
シールリングよりも低い融点を有する金属又は合金を介
在せしめれば接合可能ではないかと考え、種々実験の結
果これを確認して本発明に到達した。
本発明のハーメチックシールカバーは、少すくともシー
ルリングが当接する周縁部にろう付性の良好な被膜を有
する金属製カバーの該周縁部に、錫、インジウム又はこ
れらを主成分とする合金ろう材の薄層を被着したシール
リングが、該薄層を介して全周に亘って接合されている
点に特徴があり、このカバーとシールリングを、非酸化
性雰囲気中で上記薄層の融点よりも低い温度に加熱する
と共に上記周縁部全周に亘って加圧して接合する点に特
徴がある。
ルリングが当接する周縁部にろう付性の良好な被膜を有
する金属製カバーの該周縁部に、錫、インジウム又はこ
れらを主成分とする合金ろう材の薄層を被着したシール
リングが、該薄層を介して全周に亘って接合されている
点に特徴があり、このカバーとシールリングを、非酸化
性雰囲気中で上記薄層の融点よりも低い温度に加熱する
と共に上記周縁部全周に亘って加圧して接合する点に特
徴がある。
第１図は本発明のハーメチックシールカバーの一例を断
面図で示しである。第１図においてカバー７は全面に金
メッキからなる被膜９が施されており、又シールリング
６には全面に錫のメッキからなる薄層８が施されており
、シールリング６はこの薄層８を介して金属製カバー７
に圧着されている。カバー７へ被膜９を施すのはろう付
性を良好ならしめるためであるから、この被膜９は少な
くともシールリングが当接する周縁部に施されていれば
良く、カバーの素地と良く密着し、シールリング６の且
つろう材との濡れが良くしかもろう材中に溶解してろう
材の信頼性を低下させないものであれば何れの・金属、
合金であっても差支えない。シールリング６の薄層８は
錫の他、インジウム、錫−アンチモン合金ろう材等が適
当で、少なくともカバーと当接する面に被着されていれ
ば良い。この被着方法は湿式メッキの他、真空蒸着、ス
パッタリング、イオンブレーティング等の乾式メッキ又
は圧延クラッドが適用できる。
面図で示しである。第１図においてカバー７は全面に金
メッキからなる被膜９が施されており、又シールリング
６には全面に錫のメッキからなる薄層８が施されており
、シールリング６はこの薄層８を介して金属製カバー７
に圧着されている。カバー７へ被膜９を施すのはろう付
性を良好ならしめるためであるから、この被膜９は少な
くともシールリングが当接する周縁部に施されていれば
良く、カバーの素地と良く密着し、シールリング６の且
つろう材との濡れが良くしかもろう材中に溶解してろう
材の信頼性を低下させないものであれば何れの・金属、
合金であっても差支えない。シールリング６の薄層８は
錫の他、インジウム、錫−アンチモン合金ろう材等が適
当で、少なくともカバーと当接する面に被着されていれ
ば良い。この被着方法は湿式メッキの他、真空蒸着、ス
パッタリング、イオンブレーティング等の乾式メッキ又
は圧延クラッドが適用できる。
この薄層８の厚さはＯ０３〜５μｍ程度にするのが良い
。この厚さが薄過ぎると加熱中に被着金属がシールリン
グ６中へ拡散してしまい、必要な接着力な確保できなく
なるからである。又、あまり厚過ぎるとろう材中へ溶解
する金属量も多くなるので好ましくない。より好ましい
厚さは０．５〜１．５μｍ程度である。このような薄層
８を有するシールリング６は・圧延したろう材を打抜い
た後メッキを施すか、圧延ろう材に予めメッキを施した
後、打抜き加工するか或は薄層８を圧延クラッドするか
何れかの方法で得ることができる。
。この厚さが薄過ぎると加熱中に被着金属がシールリン
グ６中へ拡散してしまい、必要な接着力な確保できなく
なるからである。又、あまり厚過ぎるとろう材中へ溶解
する金属量も多くなるので好ましくない。より好ましい
厚さは０．５〜１．５μｍ程度である。このような薄層
８を有するシールリング６は・圧延したろう材を打抜い
た後メッキを施すか、圧延ろう材に予めメッキを施した
後、打抜き加工するか或は薄層８を圧延クラッドするか
何れかの方法で得ることができる。
この薄層８を有するシールリング６のカバー７への圧着
は、非酸化性雰囲気中で該薄層８の金属又は合金ろうの
融点より低い温度に加熱すると共にシールリング６とカ
バー周縁部を全周に亘って均一に加圧することで達成さ
れる。この圧着時の雰囲気を非酸化性とするのは、錫、
インジウム及びこれらを主成分とする合金ろう材は酸化
し易く表面に酸化被膜が生成するとカバーと接合しない
からである。この圧着に必要な加工力及び温度は薄層８
の金属又は合金の種類によって変わるので一概に決めら
れず、実験によって求める必要がある。この接合の機構
は、加圧によって薄層８の表面温度が融点近くまで上昇
し、局部的に半熔融の状態になるからであろうと推測さ
れる。錫の場合は５５シーの加圧力の場合１９０〜２３
０ Ｃで充分圧着できた。加圧力が増せばより低い温度
で圧着でき、又、加圧力に超音波振動を併用すれば更に
容易に圧着できる。
は、非酸化性雰囲気中で該薄層８の金属又は合金ろうの
融点より低い温度に加熱すると共にシールリング６とカ
バー周縁部を全周に亘って均一に加圧することで達成さ
れる。この圧着時の雰囲気を非酸化性とするのは、錫、
インジウム及びこれらを主成分とする合金ろう材は酸化
し易く表面に酸化被膜が生成するとカバーと接合しない
からである。この圧着に必要な加工力及び温度は薄層８
の金属又は合金の種類によって変わるので一概に決めら
れず、実験によって求める必要がある。この接合の機構
は、加圧によって薄層８の表面温度が融点近くまで上昇
し、局部的に半熔融の状態になるからであろうと推測さ
れる。錫の場合は５５シーの加圧力の場合１９０〜２３
０ Ｃで充分圧着できた。加圧力が増せばより低い温度
で圧着でき、又、加圧力に超音波振動を併用すれば更に
容易に圧着できる。
本発明において、シールリング６の材質は何ら限定され
るものでな（、Ａｕ−Ｓｎ％ Ｐｂ−３ｎろう合金の他
、Ａｕ−Ｉｎ、Ａｕ−３ｉ、Ａｕ−Ｇｅなどであっても
良く、半導体装置以外の種々の物品のハーメチックシー
ルに適用することができる。又、カバーの材質は何ら特
定されず、形状も平板状に限定されるものではない。
るものでな（、Ａｕ−Ｓｎ％ Ｐｂ−３ｎろう合金の他
、Ａｕ−Ｉｎ、Ａｕ−３ｉ、Ａｕ−Ｇｅなどであっても
良く、半導体装置以外の種々の物品のハーメチックシー
ルに適用することができる。又、カバーの材質は何ら特
定されず、形状も平板状に限定されるものではない。
１０１！１１角、厚さＱ４５ｍのコバール板の全面に厚
み２μｍの金メッキの被膜を施したカバーと、８．６酩
角の開口を有する１０關角のＡｕ −Ｓｎ共晶合金製シ
ールリングを複数個用意した。このシールリングの全面
に錫を０−／ ｐｍ ％ ０−！ｒ ｔｉｍ ％ ／−
０μｍ ％ ３．０μｍの厚さでメッキして薄層を形成
し、それぞれについてカバーと接合し、剥離試験に供し
た。接合は窒素ガスを流入しながら、２２０ Ｃに昇温
したヒートブロック上に錫メッキしたシールリングを置
き、その上に上記カバーを周縁がほぼ一致するよウニ重
ね、カバーの上に置いた押え治具に５５ｇ／謡の圧力を
１０秒間加えて行なった。
み２μｍの金メッキの被膜を施したカバーと、８．６酩
角の開口を有する１０關角のＡｕ −Ｓｎ共晶合金製シ
ールリングを複数個用意した。このシールリングの全面
に錫を０−／ ｐｍ ％ ０−！ｒ ｔｉｍ ％ ／−
０μｍ ％ ３．０μｍの厚さでメッキして薄層を形成
し、それぞれについてカバーと接合し、剥離試験に供し
た。接合は窒素ガスを流入しながら、２２０ Ｃに昇温
したヒートブロック上に錫メッキしたシールリングを置
き、その上に上記カバーを周縁がほぼ一致するよウニ重
ね、カバーの上に置いた押え治具に５５ｇ／謡の圧力を
１０秒間加えて行なった。
剥離試験は圧着されたシールリングにプッシュプルゲー
ジに連結した金具の爪を引っ掛けて横に引っ張り、剥離
の際の引っ張り力を測定する方法で行なった。錫メッキ
厚０．７μｍのものは７ｇ以下、０、！ｒｐｒｎでは１
０ｇ、／、θｐｍ及び３．０１１ｍでは２２ ｇで剥離
した。
ジに連結した金具の爪を引っ掛けて横に引っ張り、剥離
の際の引っ張り力を測定する方法で行なった。錫メッキ
厚０．７μｍのものは７ｇ以下、０、！ｒｐｒｎでは１
０ｇ、／、θｐｍ及び３．０１１ｍでは２２ ｇで剥離
した。
本発明のハーメチックシールカバーは、シールリングが
カバーの周縁部に全周に亘って接合されており、シール
リング自体は全周に亘って均質に保持されている。この
ためハーメチックシールに際してリングの熔融が全周に
亘って均等に起こり、ボイドも生成せず、シールの信頼
性を向上することができる。
カバーの周縁部に全周に亘って接合されており、シール
リング自体は全周に亘って均質に保持されている。この
ためハーメチックシールに際してリングの熔融が全周に
亘って均等に起こり、ボイドも生成せず、シールの信頼
性を向上することができる。
第１図は本発明によるハーメチックシールカバーの断面
図、第２図は一般の半導体素子のセラミックパッケージ
ングの分解斜視図、第３図は第２図の組立断面図である
。 ／・・セラミック基板、コ・・金属リード、３・・メタ
ライズ層、ダ・・半導体素子、Ｓ・・コネクター線、６
・・シールリング、７・・カバー、ざ・・薄層、ヲ・・
被膜。 出願人 住友金属鉱山株式会社 〆一 ｆ 代理人 弁理土中村勝成パ１．ユ、２．・、・第２図 １ セラミック基板 ２：金属リード ３ メタライズ層 ４ 手４４＊素子 ６ コネクター線 ６ シールリング ７、カ バ − ８、湾 層 ｑ被 膜
図、第２図は一般の半導体素子のセラミックパッケージ
ングの分解斜視図、第３図は第２図の組立断面図である
。 ／・・セラミック基板、コ・・金属リード、３・・メタ
ライズ層、ダ・・半導体素子、Ｓ・・コネクター線、６
・・シールリング、７・・カバー、ざ・・薄層、ヲ・・
被膜。 出願人 住友金属鉱山株式会社 〆一 ｆ 代理人 弁理土中村勝成パ１．ユ、２．・、・第２図 １ セラミック基板 ２：金属リード ３ メタライズ層 ４ 手４４＊素子 ６ コネクター線 ６ シールリング ７、カ バ − ８、湾 層 ｑ被 膜
Claims (2)
- （１）少なくともシールリングが当接する周縁部にろう
付性の良好な被膜を有する金属製カバーの該周縁部に、
錫、インジウム、又はこれらを主成分とする合金ろう材
の薄層を被着したシールリングが全周に亘つて該薄層を
介して接合されていることを特徴とするハーメチックシ
ールカバー。 - （２）少なくともシールリングが当接する周縁部にろう
付性の良好な被膜を有する金属製カバーに、少なくとも
該カバーに当接する面に錫、インジウム、又はこれらを
主成分とする合金ろう材の薄層を被着したシールリング
を周縁がほぼ一致するように重ね合わせ、非酸化性雰囲
気中上記薄層の融点よりも低い温度下で上記周縁部全周
に亘つて加圧してカバーとシールリングを接合すること
を特徴とするハーメチックシールカバーの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60045936A JPS61206245A (ja) | 1985-03-08 | 1985-03-08 | ハ−メチツクシ−ルカバ−及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60045936A JPS61206245A (ja) | 1985-03-08 | 1985-03-08 | ハ−メチツクシ−ルカバ−及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61206245A true JPS61206245A (ja) | 1986-09-12 |
Family
ID=12733155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60045936A Pending JPS61206245A (ja) | 1985-03-08 | 1985-03-08 | ハ−メチツクシ−ルカバ−及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0246748A (ja) * | 1988-08-08 | 1990-02-16 | Fujitsu Ltd | 半導体装置用パッケージ |
| JP2009506565A (ja) * | 2005-08-30 | 2009-02-12 | コミツサリア タ レネルジー アトミーク | ２つの要素を互いにシーリングまたは溶接する方法 |
-
1985
- 1985-03-08 JP JP60045936A patent/JPS61206245A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0246748A (ja) * | 1988-08-08 | 1990-02-16 | Fujitsu Ltd | 半導体装置用パッケージ |
| JP2009506565A (ja) * | 2005-08-30 | 2009-02-12 | コミツサリア タ レネルジー アトミーク | ２つの要素を互いにシーリングまたは溶接する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61204953A (ja) | ハ−メチツクシ−ルカバ−及びその製造方法 | |
| EP0253691B1 (en) | Silicon die bonding process | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| JPH10275826A (ja) | 半導体装置およびその製造方法 | |
| JPS61206245A (ja) | ハ−メチツクシ−ルカバ−及びその製造方法 | |
| JP2000068396A (ja) | ハーメチックシール用カバー | |
| JPH0867978A (ja) | スパッタリング用ターゲットのはんだ付け方法 | |
| JPS63123594A (ja) | 低温接合用合金 | |
| JPH1116941A (ja) | キャリアフィルムを用いた半導体パッケージの製造方法 | |
| JPH11186423A (ja) | ハーメチックシールカバーおよびその製造方法 | |
| JPH0380349B2 (ja) | ||
| JP2848373B2 (ja) | 半導体装置 | |
| JPH0217662A (ja) | 耐腐食性ハーメチックシールカバー及びその製造方法 | |
| JPH0884042A (ja) | パッケージ部材 | |
| JPH02183538A (ja) | 半導体装置 | |
| JPS5952031B2 (ja) | 冷間圧接方法 | |
| JPS61231741A (ja) | ハ−メチツクシ−ルカバ−及びその製造方法 | |
| JPS63305534A (ja) | ハ−メチックシ−ルカバ−の製造方法 | |
| JPS6226846A (ja) | 半導体装置封止用キヤツプ | |
| JPH06268013A (ja) | 半導体装置とそれに用いられるキャリアテープの製造方法 | |
| JPH06291239A (ja) | 半導体装置の製造方法 | |
| JP2750469B2 (ja) | 半導体パッケージ | |
| JPH0521626A (ja) | メタルリツドの製造方法 | |
| JPH04187792A (ja) | キャンタイプパッケージのメッキ方法 | |
| JP2007142054A (ja) | シールカバーおよびその製造方法 |