JPS6226846A - 半導体装置封止用キヤツプ - Google Patents

半導体装置封止用キヤツプ

Info

Publication number
JPS6226846A
JPS6226846A JP60166484A JP16648485A JPS6226846A JP S6226846 A JPS6226846 A JP S6226846A JP 60166484 A JP60166484 A JP 60166484A JP 16648485 A JP16648485 A JP 16648485A JP S6226846 A JPS6226846 A JP S6226846A
Authority
JP
Japan
Prior art keywords
cap
case
sealing
semiconductor device
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60166484A
Other languages
English (en)
Inventor
Hiroyuki Yamaguchi
宏之 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60166484A priority Critical patent/JPS6226846A/ja
Publication of JPS6226846A publication Critical patent/JPS6226846A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野〕 本発明は、半導体装置用ケースのメタルキャップに関す
る。
〔従来の技術〕
半導体装置のセラミックケースの気密封止方法として、
電気抵抗溶接を利用した封止が一般に行われている。半
導体装置の製造工程では、まずセとケースの電極をＡｌ
、Ａｕ等の細線で接続することによりケースの外部リー
ドと半導体素子との電気的導通をとる。この上に封止用
メタルキャップを置き、この上から一対のローラー電極
で圧力を加え電流を通し、封止用金具とキャップを溶融
圧接する。これに品名等を捺印し、外観、＊気的特性等
を検査し半導体装置が完成する。
〔発明が解決しようとする問題点〕
上述した従来のケース封止のメタルキャップでは、剛性
が低いため気密性試験の予備段階で加わる圧力に耐えら
れず変形してしまうことが起る。
変形してしまうと、商品としての外観を損うはかりか、
捺印の文字をうまく捺印できないなどの不良も発生して
しまう。また、変形により、半導体素子上の電極とケー
スの電極とを接続している金属細線とキャップが接触し
、キャップを介して細線間がショートするという問題も
発生する。
このような問題に対処するために、メタルキャプの板厚
を厚くすることも考えられるが、これは電気抵抗溶接の
電流効率に影醤を与え、適切な溶接条件が得られないの
で限界がある。
また、メタルキャップは耐蝕性をもたせるために％　Ｎ
ｉ等のメッキを施すことが一般に行なわれている。従来
のメタルキャップは、平坦部が広いため、メッキ作業中
にキャップ同志が密着しやすく、密着部にメッキがされ
ないという問題が発生する。また、メタルキャップを溶
接した後、熱収縮により、封止用金具２とケース基板３
とを引き剥す方向に応力が加わる。そのため、封止用金
具２とケース基板３との接着強度が弱いと、この間で剥
れ気密性を維持できなくなる。
〔問題点を解決するための手段〕
上記問題点に対し、本発明のキャップは、平坦部に力骨
用の凸条または凹条を設けている。
〔実施例〕
つぎに本発明を実施例により説明する。
第１図（ａ）＆″；本発明の一実施例のキャップを用い
た半導体装置の断面図、第１図（ｂ）は第１図（ａ）の
キャップの平面図である。第１図（ａ）　、　（ｂ）に
おいて、セラミックのケース基体３のキャビティ中央に
半導体素子６が接着され、素子の電極とケースの導電パ
ターンとの間が金Ｍ細線５により接続され、ケース基体
３の周辺上部に、Ａｇ／Ｃｕろう材により封止用金具２
がろう付けされて、ケースができ上る。封止用金具２の
上に、皿状に中央が〈＃よんだメタルキャップ１が抵抗
溶接で封止金具２と溶接により気密封止がなされ、半導
体素子６は外気から保護される。しかして、第１図（ｂ
）から明らかなように、皿状のキャップ１の凹部底面の
中央を横切るように、所請、力骨と称される凸条１ａが
形成されている。この力骨によりキャップの剛性が増し
、加圧による変形が防止される。
第２図は本発明の他の実施例の断面図である。
本発明では、第１図の例では力骨が凸条となっているの
に対し、本例のキャップ７では力骨が凹条となりている
。このため、キャップの封止完了後、品名などの捺印を
する際、第１図の凸条では刻印の障害になるが、本例で
は刻印に打ち当ることがなく、従来の刻印をそのまま使
用できるという効果が、キャップの剛性増加作用に加え
て得られる。
第３図の平面図は、キャップ８の力骨の凸条または凹条
８ａをキャップの長手方向に形成した例、第４図は、凸
条または凹条９ａをキャップ９の平坦部の対角方向に設
けた一例の平面図を示す。このように、力骨用の凸条ま
たは凹条を任意な方向にとれるのである。
なお、上側は、セラミックケースのキャップについて述
べたが、ケース材質はセラミックに限らず、ガラスエポ
キシなどにも本発明のキャップが用いられるのはいうま
でもない。
〔発明の効果〕
以上説明したように本発明は、キャップ底面の平坦部に
、力骨用の凸条または凹条を設けることにより、変形に
よる捺印不具合、金属細線との接触を低減することがで
きる。また、メタルキャップのメッキ工程ではキャップ
同志が重なり、密着してしまうために発生する不具合は
、力骨によりキャップ同志が密着することがなくなり、
メツキネ良が軽減できる。加えて、キャップ溶接時に生
じる熱収縮による気密性の劣化も、熱収縮を力骨の凸条
または凹条が吸収するために軽減できる効果がある。
【図面の簡単な説明】
第１図（ａ）は本発明のキャップで封止したセラミック
ケースの半導体装置の断面図、同図（ｂ）は同図（ａ）
のキャップの平面図、第２図は本発明の他の実施例のキ
ャップの断面図、第３図と第４図はそれぞれ長手方向（
第３図）、対角方向（第４図）に力骨用の凸条を形成し
た例を示す平面図である。 １．７．８．９・・・・・・キャップ、ｌａ・・・・・
・凸条、２・・・・・・封止用金具、３・・・・・・ケ
ース基体、５・・・・・・金属細線、６・・・・・・半
導体素子、７ａ・・・・・・凹条、８゜９・・・・・・
キャップ、８ａ、９ａ・・・・・・凸条または凹条。 代理人　弁理士　　内　原　　　晋　パ・〈

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を収納したケースに蓋をし気密封止する皿形
    のメタルキャップにおいて、前記キャップの凹部底面平
    坦部に、力骨用の凸条または凹条が設けられていること
    を特徴とする半導体装置封止用キャップ。
JP60166484A 1985-07-26 1985-07-26 半導体装置封止用キヤツプ Pending JPS6226846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60166484A JPS6226846A (ja) 1985-07-26 1985-07-26 半導体装置封止用キヤツプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60166484A JPS6226846A (ja) 1985-07-26 1985-07-26 半導体装置封止用キヤツプ

Publications (1)

Publication Number Publication Date
JPS6226846A true JPS6226846A (ja) 1987-02-04

Family

ID=15832247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60166484A Pending JPS6226846A (ja) 1985-07-26 1985-07-26 半導体装置封止用キヤツプ

Country Status (1)

Country Link
JP (1) JPS6226846A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330176A2 (en) * 1988-02-22 1989-08-30 Kabushiki Kaisha Toshiba Cover plate for semiconductor devices
JPH02122714A (ja) * 1988-10-31 1990-05-10 Matsushima Kogyo Co Ltd 圧電振動子
US5296736A (en) * 1992-12-21 1994-03-22 Motorola, Inc. Leveled non-coplanar semiconductor die contacts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4815401U (ja) * 1971-06-29 1973-02-21
JPS515365B1 (ja) * 1971-04-21 1976-02-19
JPS5748250A (en) * 1980-09-05 1982-03-19 Nec Corp Metal cap for semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515365B1 (ja) * 1971-04-21 1976-02-19
JPS4815401U (ja) * 1971-06-29 1973-02-21
JPS5748250A (en) * 1980-09-05 1982-03-19 Nec Corp Metal cap for semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330176A2 (en) * 1988-02-22 1989-08-30 Kabushiki Kaisha Toshiba Cover plate for semiconductor devices
US5096081A (en) * 1988-02-22 1992-03-17 Kabushiki Kaisha Toshiba Cover plate for semiconductor devices
JPH02122714A (ja) * 1988-10-31 1990-05-10 Matsushima Kogyo Co Ltd 圧電振動子
US5296736A (en) * 1992-12-21 1994-03-22 Motorola, Inc. Leveled non-coplanar semiconductor die contacts

Similar Documents

Publication Publication Date Title
US5072280A (en) Resin sealed semiconductor device
US4640436A (en) Hermetic sealing cover and a method of producing the same
JPS6226846A (ja) 半導体装置封止用キヤツプ
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0590465A (ja) 半導体装置
JP2816084B2 (ja) 半田塗布方法、半導体装置の製造方法およびスキージ
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
KR100659534B1 (ko) 반도체 장치를 밀폐형으로 밀봉하는 밀봉 링과 그것을사용한 반도체 장치의 제조 방법
JPH03261153A (ja) 半導体装置用パッケージ
JP2545964B2 (ja) 磁気抵抗効果素子
JPH02224362A (ja) 半導体装置の製造方法
JPS62179748A (ja) 半導体装置用パツケ−ジ
KR200157363Y1 (ko) 연결와이어를 사용하지 않고 칩의 본딩패드와 리드프레임의 리드를 접속한 반도체 장치
JPH0366150A (ja) 半導体集積回路装置
JPH0855926A (ja) 集積回路パッケージおよびその実装方法
JPS6231498B2 (ja)
JP2002134646A (ja) 配線基板の製造方法
JPH11186465A (ja) 半導体装置およびその製造方法
JPH069509Y2 (ja) 半導体素子収納用パッケージ
JPH0766231A (ja) 面実装型半導体装置の製造方法
JPH0556605B2 (ja)
JPH04290254A (ja) 半導体装置用リードフレーム
JPS592355A (ja) 半導体パツケ−ジ用リ−ドフレ−ム及びそれを用いた半導体装置
JPH01124227A (ja) 半導体装置
JPH04162466A (ja) 半導体装置用リードフレーム