KR19980039491A - 다이 어태치를 위한 솔더 도금 방법 - Google Patents

다이 어태치를 위한 솔더 도금 방법 Download PDF

Info

Publication number
KR19980039491A
KR19980039491A KR1019960058515A KR19960058515A KR19980039491A KR 19980039491 A KR19980039491 A KR 19980039491A KR 1019960058515 A KR1019960058515 A KR 1019960058515A KR 19960058515 A KR19960058515 A KR 19960058515A KR 19980039491 A KR19980039491 A KR 19980039491A
Authority
KR
South Korea
Prior art keywords
solder
solder plating
layer
wafer
semiconductor chip
Prior art date
Application number
KR1019960058515A
Other languages
English (en)
Inventor
장동현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960058515A priority Critical patent/KR19980039491A/ko
Publication of KR19980039491A publication Critical patent/KR19980039491A/ko

Links

Landscapes

  • Die Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명에 의한 다이 어태치를 위한 솔더 도금 방법에 관한 것으로 웨이퍼 후면에 일정한 간격으로 솔더를 도금할 수 있도록 금속층 위에 포토 레지스트막을 패터닝 한 후, 포토 레지스트막을 제외한 영역에 솔더 도금층을 형성하여 웨이퍼를 각각의 반도체 칩 크기로 절단한다.
이와 같이, 절단된 반도체 칩들을 이용하여 다이 어태치 공정을 실시하면 솔더 표면에 형성된 산화막이 열압착에 의해 작게 깨짐으로써 반도체 칩과 다이 패드간의 접착력이 향상되어 반도체 패키지의 신뢰성을 향상시킬 수 있다.

Description

다이 어태치를 위한 솔더 도금 방법
본 발명은 다이 어태치용 솔더(solder) 도금에 관한 것으로, 더욱 상세하게는 웨이퍼 하부면에 일정간격으로 솔더를 도금하여 리드 프레임의 다이 패드와 반도체 칩간에 접착성을 향상시킨 다이 어태치를 위한 솔더 도금 방법에 관한 것이다.
일반적으로 다이 어태치(Die Attach) 공정은 접착제를 사용하여 리드 프레임의 다이 패드와 반도체 칩을 부착하는 공정으로, 반도체 칩을 다이 패드에 부착하는 다이 접착 공정과, 접착제를 경화시키는 다이 접착제 경화 공정으로 구성되며, 접착재료로는 에폭시, 솔더, 금 등이 사용되는데, 반도체 패키지의 생산성, 제품의 저 코스트화, 높은 수율을 얻기 위해 에폭시가 많이 사용되고 있다. .
다이 접착 공정은 접착제의 종류에 따라 에폭시(epoxy) 본딩과 폴리이미드(polymide) 본딩 및 공융점(eutectic) 본딩으로 구분되고 있다. 여기서, 에폭시 본딩과 폴리이미드 본딩은 에폭시와 폴리이미드에 전기전도성과 열전도성을 부여하기 위해 다이 패드상에 Ag 분말을 첨가한 접착제를 사용하는 것이고, 공융점(eutectic) 본딩은 한 금속의 기계적 물리적 성질을 지향하기 위해 고의로 다른 원소를 첨가하여 합금을 만든 후 합금의 공융점을 이용하는 것이다. 여기서, 두 개 이상의 금속이 합금 상태가 될 때 이들의 공정온도는 각각의 단일 금속의 용융점보다 훨씬 낮다.
다이 접착제 경화 공정은 다이 접착 공정을 거쳐 리드 프레임의 다이 패드에 반도체 칩을 접착한 후에 접착제인 에폭시를 경화시키는 것으로서, 오븐에서 에폭시를 일정 온도와 시간으로 경화시키는 공정이다.
그러나, 상기에서 설명한 바와 같이 에폭시 접착제를 이용하여 플라스틱 반도체 패키지를 형성한 경우 반도체 칩과 다이 패드를 접착하는 접착층의 흡습 현상으로 팝콘(pop corn) 크랙이 발생되고, 열팽창 계수의 차이에 의한 열적 미스매치(thermal mismatch)에 의해 반도체 칩과 다이 패드간에 박리(delamination)가 발생하게 된다.
따라서, 이와 같이 크랙이 발생되거나 반도체 칩과 다이 패드간에 박리가 발생되는 현상을 방지하기 위해서 웨이퍼 후면 전체에 솔더를 도금하고, 솔더로 도금된 웨이퍼를 반도체 칩 크기에 맞게 쏘잉한 후 열압착 방법을 이용하여 반도체 칩과 리드 프리임의 다이패드를 접착하였다.
그러나, 솔더를 웨이퍼 전체에 도금하는 과정에서 솔더와 공기가 반응하여 솔더 표면에 얇은 산화막이 형성되는데, 상기 산화막의 용융 온도는 솔더의 용융온도보다 높다. 따라서, 반도체 칩을 리드 프레임의 다이 패드에 부착하기 위해 솔더를 열압착하면 용융되지 않은 산화막이 압력에 의해 깨지면서 용융된 솔더가 외부로 흘러나와 반도체 칩과 다이패드를 접합시킨다. 이때, 열압착에 의해 깨진 산화막중 일부는 작게 깨져 용융된 솔더내에 포함되지만 일부는 크게 깨지게 되는데, 크게 깨진 산화막은 용융된 솔더내에 포함되지 못하여 리드 프레임의 다이패드와 반도체 칩간의 보이드(void)로 작용하여 반도체 패키지의 신뢰성을 저하시키는 문제점이 있었다.
따라서 본 발명의 목적은 반도체 칩과 리드 프레임의 다이 패드를 접합하는 솔더 접합층에 보이드가 발생되는 것을 방지하여 제품의 신뢰성을 향상시키도록 한 다이 어태치를 위한 솔더 도금 방법을 제공하는데 있다.
도 1A 내지 도 1F는 본 발명에 의한 다이 어태치를 위한 솔더 도금 공정을 나타낸 단면도이고,
도 2는 본 발명에 의한 반도체 칩을 리드 프레임의 다이 패드에 접착하는 상태를 나타낸 단면도이다.
도면의 주요 부분에 대한 부호의 설명
10 : 웨이퍼 13 : 금속층
15 : 포토 레지스트막 17, 19 : 솔더 도금층
21 : 반도체 칩 23 : 다이 패드
이와 같은 목적을 달성하기 위한 본 발명은 웨이퍼의 후면에 금속층을 형성하는 단계와, 상기 금속층 상부면에 일정한 간격으로 마스크 패턴층을 형성하는 단계와, 상기 마스크 패턴층을 제외한 영역에 솔더 도금층을 형성한 후 상기 마스크 패턴층을 제거하는 단계와, 상기 솔더 도금층이 형성된 웨이퍼를 각각의 반도체 칩 크기에 맞도록 절단하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 의한 다이 어태치를 위한 솔더 도금 방법을 첨부된 도 1을 참조하여 설명하면 다음과 같다.
도 1A 내지 도 1F는 본 발명에 의한 다이 어태치를 위한 솔더 도금 공정을 나타낸 단면도이다.
도 1A에 도시된 바와 같이, 먼저, 일정한 두께로 연마된 웨이퍼(10)의 후면(10b) 전체에 전해 도금을 하기 위해 금속층(13)을 형성한다. 여기서, 금속층(13)은 스퍼터링 방법에 의해 바나듐(V)과 니켈(Ni)과 금(Au)을 순차적으로 적층한다.
도 1B에 도시된 바와 같이, 금속층(13)위에 포토 레지스트막(15)을 20-30㎛의 두께로 코팅한 후 일정한 간격으로 포토 레지스트막(15)을 패터닝하여 포토레지스트(15) 패턴을 형성한다. 여기서, 원가절감 및 얼라인 공정의 불편을 없애기 위해서 포토 레지스트막(15)을 이용하지 않고 일정한 배열로 작은 홈이 천공된 천공 테이프를 금속층(13) 상부면에 부착할 수도 있다.
도 1C에 도시된 바와 같이, 전해 도금법을 이용하여 상기 포토 레지스트(15) 패턴이 형성되지 않은 영역을 제외한 금속층(13) 상부면에 솔더층(17)을 도금한다.
도 1D에 도시된 바와 같이, 전해 도금이 완료되면 웨이퍼(10)의 후면(10b)에 형성되어 있는 포토 레지스트(15) 패턴을 제거하여 금속층(13) 상부면에 솔더 도금층들(17)을 형성한다. 이때, 솔더 도금층(17)은 원통형상이다.
여기서, 도 1E에 도시된 바와 같이, 다이 어태치 공정시 보이드 발생을 더욱 줄이기 위해서 고온(약 300℃)의 수소(H2)가스를 이용하여 리플로우(reflow)를 실시하면 고온의 수소 가스와 솔더 도금층(19) 표면에 형성된 산화막이 반응하면 산화막이 제거되고 원통형상의 솔더 도금층(17)은 둥글어진다.
이와 같이 솔더 도금이 종료된 웨이퍼(10)는 도 1F에 도시된 바와 같이 쏘잉(sawing) 공정을 하여 각각의 반도체 칩의 크기로 절단한 후 도 2에 도시된 바와 같이 반도체 칩(21)을 리드 프레임의 다이 패드(23) 상부면에 올려놓은 다음 열압착법을 이용하여 다이 패드(23)와 반도체 칩(21)을 부착한다.
따라서, 본 발명은 웨이퍼 후면에 일정한 간격으로 솔더 도금층을 형성한 후 다이 어태치 공정을 진행하면 솔더 표면에 형성된 산화막이 작게 깨지게 되고 작게 깨진 산화막은 용융된 솔더에 포함되어 반도체 칩과 리드 프레임의 다이패드간의 접착력을 향상시켜 솔더층에 보이드가 발생되는 것을 방지할 수 있다.
이상에서 설명한 바와 같이 본 발명은 웨이퍼 후면에 일정한 간격으로 솔더를 도금하고 반도체 칩 크기에 맞도록 절단한 후 다이 어태치 공정을 실시하면 솔더 표면에 형성된 산화막이 열압착에 의해 작게 깨짐으로써 반도체 칩과 다이 패드간의 접착력이 향상되어 반도체 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 웨이퍼의 후면에 다이 어태치를 위한 솔더 도금층을 형성하는 방법에 있어서,
    상기 웨이퍼의 후면에 금속층을 형성하는 단계와,
    상기 금속층 상부면에 일정한 간격으로 마스크 패턴층을 형성하는 단계와, 상기 마스크 패턴층을 제외한 영역에 솔더 도금층을 형성한 후 상기 마스크 패턴층을 제거하는 단계와,
    상기 솔더 도금층이 형성된 웨이퍼를 각각의 반도체 칩 크기로 절단하는 단계를 포함하는 것을 특징으로 하는 다이 어태치를 위한 솔더 도금 방법.
  2. 제 1 항에 있어서, 상기 마스크 패턴층을 제거한 후 상기 솔더 도금층을 리플로우시켜 상기 솔더 도금층 표면에 형성된 산화막을 제거하는 단계 를 더 포함하는 것을 특징으로 하는 다이 어태치를 위한 솔더 도금 방법.
  3. 제 1 항에 있어서, 상기 마스크 패턴층은 포토 에징된 포토레지스트층인 것을 특징으로 하는 다이 어태치를 위한 솔더 도금 방법.
  4. 제 1 항에 있어서, 상기 마스크 패턴층은 일정간격으로 홈이 형성된 천공테이프인 것을 특징으로 하는 다이 어태치를 위한 솔더 도금 방법.
KR1019960058515A 1996-11-27 1996-11-27 다이 어태치를 위한 솔더 도금 방법 KR19980039491A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058515A KR19980039491A (ko) 1996-11-27 1996-11-27 다이 어태치를 위한 솔더 도금 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058515A KR19980039491A (ko) 1996-11-27 1996-11-27 다이 어태치를 위한 솔더 도금 방법

Publications (1)

Publication Number Publication Date
KR19980039491A true KR19980039491A (ko) 1998-08-17

Family

ID=66483098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058515A KR19980039491A (ko) 1996-11-27 1996-11-27 다이 어태치를 위한 솔더 도금 방법

Country Status (1)

Country Link
KR (1) KR19980039491A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법

Similar Documents

Publication Publication Date Title
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
US10727167B2 (en) Power semiconductor device and method for manufacturing power semiconductor device
JPS62117346A (ja) 半導体装置
JP2680364B2 (ja) 半導体装置の製造方法
KR19980039491A (ko) 다이 어태치를 위한 솔더 도금 방법
JPH01147836A (ja) 半導体装置
JP2716355B2 (ja) 半導体装置の製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3279844B2 (ja) 半導体装置及びその製造方法
JPH03218030A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JPH0483366A (ja) 半導体集積回路装置およびその製造方法
JPH0239448A (ja) フィルムキャリアテープ
JP3643760B2 (ja) 半導体装置の製造方法
JPH06104375A (ja) 半導体集積回路装置
JPH10294394A (ja) 半導体パッケージ及びその製法
JPS5815252A (ja) バンプ構造
JP2894172B2 (ja) 半導体装置
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JP2699796B2 (ja) 複合リードフレームおよびその製造方法
JP2007281105A (ja) 電子部品
JPH0158863B2 (ko)
KR100419981B1 (ko) 반도체 실장기판의 적층 구조
JP2530360B2 (ja) 半導体素子用ヒ―トシンク材料
JP2675077B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination