JPH1070141A - チップ・キャリア・モジュール、情報処理システム及び形成方法 - Google Patents

チップ・キャリア・モジュール、情報処理システム及び形成方法

Info

Publication number
JPH1070141A
JPH1070141A JP9165998A JP16599897A JPH1070141A JP H1070141 A JPH1070141 A JP H1070141A JP 9165998 A JP9165998 A JP 9165998A JP 16599897 A JP16599897 A JP 16599897A JP H1070141 A JPH1070141 A JP H1070141A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
radiator
adhesive
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9165998A
Other languages
English (en)
Other versions
JP3201975B2 (ja
Inventor
William Emmett Bernier
ウィリアム・エメット・バーニア
Anthony Geinzu Michael
マイケル・アンソニー・ゲインズ
Irving Memis
アービン・メミス
Hussain Shaukatullah
フサイン・シャウカトゥラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1070141A publication Critical patent/JPH1070141A/ja
Application granted granted Critical
Publication of JP3201975B2 publication Critical patent/JP3201975B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 放熱器またはヒート・シンクを電子部品に取
り付ける方法、及び結果の構造を提供する。 【解決手段】 アルミニウムまたは銅のヒート・シンク
１１８が、シリコン接着剤または可撓性エポキシ接着剤
１２０を用いて、セラミック・キャップ１００または露
出した半導体チップに付着される。アルミニウムは、陽
極酸化またはクロム酸塩転化により被覆されるか、或い
は銅がニッケルまたは金クロムにより被覆され得る。こ
うした構造は、フリップ・チップの取り付けに、特に有
用である。これらの接着剤は、高い熱伝導度及び低い熱
膨張率（ＣＴＥ）を有する材料を含み、熱性能を向上
し、シリコン金属ダイとヒート・シンクの金属とのＣＴ
Ｅの差を改良する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子部品の製作、回
路ボードを形成するための、回路基板への部品の組み立
て、及び情報処理システムを提供するための、電源を有
する回路ボードの組み立てに関する。特に、本発明は、
放熱器またはヒート・シンクを電子部品に取り付ける技
術、及び結果の構造に関する。
【０００２】
【従来の技術】相互接続構造の形成の間に、多くのタイ
プの部品が回路カードに取り付けられる。回路カード上
の配線層及び部品は、熱抵抗を生成する。更に、能動部
品はスイッチングの間に熱を生成する。こうした熱は部
品の温度を、システムを取り巻く空気の周囲温度以上に
上昇させる。ほとんどの電子部品は、それ以上ではそれ
らの部品が故障する最大温度を有し、能動部品の寿命は
一般に、温度のｎ乗（ｎは通常２）の係数で減少する。
従って、電子部品を実際的に冷却して維持することが有
利である。
【０００３】ほとんどのアプリケーションでは、部品内
で生成する熱の大部分は、部品の端子を通じて回路カー
ド基板（最も一般的にはガラス繊維充填エポキシ）に伝
導し、更に回路カードの配線層を通じる熱経路により伝
導される。回路カードは熱を伝導により周囲の空気に放
散し、放射により回路ボードを含むエンクロージャに放
散し、カード・コネクタ及び支持部材を通じて、他の回
路ボードまたはエンクロージャに放散する。また、通
常、生成される熱の一部は、伝導により部品の背面を通
じて周囲の空気に、また割合的には小さいが、放射によ
り回路カードを取り囲むあらゆる、より冷たい表面へと
逃がされる。
【０００４】最近では、回路カード上のスペースの大部
分が熱を生成する部品で占められるほど、回路ボード上
の部品密度が増加しており、また回路ボード上の線幅が
狭くなりつつあり、より多くの熱が回路カードの信号線
内で生成される。従って、リードを通じる熱経路が、部
品温度を下げるのに有効でなくなってきており、部品の
背面を通じる熱経路がより重要となりつつある。
【０００５】超高性能アプリケーション（例えば大規模
メインフレーム）では、冷却板を含むヘリウムまたは水
冷式システムが提供され、冷却板が熱グリースにより、
部品に熱的に結合される。こうした熱グリースは通常、
アルミナ、ベリリウム、銅、銀、またはグラファイトな
どの、高熱伝導材料の粒子を充填された厚い有機液体
（シリコン・オイルなど）である。メインフレーム・ア
プリケーションでは、Ｃ４（controlled collapse chip
connections）を用いて、フリップ・チップがセラミッ
クＰＧＡ（ＣＰＧＡ）の背面に取り付けられる。チップ
は熱グリースにより、液冷式システムの冷却板に直接熱
結合される。
【０００６】より一般的な高性能アプリケーションで
は、ヒート・シンク（例えばアルミニウム（Ａｌ）また
は銅（Ｃｕ））が、部品に対して機械的にクリップ留め
されるか、ねじ留めされ、伝導により直接周囲の空気へ
の熱の放散を向上させる。熱グリースが通常提供され、
ヒート・シンクと部品との間のボイドを充填する。なぜ
なら、非常に薄いエア・ギャップでさえも、熱経路内の
大きな抵抗層になるからである。
【０００７】熱性能を向上するために、個々のパワー・
トランジスタが、シリコンまたはエポキシ・ポッティン
グ（potting−樹脂充填）化合物により、Ｔ０−Ｔ３キ
ャンにポッティングされて提供される。再度、こうした
接着剤は、熱伝導を向上するために熱伝導材料を充填さ
れ、半導体素子の温度を低下させる。こうした個別パワ
ー・トランジスタは、回路ボードへのねじ止め用の穴を
有する小さな薄いパッケージとしても提供され、熱グリ
ースがトランジスタと回路ボードとの間に提供される。
また、曲がったプレートの単純なヒート・シンクが、熱
性能を向上するために提供される。
【０００８】集積回路部品は、多数の入出力（Ｉ／Ｏ）
接続端子により特徴付けられる。有機材料が、こうした
集積電子部品の製作に広く使用される。ほとんどの一般
的な部品は、ポリイミド・テープ上にリード・フレーム
を形成することにより製作される。これは接着剤（例え
ばエポキシまたはシリコン接着剤）を用いて、ワイヤー
・ボンド・チップの背面をリード・フレーム・テープ上
に結合し、ワイヤー・ボンディングにより、ダイ（di
e）の正面をフレームのリードに接続することにより達
成される。チップをポリイミド・テープに結合するため
に製造される接着剤は、通常、熱伝導粒子を充填され、
チップからの熱伝導を向上し、チップ温度を最小化す
る。
【０００９】プラスチック部品は通常、圧送成形により
製作され、チップ、ボンド・ワイヤー、及びリードの部
分がエポキシによりカプセル封じされ、プラスチック基
板を形成する。セラミック部品は通常、セラミック基板
の下に空洞を提供することにより製作され、そこにチッ
プ及びボンド・ワイヤーが配置される。次にポリイミド
・テープがエポキシまたはシリコン接着剤により、粘着
式にセラミック基板に接着され、チップ及び空洞が、熱
伝導性エポキシまたはシリコン接着剤により充填され
る。セラミック底部基板が空洞の底部上に接着され、部
品の底部を保護する。
【００１０】ヒート・シンクが通常、ねじ止めまたはク
リップにより、集積パッケージに結合される。熱性能を
向上するために、非シリコン・グリースが、通常ヒート
・シンクとモジュールとの間で使用される。ヒート・シ
ンクは通常、回路ボードの組み立ての後、集積部品に結
合される。最近では、コストを低減するために、メーカ
は回路ボードのアセンブリの後、エポキシ・ベースの材
料を用いて、ヒート・シンクを直接電子部品の有機体面
またはセラミック面に粘着式に接着するようになった。
エポキシの熱膨張率（ＣＴＥ）は約５０ｐｐｍ／℃乃至
８０ｐｐｍ／℃、ＡｌのＣＴＥは２６．４ｐｐｍ／℃、
銅は１７ｐｐｍ／℃であり、ヒート・シンクに使用され
る被覆（裸銅、ニッケル被覆された銅、裸Ａｌ、陽極酸
化されたＡｌ、Ａｌ上のクロム転化）は滑らかであり、
エポキシに接着しないので、熱サイクルの間に接着を維
持することは困難である。通常、熱伝導を向上し、層間
剥離問題を軽減するために、ヒート・シンクの取り付け
に使用されるエポキシは、熱伝導性金属またはセラミッ
クの粒子を充填され、これらが接着剤のＣＴＥを、モジ
ュール材料（エポキシ）のＣＴＥと、ヒート・シンクの
ベース金属のＣＴＥとの中間のレベル（例えば３０ｐｐ
ｍ／℃乃至４０ｐｐｍ／℃）に変更する。
【００１１】高温アプリケーションでは、陽極酸化され
たＡｌヒート・シンクをモジュールのセラミック面に結
合するために、シリコン接着剤が提案されている。なぜ
なら、シリコン・ベースの接着剤は、耐熱性に非常に優
れているからである。シリコン・ベースの接着剤は２５
℃以下のＴｇ、及び２０００ｐｓｉ以下のヤング率を有
するので、非常に好ましい。しかしながら、シリコンは
非常に高い熱膨張率（約２００ｐｐｍ）を有するので、
シリコンと共通ヒート・シンク面との間の確実な接着を
提供することは、困難である。機械的には、シリコン接
着剤とこれらの金属面との間の接着強度は、エポキシの
強度の約１／３乃至１／２である。シリコンの引張強さ
は、エポキシの約２０００ｐｓｉに対して、約５００ｐ
ｓｉと小さく、弱い材料である。また、シリコン接着剤
の成分は転位（migrate out）して、極めて薄い被覆に
より表面を汚染する傾向があり、この被覆が回路ボード
への他の有機材料、例えばフォトレジスト、はんだレジ
スト、及びカプセル材などの続く付着を阻害する。通
常、ヒート・シンクは、回路ボードを形成する他のプロ
セスが完了した後に取り付けられ、従って、製作中の汚
染問題を最小化する。汚染は特に、再加工済みの部品に
とって問題である。なぜなら、再加工の間にシリコンを
加熱すると、汚染が多大に増大し、再加工に要求され得
る回路ボード上での続くカプセル封じまたは他の非シリ
コン・プロセスを阻害するからである。
【００１２】次に、追加の情報を提供する引例を示す。
Jarvelaによる米国特許第４０００５０９号は、熱グリ
ースを用いてフリップ・チップをヒート・シンクに熱的
に結合することについて述べている。Inasakaによる米
国特許第５２７１１５０号は、セラミック基板の製作に
ついて述べている。Beckhamによる米国特許第４６０４
６４４号、Christieによる同第４９９９６９９号及び第
５０８９４４０号、及びItohによる同第４７０１４８２
号は、エポキシを用いて、Ｃ４結合体をカプセル封じす
ることについて述べている。Desaiによる米国特許第５
１５９５３５号は、フリップ・チップの背面を基板に取
り付けることについて述べている。Bennettによる欧州
特許出願第９３１０４４３３．３号は、リード・フレー
ムに取り付けられる半導体ダイを開示する。Anschelに
よる米国特許第４９１４５５１号は、エポキシを用いて
半導体チップを、炭化ケイ素（ＳｉＣ）、窒化アルミニ
ウム（ＡｌＮ）、または銅−インバ−銅の放熱器に取り
付けることについて述べている。IBM Technical Disclo
sure Bulletin、 Volume 32 Number 4A、１９８９年９
月号に掲載されるG．Schrottke及びD．J．Willsonによ
る"Removal of HeatFrom Direct Chip Attach Circuitr
y"は、接着剤を用いて、シリコン・チップを銅−インバ
−銅から成る放熱器に接着することについて開示する。
Nitschによる米国特許第５１６８４３０号の図２は、放
熱器４にセメント結合される混成回路構造３を示す。Ab
lesticによる"Technical Data Sheet for Ablebond P1-
8971"（１９９３年９月）は、可撓性のエポキシを用い
て、大きなダイを、銀を被覆した銅リード・フレームに
取り付けることを推奨している。A．I．Technology社に
よる"Product Data Sheet for Prima-Bond EG 7655"
は、アルミナとアルミナ、及びシリコンと銅の接着を推
奨している。Dow Corningによる"New Product Descript
ion for X3-6325"（１９９４年）は、基板リッド及びヒ
ート・シンクを結合、封止、及び接着するために使用さ
れるシリコン接着剤を提案している。Dow Corningによ
る"Information About High Technology Silicon Mater
ials"（１９８８年）は、SYLGARD（商標）Q3-6605シリ
コン接着剤を用いて、混成集積回路基板、部品、素子を
ヒート・シンクに取り付けることを提案している。Gene
ral Electric社による"Semiconductor Packaging Mater
ials Selector Guide"は、ダイ付着アプリケーション
に、シリコン接着剤RTV6424を用いることを提案してい
る。Thermoset Plastics社による"MS-523 Silicone Tec
hnical Bulletin"は、シリコン接着剤を用いて、ヒート
・シンクをプラスチック、セラミック、及び金属化パッ
ケージに接着することを提案している。General Electr
ic社による"TC3280G Silicone Rubber Adhesive"（１９
９４年）は、本来的なシリコン接着剤の特性について述
べている。Bosworth、Hsu、及びPolcariによる"Excepti
onal Performance from the Development, Qualificati
on and Implementations of a SiliconeAdhesive for B
onding Heat sinks to Semiconductor Package"（Proce
edingsof the 44th Electronic Components and Techno
logy Conference、1994）は、シリコン接着剤を用い
て、ヒート・シンクをセラミック・パッケージに結合す
ることについて述べている。Wangによる米国特許第５１
８０６２５号は、可撓性の熱伝導性エポキシを用いて、
アルミ板をセラミック回路ボードに結合することについ
て述べている。Vanwert及びWilsonによる"One-Part The
rmal-Cure SiliconAdhesive"（Proceedings of the Tec
hnical Program NEPCON West 96 in February 27-29 19
96 at Anageim CA）は、シリコン接着剤をベア・チップ
・パッケージングに使用することについて述べている。
Wilson、Norris、Scott及びCostelloによる"Thermocond
uctive Adhesives for High Thermally Stressed Assem
bly"は、I-4173シリコン接着剤を用いて、基板、部品及
び素子をヒート・シンクに接着することについて述べて
いる。Turekによる米国特許第５２１０９４１号は、シ
リコン接着剤を用いて、アルミニウムのヒート・シンク
を有機回路ボードに取り付けることを提案している。Ka
nwaによる日本国特許出願公開昭６４−１４８９０１号
は、パゴダ・タイプのヒート・シンクを提案している。
Spaightによる米国特許第４０９２６９７号、Sugimoto
による同第４７４２０２４号、Tanakaによる同第５０９
７３１８号、Mahulikarによる同第５３６７１９６号、
及びNitschによる同第５１６８４３０号は、チップをヒ
ート・シンクに熱的に結合することを提案している。De
saiによる米国特許第５１５９５３５号、Angulasによる
同第５２７８７２４号、Behumによる同第５１４７０８
４号は、モジュールを支持する様々なフリップ・チップ
を提案している。その他に、Bernier及びMemisによる"O
ptimization of Thermal Adhesive Bond Strength for
Extended use of TBGA at Elevated Temperatures"（NE
PCON West Anaheim CA、March 1995）などがある。
【００１３】上述の全ての引用は、本発明の開示のため
に、また本発明を支持するために、本明細書に組み込ま
れるものである。
【００１４】
【発明が解決しようとする課題】従って、本発明の目的
は、放熱機またはヒート・シンクを電子部品に取り付け
る方法、及び結果の構造を提供することである。
【００１５】
【課題を解決するための手段】本発明では、アルミニウ
ムまたは銅ベースの放熱器が、直接半導体フリップ・チ
ップまたはセラミック・チップ・キャリア面の背面に接
着される。
【００１６】本出願人は、シリコン接着剤の薄層が、−
６５℃から１５０℃への湿式または乾式熱サイクルを１
０００サイクルする間、８５℃及び８５％の相対湿度に
１０００時間露出する間、及び１５０℃に１０００時間
露出する間、ヒート・シンク面（例えばアルミニウム、
陽極酸化アルミニウム、クロム被覆アルミニウム、銅、
ニッケル被覆銅、またはクロム転化被覆銅）を、シリコ
ン・フリップ・チップ面（ガラスまたはポリイミドによ
り不動態化される）の背面に確実に直接接着でき、約５
００ｐｓｉの全強度を維持することを発見した。また、
包囲面の汚染が受諾可能なレベルに低減され得る。これ
は、部品を回路ボードに取り付ける以前に、低分子量の
環式化合物を、例えば熱蒸発プロセスにより排除したシ
リコン接着剤を用いて、ヒート・シンクを部品に取り付
け、共融リフロー温度よりも高い温度で焼成することに
より、達成される。
【００１７】本出願人はまた、室温以下のガラス転移温
度を有する高い可撓性のエポキシの薄層が、放熱器を直
接フリップ・チップの背面またはセラミック面に接着す
るために使用でき、接着が０℃乃至１００℃のサイクル
を１５００サイクル、−２５℃乃至１２５℃のサイクル
を４００サイクル、及び−４０℃乃至１４０℃のサイク
ルを３００サイクル行う熱サイクル・テスト後でさえ
も、強く維持されること、或いは１３０℃に１０００時
間の連続露出の後にも、少なくとも５００ｐｓｉの強度
を保持することを発見した。
【００１８】本発明の１つの実施例では、シリコンまた
は可撓性エポキシ接着剤が、アルミニウムまたは銅のヒ
ート・シンクをフリップ・チップの背面に付着する。別
の実施例では、可撓性エポキシがアルミニウムまたは銅
の放熱器をセラミック基板に結合する。
【００１９】
【発明の実施の形態】通常のシリコンは、リフロー加熱
の間に蒸発し、周囲の面を汚染する多大な量のシリコン
化合物（例えば環式化合物）を含む。周囲の面の汚染
は、汚染が後続の再加工に多大に影響しないように、低
分子量のシリコン化合物（環式化合物）を排除した（例
えば熱蒸発プロセスによる）シリコン接着剤を使用する
ことにより、軽減される。また、ヒート・シンクを部品
に取り付け、回路ボードに接続する以前に、高温（２０
０℃乃至２２０℃）で焼成することにより、同一温度ま
たはより低温での後続の再加工の間の汚染を低減するこ
とができる。好適には、リフロー焼成の間に蒸発するシ
リコン化合物の量は１０％以下であり、より好適には、
通常のシリコン接着剤が硬化され、次に部品の除去及び
置換のために、共融Ｐｂ／Ｓｎはんだ（２００℃）をリ
フローするのに十分なように焼成されるときに蒸発する
量の１％以下である。好適には、本発明で使用される硬
化シリコン内の蒸発可能な材料の量は１０％以下であ
り、より好適には、通常の未焼成シリコン接着剤内のこ
うした材料のレベルの１％以下である。好適には、硬化
シリコンのどの成分も、２００℃の温度まで余り蒸発せ
ず、従って接着剤内に小さなボイドを生成しない。好適
なシリコン接着剤は、ジェネラル・エレクトリック社か
ら販売されるＴＣ３２８０Ｇである。
【００２０】通常のエポキシは、約１４０℃乃至１５０
℃のＴｇを有するが、本発明で使用される可撓性エポキ
シは、２５℃以下のＴｇを有し、好適には１０℃以下で
あり、より好適には０℃以下である。また、通常のエポ
キシは、約１００００００ｐｓｉのヤング率を有する
が、本発明で使用される可撓性エポキシは、約１０００
００ｐｓｉ以下のヤング率を有し、好適には５００００
ｐｓｉ以下であり、より好適には２００００ｐｓｉ以下
である。Prima-Bond EG7655と言う商品名の２成分可撓
性エポキシが、AI Technologies社から販売されてお
り、約−２５℃のＴｇ及び約２００００ｐｓｉ以下のヤ
ング率を有する。ABLEBOND（商標）P1-8971と言う商品
名の１成分可撓性エポキシが、Ablestick Laboratories
から供給されており、約５℃のＴｇ及び約５００００ｐ
ｓｉ以下のヤング率を有する。
【００２１】シリコン接着剤は、例えばフリップ・チッ
プに直接付着する場合のような、１３０℃を越える高温
のアプリケーションに好適であり、可撓性エポキシは、
ヒート・シンクをセラミック面に付着するような、厳密
性の低いアプリケーションに好適である。電子部品に対
する一般的な性能仕様の１つは、１５０℃において１０
００時間の保存である。本発明の可撓性エポキシは、こ
のテストを被ることができないが、層間剥離を生じるこ
と無しに、５００ｐｓｉの引張強さを確実に提供する。
しかしながら、シリコン接着剤はこれらの要求に適合し
得る。
【００２２】図１を参照すると、ＣＱＦＰモジュール
が、セラミック（好適にはＡｌ−Ｎ）の２つの成形され
た焼成部分１００、１０２から生成される。半導体チッ
プ１０６（好適にはシリコン）は、例えば通常のダイ付
着エポキシ１０８を用いて、平坦なパックの上半分１０
０に接着され、チップがリード・フレーム１０４にワイ
ヤー・ボンド１１２される。ボンド・ワイヤーは金また
はより一般的にはアルミニウム・ワイヤーであり、アル
ミニウムまたは金めっきされたパッド間に延びる。上半
分１００は、例えば通常のエポキシ１１０、１１４を用
いて、下半分１０２に接着される。空洞１１６は通常空
であるが、誘電性の熱伝導ポッティング材料（例えばシ
リコン・グリース）を含んでもよい。次に、純Ａｌ金属
面を有するアルミニウムの放熱器１１８が、セラミック
・モジュールの上面に、可撓性エポキシ１２０の薄層を
用いて付着される。
【００２３】アルミニウムの表面は、好適には可撓性エ
ポキシとの接着を強化するように処理される。例えば、
表面がベーパ・ブラスチング（蒸気噴射）、グリット・
ブラスチング、エッチングにより粗面化され得る。或い
は、類似の粗面化仕上げが、アルミニウムへの可撓性エ
ポキシの付着力を強化するために使用され得る。
【００２４】Ａｌ−ＮのＣＴＥは約４．６ｐｐｍ／℃で
あり、放熱器のＡｌのＣＴＥは約２３．６ｐｐｍ／℃で
あるので、１９ｐｐｍ／℃のＣＴＥの差を生じる。セラ
ミックの上面は比較的滑らかな表面であり、パッケージ
と放熱器との間のエポキシの層間剥離またはクラック
が、チップからの熱伝達の重大な低下を生じる。一般的
な業界試験では、ヒート・シンクを接着した部品を、０
℃乃至１００℃のサイクルに１５００サイクル、−２５
℃乃至１２５℃のサイクルに４００サイクル、及び−４
０℃乃至１４０℃のサイクルに３００サイクルの熱サイ
クルに晒すか、１３０℃に１０００時間連続して晒す。
本出願人は、可撓性エポキシ（例えばAblestic Laborat
oriesから販売されるABLEBOND（商標）P1-8971、及びAI
Technologies社から販売されるPrima-Bond EG7655）
が、この試験の熱サイクル要求を満たすことを発見し
た。
【００２５】代わりに、キャップ１０２がカプセル材
（エポキシ被覆材）により置換され、ワイヤー・ボンド
・チップを保護してもよい。エポキシはチップ及びワイ
ヤー・ボンドをちょうど覆うように設けられてもよい
し、モジュールが実装される回路ボードに延びるように
設けられてもよい。また、ガラス繊維−エポキシなどの
有機材料、または銅及びポリイミド箔の積層が、上半分
のセラミック１００に代用され得る。
【００２６】図２は、セラミック・カバーを有さない別
のＣＱＦＰ１４８を示す。半導体フリップ・チップ・ダ
イ１５０の活性表面（底面）は、チップ上の導電性コン
タクトから、キャリア上の導電性コンタクトに延びる結
合部１５４の周囲列または領域アレイにより、単層矩形
セラミック・チップ・キャリア１５２に取り付けられ
る。
【００２７】結合部はＣ４結合部または共融はんだであ
ったり、または高融点の導電性粒子（例えば銀若しくは
銅、または銀被覆された粒子）、または過渡液相ＴＬＰ
（transient liquid phase）系粒子により満たされた熱
可塑性接着剤などの、導電性接着剤（ＥＣＡ）の結合部
であったりする。通常、チップはポリイミドまたはガラ
スの層により不動態化され、配線層の小さなアルミ・パ
ッドが露出する窓を有する。次に窓が、クロム、銅、及
びアルミニウムの層からなる、より大きな表面パッドに
より覆われる。Ｃ４では、パッドが高温はんだ（Ｐｂ及
び３％乃至１５％のＳｎ、より好適には３％乃至１０％
のＳｎ）の半球体により覆われる。これははんだペース
トの乾式付着若しくは電解めっき、またはスクリーニン
グ、及びリフローにより、または液状はんだ注入によ
り、達成される。Ｃ４バンプを有するチップは、Ｃ４プ
ロセスにより、セラミック・キャリア基板上の銅パッド
に直接結合され得る。代わりに、Ｃ４バンプが、Ｃ４バ
ンプまたはキャリア・パッド上に付着される共融はんだ
により、有機物を被覆されたキャリア基板上のパッドに
結合されてもよい。或いは、チップ上または有機物を被
覆された基板上のパッドが、共融はんだ（例えばＰｂ及
び３５％乃至８５％のＳｎ、より好適には約７０％のＳ
ｎ）により形成されたバンプを持ってもよい。
【００２８】ＴＬＰ系粒子は、反応金属を被覆した貴金
属ベースの粒子、または貴金属を被覆した反応金属ベー
スである。一般的なはんだ系内の金属は、ＴＬＰ系を形
成するために使用され得る。ＴＬＰでは、材料が加熱さ
れるときに、被覆合金がベースの一部と共に溶融状態の
共融被覆を形成し、これが粒子を結合するように、被覆
金属の量がベース金属に関して制限される。しかしなが
ら、一定温度でも、ベースは被覆内に溶解し続けるの
で、金属合金の割合が、被覆が再固化するまで変化す
る。或いは、チップ・バンプが、メッキ、はんだ注入、
またはデカルからの転写により付着される共融はんだバ
ンプにより、キャリア上のコンタクトに付着され得る。
【００２９】ガル（gull）・ウィング・リード１５６な
どのリードは、（ＱＦＰ）部品の２つ以上の、好適には
４つの全てのエッジに沿う銅パッド１５８の周囲列にク
リップされ、基板１５９へ表面実装はんだ接続される。
代わりに、リードの下端がモジュールの下でＪ字形に屈
曲するか、Ｉ字形にまっすぐ下方に延びてもよい。リー
ドは、例えばＰｂ／Ｓｎ重量比が３７％／６３％のはん
だにより、基板１５９上の金属（銅など）のパッド１７
０に接続される。基板１５９はアルミナまたはベリリウ
ムなどのセラミックである。代わりに、基板がガラス繊
維充填エポキシなどの硬質の有機基板、またはポリイミ
ド膜を被覆されたコバール若しくはインバ、または銅−
インバ−銅などの金属被覆基板、或いは銅及びポリイミ
ドの積層などの可撓性回路ボード基板であってもよい。
チップ接続結合部１５４はエポキシ１６０によりカプセ
ル封じされ、好適には、リード・チップ接続がエポキシ
１６２によりカプセル封じされる。好適には、エポキシ
被覆１６４は、上部層セラミック回路を保護するよう
に、（チップの上面と同一のレベルの共形被覆を与える
ように）付着される。（陽極酸化されるアルミニウム
の）放熱器１６５が、可撓性エポキシ接着剤１６６、ま
たはより好適にはシリコン接着剤を用いて、チップ１５
０の背面に付着される。チップよりもかなり大きなフッ
トプリントを有する放熱器に対しては、更に１６８にお
いて、通常のエポキシまたは好適には可撓性エポキシに
より、放熱器を共形被覆に接着することにより、改良さ
れた機械強度が獲得され得る。シリコン接着剤をエポキ
シによりカプセル封じすることにより、後続の再加工の
間における回路ボードの汚染を軽減することができる。
【００３０】Ｓｉ金属のＣＴＥは約２．６ｐｐｍ／℃で
あり、放熱器のＡｌのＣＴＥは約２３．６ｐｐｍ／℃で
あるので、これらの間に２１ｐｐｍ／℃のＣＴＥの差が
生じる。チップの背面は非常に滑らかであり、弱い機械
接着力を招くので、チップと放熱器との間のエポキシの
層間剥離が、チップからの熱伝達の重大な低下を招い
て、チップ温度の過度な上昇及び故障を生じ得る。
【００３１】図３は、ＣＰＧＡ（セラミック・ピン・グ
リッド・アレイ）モジュール２００を示す。半導体フリ
ップ・チップ・ダイ２０２の活性表面（底面）が、結合
部２０６の周囲列または領域アレイにより、矩形のセラ
ミック・チップ・キャリア２０４（単層または多層）に
付着される。代わりに、基板２１４が有機物または有機
物を被覆した金属であってもよい。ピン２０８のマトリ
ックスは、基板２１４（例えば、ガラス繊維エポキシま
たは銅−ポリイミド膜の可撓性ラミネート）を貫通して
延びるＰＴＨ（めっきスルー・ホール）の両端の銅パッ
ド２１２に、流動はんだ付け２１０される。結合部２０
６はエポキシ２２０によりカプセル封じされ、放熱器２
２４が可撓性エポキシまたは、より好適にはシリコンの
接着剤２２６を用いて、チップ２０２の背面に付着され
る。
【００３２】図４は、図３のＣＰＧＡに類似するＢＧＡ
（ボール・グリッド・アレイ）モジュール２４０を示
す。基板２４２はセラミック（ＣＢＧＡ）またはプラス
チック（ＰＢＧＡ）であり、図示のように単層または多
層である。再度、可撓性エポキシまたはより好適にはシ
リコンの接着剤２４４が、ヒート・シンク２４６をフリ
ップ・チップ２４８に付着するために使用される。この
場合、ヒート・シンクはチップよりも多少大きいだけの
場合を想定しており、付着される接着剤がヒート・シン
クと共形の被覆との間に、広く延びない。
【００３３】図５はＴＢＧＡモジュール２５０を示す。
フリップ・チップ２５２の底面（活性表面）が、可撓性
チップ・キャリア基板２５６の銅パッド２５４に付着さ
れる。基板は１つ以上のパターニングされた銅膜及びポ
リイミド膜の積層体である。銅がポリイミド上に乾式付
着され、フォトリソグラフィによりパターニングされる
か、またはパターニングされた銅箔が、乾式ポリイミド
膜に積層され得る。結合部２５９はＣ４プロセスによ
り、若しくはパッドに共融はんだ付けされるＣ４バンプ
により、またはＣ４バンプを金パッドへ熱圧縮結合する
ことにより、或いはレーザ溶接若しくはＳＡＴＴ（はん
だ付けテープ技術）により、形成される。ニッケル（Ｎ
ｉ）めっきを施したＡｌ、または好適にはＣｕなどの矩
形の金属フレーム２６２が、可撓性基板に接着剤２６４
（好適にはエポキシ）により付着される。放熱器２７０
は、接着剤２７２（好適にはエポキシ）により金属フレ
ーム２６２に付着される平坦な板であり、フリップ・チ
ップ２５２に可撓性エポキシまたはより好適にはシリコ
ンの接着剤２７４により付着される。放熱器２７０は、
陽極酸化により処理されるか、或いはクロムを被覆した
Ａｌであったり、より好適には、Ｎｉを被覆したクロム
酸塩の転化（chromate conversion）により処理される
Ｃｕである。ニッケル被覆が無電解めっきまたは電解め
っきにより、純銅上に形成されてもよい。
【００３４】可撓性エポキシまたはシリコン接着剤をニ
ッケルに付着することは、困難である。この接着のため
に、ニッケルを処理するプロセスが開発された。ニッケ
ル被覆をイソプロピル・アルコール内で超音波洗浄し、
高温の脱イオン水によりすすぎ、高温の過酸化水素（４
０℃乃至１００℃、好適には約７０℃乃至８５℃の３０
％の溶液）に１分乃至１０分間晒すことにより、ニッケ
ル被覆をぬれ性にする。続いて脱イオン水によりすす
ぎ、即時にカップリング剤（例えば１％乃至５％、好適
には２％の溶液内のエポキシ・シランまたはアミノ・シ
ラン）に１分乃至２分間晒すことにより、接着性を改良
する。次にカップリング剤が６０℃乃至９０℃で４５分
乃至９０分間硬化され、ヒート・シンクが再度イソプロ
ピル・アルコール内で洗浄され、脱イオン水内ですすが
れる。
【００３５】ＴＢＧＡモジュール２５０は、はんだペー
スト（好適にはＰｂ／Ｓｎ比が３７％／６３％）を銅パ
ッド２８２上に付着し、はんだボール２５９がペースト
上に乗るようにモジュール２５０を基板上に配置し、ペ
ーストが融解して、はんだ接続２８４を形成するまで、
結果の構造を加熱することにより、基板２８０（上述の
ガラス繊維エポキシまたは可撓性ラミネートなど）に付
着される。或いは、はんだボール２５９及びはんだ２８
４が、熱可塑物質または熱硬化物質２８６によりカプセ
ル封じされたＥＣＡにより置換され、これが熱及び圧力
によりパッド２８２に付着されてもよい。
【００３６】Ｓｉ金属のＣＴＥは約２．６ｐｐｍ／℃で
あり、放熱器のＣｕのＣＴＥは約１７ｐｐｍ／℃である
ので、これらの間に１４．４ｐｐｍ／℃のＣＴＥの差が
生じる。再度、チップの背面は非常に滑らかであり、弱
い機械接着力を生じ、チップと放熱器との間のエポキシ
の層間剥離またはクラックが、チップからの熱伝達の重
大な低下を招き、チップ温度を多大に上昇させる。この
構造が１３０℃に１０００時間保存され、続いて０℃乃
至１００℃のサイクルを１５００サイクル、次に−２５
℃乃至１２５℃のサイクルを４００サイクル、更に−４
０℃乃至１４０℃のサイクルを３００サイクルの熱サイ
クルに晒され、これらの材料間の結合の信頼性をテスト
するとき、一般のエポキシは早期に障害を来す（層間剥
離を生じる）。本出願人は、適切な処理により、シリコ
ンとニッケルめっき銅との間の、シリコン接着剤（例え
ばＴＣ３２８０Ｇ）または可撓性エポキシ接着剤（例え
ばABLEBOND8971及びEG7655）の結合が、このテストの熱
サイクル要求に確実に適合することを発見した。
【００３７】図６は、直接チップ取り付けモジュール
（ＤＣＡＭ）３００を示す。フリップ・チップ３０２
は、多層ガラス繊維エポキシ基板３０４に取り付けられ
る。（ＨＡＳＬ、チップ上はんだ、はんだ注入、または
ステンレス鋼デカルからの転写により）共融はんだ３０
６が付着され、チップ底面上の高温はんだバンプ３０８
（例えば９５％／５％のＰｂ／Ｓｎ合金）と、基板の上
面の銅パッド３１０とを接続する。
【００３８】キャリア基板３０４上の銅パッド３１２
は、相互接続基板（図２及び図５の有機回路ボード）上
の銅パッドに接続するように位置決めされる。リフロー
はんだ付けのために、はんだ３１４が銅パッド３１２上
に提供され得る。或いは、はんだが回路ボードのパッド
上に提供され得る。放熱器３２０は、可撓性エポキシま
たはより好適にはシリコンの接着剤３２２を用いて、フ
リップ・チップ３０２の背面に付着される。フリップ・
チップの境界をかなり越えて延びる放熱器に対しては、
改良された機械強度が獲得され得る。これはエポキシ接
着剤、シリコン接着剤、またはより好適には可撓性エポ
キシを用いて、放熱器と基板３０４との間をカプセル封
じする（３２４で示される）ことにより達成される。
【００３９】図７は、本発明の情報処理システム３５０
のコンピュータ・ネットワークの実施例を示す。コンピ
ュータ・システム３５２及び３５４は、光または電気信
号ケーブル３５６により、ネットワーク接続される。コ
ンピュータ・システム３５２及び３５４は、ＣＰＵ（中
央プロセッサ・ユニット）モジュール３５８、３６０、
及びメモリ・モジュール３６２、３６４をそれぞれ有す
る。これらのモジュールは、シリコン接着剤３６６乃至
３７２によりヒート・シンクに付着され、高電力での動
作を可能にすることにより、情報処理システム全体の性
能を向上する。各コンピュータ・システム内のモジュー
ルは、１つ以上の電気相互接続構造３７４、３７６に取
り付けられる。相互接続構造は、バッテリ、変圧器など
の電源３７８、３８０、または電源コードに電気的に接
続され、更にディスク・ドライブなどの他のコンピュー
タ装置３８２や、他の相互接続構造にも接続され得る。
１つ以上の光または電気ケーブル３８４またはケーブル
・コネクタが、相互接続構造に接続され、キーボード、
マウス、ＣＲＴ、モデム、センサ、モータなどのコンピ
ュータ周辺装置３８６との間の、データの入出力を提供
する。
【００４０】モジュール３６２及び３８６は、同一のア
ルミニウムまたは銅のヒート・シンクを共用する。シリ
コン接着剤の高いコンプライアンスは、エポキシ回路ボ
ード３７４と、アルミニウムまたは銅のヒート・シンク
板３８８とのＣＴＥの実質的な差に関係無しに、複数の
部品がヒート・シンクを共用することを可能にする。
【００４１】図８は、単層セラミック・キャリア基板４
０４にクリップ留めされるＪリード４０２を有する表面
実装部品４００を示す。ワイヤー・ボンド・チップ４０
６が基板４０４の下面４０８に、シリコンまたは可撓性
エポキシの接着剤４１０により機械的に結合される。ワ
イヤー・ボンド・チップ４０６は、ワイヤー・ボンド・
ワイヤー４１２により、キャリア基板に電気的に接続さ
れる。ワイヤー・ボンド・ワイヤー４１２は、チップ上
のワイヤー・ボンド・パッド４１４と、キャリア基板の
下面上の配線層の一部であるワイヤー・ボンド・パッド
４１６との間に延びる。Ｊリードははんだ４２０によ
り、配線層のパッド４１８に接続される。
【００４２】表面実装部品４００は、アルミニウムのグ
ラウンド及び遮蔽板４２４を含む回路ボード４２２に付
着され、遮蔽板４２４は、銀または銅の粒子を充填され
たシリコン・ゴムまたは可撓性エポキシの導電性接着剤
４１６により、硬質の有機回路ボード４２８に結合され
る。導電性のバイア４３０が、回路ボードの上部配線層
と下部配線層との間に接続される。
【００４３】ヒート・シンク４４０が、シリコンまたは
可撓性エポキシの接着剤４４４により、キャリア基板の
セラミックの上面４４２に接続される。
【００４４】図９は、図４のヒート・シンク２４６の上
面図であり、ピン４００のアレイが示される。ピンはフ
ィン・タイプのヒート・シンクを押出成形し、フィンを
横断して機械切断することにより形成され得る。或い
は、ピンが成形または鋳造により形成されてもよい。図
１０は、図８のヒート・シンク４４０の上面図であり、
フィン・タイプのヒート・シンクの実施例を示す。フィ
ン４５２がアルミニウムまたは銅の厚い板から機械切断
されるか、アルミニウムまたは銅により押出成形または
成形される。
【００４５】図１１は、ＴＢＧＡモジュールの別の実施
例を示す。この特定の実施例では、フリップ・チップ４
６０が可撓性回路ボード４６２の下面に接続される。銅
またはアルミニウムのフレーム４６４が、粘着性のエポ
キシ・テープなどの接着剤４６６により、可撓性回路ボ
ードに積層される。ヒート・シンク４６８が接着剤４７
０により、フレームに結合される。熱伝導粒子を充填さ
れたシリコン接着剤などの、ポッティング材料４７２
が、ヒート・シンク４６８と、フリップ・チップと反対
側の可撓性回路ボード面４７４との間に延びる。
【００４６】ヒート・シンク４６８は、板の中心面に沿
って複数の平行なスルー・ホールを有する厚い板であ
り、これらが板を通じて空気の循環を可能にする。スル
ー・ホールは全て同一の方向に延びるか、複数のホール
が２つの垂直方向の各々に延び得る。スルー・ホールは
穴開け若しくは成形、または押出成形により形成され得
る。
【００４７】図１２は、可撓性回路ボード５００が、乾
式接着膜などの接着剤５０４を用いて、れんが状の放熱
器５０２に直接積層される別のＴＢＧＡモジュールを示
す。放熱器はインベストメント鋳造、成形、または押出
成形により生成され得る。ワイヤー・ボンド・チップ５
０６が、可撓性エポキシまたはシリコン・ゴムの接着剤
５０８により、ヒート・シンクに接着される。
【００４８】図１３は、可撓性回路ボード５２０がベー
ス５２２の周囲に積層された、複数チップ・モジュール
を示す。可撓性回路ボード５２０は１つの配線ボードを
含み、ボードの両側はモジュール接続パッド用の窓を含
む有機膜により覆われる。可撓性回路ボードの露出した
モジュール・パッド５２４は、硬質のまたは可撓性の有
機回路ボードの表面５２８上のコンタクト・パッド５２
６にはんだ付けされる。好適には、チップ・モジュール
はバイシンメトリックであり、モジュール・パッドは、
共通の四角い平坦なパックと同一のパターンのコンタク
ト・パッドに接続する。放熱器５４０は熱伝導接着剤５
４２により、チップ・モジュールに熱結合される。放熱
器は回路ボードの表面５２８に取り付けられた他のモジ
ュール（図示せず）にも延びる。この構成では、シリコ
ン接着剤が好適である。なぜなら、ヒート・シンクのＣ
ＴＥが、有機回路ボードのＣＴＥに一致しないからであ
る。フリップ・チップ５４４及び５４６は、はんだ付け
された結合体５７０の温熱ひずみを低減するために、エ
ポキシ５６８によりカプセル封じされる。
【００４９】図１４は、本発明の情報処理システムの別
の実施例を示し、そこでは放熱器が可撓性エポキシ及び
シリコン・ゴムを用いて、セラミック面及び半導体面に
結合される。この実施例では、エンクロージャ６００が
垂直方向の回路ボード６０２、６０３、及び水平方向の
マザー・ボード６０４を含む。この情報処理システムは
回路ボード６０４上に、ＣＰＵを定義するモジュール６
０６、ＲＡＭモジュール６０７、ＲＯＭモジュール６０
８、及びＩ／Ｏプロセッサ・モジュール６０９を含む。
代わりに、１つ以上のこうしたモジュールが、他の回路
ボード６０２、６０３上に配置されてもよい。バス６１
０は、情報処理システムの全ての回路ボードを接続す
る。電源６１２はＤＣ電力をマザー・ボードに供給し、
マザー・ボードがバス６１０を通じて、他のボードに電
力を供給する。この時点で、当業者には、図示のモジュ
ールにおける本発明の潜在的な使用が理解できよう。
【００５０】モジュール６２０は、共融はんだ結合部６
２４により回路ボード６０２に接続されるセラミック、
または好適には有機配線基板６２２を含む。穴の開いた
ヒート・シンク６２６が、シリコン接着剤６３０によ
り、カプセル封じされたフリップ・チップ６２８に結合
される。ピン・タイプのヒート・シンク６４０が、可撓
性エポキシ６４４により、カプセル封じされたフリップ
・チップ６４２に結合される。セラミック・カラム・グ
リッド・アレイ（ＣＣＧＡ）・モジュール６６０は、底
面パッドを有するセラミック基板６６２を含み、その底
面パッドには共融はんだにより、高融点はんだ柱６６４
が溶接またははんだ付けされる。カプセル封じされたフ
リップ・チップ６６６が共形被覆により包囲され、シリ
コン・ゴム接着剤層６６８が、フリップ・チップ６６６
とヒート・シンク６７０とを結合する。
【００５１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５２】（１）チップ・キャリア・モジュールを生
成する方法であって、配線面を提供するステップと、半
導体チップの第１の面を、接続パターンを有する上記配
線面に電気的に接続するステップと、上記半導体チップ
と、それぞれの上記電気接続パターンの周囲の配線面と
の間を、有機材料によりカプセル封じするステップと、
完全に硬化されていないシリコン接着剤を、上記半導体
チップの第２の面と放熱器との間に付着するステップ
と、上記放熱器及びそれぞれの上記半導体チップを一緒
に押圧するステップと、加熱して、上記シリコン接着剤
を硬化するステップと、を含む、方法。 （２）上記電気接続ステップが、はんだをリフローし
て、上記フリップ・チップ上の金属パッドと上記配線面
上の金属パッドとの間に、はんだ継手を形成するステッ
プを含み、上記方法が更に、追加の半導体チップを上記
配線面に接続するステップを含み、上記シリコン接着剤
の付着ステップが、上記ヒート・シンクと上記複数の半
導体チップとの間に上記接着剤を付着するステップを含
み、上記配線面の提供ステップが、金属化セラミック基
板を生成するステップを含み、上記接着層の付着ステッ
プ、及び上記ヒート・シンク及び上記チップの押圧ステ
ップが、２ミル乃至４ミル（５０．８μｍ乃至１０１．
６μｍ）の厚さの接着層を生成し、上記カプセル材の有
機材料がエポキシであり、上記方法が更に、上記フリッ
プ・チップの周囲の上記配線面上に、上記フリップ・チ
ップとほぼ同じレベルまで、エポキシの共形被覆を付着
するステップを含み、上記シリコン接着剤の付着ステッ
プが、上記半導体チップの周囲の、上記ヒート・シンク
と上記共形被覆との間に、上記シリコン接着剤を付着す
るステップを含み、上記方法が更に、上記シリコン接着
剤にアルミナ・セラミックの粒子を充填するステップを
含み、上記方法が更に、上記シリコン接着剤にアルミニ
ウム金属の粒子を充填するステップを含み、上記方法が
更に、１成分シリコン接着剤を選択するステップを含
み、上記方法が更に、上記ヒート・シンクとして銅合金
を選択し、上記ヒート・シンクの結合面をニッケルめっ
きするステップを含み、上記方法が更に、上記ニッケル
めっき済み結合面を過酸化水素により処理するステップ
を含み、上記過酸化水素による処理ステップが、上記過
酸化水素を６０℃乃至９０℃に加熱するステップを含
み、上記過酸化水素による処理ステップが、上記過酸化
水素を約７５℃に加熱するステップを含み、上記方法が
更に、上記過酸化水素による処理の間または後に、上記
ニッケルめっき済み結合面をアミノ・エポキシド結合剤
により処理するステップを含み、上記方法が更に、上記
過酸化水素による処理以前に、上記ニッケルめっき済み
結合面をイソプロピル・アルコールにより処理するステ
ップを含み、上記方法が更に、上記過酸化水素による処
理の後に、上記ニッケルめっき済み結合面を脱イオン水
によりすすぐステップを含む、上記（１）記載の方法。 （３）上記電気接続ステップが、上記半導体チップ若し
くは上記配線面上、または両者上に導電性熱可塑性接着
剤を付着するステップを含み、上記接続パターンの周囲
をカプセル封じするステップが、上記導電性熱可塑性接
着剤の付着の周囲に、誘電性熱可塑性接着剤を付着する
ステップを含み、上記配線面の提供ステップが、硬質の
有機基板を提供するステップを含み、上記硬質基板の提
供ステップが、軸方向に堅い繊維を提供し、エポキシに
上記繊維を充填するステップを含み、上記軸方向に堅い
繊維の提供ステップが、ガラス繊維組織を提供するステ
ップを含み、上記シリコン接着剤の付着ステップが、上
記半導体チップの周囲の、上記ヒート・シンクと上記配
線面との間の空間に、上記シリコン接着剤を充填するス
テップを含み、上記方法が更に、上記ヒート・シンクと
して銅合金を選択するステップを含み、上記方法が更
に、上記銅ヒート・シンクの結合面をクロムにより被覆
するステップを含む、上記（１）記載の方法。 （４）上記配線面の提供ステップが、２つ以上の有機誘
電膜層により分離されて覆われ、可撓性回路ボードを形
成する、１つ以上の金属膜の配線層を提供するステップ
を含み、上記配線層を覆う誘電層が、上記配線層の導体
に接続される金属パッドを露出する窓を有し、上記方法
が更に、上記半導体チップの周囲の、上記配線面と上記
ヒート・シンクとの間の空間に、エポキシ接着剤を充填
するステップを含み、上記エポキシ接着剤として可撓性
エポキシ接着剤を選択し、上記方法が更に、上記ヒート
・シンクとしてアルミニウム合金を選択するステップを
含み、上記方法が更に、上記アルミニウム・ヒート・シ
ンクの結合面を陽極酸化するステップを含む、上記
（１）記載の方法。 （５）上記配線層の提供ステップが、金属化セラミック
配線面を提供するステップを含み、上記方法が更に、上
記ヒート・シンクとしてアルミニウム合金を選択するス
テップを含み、上記方法が更に、上記アルミニウム・ヒ
ート・シンクの結合面を粗化するステップを含む、上記
（１）記載の方法。 （６）上記方法が更に、上記ヒート・シンクとしてアル
ミニウム合金を選択するステップを含み、上記方法が更
に、上記アルミニウム・ヒート・シンクの結合面を、ク
ロム酸塩転化により被覆するステップを含む、上記
（１）記載の方法。 （７）チップ・キャリア・モジュールを生成する方法で
あって、配線面及び付着面、並びに上記基板を貫通する
窓を有する配線基板を提供するステップと、上記付着面
と金属ヒート・シンクとの間に、第１の有機接着剤を付
着するステップと、上記放熱器及びそれぞれの上記付着
面を一緒に押圧するステップと、加熱して、上記第１の
接着剤を硬化するステップと、半導体チップの背面と上
記放熱器との間のそれぞれの上記窓の位置に、完全に硬
化されていないシリコン接着剤を付着するステップと、
上記放熱器及びそれぞれの上記半導体チップを一緒に押
圧するステップと、加熱して、上記シリコン接着剤を硬
化するステップと、上記窓位置において上記放熱器に接
着される上記半導体チップの正面のワイヤー・ボンド・
パッドと、上記窓の周囲の配線面上のワイヤー・ボンド
・パッドとの間に、ボンド・ワイヤーを接続するステッ
プと、上記ボンド・ワイヤー及び上記チップの正面を有
機材料によりカプセル封じするステップと、を含む、方
法。 （８）上記配線基板の提供ステップが、有機誘電膜によ
り覆われる１つ以上の金属膜を一緒に積層するステップ
を含み、上記第１の有機接着剤シリコン接着剤を含み、
上記第１の有機接着剤が可撓性エポキシ接着剤を含み、
上記有機材料がエポキシである、上記（７）記載の方
法。 （９）回路ボード・アセンブリを生成する方法であっ
て、電気接続パターンを有する第１の面を有する半導体
チップを提供するステップと、回路ボード基板を提供す
るステップと、上記半導体チップの第１の面を、それぞ
れの上記回路ボード基板の配線面に、それぞれの上記接
続パターンを用いて電気的に接続するステップと、上記
半導体チップと、上記電気接続パターンの周囲の配線面
との間を、有機材料によりカプセル封じするステップ
と、完全に硬化されていないシリコン接着剤を、上記半
導体チップの第２の面と放熱器との間に付着するステッ
プと、上記放熱器及びそれぞれの上記半導体チップを一
緒に押圧するステップと、加熱して、上記シリコン接着
剤を硬化するステップと、を含む、方法。 （１０）回路ボード・アセンブリを生成する方法であっ
て、半導体チップの露出面を有するモジュールを含むチ
ップ・キャリア・モジュールを提供するステップと、回
路ボード基板を提供するステップと、上記モジュールの
露出した半導体チップ面が、上記回路ボード基板から間
隔を置く方向に、上記回路ボード上に上記モジュールを
位置決めするステップと、加熱して、上記モジュールと
上記基板との間を電気的に接続するステップと、完全に
硬化されていないシリコン接着剤を、上記半導体チップ
の露出面と放熱器との間に付着するステップと、上記放
熱器及び上記半導体チップを一緒に押圧するステップ
と、加熱して、上記シリコン接着剤を硬化するステップ
と、を含む、方法。 （１１）上記シリコン接着剤の付着ステップが、上記ヒ
ート・シンクと、複数の上記チップ・キャリア・モジュ
ールの半導体チップの露出面との間に、上記接着剤を付
着するステップを含む、上記（１０）記載の方法。 （１２）情報処理システムを生成する方法であって、上
記情報処理システムの部品を含むエンクロージャを提供
するステップと、上記情報処理システムを動作させる電
源を提供するステップと、ＣＰＵ、ＲＡＭ、Ｉ／Ｏプロ
セッサを定義する素子と、露出した半導体チップ面を有
する素子とを含む素子を提供するステップと、上記ＣＰ
Ｕ、ＲＡＭ、及びＩ／Ｏプロセッサ間の通信のためのバ
ス手段を含む１つ以上の回路ボード基板を提供するステ
ップと、上記露出半導体面が上記基板から間隔を置く方
向に、上記回路基板上に上記素子を位置決めするステッ
プと、加熱して、上記素子と上記回路基板との間の電気
接続を形成するステップと、上記加熱後に冷却し、回路
ボード・アセンブリを形成するステップと、上記半導体
面とヒート・シンクとの間にシリコン接着剤を付着する
ステップと、上記ヒート・シンクを上記半導体面上に押
圧するステップと、加熱して、上記シリコン接着剤を硬
化するステップと、上記回路ボード・アセンブリ及び上
記電源を上記エンクロージャ内に位置決めし、上記回路
ボードを相互に電気接続し、上記回路ボードを上記電源
に電気接続して、上記情報処理システムを形成するステ
ップと、を含む、方法。 （１３）上記方法が更に、上記エンクロージャ内の開口
にファンを提供するステップを含み、上記エンクロージ
ャを通じて、周囲の空気の循環を図るようにする、上記
（１２）記載の方法。 （１４）チップ・キャリア・モジュールを生成する方法
であって、半導体チップの第１の面を、接続パターンを
有する配線面に電気的に接続するステップと、上記半導
体チップと上記電気接続パターンの周囲の配線面との間
を、有機材料によりカプセル封じするステップと、完全
に硬化されていない可撓性エポキシを、上記半導体チッ
プの第２の面と放熱器との間に付着するステップと、上
記放熱器及び上記第２の半導体チップ面を一緒に押圧す
るステップと、加熱して、上記可撓性エポキシを硬化す
るステップと、を含む、方法。 （１５）上記可撓性エポキシの付着ステップが、２５℃
以下のガラス転移温度、及び２５℃において１００００
０ｐｓｉ以下のヤング率を有する可撓性エポキシを付着
するステップを含み、上記可撓性エポキシの付着ステッ
プが、１０℃以下のガラス転移温度を有する可撓性エポ
キシを付着するステップを含み、上記可撓性エポキシの
付着ステップが、０℃以下のガラス転移温度を有する可
撓性エポキシを付着するステップを含み、上記可撓性エ
ポキシの付着ステップが、２５℃において５００００ｐ
ｓｉ以下のヤング率を有する可撓性エポキシを付着する
ステップを含み、上記可撓性エポキシの付着ステップ
が、２５℃において２００００ｐｓｉ以下のヤング率を
有する可撓性エポキシを付着するステップを含み、上記
電気接続ステップが、はんだをリフローして、上記フリ
ップ・チップ上の金属パッドと上記配線面上の金属パッ
ドとの間に、はんだ継手を形成するステップを含み、上
記方法が更に、追加の半導体チップを上記配線面に接続
するステップを含み、上記可撓性エポキシ接着剤の付着
ステップが、上記ヒート・シンクと上記追加の半導体チ
ップとの間に上記接着剤を付着するステップを含み、上
記配線面の提供ステップが、金属化セラミック基板を生
成するステップを含み、上記接着層の付着ステップ、及
び上記ヒート・シンク及び上記チップの押圧ステップ
が、２ミル乃至４ミル（５０．８μｍ乃至１０１．６μ
ｍ）の厚さの接着層を生成し、上記カプセル材の有機材
料がエポキシであり、上記方法が更に、上記フリップ・
チップの周囲の配線面上に、上記フリップ・チップとほ
ぼ同じレベルまで、エポキシの共形被覆を付着するステ
ップを含み、上記可撓性エポキシ接着剤の付着ステップ
が、上記ヒート・シンクと上記共形被覆との間に、上記
可撓性エポキシを付着するステップを含み、上記方法が
更に、上記可撓性エポキシ接着剤にアルミナ・セラミッ
クの粒子を充填するステップを含み、上記方法が更に、
上記可撓性エポキシ接着剤にアルミニウム金属の粒子を
充填するステップを含み、上記方法が更に、１成分可撓
性エポキシ接着剤を選択するステップを含み、上記方法
が更に、上記ヒート・シンクとして銅合金を選択し、上
記ヒート・シンクの結合面をニッケルめっきするステッ
プを含み、上記方法が更に、上記ニッケルめっき済み結
合面を過酸化水素により処理するステップを含み、上記
過酸化水素による処理ステップが、上記過酸化水素を６
０℃乃至９０℃に加熱するステップを含み、上記過酸化
水素による処理ステップが、上記過酸化水素を約７５℃
に加熱するステップを含み、上記方法が更に、上記過酸
化水素による処理の間または後に、上記ニッケルめっき
済み結合面をアミノ・エポキシド結合剤により処理する
ステップを含み、上記方法が更に、上記過酸化水素によ
る処理以前に、上記ニッケルめっき済み結合面をイソプ
ロピル・アルコールにより処理するステップを含み、上
記方法が更に、上記過酸化水素による処理の後に、上記
ニッケルめっき済み結合面を脱イオン水によりすすぐス
テップを含む、上記（１４）記載の方法。 （１６）上記電気接続ステップが、上記半導体チップ若
しくは上記配線面上、または両者上に導電性熱可塑性接
着剤を電気的に付着するステップを含み、上記接続パタ
ーンの周囲をカプセル封じするステップが、上記導電性
熱可塑性接着剤の付着の周囲に、誘電性熱可塑性接着剤
を付着するステップを含み、上記配線面の提供ステップ
が、硬質の有機基板を提供するステップを含み、上記硬
質基板の提供ステップが、軸方向に堅い繊維を提供し、
エポキシに上記繊維を充填するステップを含み、上記軸
方向に堅い繊維の提供ステップが、ガラス繊維組織を提
供するステップを含み、上記可撓性エポキシ接着剤の付
着ステップが、上記ヒート・シンクと上記配線面との間
の空間に、上記可撓性エポキシ接着剤を充填するステッ
プを含み、上記方法が更に、上記ヒート・シンクとして
銅合金を選択するステップを含み、上記方法が更に、上
記銅ヒート・シンクの結合面をクロムにより被覆するス
テップを含む、上記（１４）記載の方法。 （１７）上記配線面の提供ステップが、２つ以上の有機
誘電膜層により分離されて覆われ、可撓性回路ボードを
形成する、１つ以上の金属膜の配線層を提供するステッ
プを含み、上記配線層を覆う誘電層が、上記配線層の導
体に接続される金属パッドを露出する窓を有し、上記方
法が更に、上記半導体チップの周囲の配線面と上記ヒー
ト・シンクとの間の空間に、エポキシ接着剤を充填する
ステップを含み、上記方法が更に、上記ヒート・シンク
としてアルミニウム合金を選択するステップを含み、上
記方法が更に、上記アルミニウム・ヒート・シンクの結
合面を陽極酸化するステップを含む、上記（１４）記載
の方法。 （１８）上記配線層の提供ステップが、金属化セラミッ
ク配線面を提供するステップを含み、上記方法が更に、
上記ヒート・シンクとしてアルミニウム合金を選択する
ステップを含み、上記方法が更に、上記アルミニウム・
ヒート・シンクの金属結合面を粗化するステップを含
む、上記（１４）記載の方法。 （１９）上記方法が更に、上記ヒート・シンクとしてア
ルミニウム合金を選択するステップを含み、上記方法が
更に、上記アルミニウム・ヒート・シンクの結合面を、
クロム酸塩転化により被覆するステップを含む、上記
（１４）記載の方法。 （２０）チップ・キャリア・モジュールを生成する方法
であって、配線面及び付着面、並びに上記基板を貫通す
る窓を有する配線基板を提供するステップと、上記付着
面と金属ヒート・シンクとの間に、第１の有機接着剤を
付着するステップと、上記放熱器及びそれぞれの上記付
着面を一緒に押圧するステップと、加熱して、上記第１
の接着剤を硬化するステップと、半導体チップの背面と
上記放熱器との間のそれぞれの上記窓の位置に、完全に
硬化されていない可撓性エポキシ接着剤を付着するステ
ップと、上記放熱器及びそれぞれの上記半導体チップを
一緒に押圧するステップと、加熱して、上記可撓性エポ
キシ接着剤を硬化するステップと、上記窓位置において
上記放熱器に接着される上記半導体チップの正面のワイ
ヤー・ボンド・パッドと、上記窓の周囲の配線面上のワ
イヤー・ボンド・パッドとの間に、ボンド・ワイヤーを
接続するステップと、上記ボンド・ワイヤー及び上記チ
ップの正面を有機材料によりカプセル封じするステップ
と、を含む、方法。 （２１）上記配線基板の提供ステップが、有機誘電膜に
より覆われる１つ以上の金属膜を一緒に積層するステッ
プを含み、上記第１の有機接着剤がシリコン接着剤を含
み、上記第１の有機接着剤が可撓性エポキシ接着剤を含
む、上記（２０）記載の方法。 （２２）チップ・キャリア・モジュールを生成する方法
であって、半導体チップを基板の第１の面に実装するス
テップと、完全に硬化されていない可撓性エポキシを、
上記基板の第２の面と放熱器との間に付着するステップ
と、上記放熱器及び上記基板の第２の面を一緒に押圧す
るステップと、上記モジュールを加熱し、上記可撓性エ
ポキシを硬化するステップと、を含む、方法。 （２３）上記半導体チップが、その背面が上記基板に接
着されるワイヤー・ボンド・チップであり、上記ワイヤ
ー・ボンド・チップが可撓性エポキシにより接着され、
上記放熱器が金属であり、上記基板がセラミック基板で
ある、上記（２２）記載の方法。 （２４）回路ボード・アセンブリを生成する方法であっ
て、電気接続パターンを有する第１の面を有する半導体
チップを提供するステップと、回路ボード基板を提供す
るステップと、上記半導体チップの第１の面を、それぞ
れの上記回路ボード基板の配線面に、それぞれの上記接
続パターンを用いて電気的に接続するステップと、上記
半導体チップと、上記電気接続パターンの周囲の配線面
との間を、有機材料によりカプセル封じするステップ
と、完全に硬化されていない可撓性エポキシ接着剤を、
上記半導体チップの第２の面と放熱器との間に付着する
ステップと、上記放熱器及び上記半導体チップを一緒に
押圧するステップと、加熱して、上記可撓性エポキシ接
着剤を硬化するステップと、を含む、方法。 （２５）回路ボード・アセンブリを生成する方法であっ
て、半導体チップの露出面を有するモジュールを含むチ
ップ・キャリア・モジュールを提供するステップと、回
路ボード基板を提供するステップと、上記モジュールの
露出した半導体チップ面が、上記回路ボード基板から間
隔を置く方向に、上記回路ボード上に上記モジュールを
位置決めするステップと、加熱して、上記モジュールと
上記基板との間を電気的に接続するステップと、完全に
硬化されていない可撓性エポキシ接着剤を、上記半導体
チップの露出面と放熱器との間に付着するステップと、
上記放熱器及び上記半導体チップを一緒に押圧するステ
ップと、加熱して、上記可撓性エポキシ接着剤を硬化す
るステップと、を含む、方法。 （２６）上記可撓性エポキシ接着剤の付着ステップが、
上記ヒート・シンクと、複数の上記チップ・キャリア・
モジュールの半導体チップの露出面との間に、上記接着
剤を付着するステップを含む、上記（２５）記載の方
法。 （２７）情報処理システムを生成する方法であって、上
記情報処理システムの部品を含むエンクロージャを提供
するステップと、上記情報処理システムを動作させる電
源を提供するステップと、ＣＰＵ、ＲＡＭ、Ｉ／Ｏプロ
セッサを定義する素子と、露出した半導体チップ面を有
する素子とを含む、上記素子を提供するステップと、上
記ＣＰＵ、ＲＡＭ、及びＩ／Ｏプロセッサ間の通信のた
めのバス手段を含む１つ以上の回路ボード基板を提供す
るステップと、上記露出半導体面が上記基板から間隔を
置く方向に、上記回路基板上に上記素子を位置決めする
ステップと、加熱して、上記素子と上記回路基板との間
の電気接続を形成するステップと、上記加熱後に冷却
し、回路ボード・アセンブリを形成するステップと、上
記半導体面とヒート・シンクとの間に可撓性エポキシ接
着剤を付着するステップと、上記ヒート・シンクを上記
半導体面上に押圧するステップと、加熱して、上記可撓
性エポキシを硬化するステップと、上記回路ボード・ア
センブリ及び上記電源を上記エンクロージャ内に位置決
めし、上記回路ボードを相互に電気接続し、上記回路ボ
ードを上記電源に電気接続して、上記情報処理システム
を形成するステップと、を含む、方法。 （２８）上記方法が更に、上記エンクロージャ内の開口
にファンを提供するステップを含み、上記エンクロージ
ャを通じて、周囲の空気の循環を図るようにする、上記
（２７）記載の方法。 （２９）１つ以上の電気コネクタのパターンを有する配
線面と、上記電気コネクタのパターンの１つにより上記
配線面に電気接続される第１の面を有する半導体チップ
と、上記半導体チップと、上記コネクタのパターンの周
囲の配線面との間の空間を充填する有機材料を含むカプ
セル化と、放熱器と、上記半導体チップの第２の面と上
記放熱器との間に付着される、完全に硬化されていない
シリコン接着剤と、を含む、チップ・キャリア・モジュ
ール。 （３０）上記電気コネクタが上記配線面上の金属接続パ
ッドを含み、上記半導体チップが、上記配線面上のコネ
クタのパターンと鏡像のパターン内に接続パッドを含
み、上記モジュールが更に、上記半導体チップ上の金属
接続パッドと、上記配線面上の金属接続パッドとの間に
延びるはんだ継手を含み、上記キャリアが更に、上記配
線面上の電気コネクタのそれぞれのパターンに接続され
る追加の半導体チップを含み、上記追加の半導体チップ
と上記放熱器とを結合するシリコン接着剤を含み、上記
配線面が金属化セラミック基板を含み、上記シリコン接
着剤が２ミル乃至４ミル（５０．８μｍ乃至１０１．６
μｍ）の厚さに付着され、上記カプセル材の有機材料が
エポキシであり、上記半導体チップがフリップ・チップ
であり、上記フリップ・チップの正面が付着される上記
電気コネクタのパターンが、領域アレイであり、上記キ
ャリアが更に、上記フリップ・チップの周囲の配線面上
に、上記フリップ・チップの背面とほぼ同じレベルま
で、エポキシの共形被覆を付着するステップを含み、上
記シリコン接着剤が、上記半導体チップの周囲のヒート
・シンクと上記共形被覆との間の空間を充填し、上記シ
リコン接着剤がアルミナ・セラミックの粒子を充填さ
れ、上記シリコン接着剤がアルミニウム金属の粒子を充
填され、上記シリコン接着剤が１成分シリコン接着剤で
あり、上記ヒート・シンクが銅合金を含み、上記ヒート
・シンクの結合面がニッケルめっきされ、上記ニッケル
めっき済み結合面がアミノ・エポキシド結合剤により被
覆される、上記（２９）記載のモジュール。 （３１）上記モジュールが更に、上記半導体チップと上
記配線面上のコネクタとの間に延びる導電性熱可塑性接
着剤の継手を含み、上記コネクタのパターンの周囲のカ
プセル化が、上記導電性熱可塑性接着剤の付着の周囲に
誘電性熱可塑性接着剤を含み、上記配線面が硬質の有機
基板の表面であり、上記硬質の有機基板が、軸方向に堅
い繊維を充填されたエポキシを含み、上記軸方向に堅い
繊維がガラス繊維組織を含み、シリコン接着剤が、上記
半導体チップの周囲の、上記ヒート・シンクと上記配線
面との間の空間を充填し、上記ヒート・シンクが銅合金
を含み、上記銅ヒート・シンクの結合面がクロムにより
被覆される、上記（２９）記載のモジュール。 （３２）上記配線面が可撓性回路ボードの表面であり、
上記可撓性回路ボードが、２つ以上の有機誘電膜層によ
り分離されて覆われる、１つ以上の金属膜の配線層を含
み、上記誘電層が上記配線層の金属パッドを露出する窓
を有し、上記モジュールが更に、上記半導体チップの周
囲の配線面と上記ヒート・シンクとの間の空間を充填す
るエポキシ接着剤を含み、上記エポキシ接着剤が可撓性
エポキシであり、上記ヒート・シンクがアルミニウムを
含み、上記アルミニウムのヒート・シンクの結合面が陽
極酸化される、上記（２９）記載のモジュール。 （３３）上記配線面がセラミック基板の金属化表面であ
り、上記ヒート・シンクが粗化されたアルミニウム金属
結合面を含む、上記（２９）記載のモジュール。 （３４）上記ヒート・シンクが、クロム酸塩転化により
被覆されたアルミニウム金属結合面を含む、上記（２
９）記載のモジュール。 （３５）配線面、付着面、及び基板を貫通する窓を有す
る配線基板と、上記付着面に結合される放熱器と、半導
体チップと、それぞれの上記窓において、上記半導体チ
ップの背面と、上記放熱器との間に付着されるシリコン
接着剤と、上記半導体チップの正面のワイヤー・ボンド
・パッドと、上記窓の周囲の配線面上のワイヤー・ボン
ド・パッドとの間に延びるボンド・ワイヤーと、上記ボ
ンド・ワイヤー及び上記チップの正面を覆う有機材料の
カプセル材と、を含む、チップ・キャリア・モジュー
ル。 （３６）上記モジュールが更に、上記金属放熱器と上記
付着面との間に第１の有機接着剤を含み、上記配線基板
が有機誘電膜により覆われた１つ以上の金属膜の積層構
造を含み、上記第１の有機接着剤がシリコン接着剤を含
み、上記第１の有機接着剤が可撓性エポキシ接着剤を含
み、上記カプセル材の有機材料がエポキシである、上記
（３５）記載のモジュール。 （３７）電気接続パターンを有する第１の面を有する１
つ以上の半導体チップと、上記チップ上のコネクタのパ
ターンに対応する電気コネクタのパターンを有する配線
面を有する回路ボード基板と、上記半導体チップの第１
の面及び上記配線面上の電気コネクタ間の継手と、上記
半導体チップと、上記電気接続の領域アレイの周囲の配
線面との間の有機材料のカプセル材と、上記半導体チッ
プの第２の面と放熱器との間のシリコン接着剤と、を含
む、回路ボード・アセンブリ。 （３８）回路ボード基板と、上面に半導体チップを含む
チップ・キャリア・モジュールと、放熱器と、上記半導
体チップ面と上記放熱器との間のシリコン接着剤と、を
含む、回路ボード・アセンブリ。 （３９）半導体チップが上面に付着される１つ以上の追
加のチップ・キャリア・モジュールと、上記ヒート・シ
ンクと、上記追加のチップ・キャリア・モジュールの半
導体チップの表面との間のシリコン接着剤と、を含む、
上記（３８のアセンブリ。 （４０）情報処理システムの部品を含むエンクロージャ
手段と、上記情報処理システムを動作させる電源手段
と、ＣＰＵ、ＲＡＭ、Ｉ／Ｏプロセッサを定義する素子
と、露出した半導体チップ面を有する素子とを含む素子
と、上記エンクロージャ手段内に包囲され、上記ＣＰ
Ｕ、ＲＡＭ、及びＩ／Ｏプロセッサ間の通信のためのバ
ス手段を含む、１つ以上の回路ボード基板と、上記部品
と上記回路基板との間の電気接続と、放熱器と、上記半
導体面と上記放熱器との間のシリコン接着剤と、情報処
理システムを形成する上記回路基板間、及び上記基板と
上記電源手段間の電気接続と、を含む、情報処理システ
ム。 （４１）上記エンクロージャを通じて周囲の空気の循環
を図る、上記エンクロージャ内の開口に配置されるファ
ンを含む、上記（４０）記載の情報処理システム。 （４２）上記金属ヒート・シンクのベースをアルミニウ
ム及び銅を含むグループから選択するステップを含む、
上記（１８）記載の方法。 （４３）電気コネクタのパターンを有する配線面と、上
記電気コネクタの鏡像パターンを有する第１の面を有す
る半導体チップと、上記配線面のコネクタのパターン
と、上記第１の面のコネクタのパターンとの間に延びる
電気接続継手と、上記半導体チップと、上記接続パター
ンの周囲の配線面との間の有機カプセル材と、上記半導
体チップの第２の面と放熱器と間を結合する可撓性エポ
キシと、を含む、チップ・キャリア・モジュール。 （４４）上記可撓性エポキシが、２５℃以下のガラス転
移温度、及び２５℃において１０００００ｐｓｉ以下の
ヤング率を有し、上記可撓性エポキシが、１０℃以下の
ガラス転移温度を有し、上記可撓性エポキシが、０℃以
下のガラス転移温度を有し、上記可撓性エポキシが、２
５℃において５００００ｐｓｉ以下のヤング率を有し、
上記可撓性エポキシが、２５℃において２００００ｐｓ
ｉ以下のヤング率を有し、上記配線層及び上記半導体チ
ップの電気コネクタが金属パッドを含み、上記継手が上
記フリップ・チップ上の金属パッドと、上記配線面上の
金属パッドとの間のはんだ継手を含み、上記配線面に付
着される追加の半導体チップと、上記ヒート・シンクと
上記追加の半導体チップとの間の可撓性エポキシ接着剤
と、上記配線面が金属化セラミック基板の表面であり、
上記可撓性エポキシ接着剤が、約２ミル乃至４ミル（５
０．８μｍ乃至１０１．６μｍ）の厚さを有し、上記カ
プセル材がエポキシを含み、上記フリップ・チップの周
囲の配線面上に、上記フリップ・チップとほぼ同じレベ
ルまで付着されるエポキシの共形被覆と、上記ヒート・
シンクと上記共形被覆との間に付着される可撓性エポキ
シ接着剤と、上記可撓性エポキシ接着剤がアルミナ・セ
ラミックの粒子を充填され、上記可撓性エポキシ接着剤
がアルミニウム金属の粒子を充填され、上記可撓性エポ
キシ接着剤が１成分接着剤であり、上記ヒート・シンク
が銅を含み、上記ヒート・シンクの結合面がニッケルめ
っきされ、上記ニッケルめっき済み結合面がアミノ・エ
ポキシド結合剤により被覆される、上記（４３）記載の
モジュール。 （４５）導電性熱可塑性接着剤が上記半導体チップと上
記配線面間を結合し、上記接続パターンの周囲のカプセ
ル材が、上記導電性熱可塑性接着剤の付着の周囲の誘電
性熱可塑性接着剤を含み、上記配線面が硬質の有機基板
の表面であり、上記硬質基板が、軸方向に堅い繊維を充
填したエポキシを含み、上記軸方向に堅い繊維がガラス
繊維組織を含み、可撓性エポキシ接着剤が、上記ヒート
・シンクと上記配線面との間の空間を充填し、上記放熱
器が銅を含み、上記銅ヒート・シンクの結合面がクロム
により被覆される、上記（４３）記載のモジュール。 （４６）上記配線面が可撓性回路ボードの表面であり、
上記可撓性回路ボードが、金属パッドと上記パッドに接
続される導体とを含む、パターニングされた金属膜の１
つ以上の配線層と、上記金属膜を分離して覆う２つ以上
の有機誘電膜層であって、上記配線層を覆う誘電膜層の
１つの窓が、１つ以上の上記金属パッドを露出する、上
記有機誘電膜層と、を含み、上記半導体チップの周囲
の、上記配線面と上記ヒート・シンクとの間の空間が、
エポキシ接着剤により充填され、上記ヒート・シンクが
アルミニウムを含み、上記アルミニウムのヒート・シン
クの結合面が陽極酸化により被覆される、上記（４３）
記載のモジュール。 （４７）上記配線面がセラミック基板の金属化面であ
り、上記ヒート・シンクがアルミニウムを含み、アルミ
ニウム結合面が粗化される、上記（４３）記載のモジュ
ール。 （４８）上記ヒート・シンクがアルミニウムを含み、上
記アルミニウムのヒート・シンクの結合面がクロム酸塩
転化により被覆される、上記（４３）記載のモジュー
ル。 （４９）配線面、付着面、及び基板を貫通する窓を有す
る配線基板と、上記窓における上記配線面上のワイヤー
・ボンド・パッドと、上記配線基板の付着面に積層され
る結合面を有するヒート・シンクと、正面及び背面にワ
イヤー・ボンド・パッドを有する半導体チップと、上記
半導体チップの背面と上記放熱器との間の、上記窓位置
における可撓性エポキシ接着剤と、上記半導体チップの
正面のワイヤー・ボンド・パッドと、上記配線面上の窓
位置のワイヤー・ボンド・パッドとの間に接続されるボ
ンド・ワイヤーと、上記ボンド・ワイヤー及び上記チッ
プの正面を覆う有機カプセル材と、を含む、チップ・キ
ャリア・モジュール。 （５０）上記配線基板が、２つ以上の有機誘電膜により
分離され、覆われる１つ以上の金属膜を含み、上記第１
の有機接着剤がシリコン接着剤を含み、上記第１の有機
接着剤が可撓性エポキシ接着剤を含む、上記（４９）記
載のモジュール。 （５１）基板の第１の面に接続される半導体チップと、
上記基板の第２の面と放熱器との間の可撓性エポキシ
と、を含む、チップ・キャリア・モジュール。 （５２）上記半導体チップが、その背面が上記基板に接
続されるワイヤー・ボンド・チップであり、上記ワイヤ
ー・ボンド・チップが可撓性エポキシにより上記基板に
接着され、上記放熱器が金属であり、上記基板がセラミ
ック基板である、上記（５１）記載のモジュール。 （５３）接続パッドのパターンを有する配線面を有する
有機回路ボード基板と、上記有機基板上の接続パッドに
対応する接続パッドのパターンを有する第１の面を有す
る半導体チップと、上記半導体チップの第１の面上の接
続パッドと、上記有機基板上の接続パッドとの間に延び
る電気接続と、上記配線面と上記半導体チップの第１の
面との間の、上記電気接続の周囲の有機カプセル材と、
上記半導体チップの第２の面と放熱器との間の可撓性エ
ポキシ接着剤と、を含む、回路ボード・アセンブリ。 （５４）有機回路ボード基板と、上記回路ボード基板に
接続され、上記回路ボード基板と反対側の第１の面を有
する、チップ・キャリア・モジュールと、上記チップ・
キャリア・モジュールの第１の面に接続される半導体チ
ップと、結合面を有する放熱器と、上記半導体チップの
表面と上記放熱器の結合面との間の可撓性エポキシ接着
剤と、を含む、回路ボード・アセンブリ。 （５５）複数のチップ・キャリア・モジュールが、上記
有機回路ボード基板の配線面に接続され、可撓性エポキ
シ接着剤が上記ヒート・シンクと、複数の上記チップ・
キャリア・モジュール上の半導体チップの表面との間を
接着する、上記（５４）記載の回路ボード・アセンブ
リ。 （５６）情報処理システムの部品を含むエンクロージャ
と、上記エンクロージャ内の電源と、ＣＰＵ、ＲＡＭ、
Ｉ／Ｏプロセッサを定義する素子と、露出した半導体チ
ップ面を有する素子とを含む素子と、上記エンクロージ
ャ内に包囲されて、上記電源に接続され、上記ＣＰＵ、
ＲＡＭ、及びＩ／Ｏプロセッサ間の通信のためのバス手
段を含む、１つ以上の回路ボード基板と、上記回路ボー
ド基板と上記モジュールとの間のはんだ継手と、上記モ
ジュール上に配置されるヒート・シンクと、上記半導体
面と上記ヒート・シンクとの間の可撓性エポキシ接着剤
と、を含む、情報処理システム。 （５７）上記エンクロージャを通じて空気循環を図るフ
ァンを含む、上記（５６）記載の情報処理システム。 （５８）チップ・キャリア・モジュールを生成する方法
であって、配線面を提供するステップと、半導体チップ
の第１の面を、接続パターンを有する配線面に電気的に
接続するステップと、上記半導体チップと、それぞれの
上記電気接続パターンの周囲の配線面との間を、有機材
料によりカプセル封じするステップと、約２５℃または
それ以下のガラス転移温度、及び少なくとも３００ｐｓ
ｉの引張強さを有する、完全に硬化されていない有機接
着剤を、上記半導体チップの第２の面と放熱器との間に
付着するステップと、上記放熱器及びそれぞれの半導体
チップを一緒に押圧するステップと、加熱して、上記有
機接着剤を硬化するステップと、を含む、方法。
【図面の簡単な説明】
【図１】本発明の実施例に従い、可撓性エポキシによ
り、ＣＱＦＰに接着されるアルミニウムまたは銅の放熱
器を示す図である。
【図２】本発明の別の実施例に従い、可撓性エポキシま
たはシリコン接着剤により、キャップレスＣＱＦＰ上の
半導体フリップ・チップに接着されるアルミニウムまた
は銅の放熱器を示す図である。
【図３】本発明の更に別の実施例に従い、シリコンまた
は可撓性エポキシ接着剤により、ＣＰＧＡ上の半導体フ
リップ・チップに接着されるアルミニウムまたは銅の放
熱器を示す図である。
【図４】銅またはアルミニウムの放熱器が、ＣＢＧＡま
たはＰＢＧＡ上のシリコンまたは可撓性エポキシ接着剤
により、半導体フリップ・チップに接着される、図３に
類似の本発明の別の実施例を示す図である。
【図５】本発明の更に別の実施例に従い、シリコンまた
は可撓性エポキシにより、テープ・ボール・グリッド・
アレイ・パッケージ上の半導体チップに接着される、銅
またはアルミニウムの放熱器を示す図である。
【図６】本発明の更に別の実施例に従い、シリコンまた
は可撓性エポキシ接着剤により、有機キャリア基板を有
する直接チップ付着モジュール（ＤＣＡＭ）上の半導体
チップに接着される、銅またはアルミニウムの放熱器を
示す図である。
【図７】シリコンまたは可撓性エポキシ接着剤を用い
て、放熱器を高電力密度部品のセラミック及びシリコン
面に接着することにより、熱性能が改良される、本発明
の情報処理システムを示す図である。
【図８】可撓性エポキシにより、ワイヤー・ボンド・チ
ップが下面側に実装されるセラミックＴＳＯＰに付着さ
れる、銅またはアルミニウムのヒート・シンクを示す図
である。
【図９】本発明のピンの実施例を示す、図４のヒート・
シンクの上面図である。
【図１０】本発明のフィンの実施例を示す、図８のヒー
ト・シンクの上面図である。
【図１１】シリコンまたは可撓性エポキシ接着剤によ
り、穴の開いた銅またはアルミニウムのヒート・シンク
が付着される、下面側が実装されるＴＢＧＡを示す図で
ある。
【図１２】下面側にワイヤー・ボンド・チップが実装さ
れるＴＢＧＡに、シリコンまたは可撓性エポキシ接着剤
により付着される、れんが状の放熱器を示す図である。
【図１３】シリコンまたは可撓性エポキシ接着剤を用い
て、ラップ式可撓性基板モジュール上のフリップ・チッ
プ及びワイヤー・ボンド・チップに付着される、銅また
はアルミニウムの放熱器を示す図である。
【図１４】可撓性エポキシまたはシリコン接着剤を用い
て、ヒート・シンクを直接フリップ・チップ、及びチッ
プが付着されるセラミック基板に結合する、本発明の情
報処理システムの別の実施例を示す図である。
【符号の説明】
１００、１０２ セラミック １０６、１５０、２０２、２４８、２５２、３０２、４
６０、５４４、５４６、６２８、６４２、６６６ フリ
ップ・チップ １０８、１１０、１１４、１６０、１６２、１６４、１
６８、２２０、２６４、２７２、３２４、４６６、５０
４、５６８ 接着剤（エポキシなど） １１２、４１２ ワイヤー・ボンド・ワイヤー １１６ 空洞 １１８、１６５、２２４、２４６、２７０、３２０、３
８８、４４０、４６８、５０２、５４０、６４０、６７
０ 放熱器（ヒート・シンク） １２０、１６６、２２６、２４４、２７４、３２２、３
６６、３７０、３７２、４１０、４１６、４４４、４７
０、５０８、５４２、６３０、６４４、６６８可撓性エ
ポキシまたはシリコン接着剤 １４８ ＣＱＦＰモジュール １５２、２０４、２５６ チップ・キャリア １５４、２０６、２５８、２８４、５７０、６２４ 結
合部 １５６ ガル・ウィング・リード １５８、１７０、２１２、２５４、２６０、２８２、３
１０、３１２、４１８、５２４、５２６ パッド １５９、２１４、２４２、２８０、３０４、４０４、６
２２、６６２ 基板 ２００ ＣＰＧＡ（セラミック・ピン・グリッド・アレ
イ）モジュール ２０８、４００ ピン ２１０ 流動はんだ ２４０ ＢＧＡ（ボール・グリッド・アレイ）モジュー
ル ２５０ ＴＢＧＡモジュール ２５９ はんだボール ２６２、４６４ 金属フレーム ２８６ 熱可塑物質または熱硬化物質 ３００ ＤＣＡＭ（直接チップ付着モジュール） ３０６ 共融はんだ ３０８ はんだバンプ ３１４、４２０、６６４ はんだ ３５２、３５４ コンピュータ・システム ３５６ 光または電気信号ケーブル ３５８、３６０、６０６ ＣＰＵモジュール ３６２、３６４ メモリ・モジュール ３７４、３７６、４２２、４２８、４６２、４７４、５
００、５２０、６０２、６０３ 回路ボード ３７８、３８０、６１２ 電源 ３８２ 他のコンピュータ装置 ３８６ コンピュータ周辺装置 ４０２ Ｊリード ４０６、５０６ ワイヤー・ボンド・チップ ４１４ ワイヤー・ボンド・パッド ４２４ 遮蔽板 ４３０ バイア ４７２ ポッティング材料 ５２２ ベース ６００ エンクロージャ ６０４ マザーボード ６０７ ＲＡＭモジュール ６０８ ＲＯＭモジュール ６０９ Ｉ／Ｏプロセッサ・モジュール ６１０ バス ６２０ モジュール ６６０ ＣＣＧＡ（セラミック・カラム・グリッド・ア
レイ）モジュール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・アンソニー・ゲインズ アメリカ合衆国13850、ニューヨーク州ベ スタル、ホースシュー・レーン 340 (72)発明者 アービン・メミス アメリカ合衆国13850、ニューヨーク州ベ スタル、ブリアクリフ・アベニュー 3136 (72)発明者 フサイン・シャウカトゥラー アメリカ合衆国13760、ニューヨーク州エ ンドウェル、マサチューセッツ・アベニュ ー 402

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】チップ・キャリア・モジュールを形成する
    方法であって、 配線面を提供するステップと、 半導体チップの第１の面を、上記配線面に電気的に接続
    するステップと、 上記半導体チップと、上記配線面との間を、有機材料に
    よりカプセル封じするステップと、 完全に硬化されていないシリコン接着剤を、上記半導体
    チップの第２の面と放熱器との間に付着するステップ
    と、 上記放熱器及びそれぞれの上記半導体チップを一緒に押
    圧するステップと、 加熱して、上記シリコン接着剤を硬化するステップと、 を含む、方法。
  2. 【請求項２】上記方法が更に、上記ヒート・シンクとし
    て銅合金を選択し、上記ヒート・シンクの結合面をニッ
    ケルめっきするステップを含む、 請求項１記載の方法。
  3. 【請求項３】上記方法が更に、上記ヒート・シンクとし
    て銅合金を選択するステップを含み、 上記方法が更に、上記銅ヒート・シンクの結合面をクロ
    ム被覆するステップを含む、 請求項１記載の方法。
  4. 【請求項４】上記方法が更に、上記ヒート・シンクとし
    てアルミニウム合金を選択するステップを含み、 上記方法が更に、上記アルミニウム・ヒート・シンクの
    結合面を陽極酸化するステップを含む、 請求項１記載の方法。
  5. 【請求項５】上記方法が更に、上記ヒート・シンクとし
    てアルミニウム合金を選択するステップを含み、 上記方法が更に、上記アルミニウム・ヒート・シンクの
    結合面を粗化するステップを含む、 請求項１記載の方法。
  6. 【請求項６】上記方法が更に、上記ヒート・シンクとし
    てアルミニウム合金を選択するステップを含み、 上記方法が更に、上記アルミニウム・ヒート・シンクの
    結合面を、クロム被覆するステップを含む、 請求項１記載の方法。
  7. 【請求項７】チップ・キャリア・モジュールを形成する
    方法であって、 配線面及び付着面、並びに上記基板を貫通する窓を有す
    る配線基板を提供するステップと、 上記付着面と金属ヒート・シンクとの間に、第１の有機
    接着剤を付着するステップと、 上記放熱器及びそれぞれの上記付着面を一緒に押圧する
    ステップと、 加熱して、上記第１の接着剤を硬化するステップと、 半導体チップの背面と上記放熱器との間のそれぞれの上
    記窓の位置に、完全に硬化されていないシリコン接着剤
    を付着するステップと、 上記放熱器及びそれぞれの上記半導体チップを一緒に押
    圧するステップと、 加熱して、上記シリコン接着剤を硬化するステップと、 上記窓位置において上記放熱器に接着される上記半導体
    チップの正面のワイヤー・ボンド・パッドと、上記窓の
    周囲の配線面上のワイヤー・ボンド・パッドとの間に、
    ボンド・ワイヤーを接続するステップと、 上記ボンド・ワイヤー及び上記チップの正面を有機材料
    によりカプセル封じするステップと、 を含む、方法。
  8. 【請求項８】回路ボード・アセンブリを形成する方法で
    あって、 電気接続パターンを有する第１の面を有する半導体チッ
    プを提供するステップと、 回路ボード基板を提供するステップと、 上記半導体チップの第１の面を、それぞれの上記回路ボ
    ード基板の配線面に、それぞれの上記接続パターンを用
    いて電気的に接続するステップと、 上記半導体チップと、上記電気接続パターンの周囲の配
    線面との間を、有機材料によりカプセル封じするステッ
    プと、 完全に硬化されていないシリコン接着剤を、上記半導体
    チップの第２の面と放熱器との間に付着するステップ
    と、 上記放熱器及びそれぞれの上記半導体チップを一緒に押
    圧するステップと、 加熱して、上記シリコン接着剤を硬化するステップと、 を含む、方法。
  9. 【請求項９】回路ボード・アセンブリを形成する方法で
    あって、 半導体チップの露出面を有するモジュールを含むチップ
    ・キャリア・モジュールを提供するステップと、 回路ボード基板を提供するステップと、 上記モジュールの露出した半導体チップ面が、上記回路
    ボード基板から間隔を置く方向に、上記回路ボード上に
    上記モジュールを位置決めするステップと、 加熱して、上記モジュールと上記基板との間を電気的に
    接続するステップと、 完全に硬化されていないシリコン接着剤を、上記半導体
    チップの露出面と放熱器との間に付着するステップと、 上記放熱器及び上記半導体チップを一緒に押圧するステ
    ップと、 加熱して、上記シリコン接着剤を硬化するステップと、 を含む、方法。
  10. 【請求項１０】チップ・キャリア・モジュールを形成す
    る方法であって、 半導体チップの第１の面を、接続パターンを有する配線
    面に電気的に接続するステップと、 上記半導体チップと上記電気接続パターンの周囲の配線
    面との間を、有機材料によりカプセル封じするステップ
    と、 完全に硬化されていない可撓性エポキシを、上記半導体
    チップの第２の面と放熱器との間に付着するステップ
    と、 上記放熱器及び上記第２の半導体チップ面を一緒に押圧
    するステップと、 加熱して、上記可撓性エポキシを硬化するステップと、 を含む、方法。
  11. 【請求項１１】上記方法が更に、上記ヒート・シンクと
    して銅合金を選択し、上記ヒート・シンクの結合面をニ
    ッケル被覆するステップを含む、 請求項１０記載の方法。
  12. 【請求項１２】上記方法が更に、上記ヒート・シンクと
    して銅合金を選択するステップを含み、 上記方法が更に、上記銅ヒート・シンクの結合面をクロ
    ム被覆するステップを含む、 請求項１０記載の方法。
  13. 【請求項１３】上記方法が更に、上記ヒート・シンクと
    してアルミニウム合金を選択するステップを含み、 上記方法が更に、上記アルミニウム・ヒート・シンクの
    金属結合面を粗化するステップを含む、 請求項１０記載の方法。
  14. 【請求項１４】上記方法が更に、上記ヒート・シンクと
    してアルミニウム合金を選択するステップを含み、 上記方法が更に、上記アルミニウム・ヒート・シンクの
    結合面を、クロム被覆するステップを含む、 請求項１０記載の方法。
  15. 【請求項１５】チップ・キャリア・モジュールを形成す
    る方法であって、 配線面及び付着面、並びに上記基板を貫通する窓を有す
    る配線基板を提供するステップと、 上記付着面と金属ヒート・シンクとの間に、第１の有機
    接着剤を付着するステップと、 上記放熱器及びそれぞれの上記付着面を一緒に押圧する
    ステップと、 加熱して、上記第１の接着剤を硬化するステップと、 半導体チップの背面と上記放熱器との間のそれぞれの上
    記窓の位置に、完全に硬化されていない可撓性エポキシ
    接着剤を付着するステップと、 上記放熱器及びそれぞれの上記半導体チップを一緒に押
    圧するステップと、 加熱して、上記可撓性エポキシ接着剤を硬化するステッ
    プと、 上記窓位置において上記放熱器に接着される上記半導体
    チップの正面のワイヤー・ボンド・パッドと、上記窓の
    周囲の配線面上のワイヤー・ボンド・パッドとの間に、
    ボンド・ワイヤーを接続するステップと、 上記ボンド・ワイヤー及び上記チップの正面を有機材料
    によりカプセル封じするステップと、 を含む、方法。
  16. 【請求項１６】チップ・キャリア・モジュールを形成す
    る方法であって、 半導体チップを基板の第１の面に実装するステップと、 完全に硬化されていない可撓性エポキシを、上記基板の
    第２の面と放熱器との間に付着するステップと、 上記放熱器及び上記基板の第２の面を一緒に押圧するス
    テップと、 上記モジュールを加熱し、上記可撓性エポキシを硬化す
    るステップと、 を含む、方法。
  17. 【請求項１７】上記半導体チップが、その背面が上記基
    板に接着されるワイヤー・ボンド・チップであり、 上記ワイヤー・ボンド・チップが可撓性エポキシにより
    接着され、 上記放熱器が金属であり、 上記基板がセラミック基板である、 請求項１６記載の方法。
  18. 【請求項１８】回路ボード・アセンブリを形成する方法
    であって、 電気接続パターンを有する第１の面を有する半導体チッ
    プを提供するステップと、 回路ボード基板を提供するステップと、 上記半導体チップの第１の面を、それぞれの上記回路ボ
    ード基板の配線面に、それぞれの上記接続パターンを用
    いて電気的に接続するステップと、 上記半導体チップと、上記電気接続パターンの周囲の配
    線面との間を、有機材料によりカプセル封じするステッ
    プと、 完全に硬化されていない可撓性エポキシ接着剤を、上記
    半導体チップの第２の面と放熱器との間に付着するステ
    ップと、 上記放熱器及び上記半導体チップを一緒に押圧するステ
    ップと、 加熱して、上記可撓性エポキシ接着剤を硬化するステッ
    プと、 を含む、方法。
  19. 【請求項１９】回路ボード・アセンブリを形成する方法
    であって、 半導体チップの露出面を有するモジュールを含むチップ
    ・キャリア・モジュールを提供するステップと、 回路ボード基板を提供するステップと、 上記モジュールの露出した半導体チップ面が、上記回路
    ボード基板から間隔を置く方向に、上記回路ボード上に
    上記モジュールを位置決めするステップと、 加熱して、上記モジュールと上記基板との間を電気的に
    接続するステップと、 完全に硬化されていない可撓性エポキシ接着剤を、上記
    半導体チップの露出面と放熱器との間に付着するステッ
    プと、 上記放熱器及び上記半導体チップを一緒に押圧するステ
    ップと、 加熱して、上記可撓性エポキシ接着剤を硬化するステッ
    プと、 を含む、方法。
  20. 【請求項２０】配線面、付着面、及び基板を貫通する窓
    を有する配線基板と、 上記付着面に結合される放熱器と、 半導体チップと、 それぞれの上記窓において、上記半導体チップの背面
    と、上記放熱器との間に付着されるシリコン接着剤と、 上記半導体チップの正面のワイヤー・ボンド・パッド
    と、上記窓の周囲の配線面上のワイヤー・ボンド・パッ
    ドとの間に延びるボンド・ワイヤーと、 上記ボンド・ワイヤー及び上記チップの正面を覆う有機
    材料のカプセル材と、 を含む、チップ・キャリア・モジュール。
  21. 【請求項２１】電気接続パターンを有する第１の面を有
    する１つ以上の半導体チップと、 上記チップ上のコネクタのパターンに対応する電気コネ
    クタのパターンを有する配線面を有する回路ボード基板
    と、 上記半導体チップの第１の面及び上記配線面上の電気コ
    ネクタ間の電気的接続と、 上記半導体チップと、上記電気接続の領域アレイの周囲
    の配線面との間の有機材料のカプセル材と、 上記半導体チップの第２の面と放熱器との間のシリコン
    接着剤と、 を含む、回路ボード・アセンブリ。
  22. 【請求項２２】回路ボード基板と、 上面に半導体チップを含むチップ・キャリア・モジュー
    ルと、 放熱器と、 上記半導体チップ面と上記放熱器との間のシリコン接着
    剤と、 を含む、回路ボード・アセンブリ。
  23. 【請求項２３】情報処理システムの部品を含むエンクロ
    ージャ手段と、 上記情報処理システムを動作させる電源手段と、 ＣＰＵ、ＲＡＭ、Ｉ／Ｏプロセッサを定義する素子と、
    露出した半導体チップ面を有する素子とを含む素子と、 上記エンクロージャ手段内に包囲され、上記ＣＰＵ、Ｒ
    ＡＭ、及びＩ／Ｏプロセッサ間の通信のためのバス手段
    を含む、１つ以上の回路ボード基板と、 上記部品と上記回路基板との間の電気接続と、 放熱器と、 上記半導体面と上記放熱器との間のシリコン接着剤と、 情報処理システムを形成する上記回路基板間、及び上記
    基板と上記電源手段間の電気接続と、 を含む、情報処理システム。
  24. 【請求項２４】配線面、付着面、及び基板を貫通する窓
    を有する配線基板と、上記窓における上記配線面上のワ
    イヤー・ボンド・パッドと、 上記配線基板の付着面に積層される結合面を有するヒー
    ト・シンクと、 正面及び背面にワイヤー・ボンド・パッドを有する半導
    体チップと、 上記半導体チップの背面と上記放熱器との間の、上記窓
    位置における可撓性エポキシ接着剤と、 上記半導体チップの正面のワイヤー・ボンド・パッド
    と、上記配線面上の窓位置のワイヤー・ボンド・パッド
    との間に接続されるボンド・ワイヤーと、 上記ボンド・ワイヤー及び上記チップの正面を覆う有機
    カプセル材と、 を含む、チップ・キャリア・モジュール。
  25. 【請求項２５】接続パッドのパターンを有する配線面を
    有する有機回路ボード基板と、 上記有機基板上の接続パッドに対応する接続パッドのパ
    ターンを有する第１の面を有する半導体チップと、 上記半導体チップの第１の面上の接続パッドと、上記有
    機基板上の接続パッドとの間に延びる電気接続と、 上記配線面と上記半導体チップの第１の面との間の、上
    記電気接続の周囲の有機カプセル材と、 上記半導体チップの第２の面と放熱器との間の可撓性エ
    ポキシ接着剤と、 を含む、回路ボード・アセンブリ。
  26. 【請求項２６】有機回路ボード基板と、 上記回路ボード基板に接続され、上記回路ボード基板と
    反対側の第１の面を有する、チップ・キャリア・モジュ
    ールと、 上記チップ・キャリア・モジュールの第１の面に接続さ
    れる半導体チップと、 結合面を有する放熱器と、 上記半導体チップの表面と上記放熱器の結合面との間の
    可撓性エポキシ接着剤と、 を含む、回路ボード・アセンブリ。
  27. 【請求項２７】チップ・キャリア・モジュールを形成す
    る方法であって、 配線面を提供するステップと、 半導体チップの第１の面を、接続パターンを有する配線
    面に電気的に接続するステップと、 上記半導体チップと、それぞれの上記電気接続パターン
    の周囲の配線面との間を、有機材料によりカプセル封じ
    するステップと、 約２５℃またはそれ以下のガラス転移温度、及び少なく
    とも３００ｐｓｉの引張強さを有する、完全に硬化され
    ていない有機接着剤を、上記半導体チップの第２の面と
    放熱器との間に付着するステップと、 上記放熱器及びそれぞれの半導体チップを一緒に押圧す
    るステップと、 加熱して、上記有機接着剤を硬化するステップと、 を含む、方法。
JP16599897A 1996-06-28 1997-06-23 チップ・キャリア・モジュール、情報処理システム及び形成方法 Expired - Fee Related JP3201975B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/672875 1996-06-28
US08/672,875 US5847929A (en) 1996-06-28 1996-06-28 Attaching heat sinks directly to flip chips and ceramic chip carriers

Publications (2)

Publication Number Publication Date
JPH1070141A true JPH1070141A (ja) 1998-03-10
JP3201975B2 JP3201975B2 (ja) 2001-08-27

Family

ID=24700379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16599897A Expired - Fee Related JP3201975B2 (ja) 1996-06-28 1997-06-23 チップ・キャリア・モジュール、情報処理システム及び形成方法

Country Status (5)

Country Link
US (3) US5847929A (ja)
EP (1) EP0817253A3 (ja)
JP (1) JP3201975B2 (ja)
KR (1) KR100268205B1 (ja)
TW (1) TW380360B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282589A (ja) * 2002-03-26 2003-10-03 Denso Corp 半導体装置の製造方法
JP2006515712A (ja) * 2002-10-24 2006-06-01 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 熱伝導性基板パッケージ
WO2006126527A1 (ja) * 2005-05-27 2006-11-30 Neomax Materials Co., Ltd. 銀被覆ボールおよびその製造方法
JP2007528601A (ja) * 2004-03-09 2007-10-11 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 信頼性が高く、費用効果があり、熱的に強いＡｕＳｎダイ取付け技術
US7468886B2 (en) * 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices

Families Citing this family (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5802707A (en) * 1996-03-28 1998-09-08 Intel Corporation Controlled bondline thickness attachment mechanism
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6403882B1 (en) * 1997-06-30 2002-06-11 International Business Machines Corporation Protective cover plate for flip chip assembly backside
KR100320983B1 (ko) * 1997-08-22 2002-06-20 포만 제프리 엘 칩조립체및직접적인개방열전도성경로의제공방법
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6539286B1 (en) * 1998-01-26 2003-03-25 Micron Technology, Inc. Fluid level sensor
US6114190A (en) * 1998-04-14 2000-09-05 Micron Technology, Inc. Method of forming heat sink and semiconductor chip assemblies
TW366548B (en) * 1998-04-18 1999-08-11 United Microelectronics Corp Trench bump block and the application of the same
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6409859B1 (en) * 1998-06-30 2002-06-25 Amerasia International Technology, Inc. Method of making a laminated adhesive lid, as for an Electronic device
US6111314A (en) * 1998-08-26 2000-08-29 International Business Machines Corporation Thermal cap with embedded particles
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6092926A (en) * 1998-09-17 2000-07-25 International Business Machines Corporation Thermal monitoring system for semiconductor devices
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
US6168976B1 (en) * 1999-01-06 2001-01-02 Intel Corporation Socketable BGA package
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
US6162663A (en) * 1999-04-20 2000-12-19 Schoenstein; Paul G. Dissipation of heat from a circuit board having bare silicon chips mounted thereon
US6531771B1 (en) 1999-04-20 2003-03-11 Tyco Electronics Corporation Dissipation of heat from a circuit board having bare silicon chips mounted thereon
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US6219238B1 (en) 1999-05-10 2001-04-17 International Business Machines Corporation Structure for removably attaching a heat sink to surface mount packages
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6387732B1 (en) 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6369452B1 (en) * 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
US6338196B1 (en) 1999-12-15 2002-01-15 Auer Precision Company, Inc Method of forming heat sinks having fully anodized surfaces
JP3471690B2 (ja) * 1999-12-16 2003-12-02 沖電気工業株式会社 半導体素子の実装方法
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
US6492202B1 (en) * 1999-12-28 2002-12-10 Motorola, Inc. Method of assembling components onto a circuit board
US6982192B1 (en) * 1999-12-30 2006-01-03 Intel Corporation High performance thermal interface curing process for organic flip chip packages
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6485816B2 (en) * 2000-01-31 2002-11-26 Ngk Insulators, Ltd. Laminated radiation member, power semiconductor apparatus, and method for producing the same
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US6763881B1 (en) * 2000-02-18 2004-07-20 Agilent Technologies, Inc. Thermally matched gradient heat sink
US6396700B1 (en) * 2000-06-29 2002-05-28 International Business Machines Corporation Thermal spreader and interface assembly for heat generating component of an electronic device
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
US6403401B1 (en) * 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier
US6490162B2 (en) * 2000-08-24 2002-12-03 International Rectifier Corporation Heatsink retainer
US6278613B1 (en) 2000-09-27 2001-08-21 St Assembly Test Services Pte Ltd Copper pads for heat spreader attach
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
US6586279B1 (en) * 2000-11-17 2003-07-01 Sun Microsystems, Inc. Method of integrating a heat spreader and a semiconductor, and package formed thereby
US6644983B2 (en) 2001-02-09 2003-11-11 International Business Machines Corporation Contact assembly, connector assembly utilizing same, and electronic assembly
TW535936U (en) * 2001-02-27 2003-06-01 Quanta Comp Inc Stabilizing sheet of heat sink
US6610560B2 (en) * 2001-05-11 2003-08-26 Siliconware Precision Industries Co., Ltd. Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US6765806B1 (en) * 2001-06-12 2004-07-20 Lsi Logic Corporation Composition with EMC shielding characteristics
US6914786B1 (en) * 2001-06-14 2005-07-05 Lsi Logic Corporation Converter device
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
US6563198B1 (en) 2001-08-01 2003-05-13 Lsi Logic Corporation Adhesive pad having EMC shielding characteristics
US6458626B1 (en) * 2001-08-03 2002-10-01 Siliconware Precision Industries Co., Ltd. Fabricating method for semiconductor package
US7126218B1 (en) * 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US6748350B2 (en) * 2001-09-27 2004-06-08 Intel Corporation Method to compensate for stress between heat spreader and thermal interface material
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US6627978B2 (en) * 2001-09-28 2003-09-30 Intel Corporation Chip package enabling increased input/output density
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6661102B1 (en) * 2002-01-18 2003-12-09 Advance Micro Devices, Inc. Semiconductor packaging apparatus for controlling die attach fillet height to reduce die shear stress
US6804118B2 (en) * 2002-03-15 2004-10-12 Delphi Technologies, Inc. Thermal dissipation assembly for electronic components
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US6706563B2 (en) 2002-04-10 2004-03-16 St Assembly Test Services Pte Ltd Heat spreader interconnect methodology for thermally enhanced PBGA packages
US6829264B2 (en) * 2002-05-10 2004-12-07 Intel Corporation Laser frequency aging compensation
US6853068B1 (en) 2002-05-22 2005-02-08 Volterra Semiconductor Corporation Heatsinking and packaging of integrated circuit chips
US6835592B2 (en) 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP2005538535A (ja) * 2002-07-15 2005-12-15 ハネウエル・インターナシヨナル・インコーポレーテツド 熱的インターコネクトおよびインターフェースシステム、製造方法およびその使用
US6667191B1 (en) * 2002-08-05 2003-12-23 Asat Ltd. Chip scale integrated circuit package
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US20040072927A1 (en) * 2002-10-14 2004-04-15 Hachikian Zakar Raffi Two-part epoxy adhesives with improved flexibility and process for making and using same
US6775140B2 (en) * 2002-10-21 2004-08-10 St Assembly Test Services Ltd. Heat spreaders, heat spreader packages, and fabrication methods for use with flip chip semiconductor devices
TW200411871A (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US20040150956A1 (en) * 2003-01-24 2004-08-05 Robert Conte Pin fin heat sink for power electronic applications
JP2004253736A (ja) * 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
US7170306B2 (en) * 2003-03-12 2007-01-30 Celerity Research, Inc. Connecting a probe card and an interposer using a compliant connector
US20040177995A1 (en) * 2003-03-12 2004-09-16 Nexcleon, Inc. Structures for testing circuits and methods for fabricating the structures
US6924654B2 (en) * 2003-03-12 2005-08-02 Celerity Research, Inc. Structures for testing circuits and methods for fabricating the structures
US6882535B2 (en) * 2003-03-31 2005-04-19 Intel Corporation Integrated heat spreader with downset edge, and method of making same
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
US7004243B1 (en) * 2003-07-22 2006-02-28 Unisys Corporation Method of extending the operational period of a heat-exchanger in a chip tester
KR100517075B1 (ko) * 2003-08-11 2005-09-26 삼성전자주식회사 반도체 소자 제조 방법
EP1658581A1 (de) * 2003-08-26 2006-05-24 Mühlbauer AG Modulbrücken für smart labels
US7214442B2 (en) * 2003-12-02 2007-05-08 Los Alamos National Security, Llc High specific power, direct methanol fuel cell stack
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
US20050151555A1 (en) * 2004-01-13 2005-07-14 Cookson Electronics, Inc. Cooling devices and methods of using them
US20060035413A1 (en) * 2004-01-13 2006-02-16 Cookson Electronics, Inc. Thermal protection for electronic components during processing
US20050258536A1 (en) * 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Chip heat sink device and method
US7362580B2 (en) * 2004-06-18 2008-04-22 Intel Corporation Electronic assembly having an indium wetting layer on a thermally conductive body
KR20060018453A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 히트 싱크를 갖는 반도체 소자
US7387478B2 (en) * 2004-08-27 2008-06-17 Ford Motor Company Machining system with integrated chip hopper
US20060065387A1 (en) * 2004-09-28 2006-03-30 General Electric Company Electronic assemblies and methods of making the same
TWI336022B (en) * 2004-10-29 2011-01-11 Altus Technology Inc Digital still camera lens module
US20060163707A1 (en) * 2005-01-21 2006-07-27 Motorola, Inc. Method and apparatus for reducing stresses applied to bonded interconnects between substrates
JP2006210410A (ja) * 2005-01-25 2006-08-10 Toshiba Corp 半導体装置
US7743963B1 (en) 2005-03-01 2010-06-29 Amerasia International Technology, Inc. Solderable lid or cover for an electronic circuit
TWI253154B (en) * 2005-05-06 2006-04-11 Neobulb Technologies Inc Integrated circuit packaging and method of making the same
DE102005023949B4 (de) * 2005-05-20 2019-07-18 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
US7566591B2 (en) * 2005-08-22 2009-07-28 Broadcom Corporation Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US7830021B1 (en) * 2005-09-06 2010-11-09 Rockwell Collins, Inc. Tamper resistant packaging with transient liquid phase bonding
US7408243B2 (en) * 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
JP5165207B2 (ja) * 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US9386327B2 (en) 2006-05-24 2016-07-05 Time Warner Cable Enterprises Llc Secondary content insertion apparatus and methods
US8280982B2 (en) 2006-05-24 2012-10-02 Time Warner Cable Inc. Personal content server apparatus and methods
US8024762B2 (en) 2006-06-13 2011-09-20 Time Warner Cable Inc. Methods and apparatus for providing virtual content over a network
US8124460B2 (en) * 2006-07-17 2012-02-28 Stats Chippac Ltd. Integrated circuit package system employing an exposed thermally conductive coating
US20080026181A1 (en) * 2006-07-25 2008-01-31 Ravi Rastogi Synergistically-modified surfaces and surface profiles for use with thermal interconnect and interface materials, methods of production and uses thereof
US7498908B2 (en) * 2006-08-04 2009-03-03 Advanced Energy Industries, Inc High-power PIN diode switch
JP2008078205A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
US7589971B2 (en) * 2006-10-10 2009-09-15 Deere & Company Reconfigurable heat sink assembly
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US8181206B2 (en) 2007-02-28 2012-05-15 Time Warner Cable Inc. Personal content server apparatus and methods
US9503691B2 (en) 2008-02-19 2016-11-22 Time Warner Cable Enterprises Llc Methods and apparatus for enhanced advertising and promotional delivery in a network
TW200939869A (en) * 2008-03-05 2009-09-16 Harvatek Corp An LED chip package structure with a high-efficiency heat-dissipating substrate and packaging method thereof
JP4638923B2 (ja) * 2008-03-31 2011-02-23 日立オートモティブシステムズ株式会社 制御装置
WO2009131913A2 (en) * 2008-04-21 2009-10-29 Honeywell International Inc. Thermal interconnect and interface materials, methods of production and uses thereof
US20100096658A1 (en) * 2008-10-20 2010-04-22 Wu Ming-Chang Structure of Light Emitting Diode
US8202765B2 (en) 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
TW201032300A (en) * 2009-02-27 2010-09-01 Advanced Semiconductor Eng Chip scale package and method of fabricating the same
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
US8299482B2 (en) * 2009-10-05 2012-10-30 Intellectual Discovery Co., Ltd. Light emitter
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8237293B2 (en) * 2009-11-25 2012-08-07 Freescale Semiconductor, Inc. Semiconductor package with protective tape
US20110139364A1 (en) * 2009-12-16 2011-06-16 Matienzo Luis J Chemical modification of chromate conversion coated aluminum work pieces
JP5035356B2 (ja) * 2010-01-26 2012-09-26 株式会社デンソー 樹脂封止型電子装置およびその製造方法
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
JP5367656B2 (ja) * 2010-07-29 2013-12-11 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
CN102956576B (zh) * 2011-08-29 2015-12-02 奇鋐科技股份有限公司 散热装置及其制造方法
US8872332B2 (en) * 2012-04-30 2014-10-28 Infineon Technologies Ag Power module with directly attached thermally conductive structures
US8946871B2 (en) * 2012-11-07 2015-02-03 Lsi Corporation Thermal improvement of integrated circuit packages
US9470715B2 (en) 2013-01-11 2016-10-18 Mpi Corporation Probe head
TWI453420B (zh) * 2013-01-11 2014-09-21 Mpi Corp 孔板
JP5930980B2 (ja) * 2013-02-06 2016-06-08 三菱電機株式会社 半導体装置およびその製造方法
US20140282786A1 (en) 2013-03-12 2014-09-18 Time Warner Cable Enterprises Llc Methods and apparatus for providing and uploading content to personalized network storage
KR101625264B1 (ko) * 2013-05-30 2016-05-27 제일모직주식회사 방열 접착 필름, 이를 포함하는 반도체 장치 및 상기 장치의 제조 방법
WO2015033515A1 (ja) * 2013-09-04 2015-03-12 三菱電機株式会社 半導体モジュール及びインバータ装置
JP2015082576A (ja) * 2013-10-22 2015-04-27 富士通株式会社 電子装置、電子機器及び電子装置の製造方法
US9252121B2 (en) * 2014-01-23 2016-02-02 International Business Machines Corporation Thermal interface material on package
US9693488B2 (en) * 2015-02-13 2017-06-27 Deere & Company Electronic assembly with one or more heat sinks
US9860987B2 (en) 2015-02-13 2018-01-02 Deere & Company Electronic assembly with one or more heat sinks
FR3036918B1 (fr) * 2015-05-29 2018-08-10 Thales Carte electronique et procede de fabrication associe
US9603283B1 (en) 2015-10-09 2017-03-21 Raytheon Company Electronic module with free-formed self-supported vertical interconnects
DE102015118245B4 (de) * 2015-10-26 2024-10-10 Infineon Technologies Austria Ag Elektronische Komponente mit einem thermischen Schnittstellenmaterial, Herstellungsverfahren für eine elektronische Komponente, Wärmeabfuhrkörper mit einem thermischen Schnittstellenmaterial und thermisches Schnittstellenmaterial
JP6057243B1 (ja) * 2016-06-23 2017-01-11 株式会社セガゲームス 景品取得ゲーム装置
US10283476B2 (en) 2017-03-15 2019-05-07 Immunolight, Llc. Adhesive bonding composition and electronic components prepared from the same
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10721840B2 (en) 2017-10-11 2020-07-21 DISH Technologies L.L.C. Heat spreader assembly
KR102340580B1 (ko) * 2017-10-24 2021-12-20 엔지케이 인슐레이터 엘티디 웨이퍼 배치대 및 그 제조법
KR102420589B1 (ko) 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
EP3595002A1 (de) 2018-07-12 2020-01-15 Heraeus Deutschland GmbH & Co KG Metall-keramik-substrat mit einer zur direkten kühlung geformten folie als substratunterseite
US11348854B2 (en) * 2019-05-17 2022-05-31 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN110429070B (zh) * 2019-07-03 2024-05-28 无锡市乾野微纳科技有限公司 可双面散热的功率元件
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
CN113905517B (zh) * 2020-07-06 2023-09-22 庆鼎精密电子（淮安）有限公司 电路板及其制备方法、背光板
US11876345B2 (en) * 2020-09-08 2024-01-16 Hewlett Packard Enterprise Development Lp Thermal management for hybrid lasers
US11602454B1 (en) * 2020-10-13 2023-03-14 Hyper Ice, Inc. Temperature modulation assembly and a multi-layer retention mechanism for a temperature therapy device
US11791270B2 (en) 2021-05-10 2023-10-17 International Business Machines Corporation Direct bonded heterogeneous integration silicon bridge
US11800687B2 (en) 2021-08-26 2023-10-24 Dish Network L.L.C. Heat transfer assembly
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000509A (en) * 1975-03-31 1976-12-28 International Business Machines Corporation High density air cooled wafer package having improved thermal dissipation
US4092697A (en) * 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS61271319A (ja) * 1985-05-24 1986-12-01 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物
US4701842A (en) * 1985-10-04 1987-10-20 International Business Machines Corporation Method and apparatus for avoiding excessive delay in a pipelined processor during the execution of a microbranch instruction
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JPH0617458B2 (ja) * 1987-03-16 1994-03-09 信越化学工業株式会社 エポキシ樹脂組成物
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
DE3813565A1 (de) * 1988-04-22 1989-11-02 Bosch Gmbh Robert Elektrischer anschluss von hybridbaugruppen
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
GB2236213A (en) * 1989-09-09 1991-03-27 Ibm Integral protective enclosure for an assembly mounted on a flexible printed circuit board
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US5050039A (en) * 1990-06-26 1991-09-17 Digital Equipment Corporation Multiple circuit chip mounting and cooling arrangement
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
JPH04257248A (ja) * 1991-02-12 1992-09-11 Mitsubishi Electric Corp 混成集積回路装置
US5210941A (en) * 1991-07-19 1993-05-18 Poly Circuits, Inc. Method for making circuit board having a metal support
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
DE69300506T2 (de) * 1992-04-06 1996-04-04 Nippon Electric Co Herstellungsverfahren von mehrlagigen keramischen Substraten.
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
US5459352A (en) * 1993-03-31 1995-10-17 Unisys Corporation Integrated circuit package having a liquid metal-aluminum/copper joint
US5831828A (en) * 1993-06-03 1998-11-03 International Business Machines Corporation Flexible circuit board and common heat spreader assembly
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
US5591034A (en) * 1994-02-14 1997-01-07 W. L. Gore & Associates, Inc. Thermally conductive adhesive interface
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US5729052A (en) * 1996-06-20 1998-03-17 International Business Machines Corporation Integrated ULSI heatsink
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282589A (ja) * 2002-03-26 2003-10-03 Denso Corp 半導体装置の製造方法
JP2006515712A (ja) * 2002-10-24 2006-06-01 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 熱伝導性基板パッケージ
JP2007528601A (ja) * 2004-03-09 2007-10-11 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 信頼性が高く、費用効果があり、熱的に強いＡｕＳｎダイ取付け技術
JP4700681B2 (ja) * 2004-03-09 2011-06-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Ｓｉ回路ダイ、Ｓｉ回路ダイを製作する方法およびＳｉ回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール
WO2006126527A1 (ja) * 2005-05-27 2006-11-30 Neomax Materials Co., Ltd. 銀被覆ボールおよびその製造方法
US8039107B2 (en) 2005-05-27 2011-10-18 Neomax Materials Co., Ltd. Silver-coated ball and method for manufacturing same
US7468886B2 (en) * 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices
US7724527B2 (en) 2007-03-05 2010-05-25 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices

Also Published As

Publication number Publication date
JP3201975B2 (ja) 2001-08-27
KR100268205B1 (ko) 2000-10-16
US6251707B1 (en) 2001-06-26
US6069023A (en) 2000-05-30
EP0817253A3 (en) 1998-12-23
KR980006192A (ko) 1998-03-30
EP0817253A2 (en) 1998-01-07
TW380360B (en) 2000-01-21
US5847929A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
JP3201975B2 (ja) チップ・キャリア・モジュール、情報処理システム及び形成方法
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US5672548A (en) Method for attaching heat sinks directly to chip carrier modules using flexible-epoxy
US5081562A (en) Circuit board with high heat dissipations characteristic
US7061080B2 (en) Power module package having improved heat dissipating capability
JP2501019B2 (ja) フレキシブル回路ボ―ド
US7759170B2 (en) Fabrication method of semiconductor package having heat dissipation device
JPH08500469A (ja) 多重チップ・モジュールを組み込んだ金属電子パッケージ
EP0380570A1 (en) Heat dissipating interconnect tape for use in tape automated bonding
JP2004235617A (ja) 半導体パッケージおよびその製造方法
US20150108630A1 (en) Electronic device, electronic apparatus, and method for manufacturing electronic device
JPH0982857A (ja) マルチチップパッケージ構造
JP3243920B2 (ja) 半導体装置
JP3938017B2 (ja) 電子装置
JPH05218606A (ja) 回路装置
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
JPH11251360A (ja) 半導体装置およびその製造方法
JPH0358455A (ja) 半導体パッケージ
JP3201501B2 (ja) パッケージ部品の製造方法及びこのパッケージ部品用のヒートスプレッダの形成方法
TWI607540B (zh) Chip package structure and manufacturing method thereof
JP3378680B2 (ja) 半導体パッケージ
JP3036484B2 (ja) 半導体装置とその製造方法
JPH0936271A (ja) 半導体パッケージ
JPH03236300A (ja) 電子部品搭載用基板
JPH11233681A (ja) メタルキャリア型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees