JPH08500469A - 多重チップ・モジュールを組み込んだ金属電子パッケージ - Google Patents
多重チップ・モジュールを組み込んだ金属電子パッケージInfo
- Publication number
- JPH08500469A JPH08500469A JP6506297A JP50629794A JPH08500469A JP H08500469 A JPH08500469 A JP H08500469A JP 6506297 A JP6506297 A JP 6506297A JP 50629794 A JP50629794 A JP 50629794A JP H08500469 A JPH08500469 A JP H08500469A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- assembly
- circuit
- leadframe
- frame assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01084—Polonium [Po]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
ハイブリッド回路(42)を保持するためのリードフレーム組立体(40)が得られる。ハイブリッド回路(42)は、電子パッケージ(70)の基体(12)によるまたはダイ取付けパドル(20)によるのいずれかで保持され、そして導線接合(28)によりリードフレーム(16)に電気的に相互接続される。複数個の半導体装置(24)が組立体(40)に取り付けられ、そしてハイブリッド回路(42)の上に作成された金属化されたパッド(46′)により、またはハイブリッド回路(42)の誘電体層(44)により、またはダイ取付けパドル(20)により、または金属化パッケージ部品(12)により、またはこれらの組合わせのいずれかにより、複数個の半導体装置(24)が保持される。
Description
【発明の詳細な説明】
多重チップ・モジュールを組み込んだ金属電子パッケージ
本発明は、複数個の集積回路装置を収納する電子パッケージに関する。さらに
詳細にいえば、本発明は、リードフレームに電気的に相互接続され、かつパッケ
ージ基体に熱的に連結された回路を備えた、接着封止された金属パッケージに関
する。
接着封止された金属パッケージは、ハスコ(Hascoe)名の米国特許第4,105
,861号、およびバット(Butt)名の米国特許第4,461,924号、および
マフリカ(Mahulikar)ほか名の米国特許第4,939,316号に開示されてい
る。これらのパッケージは、金属基体部品および蓋部品を有している。この基体
部品と蓋部品との間にリードフレームが配置され、そしてこの基体部品と蓋部品
は相互に接着接合される。リードフレームは、中央に配置されたダイ取付けパド
ルを有し、そしてこのダイ取付けパドルに集積回路装置が接合される。接合導線
が、集積回路装置とリードフレームとを電気的に相互接続する。
クワド平坦パックス(QFPs)のような成形されたプラスチック・パッケージ、ま
たはセラミック・デュアル・イン・ライン・パッケージ(CERDIPs)のようなセラ
ミック・パッケージよりも、金属パッケージが優れている1つの利点は、熱伝導
が良いことである。金属パッケージは、プラスチック・パッケージまたはセラミ
ック・パッケージよりも、装置の動作中に発生する熱を非常に効果的に除去する
。熱の放散が良いことは、金属部品の熱伝導がよいことと、パッケージのすベて
の表面にわたって横方向に熱を分散する能力を部品が有すること、の両方により
得られる。このように熱の放散が良くなることにより、プラスチック・パッケー
ジまたはセラミック・パッケージの場合に可能であったよりも、さらに複雑な集
積回路装置またはさらに大電力の集積回路装置を封止することが可能である。
集積回路装置が非常に複雑になる時、外部回路または他の集積回路装置とのさ
らに多くの電気的な相互接続が必要になる。装置を外部回路に電気的に相互接続
するリードフレームは、通常、厚さが約0.13mmから約0.51mmまで
(5−20ミル)の銅を基本とする合金で作成される。打ち抜きおよびエッチン
グの制約により、それぞれのリードの幅およびリード間の間隔の最小値は、リー
ドフレームの厚さにほぼ等しい。その結果、集積回路装置に到達できるリードの
総数に限界がある。
さらに加わる限界は、リードの長さである。集積回路装置がさらに多くの電力
を消費するようになる時、および集積回路装置がさらに大きな動作速度で動作す
る時、1つの装置から次の装置に電子信号が伝達する時間が、(コンピュータの
ような)電子組立体の速度を制限する。1個の装置がそれぞれの電子パッケージ
の中に封止される時、電子信号は、装置から接合導線を通り、そしてリードフレ
ームを通り、そしてプリント回路基板の回路結線を通り、そして第2のリードフ
レームを通り、そして第2の接合導線を通り、そしてそれから離散的に収納され
た第2の装置に伝送されなければならない。
集積回路装置に対する相互接続の密度を増加するために、および1つの装置か
ら次の装置に電子信号を伝送するのに要する時間を短くするために、1つの方法
としてハイブリッド回路が用いられる。ハイブリッド回路は、誘電体基板の上に
作成された導電性の回路結線を有する。複数個のすべての装置を1個の基板の上
に配置することができるように、離散的な集積回路装置が回路結線に対して電気
的に相互接続される。そして、このハイブリッド回路が金属パッケージ、または
プラスチック・パッケージ、またはセラミック・パッケージの中に封止され、典
型的には多重チップ・モジュールと呼ばれるものになる。多重チップ・モジュー
ルの例、およびそれらの開発の説明は、ホドソン(Hodson)名の文献「回路が寸法
、電力、および可撓性の難題を処理する(Circuits Meet the Challenge ofSize,
Power and Flexibility)」に開示されている。この文献は、エレクトロニック・
パッケージング・アンド・プロダクション(ELECTRONIC PACKAGING ANDPRODUCTI
ON)の1991年10月号に掲載されている。
多重チップ・モジュールは、集積回路装置の密度を増大するという課題に取り
組むものである。けれども、典型的にはシリコンまたはアルミナの誘電体基板は
、多重チップ・モジュールからの熱の伝導に対して理想的な材料ではない。それ
に代わるものとして窒化アルミニウムが提案されているが、またそれにより非常
に
良い熱伝導が得られているが、この材料は脆く、そして製造が難しい。
低コストでかつ高熱伝導率の多重チップ・モジュールを金属基板を用いて作成
することができることを、本出願人が決定できた。金属は、従来のシリコン基板
およびアルミナ基板よりも熱伝導率が良く、およびまた、回路を収納するのによ
く用いられるコバールの熱伝導率よりもさらに大きな熱伝導率を有する。この金
属は、銅、アルミニウム、またはそれらの合金であることが好ましい。
したがって、本発明の1つの目的は、大きな熱伝導率を有する多重チップ・モ
ジュールを得ることである。本発明の1つの特徴は、剛体的または可撓的のいず
れかである回路が、そして単一層または多重層のいずれかであるこの回路が、無
機物誘電体層がそれらの間に配置されて金属基板に接着接合されることである。
複数個の集積回路装置が、回路またはその回路の周縁に配置されたリードフレー
ムのいずれかに、電気的に相互接続される。本発明のまた別の特徴は、金属基板
、無機物誘電体層、回路結線、介在するダイ取付けパドルのいずれにでも、装置
を取り付けることができることである。
本発明の1つの利点は、多重チップ・モジュールが大きな熱放散性能を有する
ことである。本発明のまた別の利点は、無機物誘電体層が、集積回路装置と、接
着接合された回路と、リードフレームとを、多重チップ・モジュールの金属パッ
ケージ部品から電気的に分離することである。
本発明により、複数個の半導体装置を電気的に相互接続するリードフレーム組
立体が得られる。この組立体は、中央領域を定める内側リード端部を備えたリー
ドフレームと、ハイブリッド回路とを有する。このハイブリッド回路は、回路結
線を保持する誘電体基板で作成される。このハイブリッド回路は、回路結線の少
なくとも一部分をリードフレームの内側リード端部に電気的に相互接続する第1
装置と、複数個の離散した半導体装置を保持する第2装置とを有する。
本発明の第2実施例では、リードフレーム組立体は、金属パッケージ部品の中
に封止される、またはプラスチック成形樹脂の中に封止される。
前記で説明した目的、特徴、利点、およびその他の点は、本明細書および添付
図面によりさらに明確に理解されるであろう。
第1図は、先行技術で知られている接着封止された金属パッケージの横断面図
である。
第2図は、先行技術で知られているように中央に配置されたダイ取付けパドル
に接合された、集積回路装置の平面図である。
第3図は、本発明の第1実施例による、ダイ取付けパドルに取り付けられおよ
びリードフレームに電気的に相互接続された、ハイブリッド回路の平面図である
。
第4図は、中央に配置されたダイ取付けパドルを組み込んだ多重チップ・モジ
ュールの横断面図である。
第5図は、本発明の第2実施例による、金属パッケージ部品の上に取り付けら
れたハイブリッド回路の横断面図である。
第6図は、本発明の第3実施例による、金属パッケージ部品の上に取り付けら
れ、かつ多重層回路を組み込んだ、ハイブリッド回路の横断面図である。
第7図は、本発明の第4実施例による、金属パッケージ部品に接着接合された
リードフレームを有する、多重チップ・モジュールの横断面図である。
第8図は、接着接合された金属パッケージの中に封止されたハイブリッド回路
の横断面図である。
本出願の全体にわたって用いられる用語は下記のように定義される。
ハイブリッド回路 − 複数個の異なる部品を1個のパッケージの中に組み合
わせた回路。ハイブリッド回路は、典型的には、誘電体基板の上に保持された回
路結線および複数個のディスクリート半導体装置を有する。
多重チップ・モジュール − 1個または複数個のハイブリッド回路を収納す
るための電子パッケージ。
第1図は、接着封止された金属パッケージ10の横断面図である。パッケージ
10は、基体部品12および蓋部品14を有する。リードフレーム16が、金属
の基体部品12と蓋部品14との間に配置され、そしてポリマ接着剤18により
接着される。
ダイ取付けパドル20が、熱伝導性のパッド取付け接着剤22により、金属基
体部品12に接合される。ダイ取付けパドル20は、典型的には、リードフレー
ムと同じ金属で作成される。集積回路装置24は、典型的には、シリコンを基本
とする半導体集積回路である。この集積回路装置24が、ダイ取付け体26によ
り、ダイ取付けパドル20に接合される。ダイ取付け体26は、低融点ハンダま
たはポリマ接着剤のいずれかであることができる。細い接合線28が、リードフ
レーム16と半導体装置24を電気的に相互接続する。
米国特許第4,939,316号の電子パッケージでは、金属の基体部品12
と蓋部品14の両方が、アルミニウムまたはアルミニウムを基本とする合金で作
成される。パッケージ部品の表面30の少なくとも一部分が、陽極酸化処理層(a
nodization layer)で被覆される。この陽極酸化処理層により、腐食に対する耐
性と電気的分離とが得られる。基体部品12の内側表面32が陽極酸化処理され
るか、またはされないかに応じて、半導体装置24は、金属基体部品12に電気
的に相互接続される、またはそれから電気的に分離される。
第2図は、先行技術で知られているように、ダイ取付けパドル20の上に半導
体装置24を配置した平面図である。ダイ取付けパドル20は、リードフレーム
の内側リード・チップ34で定められる中央領域の中に配置される。内側リード
・チップ34は、クワド配置として4方向のすべてから半導体装置24に接近す
ることができる、または2つの側辺から接近することができる(デュアル・イン
・ライン配置)、または1つの側辺から接近することができる(シングル・イン
・ライン配置)。細い接合線28が、リードフレームの内側リード端部34と半
導体装置24とを電気的に相互接続する。これらの接合線28は、通常、小さな
直径を有する線で、銅、アルミニウム、金、またはそれらの合金で作成される。
接合線28の直径は、典型的には、0.025mm(1ミル)の程度である。こ
れらの接合線28は、リードフレームの内側リード端部34と、半導体装置24
の電気的に活性な表面の上の金属化された入力/出力パッドとに、熱音響的(the
rmosonically)に接合される。または、テープ自動化接合(TAB)に用いられ
るような銅薄片の薄いストリップで、半導体装置24と内側リード端部34の間
の相互接続を行うことができる。
打ち抜きと腐食の制約のために、限定された数の内側リード端部34が半導体
装置24に接近することができる。内側リード端部34と半導体装置24との距
離が大きいならば、導線を付加することができる。これは好ましい解決方法では
ない。接合導線の長さが増加すると、装置の動作速度が減少する。接合導線が長
くなると弛みがまた増加し、それは回路の電気的短絡の原因となることがある。
これらの問題点は、本出願人の発明の第1実施例により解決される。第3図は、
この第1実施例の平面図である。
第3図は、ハイブリッド回路42の電気的相互接続のためのリードフレーム組
立体40の図面である。ハイブリッド回路42は、誘電体基板44を有する。誘
電体基板44は、複数個の回路結線46を保持する。誘電体基板44は、任意の
適切な絶縁体材料で作成することができる。誘電体基板44は、有機物材料であ
ることもまたは無機物材料であることもできるし、または、固い材料であること
もまたは柔軟な材料であることもできる。通常、もし半導体装置24a、24b、
24c、24dが半導体装置24a、24b、24dに対して示されているように誘
電体基板の上に取り付けられるならば、半導体装置からの熱の伝導を容易にする
ために、0.025−0.076mm(1−3ミル)の程度の比較的薄い誘電体
基板が好ましい。もし半導体装置24cが、パッケージ基体(図示されていない
)またはダイ取り付けパドル20のいずれかに、誘電体基板44を通して、直接
に作成された開口部48の中に取り付けられるならば、誘電体基板の厚さはそれ
程重要でなくなる。同様に、もし誘電体基板44が窒化アルミニウムまたは炭化
シリコンのような良好な熱伝導率を有する材料で作成されるならば、基板の厚さ
はあまり重要ではない。
誘電体基板のための典型的な材料は、アルミナ(Al2O3)、窒化アルミニウ
ム(AlN)、または炭化シリコン(SiC)のようなセラミックスである。誘
電体基板はまた、充填または未充填のエポキシまたはポリイミドのような、有機
物材料であることができる。他の基板材料はシリコンである。シリコンは良好な
熱伝導率を有し、およびシリコンを基本とする半導体装置24と精密に整合した
熱膨張係数を有する。
複数個の回路結線46は、誘電体基板44の上に従来の方法により作成される
。セラミックまたはシリコンのように高温度に耐えることができる材料に対し、
スクリーン印刷または直接の書き込みのような処理工程により、要求されたパタ
ーンを金属ペーストから作成することができる。このパターンに作成された金属
ペーストが次に焼成され、それにより有機結合剤が焼き出され、そして金属化し
た
回路パターンが後に残る。誘電体基板44がポリイミドのような有機物を基本と
する材料で作成される時、金属膜を非電着性メッキ(electroless plating)によ
り沈着することができる、または金属の薄層の積層形成により作成することがで
きる。フォトリソグラフィのような選択的エッチングにより、要求された回路パ
ターンが作成される。
回路結線(circuit traces) 46が、半導体装置24a、24bを電気的に相互
接続することができる。他の回路結線46′は、集積回路装置24aの取り付け
のための金属化パッドを形成することができる。回路結線をリードフレームの内
側リード端部34に電気的に相互接続するために、第1装置が備えられる。適切
な第1装置は、リードフレームの内側リード端部34と集積回路装置24dとの
間の接合導線の長さを短くするために、金属化された介在パッド46″を有する
。
回路結線は、半導体装置24dに接合された金属薄膜47をタブ(TAB)形
式で形成することができる、または集積回路装置の上の入力/出力位置に直接に
ハンダ付けするための一連の離散的(discrete)接合位置を形成する(「フリップ
・チップ接合」)ことができる。
回路結線はまた、電気的相互接続のためのまた別の第1装置を形成することが
できる、すなわち、内側リード端部34に直接に接合するための延長体50を形
成することができる。回路結線46aは、ハイブリッド回路42に内側リード端
部34を直接に取り付けるための接合パッドを形成することができる。この取り
付けは、熱音響接合、熱圧着接合(thermal compression bonding)、ハンダ付け
、および導電性接着剤のような適切な任意の導電性装置により行うことができる
。金・スズ合金および鉛・スズ合金のような低融点ハンダで行うことが好ましい
。
第4図は、接着剤で封止された金属パッケージの金属基体部品12に対する、
リードフレーム組立体40の取り付け装置の横断面図である。第4図には、ハイ
ブリッド回路42の装置によりダイ取付けパドル20に接合された、2個の半導
体装置24aおよび24cが示されている。半導体装置24aは、金属化された回
路結線46′接合パッドに直接に接合される。第3図にさらに明確に示されてい
るように、金属化された接合パッド46′は、半導体装置24aの裏側を、リ
ードフレームまたは他の半導体装置に電気的に相互接続することができる。
第4図に戻るならば、半導体装置24cは、ハイブリッド回路42の中の開口
部48を貫通して延長することができ、それによりダイ取付けパドル20に直接
に接合される。半導体装置24a、24cを、ハイブリッド回路42またはダイ取
付けパドル20のいずれかへの取り付けは、エポキシまたは低融点ハンダのよう
な任意の従来の方法により行うことができる。もし半導体装置の裏側と接合位置
の間の電気的相互接続が要求されるならば、金・スズ共融合金のような金属ハン
ダ、または鉛・スズ組成体のいずれかを用いることができる。または、銀を含有
するエポキシのような導電性の接着剤を用いることができる。
第3図に示されているように、もし半導体装置24dが誘電体基板44に直接
に接合されるならば、適切なダイ取付け材料はポリマ接着剤であり、そして誘電
体基板44がセラミックまたはシリコンのような高温材料である時、封止ガラス
を用いることができる。さらに、基板と合金を作る金属、例えばシリコン基板に
対する金、を用いることができる。
第4図に戻るならば、ハイブリッド回路42を外部のリードフレームに相互接
続する2つの方法が示されている。細い接合導線28が、内側リード端部34を
接合パッド46″に電気的に相互接続し、そして次に、接合パッド46″は、第
2接合導線28′を通して半導体装置24cに電気的に相互接続される。この介
在する回路構造体により、リードフレームを半導体装置24cに相互接続するの
に必要な接合導線の長さが短くなる。
または、薄板延長体(foil extensions)50を、直接に相互接続するために、
回路金属化体46から内側リード端部34にまで延長することができる。薄板延
長体50と内側リード端部34の間の接合52は、薄板延長体と内側リード端部
の間の導電性を保持する導電性接着剤、ハンダ接合、熱圧着接合、または熱音響
接合のような適切な任意の方法の接合であることができる。最も好ましいのは、
金・スズ合金および鉛・スズ合金のような低融点ハンダである。
次に、リードフレーム組立体40が、金属基体部品12にパッド取付け接着剤
22により接合される。パッド取付け接着剤22は、ハンダまたはエポキシのよ
うな、任意の適切な金属接着剤またはポリマ接着剤であることができる。ポリマ
接着剤が用いられる時、接着剤の熱伝導率を増加させて、熱の伝導を良くするこ
とが好ましい。パッド取付け接着剤22は、銀、グラファイト、またはアルミナ
のような熱伝導性の材料で充填された熱硬化エポキシであることができる。この
実施例の特に利点である特徴は、半導体装置24cをダイ取付けパドル20に直
接に接合することにより示される。それにより、ハイブリッド回路42のすべて
の利点が得られると共に、半導体装置24cが金属のダイ取付けパドル20と直
接に接触する。半導体装置で発生する熱は、熱的に絶縁された誘電体基板44を
通して、熱伝導性ダイ取付けパドル20に伝達することはない。
第5図は、本発明の第2実施例の断面図である。ハイブリッド回路42は、接
着剤54などにより、金属基体部品12に直接に接合される。誘電体基板44に
より、回路結線46と金属基体部品12との間に電気的分離が得られるが、金属
基体部品とハイブリッド回路42との間に無機物誘電体層56を備えることが好
ましい。金属基板がアルミニウムまたはアルミニウムを基本とする合金である時
、無機物誘電体層は、硫酸およびスルホサリチル酸を含有する溶液の中に陽極浸
没のような任意の適切な陽極処理工程により作成された、陽極処理アルミニウム
の層で構成することができる。この陽極処理工程により、パスクヮロニ(Pasqual
oni)ほか名の米国特許第5,066,368号に開示されているように、3xx
xシリーズのアルミニウム合金(1.5重量パーセントまでのマンガンを含有す
るアルミニウム)に対し、完全な黒色(integral black color)が得られる。
金属基体部品12が銅または銅を基本とする合金である場合、無機物誘電体層
56は、第2金属で被覆されそしてこの第2金属から無機物誘電体層を作成する
ことにより、または絶縁体層を直接に接合することにより、その場(insitu)で作
成された薄い耐熱性の酸化物層で構成することができる。この「その場」での工
程は、銅を基本とする合金の構成物から無機物誘電体層を直接に作成することを
意味する。好ましい銅合金は、アルミニウムを約2重量パーセントから約12重
量パーセントまで含有する。特に好ましい1つの合金は、アルミニウムを2.5
ないし3.1%、シリコンを1.5ないし2.1%含有し、残りが銅(ballance
copper)である銅合金C63 81である。この銅合金が、酸素含有
量の少ない気体中で加熱されることにより、酸化される。適切な1つの気体は、
水素を4%、窒素を96%、この気体中に混じっている痕跡程度の水から放出さ
れた痕跡程度の酸素、を含有する気体である。
もし銅を基本とする合金が無機物誘電体層56をその場で作成するのに適切で
ないならば、耐熱性酸化物を形成することができる金属または合金で、この銅を
基本とする合金を被覆することができる。または、銅を基本とする基板をニッケ
ルのような第2金属で被覆することができ、そしてこの被覆層の上に耐熱性酸化
物(refractory oxide)が形成される。
また別の適切な技術は、銅または銀を急速蒸発(flash)させて、鉄または銅の
基板を被覆することである。その後、急速蒸発で作成された被覆体の上にアルミ
ニウムが電解的に沈着され、そして陽極処理が行われて無機物誘電体層が形成さ
れる。
金属基体部品12の上に無機物誘電体層56を形成するさらに別の方法は、チ
タン、ジルコニウム、およびハフニウムから成る材料群から選定された反応性金
属と銀とから構成される鑞付け金属を用いて、窒化アルミニウム基板を銅の層に
ハンダ付けすることである。
無機物誘電体層56を形成するのにどのような方法が用いられても、層の形成
は選択的であることが好ましい。例えば、陽極処理のような電解的処理工程が用
いられる時、これらの領域に層が形成されるのを防止するために、メッキの際の
テープがこれらの選定された領域をマスクすることができる。選択的沈着により
、金属基体部品12に半導体装置24eを直接に接合することができ、それによ
り電子装置からの熱の伝導を最大にすることができる。または、半導体装置24f
を無機物誘電体層に接合することができる。実施例24cと実施例24fとの間
の選択は、金属基体部品12からの電気的分離が要求されているかどうかに応じ
て定まる。
前記の実施例の場合と同じように、回路結線46から形成された金属化された
パッド46′に、半導体装置24bを接合することができる。
第6図は、本発明の第3実施例の横断面図である。この実施例は、複数個の金
属層と、これらの金属層を分離する少なくとも1個の誘電体層と、を備えた多重
層ハイブリッド回路58を有する。第1金属層60の上および第2金属層62の
上に、回路結線46を作成することができる。または、金属層の1つは、アース
面または電力供給面として用いられる固体薄膜を構成することができる。当業者
には周知のいずれかの方法で作成された、例えば、非導電性の貫通孔の壁面の上
にカーボン・ブラック分散体を沈着し、その後、銅のような導電性材料を電解メ
ッキまたは非電解メッキする方法で作成された、導電性貫通体64を用いること
ができる。導電性貫通体64により、半導体装置24bの表面上の入力/出力位
置を第2金属層に電気的に相互接続することができる。半導体装置は、いずれか
の金属層に、または介在する誘電体層65に、または無機物誘電体層に対するダ
イ取付けパドル(図示されていない)に、または金属基体部品12に、接合する
ことができる。
第6図には、2個の金属層と1個の誘電体層とで構成される多重層ハイブリッ
ド回路58が示されているが、任意の数の金属層および介在する誘電体層を有す
ることができる。さらに、金属基体部品12の表面の上に作成された無機物誘電
体層56に対し多重層ハイブリッド回路58が直接に接合された1つの実施例が
第6図に示されているが、多重層ハイブリッド回路と金属基体部品との間にダイ
取付けパドルを配置することは、本発明の範囲内に含まれる。
第7図は、本発明の第4実施例の断面図である。金属基体部品12は、少なく
とも1つの表面上に作成された無機物誘電体層を有する。熱硬化性ポリマ、熱可
塑性ポリマ、または封止ガラスのような熱伝導性で電気的には絶縁体であるパッ
ド取付け接着剤22が、リードフレームの内側リード端部34と複数個のダイ取
付けパドル20を、金属基体部品に接合する。接合導線28は、半導体装置24
を、リードフレームにおよび金属回路結線66に電気的に接続する。金属回路結
線66は、リードフレームから電気的に分離された金属結線または内側リード指
であることができる。
半導体装置24は、ダイ取付けパドル20にダイ取付け接着剤26で接合され
る。そして、熱伝導性のパッド取付け接着剤22により、ダイ取付けパドルは無
機物誘電体層に接着接合される。
第3図−第7図に示されたリードフレーム組立体は、プラスチック、セラミク
、
または金属のような、任意の適切な電子パッケージの中に封止することができる
。第8図は、多重層ハイブリッド回路が金属電子パッケージの中に封止された、
好ましい実施例の横断面図である。ハイブリッド回路58の構造を分かりやすく
示すために、第8図に示されたすべての素子が必ずしも正しい尺度で示されてい
るわけではない。そのために、一定の素子は、特に半導体装置24は、この図面
では変形されて示されている。
このパッケージは、アルミニウムを基本とする合金のような熱伝導性材料から
作成された金属基体部品12を有する。熱の放散を大きくするために、金属基体
部品12の中にフィン72を作成することができる。第1金属層60および第2
金属層62と、介在する誘電体層64と、を有する多重層ハイブリッド回路が、
接着剤54によりダイ取付けパドル20に接合される。熱伝導性ダイ取付け接着
剤22が、多重層ハイブリッド回路およびダイ取付けパドル20を、金属基体部
品12に接合する。基体部品12の表面30は、電気的分離を良くするためにお
よび腐食に対する耐性を良くするために、無機物誘電体層で被覆されることが好
ましい。第1金属層60は、リードフレーム16の内側リード34に対する直接
接合のために、片持ち梁状の薄板延長体50を有する。複数個の半導体装置24
が、ダイ取付けパドル20に接合される。接合導線28は、半導体装置24を、
第1金属層の中に作成された回路結線に電気的に相互接続する。第2金属層に対
する電気的相互接続はまた、導電性の貫通体(図示されていない)を用いること
により、取り入れることができる。
蓋部品14および金属基体部品12は、ポリマ接着剤18により、リードフレ
ーム16に接合される。もしポリマ接着剤18が熱硬化性エポキシ、または硬化
のために加熱を必要とする他の接着剤であるならば、加熱期間中にパッケージの
空洞74の中の空気は加熱されるであろう。空洞容積内の変化がポリマ接着剤1
8に圧力を及ぼすことがないように、および不適切な封止を引き起こすことがな
いように、蓋部品14に換気孔76が作成されることが好ましい。換気孔76は
後で封止される。例えば、小さな金属スラグで換気孔76が接着封止される。こ
れで、多重チップ・モジュール70が完成する。
第8図は、リードフレーム組立体が金属パッケージの中に封止された1つの実
施例の図面であるが、成形されたプラスチック・パッケージの中に封止されたリ
ードフレーム組立体、またはセラミック・パッケージの中に封止されたリードフ
レーム組立体、またはガラス封止金属パッケージの中に封止されたリードフレー
ム組立体、いずれも本発明の範囲内に包含される。
本発明により、前記で説明した目的、方法、および利点を十分に満たすハイブ
リッド回路を組み込んだリードフレーム組立体が得られることが明確に理解され
るであろう。本発明をその特定の実施例について説明したが、当業者には前記説
明から多くの変更、修正、および置換えの可能であることは容易に分かるであろ
う。したがって、このような変更実施例、修正実施例、および置換え実施例はす
べて、本発明の範囲内に包含されるものと理解しなければならない。
【手続補正書】特許法第184条の8
【提出日】1994年7月12日
【補正内容】
3.無機物誘電体層(56)で少なくとも部分的に被覆された金属基体部品(
12)と、
中央領域を定める内側リード端部(34)を有するリードフレームと、
回路結線(46)を保持する誘電体基板(44)を備えた前記金属基体部品(
12)に接合され、かつ前記回路結線(46)の少なくとも一部分を前記内側リ
ード端部に電気的に相互接続するための第I装置(28,50)と、複数個の半
導体装置(24)を保持するための第2装置(12,20,44,46′)とを
備えた、ハイブリッド回路(42)と、
前記リードフレーム(34)と前記ハイブリッド回路(42)との両方を前記
金属基体部品(12)に個別に接合するための第2装置(22)と、により特徴
付けられる、複数個の半導体装置(24)を電気的に相互接続するためのリード
フレーム組立体(40)。
4.第3項記載のリードフレーム組立体(40)において、前記第1装置(2
8,50)が、金属化された介在パッド(46″)と、前記誘電体基板から
前記内側リードにまで延長された金属薄板(50)と、前記内側リード端部(
34)の接合のための金属パッド(46′)と、から成る群から選定されること
を特徴とする、前記リードフレーム組立体(40)。
5.第4項記載のリードフレーム組立体(40)において、前記第1装置(5
0)が、前記誘電体基板(44)から前記内側リード端部(34)にまで延長さ
れ、かつ熱音響接合と、熱圧着接合と、ハンダ付けと、導電性接着剤と、から成
る群から選定された方法により接合(52)された、金属薄板(50)であるこ
とを特徴とする、前記リードフレーム組立体(40)。
30.無機物誘電体層(56)で少なくとも部分的に被覆された金属基体部品
(12)と、
蓋部品(14)と、
前記金属基体部品(12)と前記蓋部品(14)との間に配置され、かつ両方
に接合(18)され、かつ少なくとも1つの中央領域を定める内側リード端部(
34)を有する、リードフレーム(16)と、
前記中央領域に近接して配置され、かつ前記内側リード端部に電気的に相互接
続(28)された、回路組立体(42)と、
により特徴付けられる、複数個の集積回路装置(24)を封止するための電子パ
ッケージ(70)。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FR,GB,GR,IE,IT,LU,M
C,NL,PT,SE),OA(BF,BJ,CF,CG
,CI,CM,GA,GN,ML,MR,NE,SN,
TD,TG),AU,BB,BG,BR,BY,CA,
CZ,FI,HU,JP,KP,KR,KZ,LK,M
G,MN,MW,NO,NZ,PL,RO,RU,SD
,SK,UA,VN
(72)発明者 マフリカー,ディーパク
アメリカ合衆国 06443 コネチカット州
マジソン,マートルシャムヒース レーン
20
Claims (1)
- 【特許請求の範囲】 1.中央領域を定める内側リード端部(34)を有するリードフレームと、回 路結線(46)を保持する誘電体基板(44)を備え、かつ前記回路結線(46 )の少なくとも一部分を前記内側リード端部(34)に電気的に相互接続する第 1装置(28)、(50)と、複数個の半導体装置(24)を保持する第2装置 (20,44,46′)とを備えた、ハイブリッド回路(42)と、 により特徴付けられる、複数個の半導体装置(24)を電気的に相互接続するた めのリードフレーム組立体(40)。 2.中央領域を定める内側リード端部(34)と、前記中央領域に隣接して配 置されたダイ取付けパドル(20)と、を有するリードフレームと、 前記ダイ取付けパドル(20)に接合され、かつ回路結線(46)を保持する 誘電体基板(44)と、前記回路結線(46)の少なくとも一部分を前記内側リ ード端部(34)に電気的に相互接続する第1装置(28)、(50)と、複数 個の半導体装置(24)を保持する第2装置(44)、(46′)とを有する、 ハイブリッド回路(40)と、により特徴付けられる、複数個の半導体装置(2 4)を電気的に相互接続するためのリードフレーム組立体(40)。 3.金属基体部品(12)と、 中央領域を定める内側リード端部(34)を有するリードフレームと、 回路結線(46)を保持する誘電体基板(44)を備え、かつ前記回路結線(4 6)の少なくとも一部分を前記内側リード端部に電気的に相互接続するための第 1装置(28)、(50)と、複数個の半導体装置(24)を保持するための第 2装置(12,20,44)、(46′)とを備えた、ハイブリッド回路(42 )と、 前記リードフレーム(34)と前記ハイブリッド回路(42)との両方を前記 金属基体部品(12)に個別に接合するための第3装置(22)と、により特徴 付けられる、複数個の半導体装置(24)を電気的に相互接続するためのリード フレーム組立体(40)。 4.第1項、第2項、または第3項のいずれかに記載のリードフレーム組立体 (40)において、前記第1装置(28,50)が、金属化された介在パッド( 46″)と、前記誘電体基板から前記内側リードにまで延長された金属薄板(5 0)と、前記内側リード端部(34)の接合のための金属パッド(46′)と、 から成る群から選定されることを特徴とする、前記リードフレーム組立体(40 )。 5.第4項記載のリードフレーム組立体(40)において、前記第1装置(5 0)が、前記誘電体基板(44)から前記内側リード端部(34)にまで延長さ れ、かつ熱音響接合と、熱圧着接合と、ハンダ付けと、導電性接着剤と、から成 る群から選定された方法により接合(52)された、金属薄板(50)であるこ とを特徴とする、前記リードフレーム組立体(40)。 6.第5項記載のリードフレーム組立体(40)において、金・スズ合金と鉛 ・スズ合金とから成る群から選定されたハンダで前記金属薄板が前記リードフレ ームに接合されることを特徴とする、前記リードフレーム組立体(40)。 7.第4項記載のリードフレーム組立体(40)において、前記第1装置(5 0)が、熱音響接合と、熱圧着接合と、ハンダ付けと、導電性ポリマ接着剤と、 から成る群から選定された方法により前記内側リード端部(34)に接合(52 )された、金属化接合パッドであることを特徴とする、前記リードフレーム組立 体(40)。 8.第4項記載のリードフレーム組立体(40)において、金・スズ合金と鉛 ・スズ合金とから成る群から選定されたハンダで前記第1装置(50)がハンダ 付け(52)されることを特徴とする、前記リードフレーム組立体(40)。 9.第4項記載のリードフレーム組立体(40)において、前記第2装置が、 複数個の離散的半導体装置(24)を前記誘電体基板(44)の上に作成された 金属化パッド(46′)に接合された装置と、前記複数個の離散的半導体装置( 24)を前記誘電体基板(44)に直接に接合された装置と、それらの組合わせ 体と、から成る群から選定された装置であることを特徴とする、前記リードフレ ーム組立体(40)。 10.第9項記載のリードフレーム組立体(40)において、前記複数個の離 散的半導体装置(24)の少なくとも1つ(24a)が前記誘電体基板(44) の上に作成された金属化パッド(46′)に接合されることと、前記金属化パッ ド(46′)が前記リードフレーム(34)とまたは前記複数個の離散的半導体 装置(24)の他のものとのいずれかに電気的に相互接続(28、46)される ことと、を特徴とする前記リードフレーム組立体(40)。 11.第4項記載のリードフレーム組立体(40)において、前記ハイブリッ ド回路(40)が、ハンダとポリマ接着剤とから成る群から選定された装置(2 6)により、前記ダイ取付けパドル(20)に接合されることを特徴とする前記 リードフレーム組立体(40)。 12.第11項記載のリードフレーム組立体(40)において、前記ハイブリ ッド回路(40)を前記ダイ取付けパドル(20)に接合するための前記装置( 26)が熱伝導性の熱硬化性エポキシであることを特徴とする、前記リードフレ ーム組立体(40)。 13.第12項記載のリードフレーム組立体(40)において、前記第1装置 (28,50)が前記内側リード端部(34)の直接接合のための金属化パッド (46′)であることと、かつ直接接合(50)のための前記装置がハンダと導 電性接着剤とから成る群から選定されることと、を特徴とする前記リードフレー ム組立体(40)。 14.第12項記載のリードフレーム組立体(40)において、前記第2装置 (20,44,46′)が、前記誘電体基板(44)の上に作成された金属化パ ッド(46′)に前記複数個の離散的半導体装置を接合することと、前記誘電体 基板(44)に前記複数個の離散的半導体装置(24)を接合することと、前記 複数個の半導体装置を前記ダイ取付けパドル(20)に直接に接合することと、 の群から選定されることを特徴とする前記リードフレーム組立体(40)。 15.第14項記載のリードフレーム組立体(40)において、前記複数個の 離散的半導体装置(24)の少なくとも1つ(24a)が前記金属化パッド(4 6′)に接合されることと、かつ前記リードフレーム(34)または他の半導体 装置(24)のいずれかに前記金属化パッド(46′)が電気的に相互接続され ることと、を特徴とする前記リードフレーム組立体(40)。 16.第4項記載のリードフレーム組立体(40)において、前記第3装置( 22)がポリマと封止ガラスとから成る群から選定される、ことを特徴とする前 記リードフレーム組立体(40)。 17.第16項記載のリードフレーム組立体(40)において、熱伝導率を増 加するための材料で充填された熱硬化性ポリマを前記第3装置(22)が有する 、ことを特徴とする前記リードフレーム組立体(40)。 18.第16項記載のリードフレーム組立体(40)において、前記金属基体 部品(12)と前記第3接合装置(22)との間に無機物誘電体層(56)が配 置されることを特徴とする、前記リードフレーム組立体(40)。 19.第18項記載のリードフレーム組立体(40)において、前記金属基体 部品(12)がアルミニウムまたはアルミニウムを基本とする合金で作成される ことと、前記無機物誘電体層(56)が陽極処理された層であることと、を特徴 とする前記リードフレーム組立体(40)。 20.第18項記載のリードフレーム組立体(40)において、前記金属基体 部品(12)が約2%から約12%までのアルミニウムを含有する銅を基本とす る合金であることと、前記無機物誘電体層(56)がその場で作成されたAl2 O3耐熱酸化物層であることと、を特徴とする前記リードフレーム組立体(40 )。 21.第18項記載のリードフレーム組立体(40)において、前記金属基体 部品(12)がニッケルとアルミニウムとから成る群から選定された第2金属ま たは金属合金で被覆された銅または銅合金であることと、前記無機物誘電体層( 56)が前記被覆体から形成された耐熱酸化物であることと、を特徴とする前記 リードフレーム組立体(40)。 22.第4項記載のリードフレーム組立体(40)において、前記第1装置が 前記内側リード端部(34)を前記回路結線(46)に直接に接合するための金 属化された接合パッド(46′)であることと、前記接合装置(52)がハンダ と導電性接着剤とから成る群から選定されることと、を特徴とする前記リードフ レーム組立体(40)。 23.第22項記載のリードフレーム組立体(40)において、前記第2装置 (12,44,46′,56)が、前記誘電体基板(44)の上に作成された金 属化された接合パッド(46′)に前記複数個の半導体装置(24)を接合する ことと、前記複数個の半導体装置(24)を前記誘電体基板(44)に接合する ことと、前記複数個の半導体装置(24)を前記無機物誘電体層(56)に接合 することと、前記複数個の半導体装置(24)を前記金属基体部品(12)に接 合することと、それらの組合わせと、から成る群から選定されることを特徴とす る前記リードフレーム組立体(40)。 24.第23項記載のリードフレーム組立体(40)において、前記複数個の 半導体装置(24)の少なくとも1つ(24a)が前記誘電体基板(44)の上 に作成された金属化された接合パッド(46′)に接合されることと、前記金属 化された接合パッド(46′)が前記リードフレーム(34)または別の半導体 装置(24)のいずれかに電気的に相互接続(46)、(50)されことと、を 特徴とする前記リードフレーム組立体(40)。 25.金属基体部品(12)と、 少なくとも1つの中央領域を定める内側リード端部(34)を有するリードフ レームと、 前記少なくとも1つの中央領域の中に配置された複数個のダイ取付けパドル( 20)と、 前記リードフレーム(34)と前記複数個のダイ取付けパドル(20)とを前 記金属基体部品(12)に接合するための誘電体接合装置(22)と、 により特徴付けられる、複数個の半導体装置(24)を電気的に相互接続するた めのリードフレーム組立体(40)。 26.第25項記載のリードフレーム組立体(40)において、前記誘電体接 合装置(22)が熱硬化性ポリマと、熱可塑性ポリマと、封止ガラスとから成る 群から選定される、ことを特徴とする前記リードフレーム組立体(40)。 27.第26項記載のリードフレーム組立体(40)において、無機物誘電体 層(56)が前記金属基体部品(12)と前記誘電体接合装置(22)との間に 配置されることを特徴とする、前記リードフレーム組立体(40)。 28.第26項記載のリードフレーム組立体(40)において、前記リードフ レーム(34)が、導線接合(28)と、TAB接合(50)と、から成る群か ら選定された方法により前記複数個の半導体装置(24)に電気的に相互接続さ れる、ことを特徴とする前記リードフレーム組立体(40)。 29.第(28)項記載のリードフレーム組立体(40)において、導電部分 (66)が前記リードフレーム(34)から分離され、かつ前記導電部分(66 )が、導線接合(28)とTAB接合(50)とから成る群から選定された方法 により、前記複数個の半導体装置(24)に、または前記リードフレーム(34 )に、または両方(24)、(34)に、電気的に相互接続される、ことを特徴 とする前記リードフレーム組立体(40)。 30.無機物誘電体層(56)で少なくとも部分的に被覆された金属基体部品 (12)と、 蓋部品(14)と、 前記金属基体部品(12)と前記蓋部品(14)との間に配置され、かつ両方 に接合(18)され、かつ少なくとも1つの中央領域を定める内側リード端部( 34)を有する、リードフレーム(16)と、 前記中央領域に近接して配置され、かつ前記内側リード端部に電気的に相互接 続(28)された、回路組立体(42)と、 により特徴付けられる、複数個の集積回路装置(24)を封止するための電子パ ッケージ(70)。 31.少なくとも1つの中央領域を定める複数個の内側リード端部(34)を 有するリードフレーム(16)と、 前記中央領域に近接して配置され、かつ前記内側リード端部(34)に電気的 に相互接続(28)された、回路組立体(42)と、 前記内側リード端部(34)および前記回路組立体(42)を取り囲むポリマ 樹脂と、により特徴付けられる、複数個の集積回路装置(24)を収納するため の電子パッケージ(70)。 32.第30項または第31項のいずれかに記載の電子パッケージ(70)に おいて、前記回路組立体(42)が、回路結線(46)を保持する誘電体基板( 44)を有し、かつ、前記回路結線(46)の少なくとも一部分を前記内側リ ード端部(34)に電気的に相互接続するための第1装置(28,50)と、複 数個の半導体装置(24)を保持するための第2装置(20,44,46′)と を有する、ことを特徴とする前記電子パッケージ(70)。 33.第30項または第31項のいずれかに記載の電子パッケージ(70)に おいて、前記回路組立体(42)が前記中央領域に近接して配置された少なくと も1個のダイ取付けパドル(20)を有し、かつ、前記ダイ取付けパドル(20 )に接合され、かつ回路結線(46)を保持する誘電体基板(44)を有し、か つ、前記回路結線(46)の少なくとも一部分を前記内側リード端部(34)に 電気的に相互接続するための第1装置(28)、(50)と、複数個の離散的半 導体装置(24)を保持するための第2装置(20,44,46′)とを有する ハイブリッド回路(42)を前記回路組立体(42)が備える、ことを特徴とす る前記電子パッケージ(70)。 34.第33項記載の電子パッケージ(70)において、前記回路組立体(4 2)が前記中央領域の中に配置された複数個のダイ取付けパドル(20)を有す ることを特徴とする、前記電子パッケージ(70)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US93327092A | 1992-08-21 | 1992-08-21 | |
US933,270 | 1992-08-21 | ||
PCT/US1993/007162 WO1994005038A1 (en) | 1992-08-21 | 1993-08-02 | Metal electronic package incorporating a multi-chip module |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08500469A true JPH08500469A (ja) | 1996-01-16 |
Family
ID=25463657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6506297A Pending JPH08500469A (ja) | 1992-08-21 | 1993-08-02 | 多重チップ・モジュールを組み込んだ金属電子パッケージ |
Country Status (9)
Country | Link |
---|---|
US (2) | US5504372A (ja) |
EP (1) | EP0656150A4 (ja) |
JP (1) | JPH08500469A (ja) |
KR (1) | KR950703207A (ja) |
AU (1) | AU4793893A (ja) |
CA (1) | CA2142866A1 (ja) |
MX (1) | MX9305074A (ja) |
TW (1) | TW238419B (ja) |
WO (1) | WO1994005038A1 (ja) |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5360942A (en) * | 1993-11-16 | 1994-11-01 | Olin Corporation | Multi-chip electronic package module utilizing an adhesive sheet |
GB2317990B (en) * | 1994-01-12 | 1998-08-12 | Fujitsu Ltd | Hybrid integrated circuit module |
JPH07211856A (ja) * | 1994-01-12 | 1995-08-11 | Fujitsu Ltd | 集積回路モジュール |
US5757070A (en) * | 1995-10-24 | 1998-05-26 | Altera Corporation | Integrated circuit package |
US5877551A (en) * | 1996-11-18 | 1999-03-02 | Olin Corporation | Semiconductor package having a ground or power ring and a metal substrate |
JP3476612B2 (ja) * | 1995-12-21 | 2003-12-10 | 三菱電機株式会社 | 半導体装置 |
US6730991B1 (en) * | 1996-06-11 | 2004-05-04 | Raytheon Company | Integrated circuit chip package |
US5778520A (en) * | 1996-07-03 | 1998-07-14 | Kim; Jong Tae | Method of making an assembly package in an air tight cavity and a product made by the method |
DE19730118B4 (de) | 1997-07-14 | 2006-01-12 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung |
US6133634A (en) * | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
TW451535B (en) | 1998-09-04 | 2001-08-21 | Sony Corp | Semiconductor device and package, and fabrication method thereof |
US6285075B1 (en) * | 1998-11-02 | 2001-09-04 | Asat, Limited | Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly |
JP3180794B2 (ja) * | 1999-02-19 | 2001-06-25 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6369452B1 (en) * | 1999-07-27 | 2002-04-09 | International Business Machines Corporation | Cap attach surface modification for improved adhesion |
US6710454B1 (en) | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
JP3679687B2 (ja) * | 2000-06-08 | 2005-08-03 | 三洋電機株式会社 | 混成集積回路装置 |
KR100375720B1 (ko) * | 2000-10-09 | 2003-03-15 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
US7345316B2 (en) * | 2000-10-25 | 2008-03-18 | Shipley Company, L.L.C. | Wafer level packaging for optoelectronic devices |
US6932519B2 (en) | 2000-11-16 | 2005-08-23 | Shipley Company, L.L.C. | Optical device package |
US6827503B2 (en) * | 2000-12-01 | 2004-12-07 | Shipley Company, L.L.C. | Optical device package having a configured frame |
US6883977B2 (en) | 2000-12-14 | 2005-04-26 | Shipley Company, L.L.C. | Optical device package for flip-chip mounting |
US6876071B2 (en) * | 2001-06-30 | 2005-04-05 | Texas Instruments Incorporated | Masking layer in substrate cavity |
JP2003086723A (ja) * | 2001-09-14 | 2003-03-20 | Nec Schott Components Corp | 薄型金属パッケージ |
US20030102249A1 (en) * | 2001-12-03 | 2003-06-05 | Azimuth Industrial Co. Inc. | Method and apparatus for an air-cavity package |
US6630373B2 (en) * | 2002-02-26 | 2003-10-07 | St Assembly Test Service Ltd. | Ground plane for exposed package |
US20030178719A1 (en) * | 2002-03-22 | 2003-09-25 | Combs Edward G. | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package |
US7119437B2 (en) * | 2002-12-26 | 2006-10-10 | Yamaha Hatsudoki Kabushiki Kaisha | Electronic substrate, power module and motor driver |
JP3846437B2 (ja) * | 2003-03-17 | 2006-11-15 | 株式会社日立製作所 | 自動車用コントロールユニット |
US7039273B2 (en) * | 2003-08-12 | 2006-05-02 | Tyler Sims | Solder seals within a switching system |
US6919623B2 (en) * | 2003-12-12 | 2005-07-19 | The Boeing Company | Hydrogen diffusion hybrid port and method of forming |
JP2005191148A (ja) * | 2003-12-24 | 2005-07-14 | Sanyo Electric Co Ltd | 混成集積回路装置およびその製造方法 |
US20050253282A1 (en) * | 2004-04-27 | 2005-11-17 | Daoqiang Lu | Temperature resistant hermetic sealing formed at low temperatures for MEMS packages |
US7161232B1 (en) * | 2004-09-14 | 2007-01-09 | National Semiconductor Corporation | Apparatus and method for miniature semiconductor packages |
TWM262840U (en) * | 2004-10-05 | 2005-04-21 | Harvatek Corp | Substrate of semiconductor |
KR100656295B1 (ko) * | 2004-11-29 | 2006-12-11 | (주)웨이브닉스이에스피 | 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법 |
US7473889B2 (en) * | 2004-12-16 | 2009-01-06 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Optical integrated circuit package |
TW200711080A (en) * | 2005-02-23 | 2007-03-16 | Lg Micron Ltd | Lead frame |
US7230333B2 (en) | 2005-04-21 | 2007-06-12 | International Rectifier Corporation | Semiconductor package |
DE102005032076B3 (de) * | 2005-07-08 | 2007-02-08 | Infineon Technologies Ag | Verfahren zum Herstellen eines Schaltungsmoduls |
JP4575247B2 (ja) * | 2005-07-11 | 2010-11-04 | 株式会社東芝 | 高周波パッケージ装置 |
JP5023461B2 (ja) * | 2005-09-27 | 2012-09-12 | 富士ゼロックス株式会社 | 圧電素子、液滴吐出ヘッド、液滴吐出装置、圧電素子の製造方法 |
DE112006003866B4 (de) * | 2006-03-09 | 2019-11-21 | Infineon Technologies Ag | Eine elektronische Mehrfachchip-Baugruppe mit reduzierter Spannung und Verfahren zu deren Herstellung |
US7629675B2 (en) * | 2006-05-03 | 2009-12-08 | Marvell International Technology Ltd. | System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices |
US20080054429A1 (en) * | 2006-08-25 | 2008-03-06 | Bolken Todd O | Spacers for separating components of semiconductor device assemblies, semiconductor device assemblies and systems including spacers and methods of making spacers |
US20080156475A1 (en) * | 2006-12-28 | 2008-07-03 | Daewoong Suh | Thermal interfaces in electronic systems |
KR101221807B1 (ko) * | 2006-12-29 | 2013-01-14 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 |
JP2008172172A (ja) * | 2007-01-15 | 2008-07-24 | Denso Corp | 電子制御装置及びその製造方法 |
JP4404141B2 (ja) * | 2008-01-07 | 2010-01-27 | オムロン株式会社 | 光伝送モジュールの基板を補強する補強部品を備えた光伝送モジュールおよび該光伝送モジュールを備えた電子機器 |
US7727808B2 (en) | 2008-06-13 | 2010-06-01 | General Electric Company | Ultra thin die electronic package |
DE102009000514A1 (de) * | 2009-01-30 | 2010-08-26 | Robert Bosch Gmbh | Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil |
US8184440B2 (en) * | 2009-05-01 | 2012-05-22 | Abl Ip Holding Llc | Electronic apparatus having an encapsulating layer within and outside of a molded frame overlying a connection arrangement on a circuit board |
CN103025122A (zh) * | 2011-09-23 | 2013-04-03 | 联想(北京)有限公司 | 一种电子设备 |
US8951847B2 (en) | 2012-01-18 | 2015-02-10 | Intersil Americas LLC | Package leadframe for dual side assembly |
US8906747B2 (en) | 2012-05-23 | 2014-12-09 | Freescale Semiconductor, Inc. | Cavity-type semiconductor package and method of packaging same |
DE102012213917A1 (de) * | 2012-08-06 | 2014-02-20 | Robert Bosch Gmbh | Bauelemente-Ummantelung für ein Elektronikmodul |
EP2733742B1 (en) | 2012-11-15 | 2015-08-19 | Nxp B.V. | Amplifier circuit |
WO2015050145A1 (ja) * | 2013-10-02 | 2015-04-09 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
US9613930B2 (en) | 2013-10-25 | 2017-04-04 | Infineon Technologies Ag | Semiconductor device and method for manufacturing a semiconductor device |
FR3033272B1 (fr) * | 2015-03-04 | 2017-03-24 | Labinal Power Systems | Procede de brasage pour assembler deux elements via un compose intermetallique |
US10160690B2 (en) * | 2015-09-28 | 2018-12-25 | Kabushiki Kaisha Toshiba | Silicon nitride circuit board and semiconductor module using the same |
JP6781021B2 (ja) * | 2016-11-29 | 2020-11-04 | モレックス エルエルシー | 電子部品 |
FR3066643B1 (fr) * | 2017-05-16 | 2020-03-13 | Stmicroelectronics (Grenoble 2) Sas | Boitier electronique pourvu d'une fente locale formant un event |
CN110895371A (zh) * | 2018-09-13 | 2020-03-20 | 三赢科技(深圳)有限公司 | 光学投射装置 |
DE102019129675A1 (de) | 2018-12-11 | 2020-06-18 | Infineon Technologies Ag | Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
Family Cites Families (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3537907A (en) * | 1968-04-16 | 1970-11-03 | Texas Instruments Inc | Battery unit and heat sink therefor |
US3784440A (en) * | 1969-12-31 | 1974-01-08 | Macdermid Inc | Aluminum-clad plastic substrate laminates |
US3702427A (en) * | 1971-02-22 | 1972-11-07 | Fairchild Camera Instr Co | Electromigration resistant metallization for integrated circuits, structure and process |
US4105861A (en) * | 1975-09-29 | 1978-08-08 | Semi-Alloys, Inc. | Hermetically sealed container for semiconductor and other electronic devices |
US4042952A (en) * | 1976-06-09 | 1977-08-16 | Motorola, Inc. | R. F. power transistor device with controlled common lead inductance |
US4103318A (en) * | 1977-05-06 | 1978-07-25 | Ford Motor Company | Electronic multichip module |
US4188652A (en) | 1978-01-17 | 1980-02-12 | Smolko Gennady G | Electronic device |
JPS5662351A (en) * | 1979-10-26 | 1981-05-28 | Hitachi Ltd | Semiconductor device for memory |
DE3035749A1 (de) * | 1980-09-22 | 1982-05-06 | Siemens AG, 1000 Berlin und 8000 München | Waermeableitende leiterplatten |
FR2501414A1 (fr) | 1981-03-06 | 1982-09-10 | Thomson Csf | Microboitier d'encapsulation de pastilles de semi-conducteur, testable apres soudure sur un substrat |
JPS5815241A (ja) | 1981-07-20 | 1983-01-28 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
US4461924A (en) * | 1982-01-21 | 1984-07-24 | Olin Corporation | Semiconductor casing |
US4492730A (en) * | 1982-03-26 | 1985-01-08 | Showa Denko Kabushiki Kaisha | Substrate of printed circuit |
US5014159A (en) * | 1982-04-19 | 1991-05-07 | Olin Corporation | Semiconductor package |
JPS58190046A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体装置 |
US4633035A (en) | 1982-07-12 | 1986-12-30 | Rogers Corporation | Microwave circuit boards |
GB8304890D0 (en) * | 1983-02-22 | 1983-03-23 | Smiths Industries Plc | Chip-carrier substrates |
US4506108A (en) * | 1983-04-01 | 1985-03-19 | Sperry Corporation | Copper body power hybrid package and method of manufacture |
US4649416A (en) * | 1984-01-03 | 1987-03-10 | Raytheon Company | Microwave transistor package |
US4767674A (en) * | 1984-01-27 | 1988-08-30 | Dainichi-Nippon Cables, Ltd. | Metal cored board and method for manufacturing same |
JPH0810710B2 (ja) * | 1984-02-24 | 1996-01-31 | 株式会社東芝 | 良熱伝導性基板の製造方法 |
US4574879A (en) * | 1984-02-29 | 1986-03-11 | The Bergquist Company | Mounting pad for solid-state devices |
US4862323A (en) * | 1984-04-12 | 1989-08-29 | Olin Corporation | Chip carrier |
US4695515A (en) * | 1984-07-30 | 1987-09-22 | Dainichi-Nippon Cables, Ltd. | Metal cored board and method for manufacturing same |
EP0183016B1 (en) * | 1984-10-03 | 1989-09-20 | Sumitomo Electric Industries Limited | Material for a semiconductor device and process for its manufacture |
DE3590588T1 (de) * | 1984-11-09 | 1986-10-30 | Konica Corp., Tokio/Tokyo | Leitendes Verbundgebilde |
US4619741A (en) * | 1985-04-11 | 1986-10-28 | Olin Hunt Specialty Products Inc. | Process for preparing a non-conductive substrate for electroplating |
US4953001A (en) * | 1985-09-27 | 1990-08-28 | Raytheon Company | Semiconductor device package and packaging method |
JPS62196839A (ja) * | 1986-02-24 | 1987-08-31 | Toshiba Corp | ハイブリツド型半導体装置 |
US4842959A (en) | 1986-10-17 | 1989-06-27 | The Furukawa Electric Co., Ltd. | Aluminum enamel board |
US4882212A (en) * | 1986-10-30 | 1989-11-21 | Olin Corporation | Electronic packaging of components incorporating a ceramic-glass-metal composite |
JPS63114152A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 混成集積回路 |
US4812896A (en) * | 1986-11-13 | 1989-03-14 | Olin Corporation | Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant |
US4961106A (en) * | 1987-03-27 | 1990-10-02 | Olin Corporation | Metal packages having improved thermal dissipation |
JPS63244654A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 樹脂封止型集積回路装置 |
US4839716A (en) * | 1987-06-01 | 1989-06-13 | Olin Corporation | Semiconductor packaging |
US4796083A (en) * | 1987-07-02 | 1989-01-03 | Olin Corporation | Semiconductor casing |
US4827376A (en) | 1987-10-05 | 1989-05-02 | Olin Corporation | Heat dissipating interconnect tape for use in tape automated bonding |
US4888449A (en) * | 1988-01-04 | 1989-12-19 | Olin Corporation | Semiconductor package |
US4924590A (en) * | 1988-01-08 | 1990-05-15 | Siemens Aktiengesellschaft | Method for making metal core printed circuit board |
US5013871A (en) * | 1988-02-10 | 1991-05-07 | Olin Corporation | Kit for the assembly of a metal electronic package |
US4963697A (en) * | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
US4967260A (en) | 1988-05-04 | 1990-10-30 | International Electronic Research Corp. | Hermetic microminiature packages |
US4899256A (en) * | 1988-06-01 | 1990-02-06 | Chrysler Motors Corporation | Power module |
US4939316A (en) * | 1988-10-05 | 1990-07-03 | Olin Corporation | Aluminum alloy semiconductor packages |
US5055967A (en) * | 1988-10-26 | 1991-10-08 | Texas Instruments Incorporated | Substrate for an electrical circuit system and a circuit system using that substrate |
JP2651608B2 (ja) * | 1988-10-28 | 1997-09-10 | イビデン株式会社 | 電子部品搭載用基板 |
JP2652222B2 (ja) * | 1988-10-28 | 1997-09-10 | イビデン株式会社 | 電子部品搭載用基板 |
US4943468A (en) * | 1988-10-31 | 1990-07-24 | Texas Instruments Incorporated | Ceramic based substrate for electronic circuit system modules |
US5256901A (en) * | 1988-12-26 | 1993-10-26 | Ngk Insulators, Ltd. | Ceramic package for memory semiconductor |
JPH02201948A (ja) * | 1989-01-30 | 1990-08-10 | Toshiba Corp | 半導体装置パッケージ |
US5068708A (en) * | 1989-10-02 | 1991-11-26 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
US5025114A (en) * | 1989-10-30 | 1991-06-18 | Olin Corporation | Multi-layer lead frames for integrated circuit packages |
US5098864A (en) * | 1989-11-29 | 1992-03-24 | Olin Corporation | Process for manufacturing a metal pin grid array package |
US4997517A (en) * | 1990-01-09 | 1991-03-05 | Olin Corporation | Multi-metal layer interconnect tape for tape automated bonding |
US5077595A (en) * | 1990-01-25 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
ATE186795T1 (de) * | 1990-07-21 | 1999-12-15 | Mitsui Chemicals Inc | Halbleiteranordnung mit einer packung |
US5066368A (en) * | 1990-08-17 | 1991-11-19 | Olin Corporation | Process for producing black integrally colored anodized aluminum components |
US5268533A (en) * | 1991-05-03 | 1993-12-07 | Hughes Aircraft Company | Pre-stressed laminated lid for electronic circuit package |
US5121293A (en) * | 1991-08-08 | 1992-06-09 | Sun Microsystems, Inc. | Method and apparatus for interconnecting devices using tab in board technology |
US5311402A (en) | 1992-02-14 | 1994-05-10 | Nec Corporation | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package |
JP2855940B2 (ja) * | 1992-02-27 | 1999-02-10 | 日本電気株式会社 | 半導体装置 |
-
1993
- 1993-07-15 TW TW082105636A patent/TW238419B/zh active
- 1993-08-02 CA CA002142866A patent/CA2142866A1/en not_active Abandoned
- 1993-08-02 JP JP6506297A patent/JPH08500469A/ja active Pending
- 1993-08-02 EP EP93918511A patent/EP0656150A4/en not_active Withdrawn
- 1993-08-02 AU AU47938/93A patent/AU4793893A/en not_active Abandoned
- 1993-08-02 KR KR1019950700681A patent/KR950703207A/ko not_active Application Discontinuation
- 1993-08-02 WO PCT/US1993/007162 patent/WO1994005038A1/en not_active Application Discontinuation
- 1993-08-20 MX MX9305074A patent/MX9305074A/es unknown
-
1994
- 1994-12-12 US US08/353,741 patent/US5504372A/en not_active Expired - Fee Related
-
1995
- 1995-05-05 US US08/435,237 patent/US6300673B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW238419B (ja) | 1995-01-11 |
WO1994005038A1 (en) | 1994-03-03 |
AU4793893A (en) | 1994-03-15 |
KR950703207A (ko) | 1995-08-23 |
US5504372A (en) | 1996-04-02 |
EP0656150A1 (en) | 1995-06-07 |
EP0656150A4 (en) | 1995-11-29 |
CA2142866A1 (en) | 1994-03-03 |
MX9305074A (es) | 1994-04-29 |
US6300673B1 (en) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08500469A (ja) | 多重チップ・モジュールを組み込んだ金属電子パッケージ | |
US11605609B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
KR100268205B1 (ko) | 칩캐리어모듈및그의제조방법 | |
US6262477B1 (en) | Ball grid array electronic package | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
US9634180B2 (en) | Method for forming semiconductor device package with slanting structures | |
US20130181351A1 (en) | Semiconductor Device Package with Slanting Structures | |
KR100675030B1 (ko) | 집적 회로 패키지 | |
US20220208661A1 (en) | Qfn/qfp package with insulated top-side thermal pad | |
JPS622587A (ja) | ハイパワ−用混成集積回路 | |
JP2001144203A (ja) | キャビティダウン型bgaパッケージ | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
JPH0677361A (ja) | マルチチップモジュール | |
KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
JPS61137349A (ja) | 半導体装置 | |
JP2612468B2 (ja) | 電子部品搭載用基板 | |
WO1994025984A1 (en) | Ic package and method of its manufacture | |
JPH09503888A (ja) | 縁部接続可能な金属パッケージ | |
JP2649251B2 (ja) | 電子部品搭載用基板 | |
JPS63250164A (ja) | ハイパワ−用混成集積回路基板とその集積回路 | |
JP2001210769A (ja) | 半導体装置 | |
JPH09502837A (ja) | 金属製電子パッケージに入れたフリップチップ | |
TW201820572A (zh) | 晶片封裝結構及其製造方法 | |
JPH08167674A (ja) | 半導体素子搭載用パッケージ |