KR980006192A - 칩 캐리어 모듈, 회로 기판 조립체 및 그의 제조 방법 - Google Patents

칩 캐리어 모듈, 회로 기판 조립체 및 그의 제조 방법 Download PDF

Info

Publication number
KR980006192A
KR980006192A KR1019970015491A KR19970015491A KR980006192A KR 980006192 A KR980006192 A KR 980006192A KR 1019970015491 A KR1019970015491 A KR 1019970015491A KR 19970015491 A KR19970015491 A KR 19970015491A KR 980006192 A KR980006192 A KR 980006192A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive
wiring
heat sink
substrate
Prior art date
Application number
KR1019970015491A
Other languages
English (en)
Other versions
KR100268205B1 (ko
Inventor
윌리암 에메트 버니어
마이클 안쏘니 게인스
어빙 메미스
휴산 슈아카툴라
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR980006192A publication Critical patent/KR980006192A/ko
Application granted granted Critical
Publication of KR100268205B1 publication Critical patent/KR100268205B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

알루미늄 또는 구리 히트 싱크는 실리콘 접착제 또는 가요성 에폭시 접착제를 이용하여 세라믹 캡 또는 노출된 반도체 칩에 부착된다. 알루미늄은 양극산화처리하는 것에 의해서 또는 크롬산염 전환물에 의해서 피복 될 수도 있으며, 또는 구리는 니켈 또는 금 크롬으로 피복될 수도 있다. 이러한 구조체는 CQFP, CBGA, CCGA, CPGA, TBGA, PBGA, DCAM, MCM-L과, 칩의 배면측이 히트 싱크에 직접 접속되는 다른 칩 캐리어 패키지와 같은 가요성 또는 강성 유기 회로 기판 또는 모듈에 플립 칩(flip chip)을 접착하는데 특히 유용하다. 이러한 접착제의 재료는 1,000 사이클 동안 -65℃ 내지 150℃의 습열 또는 건열 사이클과 1,000 시간동안 85℃의 온도 및 85%의 상대습도에 건뎌내는 한편, 적어도 500psi 의 인장강도를 유지한다. 접착제는 고 열전도성 및 저 열팽창계수(CTE)를 갖는 재료를 함유하여, 증가된 열적성능과, 실리콘 금속 다이의 CTE와 히트 싱크의 금속의 CTE간의 CTE를 제공한다.

Description

칩 캐리어 모듈, 회로 기판 조립체 및 그의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 실시예를 도시한 것으로, 가요성 에폭시에 의해 CQFP에 접착된 알루미늄 또는 구리 히트 스프레더를 개략적으로 도시한 도면.

Claims (58)

  1. 칩 캐리어 모듈(chip carrier modules)을 제조하는 방법에 있어서,
    ① 와이어링 표면(wiring surfaces)을 제공하는 단계와,
    ② 반도체 칩의 제 1 표면을 접속의 패턴을 갖는 와이어링 표면에 전기적으로 접속하는 단계와,
    ③ 상기 전기 접속의 각 패턴의 둘레에서 상기 반도체 칩과 상기 와이어링 표면사이를 유기 재료(anorganic material)로 밀봉하는 단계와,
    ④ 상기 반도체 칩의 제 2 표면과 히트 스프레더(heat spreaders)사이에 완전히 경화되지 않은 실리콘 접착제를 침착하는 단계와,
    ⑤ 상기 히트 스프레더 및 상기 각 반도체 칩을 함께 압축하는 단계와,
    ⑥ 상기 실리콘 접착제를 경화시키도록 가열하는 단계는 포함하는 칩 캐리어 모듈의 제조방법.
  2. 제 1 항에 있어서, 상기 전기적으로 접속하는 단계는 솔더를 재유동하여 상기 플립 칩상의 금속 패드와 상기 와이어링 표면상의 금속 패드사이에 솔더 접합부(solder joints)를 형성하는 단계를 포함하며, 상기 방법은 상기 와이어링 표면에 부가적인 반도체 칩을 접속하는 단계를 더 포함하며, 상기 실리콘 접착제를 침착하는단계는 상기 히트 싱크(히트 스프레더)와 다수의 반도체 칩사이에 접착제를 침착하는 단계를 포함하고, 상기와이어링 표면의 제공 단계는 금속화된 세라믹 기판을 형성하는 단계를 포함하며, 상기 접착제층의 침착단계와 상기 히트 싱크 및 반도체 칩을 함께 압축하는 단계는 2 밀 내지 4 밀 두께의 접착제층을 형성하며, 상기밀봉재의 유기 재료는 에폭시이며, 상기 방법은 에폭시의 절연보호 피복재(conformal coating)를 상기 플립칩 둘레의 와이어링 표면상에 대략 상기 플립 칩의 높이까지 침착하는 단계를 더 포함하고, 상기 실리콘 접착제의 침착단계는 상기 히트 싱크와 절연보호 피복재사이의 상기 반도체 칩 둘레에 실리콘 접착제를 침착하는 단계를 포함하며, 상기 방법은 상기 실리콘 접착제를 알루미나 세라믹의 입자로 충진하는 단계를 더 포함하고, 상기 방법은 상기 실리콘 접착제를 알루미늄 금속의 입자로 충진하는 단계를 더 포함하고, 상기 방법은한성분 실리콘 접착제를 선택하는 단계를 더 포함하고, 상기 방법은 상기 히트 싱크용 구리 합금을 선택하는단계와, 상기 히트 싱크의 접속 표면을 니켈로 도금하는 단계를 더 포함하며, 상기 방법은 상기 니켈 도금된접속 표면을 과산화수소로 처리하는 단계를 더 포함하고, 상기 과산화수소로 처리하는 단계는 과산화수소를60℃ 내지 90℃까지 가열하는 단계를 포함하며, 상기 과산화수소로 처리하는 단계는 과산화수소를 약 75℃까지 가열하는 단계를 포함하며, 상기 방법은 상기 과산화수소로 처리하는 동안 또는 처리한 후에 상기 니켈 도금된 접속 표면을 알루미나-에폭시화물 결합제로 처리하는 단계를 더 포함하고, 상기 방법은 상기 니켈 도금된 접속 표면을 과산화수로 처리하기 전에 이소프로필 알콜로 처리하는 단계를 더 포함하며, 상기 방법은 상기 니켈 도금된 접속 표면을 과산화수소로 처리한 후에 탈이온수로 헹구는 단계를 더 포함하는 칩 캐리어 모듈의 제조방법.
  3. 제 1 항에 있어서, 상기 전기 접속단계는 전기 전도성의 열가소성 접착제를 상기 반도체 칩 또는 상기 와이어링 표면상에 또는 양쪽 모두상에 침착하는 단계를 포함하며, 상기 접속 패턴의 둘레를 밀봉하는 단계는 전도성의 열가소성 접착제의 침착물 둘레에 유전성의 열가소성 접착제를 침착하는 단계를 포함하며, 상기 와이어링 표면을 제공하는 단계는 강성 유기 기판을 제공하는 단계를 포함하며, 상기 강성 기판을 제공하는 단계는강화 섬유(stiff fibers)를 축방향으로 제공하는 단계와, 에폭시를 섬유로 충진하는 단계를 포함하며, 상기강화 섬유를 축방향으로 제공하는 단계는 직조된 유리섬유 직물을 제공하는 단계를 포함하며, 상기 실리콘 접착제의 침착 단계는 상기 히트 싱크와 상기 와이어링 표면사이의 상기 반도체 칩 둘레의 공간을 실리콘 접착제로 충진하는 단계를 포함하며, 상기 방법은 상기 히트 싱크용 구리 합금을 선택하는 단계를 더 포함하고, 상기 방법은 상기 구리 히트 싱크의 접속 표면을 크롬으로 피복하는 단계를 더 포함하는 칩 캐리어 모듈의 제조 방법.
  4. 제 1 항에 있어서, 상기 와이어링 표면을 제공하는 단계는 2개 또는 그 이상의 유기 유전성 필름에 의해 분리되고 덮여진 금속 필름의 하나 또는 그 이상의 층을 제공하여, 상기 와이어링 층의 전도체에 접속된 금속 패드를 노출시키도록 상기 와이어링 표면을 덮는 상기 유전성 층내에 윈도우를 갖는 가요성 회로 기판을 형성 하는 단계를 포함하며, 상기 방법은 상기 와이어링 표면과 상기 히트 싱크사이의 상기 반도체 칩 둘레의 영역을 에폭시 접착제로 충진하는 단계와, 상기 에폭시 접착제용 가요성 에폭시 접착제를 선택하는 단계를 더 포함하고, 상기 방법은 상기 히트 싱크용 알루미늄 합금을 선택하는 단계를 더 포함하며, 상기 방법은 상기 알루미늄 히는 싱크의 접속 표면을 양극산화처리하는 단계를 더 포함하는 칩 캐리어 모듈의 제조 방법.
  5. 제 1 항에 있어서, 상기 와이어링 층을 제공하는 단계는 금속화된 세라믹 와이어링 표면을 제공하는 단계를 포함하며, 상기 방법은 상기 히트 싱크용 알루미늄 합금을 선택하는 단계를 더 포함하며, 상기 방법은 상기 알루미늄 히트 싱크의 접속 표면을 거칠게 처리하는 단계를 더 포함하는 칩 캐리어 모듈의 제조 방법.
  6. 제 1 항에 있어서, 상기 방법은 상기 히트 싱크용 알루미늄 합금을 선택하는 단계를 더 포함하고, 상기 방법은 상기 알루미늄 히트 싱크의 접속 표면을 크롬산염 전환물(chromate conversion)로 피복하는 단계를 더 포함하는 칩 캐리어 모듈의 제조 방법.
  7. 칩 캐리어 모듈을 제조하는 방법에 있어서,
    ① 와이어링 표면 및 부착 표면과 그것을 관통하는 윈도우를 구비한 와이어링 기판을 제공하는 단계와,
    ② 상기 부착 표면과 금속 히트 싱크사이에 제 1 유기 접착제를 침착하는 단계와,
    ③ 상기 히트 스프레더(싱크) 및 상기 각 부착 표면을 함께 압축하는 단계와,
    ④ 상기 제 1 유기 접착제를 경화시키도록 가열하는 단계와,
    ⑤ 상기 각 윈도우에서 반도체 칩의 배면과 상기 히트 스프레더사이에 완전히 경화되지 않은 실리콘 접착제를 침착하는 단계와,
    ⑥ 상기 히트 스프레더 및 상기 각 반도체 칩을 함께 압축하는 단계와,
    ⑦ 상기 실리콘 접착제를 경화시키도록 가열하는 단계와,
    ⑧ 상기 윈도우에서 상기 히트 스프레더에 접착된 상기 반도체 칩의 전방 표면상의 와이어 본드 패드와 상기 윈도우 둘레의 와이어링 표면상의 와이어 본드 패드사이에 본드 와이어를 접속하는 단계와,
    ⑨ 상기 본딩 와이어 및 상기 반도체 칩의 전방 표면을 유기 재료로 밀봉하는 단계를 포함하는 칩 캐리어 모듈의 제조 방법.
  8. 제 7 항에 있어서, 상기 와이어링 기판을 제공하는 단계는 유기 유전체의 필름으로 덮여진 금속의 하나 또는 그 이상의 필름을 함께 적층하는 단계를 포함하며, 상기 제 1 유기 접착제는 실리콘 접착제를 포함하고, 상기 제 1 유기 접착제는 가요성 에폭시 접착제를 포함하며, 상기 유기 재료는 에폭시인 칩 캐리어 모듈의 제조 방법.
  9. 회로 기판 조립체를 제조하는 방법에 있어서,
    ① 전기 접속의 패턴을 갖는 제 1 표면을 구비한 반도체 칩을 제공하는 단계와,
    ② 회로화된 회로 보드 기판을 제공하는 단계와,
    ③ 상기 각 전기 접속의 패턴을 이용하여 상기 반도체 칩의 제 1 표면을 상기 각 회로 보드 기판의 와이어링 표면에 전기적으로 접속하는 단계와,
    ④ 상기 전기 접속의 패턴 둘레에서 상기 반도체 칩과 상기 와이어링 표면사이를 유기 재료로 밀봉하는 단계와,
    ⑤ 상기 반도체 칩의 제 2 표면과 히트 스프레더사이에 완전히 경화되지 않은 실리콘 접착제를 침착하는 단계와,
    ⑥ 상기 히트 스프레더 및 상기 반도체 칩을 함께 압축하는 단계와,
    ⑦ 상기 실리콘 접착제를 경화시키도록 가열하는 단계를 포함하는 회로 기판 조립체의 제조방법.
  10. 회로 기판 조립체을 제조하는 방법에 있어서,
    ① 반도체 칩의 노출된 표면을 갖는 모듈을 구비한 칩 캐리어 모듈을 제공하는 단계와,
    ② 회로화된 회로 보드 기판을 제공하는 단계와,
    ③ 상기 모듈의 한 측면상에 노출된 반도체 칩 표면을 갖는 상기 회로화된 회로 보드 기판상의 모듈을 상기 회로 보드 기판으로부터 멀리 떨어지게 위치시키는 단계와,
    ④ 상기 모듈과 상기 기판사이를 전기적으로 접속시키도록 가열하는 단계와,
    ⑤ 상기 반도체 칩의 노출된 표면과 히트 스프레더사이에 완전히 경화되지 않은 실리콘 접착제를 침착하는 단계와,
    ⑥ 상기 히트 스프레더 및 상기 반도체 칩을 함께 압축하는 단계와,
    ⑦ 상기 실리콘 접착제를 경화시키도록 가열하는 단계를 포함하는 회로 기판 조립체의 제조방법.
  11. 제 10 항에 있어서, 상기 실리콘 접착제의 침착단계는 상기 히트 싱크와 다수의 칩 캐리어 모듈의 반도체 칩의 노출된 표면사이에 접착제를 침착하는 단계를 포함하는 회로 기판 조립체의 제조방법.
  12. 정보 처리 시스템(information handing systems)을 제조하는 방법에 있어서,
    ① 상기 정보 처리 시스템의 부분을 수용하기 위한 밀폐체(enclosures)를 제공하는 단계와,
    ② 상기 정보 처리 시스템을 작동시키기 위해 전원장치를 제공하는 단계와,
    ③ CPU, RAM 및 I/O 프로세서를 규정하는 소자와, 노출된 반도체 칩 표면을 갖는 소자를 포함하는 소자를 제공하는 단계와,
    ④ 상기 CPU, RAM 및 I/O 프로세서사이를 교신하기 위한 버스 수단(bus means)을 포함한 하나 또는 그 이상의 회로화된 회로 보드 기판을 제공하는 단계와,
    ⑤ 상기 노풀된 반도체 표면을 갖는 상기 회로화된 기판상의 소자를 상기 기판으로부터 멀리 떨어지게 위치시키는 단계와,
    ⑥ 상기 소자와 회로화된 기판사이에 전기적 접속부를 형성하도록 가열하는 단계와,
    ⑦ 상기 가열단계 후에, 회로 기판 조립체를 형성하도록 냉각하는 단계와,
    ⑧ 상기 반도체 표면과 히트 싱크사이에 실리콘 접착제를 침착하는 단계와,
    ⑨ 상기 히트 싱크를 상기 반도체 표면상에 압축하는 단계와,
    ⑩ 상기 실리콘 접착제를 경화시키도록 가열하는 단계와,
    ⑪ 상기 회로 기판 조립체 및 상기 전원장치를 상기 밀폐체내에 위치시키고, 상기 회로 기판을 함께 전기적으로 접속하고, 상기 회로 기판을 상기 전원장치와 전기적으로 접속하여 정보 처리 시스템을 형성하는 단계를 포함하는 정보 처리 시스템의 제조방법.
  13. 제 12 항에 있어서, 상기 방법은 상기 밀폐체를 통해 주위 공기를 강제순환시키기 위해 상기 밀폐체내의 개구부에 팬(fan)을 제공하는 단계를 더 포함하는 정보 처리 시스템의 제조방법.
  14. 칩 캐리어 모듈을 제조하는 방법에 있어서,
    ① 와이어링 표면을 제공하는 단계와,
    ② 반도체 칩의 제 1 표면을 접속의 패턴을 갖는 와이어링 표면에 전기적으로 접속하는 단계와,
    ③ 상기 접속의 패턴 둘레에서 상기 반도체 칩과 상기 와이어링 표면사이를 유기 밀봉재로 밀봉하는 단계와,
    ④ 상기 반도체 칩의 제 2 표면과 히트 스프레더사이에 완전히 경화되지 않은 가요성 에폭시를 침착하는 단계와,
    ⑤ 상기 히트 스프레더 및 상기 반도체 칩의 제 2 표면을 함께 압축하는 단계와,
    ⑥ 상기 가요성 에폭시를 경화시키도록 가열하는 단계를 포함하는 칩 캐리어 모듈의 제조방법.
  15. 제 14 항에 있어서, 상기 가요성 에폭시를 침착하는 단계는 유리 전이 온도가 25℃ 이하이고 영계수(Young's Modulus)가 25℃에서 100,000psi 이하인 가요성 에폭시를 침착하는 단계를 포함하고, 상기 가요성 에폭시를 침착하는 단계는 유리 전이 온도가 10℃ 이하인 가요성 에폭시를 침착하는 단계를 포함하며, 상기 가요성 에폭시를 침착하는 단계는 유리 전이 온도가 0℃ 이하인 가요성 에폭시를 침착하는 단계를 포함하며, 상기 가요성 에폭시를 침착하는 단계는 영계수가 25℃에서 50,000psi 이하인 가요성 에폭시를 침착하는 단계를 포함하며, 상기 가요성 에폭시를 침착하는 단계는 영계수가 25℃에서 20,000psi 이하인 가요성 에폭시를 침착하는 단계를 포함하며, 상기 전기적 접속 단계는 솔더를 재유동하여 상기 플립 칩상의 금속 패드와 상기 와이어링 표면상의 금속 패드사이에 솔더 접합부를 형성하는 단계를 포함하며, 상기 방법은 상기 와이어링 표면에 부가적인 반도체 칩을 접속하는 단계를 더 포함하며, 상기 가요성 에폭시 접착제를 침착하는 단계는 상기 히트 싱크와 상기 부각적인 반도체 칩사이에 침착하는 단계를 포함하며, 상기 와이어링 표면의 제공 단계는 금속화된 세라믹 기판을 형성하는 단계를 포함하며, 상기 접착제층의 침착 단계와 상기 히트 싱크 및 반도체 칩을 함께 압축하는 단계는 2 밀 내지 4 밀 두께의 접착제층을 형성하며, 상기 밀봉재의 유기 재료는 에폭시이며, 상기 방법은 에폭시의 절연보호 피복재를 상기 플립 칩 둘레의 와이어링 표면상에 대략 상기 플립 칩의 높이까지 침착하는 단계를 더 포함하고, 상기 가요성 에폭시 접착제를 침착하는 단계는 상기 히트 싱크와 상기 절연보호 피복재사이에 가요성 에폭시를 침착하는 단계를 포함하며, 상기 방법은 상기 가요성 에폭시 접착제를 알루미늄 금속의 입자로 충진하는 단계를 더 포함하고, 상기 방법은 상기 가요성 에폭시 접착제를 알루미나 세라믹의 입자로 충진하는 단계를 더 포함하고, 상기 방법은 한성분 가요성 에폭시 접착제를 선택하는 단계를 더 포함하고, 상기 방법은 상기 히트 싱크용 구리 합금을 선택하는 단계와, 상기 히트 싱크의 접속 표면을 니켈로 도금하는 단계를 더 포함하며, 상기 방법은 상기 니켈 도금된 접속 표면을 과산화수소로 처리하는 단계를 더 포함하며, 상기 과산화수소로 처리하는 단계는 과산화수소를 60℃ 내지 90℃까지 가열하는 단계를 포함하며, 상기 과산화수소로 처리하는 단계는 과산화수소를 약 75℃까지 가열하는 단계를 포함하며, 상기 방법은 상기 과산화수소로 처리하는 동안 또는 처리한 후에 상기 니켈 도금된 접속 표면을 알루미나-에폭시화물 결합제로 처리하는 단계를 더 포함하고, 상기 방법은 상기 니켈 도금된 접속 표면을 과산화수로 처리하기 전에 이소프로필 알콜로 처리하는 단계를 더 포함하며, 상기 방법은 상기 니켈 도금된 접속 표면을 과산화수소로 처리한 후에 탈이온수로 헹구는 단계를 더 포함하는 칩 캐리어 모듈의 제조방법.
  16. 제 14 항에 있어서, 상기 전기 접속 단계는 전기 전도성의 열가소성 접착제를 상기 반도체 칩 또는 상기 와이어링 표면상에 또는 양쪽 모두상에 침착하는 단계를 포함하며, 상기 접속 패턴의 둘레를 밀봉하는 단계는 전도성의 열가소성 접착제의 침착물 둘레에 유전성의 열가소성 접착제를 침착하는 단계를 포함하며, 상기 와이어링 표면을 제공하는 단계는 강성 유기 기판을 제공하는 단계를 포함하며, 상기 강성 기판을 제공하는 단계는 강화 섬유를 축방향으로 제공하는 단계와, 에폭시를 섬유로 충진하는 단계를 포함하며, 상기 강화 섬유를 축방향으로 제공하는 단계는 직조된 유리섬유 직물을 제공하는 단계를 포함하며, 상기 가요성 에폭시 접착제를 침착하는 단계는 상기 히트 싱크와 상기 와이어링 표면사이의 공간을 가요성 에폭시 접착제로 충진하는 단계를 포함하며, 상기 방법은 상기 히트 싱크용 구리 합금을 선택하는 단계를 더 포함하고, 상기 방법은 상기 구리 히트 싱크의 접속 표면을 크롬으로 피복하는 단계를 더 포함하는 칩 캐리어 모듈의 제조방법.
  17. 제 14 항에 있어서, 상기 와이어링 표면을 제공하는 단계는 2개 또는 그 이상의 유기 유전성 필름에 의해 분리되고 덮여진 금속 필름의 하나 또는 그 이상의 층을 제공하여, 상기 와이어링 층의 전도체에 접속된 금속 패드를 노출시키도록 상기 와이어링 표면을 덮는 상기 유전성 층내에 윈도우를 갖는 가요성 회로 기판을 형성 하는 단계를 포함하며,
    상기 방법은 상기 와이어링 표면과 상기 히트 싱크사이의 상기 반도체 칩 둘레의 영역을 에폭시 접착제로 충진하는 단계를 더 포함하며, 상기 방법은 상기 히트 싱크용 알루미늄 합금을 선택하는 단계를 더 포함하고, 상기 방법은 상기 알루미늄 히트 싱크의 접속 표면을 양극산화처리하는 단계를 더 포함하는 칩 캐리어 모듈의 제조 방법.
  18. 제 14 항에 있어서, 상기 와이어링 층을 제공하는 단계는 금속화된 세라믹 와이어링 표면을 제공하는 단계를 포함하며, 상기 방법은 상기 히트 싱크용 알루미늄 합금을 선택하는 단계를 더 포함하며, 상기 방법은 상기 알루미늄 히트 싱크의 접속 표면을 거칠게 처리하는 단계를 더 포함하는 칩 캐리어 모듈의 제조 방법.
  19. 제 14 항에 있어서, 상기 방법은 상기 히트 싱크용 알루미늄 합금을 선택하는 단계를 더 포함하고, 상기 방법은 상기 알루미늄 히트 싱크의 접속 표면을 크롬산염 전환물로 피복하는 단계를 더 포함하는 칩 캐리어 모듈의 제조 방법.
  20. 칩 캐리어 모듈을 제조하는 방법에 있어서,
    ① 와이어링 표면 및 부착 표면과 그것을 관통하는 윈도우를 구비한 와이어링 기판을 제공하는 단계와,
    ② 상기 부착 표면과 금속 히트 싱크사이에 제 1 유기 접착제를 침착하는 단계와,
    ③ 상기 히트 스프레더 및 상기 각 부착 표면을 함께 압축하는 단계와,
    ④ 상기 제 1 유기 접착제를 경화시키도록 가열하는 단계와,
    ⑤ 상기 각 윈도우에서 반도체 칩의 배면과 상기 히트 스프레더사이에 완전히 경화되지 않은 실리콘 접착제를 침착하는 단계와,
    ⑥ 상기 히트 스프레더 및 상기 각 반도체 칩을 함께 압축하는 단계와,
    ⑦ 상기 실리콘 접착제를 경화시키도록 가열하는 단계와,
    ⑧ 상기 윈도우에서 상기 히트 스프레더에 접착된 상기 반도체 칩의 전방 표면상의 와이어 본드 패드와 상기 윈도우 둘레의 와이어링 표면상의 와이어 본드 패드사이에 본드 와이어를 접속하는 단계와,
    ⑨ 상기 본딩 와이어 및 상기 반도체 칩의 전방 표면을 유기 재료로 밀봉하는 단계를 포함하는 칩 캐리어 모듈의 제조 방법.
  21. 제 20 항에 있어서, 상기 와이어링 표면을 제공하는 단계는 유기 유전체의 필름으로 덮여진 금속의 하나 또는 그 이상의 필름을 함께 적층하는 단계를 포함하며, 상기 제 1 유기 접착제는 실리콘 접착제를 포함하며, 상기 제 1 유기 접착제는 가요성 에폭시 접착제를 포함하는 캐리어 모듈의 제조방법.
  22. 칩 캐리어 모듈을 제조하는 방법에 있어서,
    ① 반도체 칩을 기판의 제 1 표면에 장착하는 단계와,
    ② 상기 기판의 제 2 표면과 히트 스프레더사이에 완전히 경화되지 않은 가요성 에폭시를 침착하는 단계와,
    ③ 상기 히트 스프레더와 상기 기판의 제 2 표면을 함께 압축하는 단계와,
    ④ 상기 모듈을 가열하여 상기 가요성 에폭시를 경화시키는 단계를 포함하는 칩 캐리어 모듈의 제조방법.
  23. 제 22 항에 있어서, 상기 반도체 칩은 외이어 본드 칩이고, 그의 배면이 상기 기판에 접착되어 있으며, 상기 와이어 본드 칩은 가요성 에폭시로 접착되며, 상기 히트 스프레더는 금속이며, 상기 기판은 본질적으로 세라믹 기판인 칩 캐리어 모듈의 제조방법.
  24. 회로 기판 조립체를 제조하는 방법에 있어서,
    ① 전기 접속의 패턴을 갖는 제 1 표면을 구비한 반도체 칩을 제공하는 단계와,
    ② 회로화된 회로 보드 기판을 제공하는 단계와,
    ③ 상기 각 전기 접속의 패턴을 이용하여 상기 반도체 칩의 제 1 표면을 상기 각 회로 보드 기판의 와이어링 표면에 전기적으로 접속하는 단계와,
    ④ 상기 전기 접속의 패턴 둘레에서 상기 반도체 칩과 상기 와이어링 표면사이를 유기 재료로 밀봉하는 단계와,
    ⑤ 상기 반도체 칩의 제 2 표면과 히트 스프레더사이에 완전히 경화되지 않은 가요성 에폭시 접착제를 침착하는 단계와,
    ⑥ 상기 히트 스프레더 및 상기 반도체 칩을 함께 압축하는 단계와,
    ⑦ 상기 가요성 에폭시 접착제를 경화시키도록 가열하는 단계를 포함하는 회로 기판 조립체의 제조방법.
  25. 회로 기판 조립체를 제조하는 방법에 있어서,
    ① 반도체 칩의 노출된 표면을 갖는 모듈을 구비한 칩 캐리어 모듈을 제공하는 단계와,
    ② 회로화된 회로 보드 기판을 제공하는 단계와,
    ③ 상기 모듈의 한 측면상에 노출된 반도체 칩 표면을 갖는 회로화된 회로 기판상의 모듈을 상기 회로 보드 기판으로부터 멀리 떨어지게 위치시키는 단계와,
    ④ 상기 모듈과 상기 기판사이를 전기적으로 접속시키도록 가열하는 단계와,
    ⑤ 상기 반도체 칩의 노출된 표면과 히트 스프레더사이에 완전히 경화되지 않은 가요성 에폭시 접착제를 침착하는 단계와,
    ⑥ 상기 히트 스프레더 및 상기 반도체 칩을 함께 압축하는 단계와,
    ⑦ 상기 가요성 에폭시 접착제를 경화시키도록 가열하는 단계는 상기 히트 싱크와 다수의 칩 캐리어 모듈의 반도체 칩의 노출된 표면사이에 접착제를 침착하는 단계를 포함하는 회로 기판 조립체의 제조방법.
  26. 제 25항에 있어서, 상기 가요성 에폭시 접착제를 침착하는 단계는 상기 히트 싱크와 다수의 칩 캐리어 모듈의 반도체 칩의 노출된 표면사이에 접착제를 침착하는 단계를 포함하는 회로 기판 조립체의 제조방법.
  27. 정보 처리 시스템을 제조하는 방법에 있어서,
    ① 상기 정보 처리 시스템의 부분을 수용하기 위한 밀폐체를 제공하는 단계와,
    ② 상기 정보 처리 시스템을 작동시키기 위해 전원장치를 제공하는 단계와,
    ③ CPU, RAM 및 I/O 프로세서를 규정하는 소자와, 노출된 반도체 칩 표면을 갖는 소자를 포함하는 소자를 제공하는 단계와,
    ④ 상기 CPU, RAM 및 I/O 프로세서사이를 교신하기 위한 버스 수단(bus means)을 포함한 하나 또는 그 이상의 회로화된 회로 보드 기판을 제공하는 단계와,
    ⑤ 상기 노출된 반도체 표면을 갖는 상기 회로화된 기판상의 소자를 상기 기판으로부터 멀리 떨어지게 위치시키는 단계와,
    ⑥ 상기 소자와 회로화된 기판사이에 전기적 접속부를 형성하도록 가열하는 단계와,
    ⑦ 상기 가열단계 후에, 회로 기판 조립체를 형성하도록 냉각하는 단계와,
    ⑧ 상기 반도체 표면과 히트 싱크사이에 실리콘 접착제를 침착하는 단계와,
    ⑨ 상기 히트 싱크를 상기 반도체 표면상에 압축하는 단계와,
    ⑩ 상기 가요성 에폭시 접착제를 경화시키도록 가열하는 단계와,
    ⑪ 상기 회로 기판 조립체 및 상기 전원장치를 상기 밀폐체내에 위치시키고, 상기 회로 기판을 함께 전기적으로 접속하고, 상기 회로 기판을 상기 전원장치와 전기적으로 접속하여 정보 처리 시스템을 형성하는 단계를 포함하는 정보 처리 시스템의 제조방법.
  28. 제 27 항에 있어서,
    상기 방법은 상기 밀폐체를 통해 공기를 강제 순환시키기 위한 팬(fan)을 제공하는 단계를 더 포함하는 정보 처리 시스템의 제조방법.
  29. 칩 캐리어 모듈에 있어서,
    ① 전기 커넥터의 하나 또는 그 이상의 패턴을 갖는 와이어링 표면과,
    ② 상기 전기 커넥터의 패턴중 하나에 의해 상기 와이어링 표면에 전기적으로 접속된 제 1 표면을 갖는 반도체 칩과,
    ③ 유기 재료를 포함하고, 상기 전기 커넥터의 패턴 둘레에서 상기 반도체 칩과 상기 와이어링 표면사이의 공간을 충진하는 밀봉재와,
    ④ 히트 스프레더와,
    ⑤ 완전히 경화되지 않고, 상기 반도체 칩의 제 2 표면과 상기 히트 스프레더사이에 침착된 실리콘 접착제를 포함하는 칩 캐리어 모듈.
  30. 제 29 항에 있어서, 상기 전기 커넥터는 상기 와이어링 표면상에 금속 접속 패드를 포함하며, 상기 반도체 칩은 상기 와이어링 표면상의 상기 전기 커넥터의 패턴과 거울상의 패턴(a mirror image pattern)인 접속패드를 포함하며, 상기 모듈은 상기 반도체 칩상의 금속 접속 패드와 상기 와이어링 표면상의 금속 접속 패드 사이에 연장되는 솔더 접합부를 더 포함하며, 상기 캐리어는 상기 와이어링 표면상의 상기 각 전기 커넥터의 패턴에 접속된 부가적인 반도체 칩을 더 포함하며, 실리콘 접착제가 상기 부가적인 반도체 칩과 상기 히트 스프레더사이에 접속되어 있고, 상기 와이어링 표면은 금속화된 세라믹 기판을 포함하며, 상기 실리콘 접착제는 2 밀 내지 4 밀 두께의 층으로 침착되며, 상기 밀봉재의 유기 재료는 에폭시이며, 상기 반도체 칩은 플립 칩이고, 상기 플립 칩의 전방표면이 부착되는 상기 전기 커넥터의 패턴은 영역 어레이이며, 상기 캐리어는 대략 상기 플립 칩의 전방표면이 부착되는 상기 전기 커넥터의 패턴은 영역 어레이이며, 상기 캐리어는 대략 상기 플립 칩의 배면의 높이까지 상기 플립 칩 둘레의 상기 와이어링 표면상에 침착된 에폭시의 절연보호 피복재를 더 포함하며, 실리콘 접착제가 상기 히트 싱크와 상기 절연보호 피복재사이의 상기 반도체 칩 둘레의 공간을 충진하며, 상기 실리콘 접착제는 알루미나 세라믹의 입자로 충진되어 있고, 상기 실리콘 접착제는 알루미늄 금속의 입자로 충진되어 있고, 상기 실리콘 접착제는 한성분의 실리콘 접착제이며, 상기 히트 싱크는 구리 합금을 포함하고, 상기 히트 싱크의 접속 표면은 니켈로 도금되어 있으며, 상기 니켈 도금된 접속 표면은 알루미나-에폭시화물 결합제로 피복되어 있는 칩 캐리어 모듈.
  31. 제 29 항에 있어서, 상기 모듈은 상기 반도체 칩과 상기 와이어링 표면상의 전기 커넥터사이에 연장되는 전기적 전도성의 열가소성 접착제의 접합부를 더 포함하며, 상기 전기 커넥터의 패턴 둘레의 밀봉재는 전도성의 열가소성 접착제의 침착물 둘레에 유전성의 열가소성 접착제를 포함하며, 상기 와이어링 표면은 강성유기 기판 표면이며, 상기 강성 유기 기판은 축방향의 강화 섬유로 충진된 에폭시를 포함하며, 상기 축방향의 강화 섬유는 직조된 유리섬유 직물을 포함하며, 실리콘 접착제가 상기 싱크와 상기 와이어링 표면사이의 상기 반도체 칩 둘레의 공간을 충진하며, 상기 히트 싱크는 구리 합금을 포함하며, 상기 구리 히트 싱크의 접속 표면은 크롬으로 피복되어 있는 칩 캐리어 모듈.
  32. 제 29 항에 있어서, 상기 와이어링 표면은 가요성 회로 기판의 표면이며, 상기 가요성 회로 기판은 상기 와이어링 표면의 금속 패드를 노출시키기 위한 윈도우를 갖는 유기 유전성 필름의 2개 또는 그 이상의 층에 의해 분리되고 덮어진 금속 필름의 하나 또는 그 이상의 와이어링 층을 포함하며, 상기 모듈은 상기 와이어링 표면과 상기 히트 싱크사이의 반도체 칩 둘레의 공간을 충진하는 에폭시 접착제를 더 포함하며, 상기 에폭시 접착제는 가요성 에폭시이며, 상기 히트 싱크는 알루미늄을 포함하며, 상기 알루미늄 히트 싱크의 접속 표면은 양극산화처리되어 있는 칩 캐리어 모듈.
  33. 제 29 항에 있어서, 상기 와이어링 표면은 세라믹 기판의 금속화된 표면이며, 상기 히트 싱크는 거칠게 처리된 알루미늄 금속 접속 표면을 포함하는 칩 캐리어 모듈.
  34. 제 29 항에 있어서, 상기 히트 싱크는 크롬산염 전환물로 피복된 알루미늄 금속 접속 표면을 포함하는 칩 캐리어 모듈.
  35. 칩 캐리어 모듈에 있어서,
    ① 와이어링 표면 및 부착 표면과 그것을 관통하는 윈도우를 구비한 기판과,
    ② 상기 부착 표면에 접소된 금속 히트 스프레더와,
    ③ 반도체 칩과,
    ④ 상기 각 윈도우에서 상기 반도에 칩의 배면과 상기 히트 스프레더사이에 있는 실리콘 접착제와,
    ⑤ 상기 반도체 칩의 전방 표면상의 와이어 본드 패드와 상기 윈도우 둘레의 상기 와이어링 표면상의 와이어 본드 패드사이에 연장되는 본딩 와이어와,
    ⑥ 상기 본딩 와이어 및 상기 반도체 칩의 전방 표면을 덮는 유기 재료의 밀봉재를 포함하는 칩 캐리어 모듈.
  36. 제 35 항에 있어서, 상기 모듈은 상기 금속 히트 스프레더와 상기 부착 표면사이에 제 1 유기 접착제를 더 포함하고, 상기 와이어링 기판은 유기 유전성의 필름으로 덮여진 하나 또는 그 이상의 금속 필름의 층상 구조체(a laminar structure)를 포함하며, 상기 제 1 유기 접착제는 실리콘 접착제를 포함하고, 상기 제 1 유기 접착제는 가요성 에폭시 접착제를 포함하며, 상기 밀봉재의 유기재료는 에폭시인 칩 캐리어 모듈.
  37. 회로 기판 조립체에 있어서,
    ① 전기 커넥터의 패턴을 각기 갖는 제 1 표면을 구비한 하나 또는 그 이상의 반도체 칩과,
    ② 상기 반도체 칩상의 상기 전기 커넥터의 패턴에 대응하는 전기 커넥터의 패턴을 갖는 와이어링 표면을 구비한 회로화된 회로 보드 기판과,
    ③ 상기 반도체 칩의 제 1 표면상의 전기 커넥터와 상기 와이어링 표면상의 전기 커넥터사이에 있는 접합부와,
    ④ 상기 전기 커넥터의 영역 어레이 둘레에서 상기 반도체 칩과 상기 와이어링 표면사이에 있는 유기 재료의 밀봉재와,
    ⑤ 상기 반도체 칩의 제 2 표면과 히트 스프레더사이에 있는 실리콘 접착제를 포함하는 회로 기판 조립체.
  38. 회로 기판 조립체에 있어서,
    ① 회로화된 회로 보드 기판과,
    ② 반도체 칩이 그의 상부 표면에 부착되어 있는 칩 캐리어 모듈과,
    ③ 히트 스프레더와,
    ④ 상기 반도체 칩의 표면과 상기 히트 스프레더사이에 있는 실리콘 접착제를 포함하는 회로 기판 조립제.
  39. 제 38 항에 있어서, 반도체 칩이 그의 상부 표면에 부착되어 있는 하나 또는 그 이상의 부가적인 칩 캐리어 모듈과, 상기 히트 싱크와 상기 부가적인 칩 캐리어 모듈의 상기 반도체 칩의 표면사이에 있는 살리콘 접착제를 더 포함하는 회로기판 조립제.
  40. 정보 처리 시스템을 형성하는 조립체에 있어서,
    ① 상기 정보 처리 시스템의 부분을 수용하기 위한 밀폐체 수단과,
    ② 상기 정보 처리 시스템을 작동시키기 위한 전력공급 수단과,
    ③ CPU, RAM 및 I/O 프로세서를 규정하는 소자와, 노출된 반도체 칩 표면을 갖는 소자를 포함하는 소자와,
    ④ 상기 밀폐체 수단내에 수납되고, 또 상기 CPU, RAM 및 I/O 프로세서사이를 교신하기 버스 수단을 포함한 하나 또는 그 이상의 회로화된 회로 보드 기판과,
    ⑤ 상기 소자와 상기 회로화된 기판사이의 전기 접속부와,
    ⑥ 히트 스프레더와,
    ⑦ 상기 반도체 표면과 상기 히트 스프레더사이에 있는 실리콘 접착제와,
    ⑧ 정보 처리 시스템을 형성하도록 상기 회로화된 기판사이에 있고 그리고 상기 기판과 전력공급 수단사이에 있는 전기 접속부를 포함하는 정보 처리 시스템의 조립체.
  41. 제 40 항에 있어서, 상기 밀폐체 수단을 통해 주위 공기를 강제순환시키기 위해 상기 밀폐체 수단내의 개구부에 있는 팬을 더 포함하는 정보 처리 시스템의 조립체.
  42. 제 18 항에 있어서, 상기 금속 히트 싱크의 기재를 알루미늄 및 구리로 구성된 그룹으로부터 선택하는 단계를 더 포함하는 칩 내리어 모듈의 제조방법.
  43. 칩 캐리어 모듈에 있어서,
    ① 전기 커넥터의 패턴을 갖는 와이어링 표면과,
    ② 상기 전기 커넥터의 패턴과 거울상의 패턴을 가즌 제 1 표면을 구비한 반도체 칩과,
    ③ 상기 와이어링 표면의 전기 커넥터의 패턴과 상기 제 1 표면의 전기 커넥터의 패턴사이에 연장되는 전기접속 접합부와,
    ④ 상기 전기 커넥터의 패턴 둘레에서 상기 반도체 칩과 상기 와이어링 표면사이에 있는 유기 밀봉재와,
    ⑤ 상기 반도체 칩의 제 2표면과 히트 스프레더사이를 접속하는 가요성 에폭시를 포함하는 칩 캐리어 모듈.
  44. 제 43 항에 있어서, 상기 가요성 에폭시의 유리 전이 온도는 25℃ 이하이고, 그의 영계수는 25℃에서 100,000psi 이하이며, 상기 가요성 에폭시의 유리 전이 온도는 10℃ 이하이며, 상기 가요성 에폭시의 유리 전이 온도는 0℃ 이하이며, 상기 가요성 에폭시의 영계수는 25℃에서 50,000psi 이하이며, 상기 가요성 에폭시의 영계수는 25℃에서 20,000psi 이하이며, 상기 와이어링 층과 상기 반도체 칩의 상기 전기 커넥터는 금속 패드를 포함하며, 상기 접합부는 상기 플립 칩상의 금속 패드와 상기 와이어링 표면상의 금속 패드사이에 솔더 접합부를 포함하며, 상기 와이어링 표면에 부착된 부가적인 반도체 칩과, 상기 히트 싱크와 상기 부가적인 반도체 칩 사이에 있는 가요성 에폭시 접착제를 더 포함하고, 상기 와이어링 표면은 금속화된 세라믹 기판의 표면이며, 상기 가요성 에폭시 접착제의 두께는 약 2 밀 내지 4밀이며, 상기 밀봉재는 에폭시를 포함하며, 대략 상기 플립칩의 높이까지 상기 플립 칩 둘레의 상기 와이어링 표면상에 있는 에폭시의 절연보호 피복재를 더 포함하고, 상기 히트 싱크와 사이 절연보호 피복재사이에 침착된 가요성 에폭시 접착제를 더 포함하며, 상기 가요성 에폭시 접착제는 알루미나 세라믹의 입자로 충진되어 있고, 상기 가요성 에폭시 접착제는 알루미늄 금속의 입자로 충진되어 있으며, 상기 가요성 에폭시는 한성분 접착제이며, 상기 히트 싱크는 구리를 포함하고, 상기 히트 싱크의 접속 표면은 니켈로 도금되어 있으며, 상기 니켈 도금된 접속 표면은 알루미나-에폭시화물 결합제로 피복되어 있는 칩 캐리어 모듈.
  45. 제 43 항에 있어서, 상기 반도체 칩과 상기 와이어링 표면사이의 전기적 전도성의 열가소성 접속부를 더 포함하고, 상기 전기 커넥터의 패턴 둘레의 밀봉재는 전도성의 열가소성 접착제의 침착물 둘레의 유전성의 열가소성 접착제를 포함하며, 상기 와이어링 표면은 강성 유기 기판의 표면이며, 상기 강성 기판은 축방향의 강화 섬유로 충진된 에폭시를 포함하며, 상기 축방향의 강화 섬유는 직조된 유리섬유 직물을 포함하며, 가요성 에폭시 접착제가 상기 히트 싱크와 상기 와이어링 표면사이의 공간을 충진하며, 상기 히트 스프레더는 구리를 포함하며, 상기 구리 히트 싱크의 접속 표면은 크롬으로 피복되어 있는 칩 캐리어 모듈.
  46. 제 43 항에 있어서, 상기 와이어링 표면은 가요성 회로 기판의 표면이며, 상기 가요성 회로 기판은 금속 패드와 상기 금속 패드에 접속된 전도체를 구비한 패턴화된 금속 필름의 하나 또는 그 이상의 와이어링 층과, 상기 금속 필름을 분리하고 덮는 유기 유전성 필름의 2개 또는 그 이상의 층을 포함하며, 상기 유전성 필름의 층중 하나내에 있는 윈도우는 하나 또는 그 이상의 금속 패드를 노출시키도록 상기 와이어링 표면을 덮으며, 상기 와이어링 표면과 상기 히트 싱크사이의 상기 반도체 칩 둘레에 있는 공간은 에폭시 접착제로 충진되어 있으며, 상기 히트 싱크는 알루미늄을 포함하며, 상기 알루미늄 히트 싱크의 접속 표면은 양극산화처리된 것으로 피복되어있는 칩 캐리어 모듈.
  47. 제 43 항에 있어서, 상기 와이어링 표면은 세라믹 기판의 금속화된 표면이며, 상기 히트 싱크는 알루미늄을 포함하고, 알루미늄 접속 표면은 거칠게 처리되어 있는 칩 캐리어 모듈.
  48. 제 43 항에 있어서, 상기 히트 싱크는 알루미늄을 포함하며, 상기 알루미늄 히트 싱크의 접속 표면은 크롬산염 전환물에 의해 피복되어 있는 칩 캐리어 모듈.
  49. 칩 캐리어 모듈에 있어서,
    ① 와이어링 표면 및 부착 표면과, 와이어링 기판을 관통하는 윈도우와, 상기 윈도우에서 상기 와이어링 표면상에 있는 와이어 본드 패드를 구비한 와이어링 기판과,
    ② 상기 와이어링 기판의 상기 부착 표면에 적층된 접속 표면을 갖는 히트 싱크와,
    ③ 전방측면 및 후방측면상에 와이어 본드 패드를 갖는 반도체 칩과,
    ④ 윈도우에서 상기 반도체 칩의 배면과 상기 히트 스프레더사이에 있는 가요성 에폭시 접착제와,
    ⑤ 상기 위도우에서 상기 반도체 칩의 전방 표면상의 와이어 본드 패드와 상기 와이어링 표면상의 와이어 본드 패드사이에 있는 접속 본드 와이어와,
    ⑥ 상기 본딩 와이어와 상기 반도체 칩의 전방 표면을 덮는 유기 밀봉재를 포함하는 칩 캐리어 모듈.
  50. 제 49 항에 있어서, 상기 와이어링 기판은 유기 유전체의 2개 또는 그 이상의 필름에 의해 분리되고 덮여진 하나 또는 그 이상의 금속 필름을 포함하며, 상기 제 1 유기 접착제는 실리콘 접착제를 포함하며, 상기 제 1 유기 접착제는 가요성 에폭시 접착제를 포함하는 칩 캐리어 모듈.
  51. 칩 캐리어 모듈에 있어서,
    ① 기판의 제 1 표면에 접속된 반도체 칩과,
    ② 상기 기판의 제 2 표면과 히트 스프레더사이에 있는 가요성 에폭시를 포함하는 칩 캐리어 모듈.
  52. 제 51 항에 있어서, 상기 반도체 칩은 그 배면측이 상기 기판에 부착된 와이어 본드 칩이며, 상기 와이어 본드 칩은 가요성 에폭시로 상기 기판에 접착되며, 상기 히트 스프레더는 금속이며, 상기 기판은 본질적으로 세라믹 기판인 칩 캐리어 모듈.
  53. 회로기판 조립체에 있어서,
    ① 접속 패드의 패턴을 갖는 와이어링 표면을 구비한 회로화된 유기 회로 보드 기판과,
    ② 상기 유기 기판상의 접속 패드에 대응하는 접속 패드의 패턴을 갖는 제 1 표면을 구비한 반도체 칩과,
    ③ 상기 반도체 칩의 제 1 표면상의 접속 패드와 상기 유기 기판상의 접속패드사이에 연장되는 전기 접속부와,
    ④ 상기 전기 접속부 둘레에서 상기 와이어링 표면과 상기 반도체 칩의제 1 표면사이에 있는 유기 밀봉제와,
    ⑤ 상기 반도체 칩의 제 2 표면과 히트 스프레더사이에 있는 가요성 에폭시 접착제를 포함하는 회로 기판 조립체.
  54. 회로 기판 조립체에 있어서,
    ① 회로화된 유기 회로 보드 기판과,
    ② 상기 회로 보드 기판에 접속되고, 또 상기 회로 보드 기판에 대향한 제 1 표면을 갖는 칩 캐리어 모듈과,
    ③ 상기 회로 보드 기판의 제 1 표면에 접속된 반도체 칩과,
    ④ 접속 표면을 갖는 히트 스프레더와.
    ⑤ 상기 반도체 칩의 표면과 상기 히트 스프레더의 접속 표면사이에 있는 가요성 에폭시 접착제를 포함하는 회로 기판 조립체.
  55. 제 54 항에 있어서, 다수의 칩 캐리어 모듈이 상기 유기 회로 보드 기판의 와이어링 표면에 접속되어 있고, 가요성 에폭시 접착제가 상기 히트 싱크와 다수의 칩 캐리어 모듈상의 반도체 칩의 표면사이를 접착하는 회로 기판 조립체.
  56. 정보 처리 시스템에 있어서,
    ① 상기 정보 처리 시스템의 부분을 수용하기 위한 밀폐체와,
    ② 상기 밀폐체내의 전원장치와,
    ③ CPU, RAM 및 I/O 프로세서를 규정하는 소자와, 노출된 반도체 칩 표면을 갖는 소자를 포함하는 소자와,
    ④ 상기 밀폐체내에 있고, 상기 전원장치에 접속되며, 또 상기 CPU, RAM 및 I/O 프로세서사이를 교신하기 위한 버스 수단을 구비한 하나 또는 그 이상의 회로화된 회로 보드 기판과,
    ⑤ 상기 회로 보드 기판과 모듈사이에 있는 솔더 접합부와,
    ⑥ 상기 모듈상에 위치된 히트 싱크와,
    ⑦ 상기 반도체 표면과 히트 싱크사이에 있는 가요성 에폭시 접착제를 포함하는 정보 처리 시스템.
  57. 제 56 항에 있어서, 상기 밀폐체를 통해 공기를 강제순환시키기 위한 팬을 더 포함하는 정보 처리 시스템.
  58. 칩 캐리어 모듈을 제조하는 방법에 있어서,
    ① 와이어링 표면을 제공하는 단계와,
    ② 반도체 칩의 제 1 표면을 전기 접속의 패턴을 갖는 와이어링 표면에 전기적으로 접속하는 단계와,
    ③ 상기 각 전기 접속의 패턴의 둘레에서 상기 반도체 칩과 상기 와이어링 표면사이를 유기 재료로 밀봉하는 단계와,
    ④ 유리 전이 온도가 약 25℃ 또는 그 이하이며 인장 강도가 적어도 300psi이고, 또 완전히 경화되지 않은 유기 접착제를 상기 반도체 칩의 제 2 표면과 히트 스프레더사이에 침착하는 단계와,
    ⑤ 상기 히트 스프레더 및 상기 각 반도체 칩을 함께 압축하는 단계와,
    ⑥ 상기 유기 접착제를 경화시키도록 가열하는 단계를 포함하는 칩 캐리어 모듈의 제조방법.
KR1019970015491A 1996-06-28 1997-04-25 칩캐리어모듈및그의제조방법 KR100268205B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/672,875 1996-06-28
US08/672,875 US5847929A (en) 1996-06-28 1996-06-28 Attaching heat sinks directly to flip chips and ceramic chip carriers

Publications (2)

Publication Number Publication Date
KR980006192A true KR980006192A (ko) 1998-03-30
KR100268205B1 KR100268205B1 (ko) 2000-10-16

Family

ID=24700379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015491A KR100268205B1 (ko) 1996-06-28 1997-04-25 칩캐리어모듈및그의제조방법

Country Status (5)

Country Link
US (3) US5847929A (ko)
EP (1) EP0817253A3 (ko)
JP (1) JP3201975B2 (ko)
KR (1) KR100268205B1 (ko)
TW (1) TW380360B (ko)

Families Citing this family (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5802707A (en) * 1996-03-28 1998-09-08 Intel Corporation Controlled bondline thickness attachment mechanism
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6403882B1 (en) * 1997-06-30 2002-06-11 International Business Machines Corporation Protective cover plate for flip chip assembly backside
KR100320983B1 (ko) * 1997-08-22 2002-06-20 포만 제프리 엘 칩조립체및직접적인개방열전도성경로의제공방법
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6539286B1 (en) * 1998-01-26 2003-03-25 Micron Technology, Inc. Fluid level sensor
US6114190A (en) * 1998-04-14 2000-09-05 Micron Technology, Inc. Method of forming heat sink and semiconductor chip assemblies
TW366548B (en) * 1998-04-18 1999-08-11 United Microelectronics Corp Trench bump block and the application of the same
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6409859B1 (en) * 1998-06-30 2002-06-25 Amerasia International Technology, Inc. Method of making a laminated adhesive lid, as for an Electronic device
US6111314A (en) * 1998-08-26 2000-08-29 International Business Machines Corporation Thermal cap with embedded particles
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6092926A (en) * 1998-09-17 2000-07-25 International Business Machines Corporation Thermal monitoring system for semiconductor devices
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
US6168976B1 (en) * 1999-01-06 2001-01-02 Intel Corporation Socketable BGA package
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
US6162663A (en) * 1999-04-20 2000-12-19 Schoenstein; Paul G. Dissipation of heat from a circuit board having bare silicon chips mounted thereon
US6531771B1 (en) 1999-04-20 2003-03-11 Tyco Electronics Corporation Dissipation of heat from a circuit board having bare silicon chips mounted thereon
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US6219238B1 (en) 1999-05-10 2001-04-17 International Business Machines Corporation Structure for removably attaching a heat sink to surface mount packages
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6387732B1 (en) 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6369452B1 (en) * 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
US6338196B1 (en) 1999-12-15 2002-01-15 Auer Precision Company, Inc Method of forming heat sinks having fully anodized surfaces
JP3471690B2 (ja) * 1999-12-16 2003-12-02 沖電気工業株式会社 半導体素子の実装方法
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
US6492202B1 (en) * 1999-12-28 2002-12-10 Motorola, Inc. Method of assembling components onto a circuit board
US6982192B1 (en) * 1999-12-30 2006-01-03 Intel Corporation High performance thermal interface curing process for organic flip chip packages
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6485816B2 (en) * 2000-01-31 2002-11-26 Ngk Insulators, Ltd. Laminated radiation member, power semiconductor apparatus, and method for producing the same
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US6763881B1 (en) * 2000-02-18 2004-07-20 Agilent Technologies, Inc. Thermally matched gradient heat sink
US6396700B1 (en) * 2000-06-29 2002-05-28 International Business Machines Corporation Thermal spreader and interface assembly for heat generating component of an electronic device
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
US6403401B1 (en) * 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier
US6490162B2 (en) * 2000-08-24 2002-12-03 International Rectifier Corporation Heatsink retainer
US6278613B1 (en) 2000-09-27 2001-08-21 St Assembly Test Services Pte Ltd Copper pads for heat spreader attach
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
US6586279B1 (en) * 2000-11-17 2003-07-01 Sun Microsystems, Inc. Method of integrating a heat spreader and a semiconductor, and package formed thereby
US6644983B2 (en) 2001-02-09 2003-11-11 International Business Machines Corporation Contact assembly, connector assembly utilizing same, and electronic assembly
TW535936U (en) * 2001-02-27 2003-06-01 Quanta Comp Inc Stabilizing sheet of heat sink
US6610560B2 (en) * 2001-05-11 2003-08-26 Siliconware Precision Industries Co., Ltd. Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US6765806B1 (en) * 2001-06-12 2004-07-20 Lsi Logic Corporation Composition with EMC shielding characteristics
US6914786B1 (en) * 2001-06-14 2005-07-05 Lsi Logic Corporation Converter device
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
JP3580293B2 (ja) * 2002-03-26 2004-10-20 株式会社デンソー 半導体装置の製造方法
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
US6563198B1 (en) 2001-08-01 2003-05-13 Lsi Logic Corporation Adhesive pad having EMC shielding characteristics
US6458626B1 (en) * 2001-08-03 2002-10-01 Siliconware Precision Industries Co., Ltd. Fabricating method for semiconductor package
US7126218B1 (en) * 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US6748350B2 (en) * 2001-09-27 2004-06-08 Intel Corporation Method to compensate for stress between heat spreader and thermal interface material
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US6627978B2 (en) * 2001-09-28 2003-09-30 Intel Corporation Chip package enabling increased input/output density
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6661102B1 (en) * 2002-01-18 2003-12-09 Advance Micro Devices, Inc. Semiconductor packaging apparatus for controlling die attach fillet height to reduce die shear stress
US6804118B2 (en) * 2002-03-15 2004-10-12 Delphi Technologies, Inc. Thermal dissipation assembly for electronic components
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US6706563B2 (en) 2002-04-10 2004-03-16 St Assembly Test Services Pte Ltd Heat spreader interconnect methodology for thermally enhanced PBGA packages
US6829264B2 (en) * 2002-05-10 2004-12-07 Intel Corporation Laser frequency aging compensation
US6853068B1 (en) 2002-05-22 2005-02-08 Volterra Semiconductor Corporation Heatsinking and packaging of integrated circuit chips
US6835592B2 (en) 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP2005538535A (ja) * 2002-07-15 2005-12-15 ハネウエル・インターナシヨナル・インコーポレーテツド 熱的インターコネクトおよびインターフェースシステム、製造方法およびその使用
US6667191B1 (en) * 2002-08-05 2003-12-23 Asat Ltd. Chip scale integrated circuit package
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US20040072927A1 (en) * 2002-10-14 2004-04-15 Hachikian Zakar Raffi Two-part epoxy adhesives with improved flexibility and process for making and using same
US6775140B2 (en) * 2002-10-21 2004-08-10 St Assembly Test Services Ltd. Heat spreaders, heat spreader packages, and fabrication methods for use with flip chip semiconductor devices
US6778398B2 (en) * 2002-10-24 2004-08-17 Koninklijke Philips Electronics N.V. Thermal-conductive substrate package
TW200411871A (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US20040150956A1 (en) * 2003-01-24 2004-08-05 Robert Conte Pin fin heat sink for power electronic applications
JP2004253736A (ja) * 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
US7170306B2 (en) * 2003-03-12 2007-01-30 Celerity Research, Inc. Connecting a probe card and an interposer using a compliant connector
US20040177995A1 (en) * 2003-03-12 2004-09-16 Nexcleon, Inc. Structures for testing circuits and methods for fabricating the structures
US6924654B2 (en) * 2003-03-12 2005-08-02 Celerity Research, Inc. Structures for testing circuits and methods for fabricating the structures
US6882535B2 (en) * 2003-03-31 2005-04-19 Intel Corporation Integrated heat spreader with downset edge, and method of making same
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
US7004243B1 (en) * 2003-07-22 2006-02-28 Unisys Corporation Method of extending the operational period of a heat-exchanger in a chip tester
KR100517075B1 (ko) * 2003-08-11 2005-09-26 삼성전자주식회사 반도체 소자 제조 방법
EP1658581A1 (de) * 2003-08-26 2006-05-24 Mühlbauer AG Modulbrücken für smart labels
US7214442B2 (en) * 2003-12-02 2007-05-08 Los Alamos National Security, Llc High specific power, direct methanol fuel cell stack
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
US20050151555A1 (en) * 2004-01-13 2005-07-14 Cookson Electronics, Inc. Cooling devices and methods of using them
US20060035413A1 (en) * 2004-01-13 2006-02-16 Cookson Electronics, Inc. Thermal protection for electronic components during processing
DE602004010061T2 (de) * 2004-03-09 2008-09-11 Infineon Technologies Ag Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
US20050258536A1 (en) * 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Chip heat sink device and method
US7362580B2 (en) * 2004-06-18 2008-04-22 Intel Corporation Electronic assembly having an indium wetting layer on a thermally conductive body
KR20060018453A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 히트 싱크를 갖는 반도체 소자
US7387478B2 (en) * 2004-08-27 2008-06-17 Ford Motor Company Machining system with integrated chip hopper
US20060065387A1 (en) * 2004-09-28 2006-03-30 General Electric Company Electronic assemblies and methods of making the same
TWI336022B (en) * 2004-10-29 2011-01-11 Altus Technology Inc Digital still camera lens module
US20060163707A1 (en) * 2005-01-21 2006-07-27 Motorola, Inc. Method and apparatus for reducing stresses applied to bonded interconnects between substrates
JP2006210410A (ja) * 2005-01-25 2006-08-10 Toshiba Corp 半導体装置
US7743963B1 (en) 2005-03-01 2010-06-29 Amerasia International Technology, Inc. Solderable lid or cover for an electronic circuit
TWI253154B (en) * 2005-05-06 2006-04-11 Neobulb Technologies Inc Integrated circuit packaging and method of making the same
DE102005023949B4 (de) * 2005-05-20 2019-07-18 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
EP1900471A4 (en) * 2005-05-27 2010-06-02 Neomax Materials Co Ltd SILVER COATED BALL AND MANUFACTURING METHOD THEREFOR
US7566591B2 (en) * 2005-08-22 2009-07-28 Broadcom Corporation Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US7830021B1 (en) * 2005-09-06 2010-11-09 Rockwell Collins, Inc. Tamper resistant packaging with transient liquid phase bonding
US7408243B2 (en) * 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
JP5165207B2 (ja) * 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US9386327B2 (en) 2006-05-24 2016-07-05 Time Warner Cable Enterprises Llc Secondary content insertion apparatus and methods
US8280982B2 (en) 2006-05-24 2012-10-02 Time Warner Cable Inc. Personal content server apparatus and methods
US8024762B2 (en) 2006-06-13 2011-09-20 Time Warner Cable Inc. Methods and apparatus for providing virtual content over a network
US8124460B2 (en) * 2006-07-17 2012-02-28 Stats Chippac Ltd. Integrated circuit package system employing an exposed thermally conductive coating
US20080026181A1 (en) * 2006-07-25 2008-01-31 Ravi Rastogi Synergistically-modified surfaces and surface profiles for use with thermal interconnect and interface materials, methods of production and uses thereof
US7498908B2 (en) * 2006-08-04 2009-03-03 Advanced Energy Industries, Inc High-power PIN diode switch
JP2008078205A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
US7589971B2 (en) * 2006-10-10 2009-09-15 Deere & Company Reconfigurable heat sink assembly
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US8181206B2 (en) 2007-02-28 2012-05-15 Time Warner Cable Inc. Personal content server apparatus and methods
US7468886B2 (en) 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices
US9503691B2 (en) 2008-02-19 2016-11-22 Time Warner Cable Enterprises Llc Methods and apparatus for enhanced advertising and promotional delivery in a network
TW200939869A (en) * 2008-03-05 2009-09-16 Harvatek Corp An LED chip package structure with a high-efficiency heat-dissipating substrate and packaging method thereof
JP4638923B2 (ja) * 2008-03-31 2011-02-23 日立オートモティブシステムズ株式会社 制御装置
WO2009131913A2 (en) * 2008-04-21 2009-10-29 Honeywell International Inc. Thermal interconnect and interface materials, methods of production and uses thereof
US20100096658A1 (en) * 2008-10-20 2010-04-22 Wu Ming-Chang Structure of Light Emitting Diode
US8202765B2 (en) 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
TW201032300A (en) * 2009-02-27 2010-09-01 Advanced Semiconductor Eng Chip scale package and method of fabricating the same
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
US8299482B2 (en) * 2009-10-05 2012-10-30 Intellectual Discovery Co., Ltd. Light emitter
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8237293B2 (en) * 2009-11-25 2012-08-07 Freescale Semiconductor, Inc. Semiconductor package with protective tape
US20110139364A1 (en) * 2009-12-16 2011-06-16 Matienzo Luis J Chemical modification of chromate conversion coated aluminum work pieces
JP5035356B2 (ja) * 2010-01-26 2012-09-26 株式会社デンソー 樹脂封止型電子装置およびその製造方法
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
JP5367656B2 (ja) * 2010-07-29 2013-12-11 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
CN102956576B (zh) * 2011-08-29 2015-12-02 奇鋐科技股份有限公司 散热装置及其制造方法
US8872332B2 (en) * 2012-04-30 2014-10-28 Infineon Technologies Ag Power module with directly attached thermally conductive structures
US8946871B2 (en) * 2012-11-07 2015-02-03 Lsi Corporation Thermal improvement of integrated circuit packages
US9470715B2 (en) 2013-01-11 2016-10-18 Mpi Corporation Probe head
TWI453420B (zh) * 2013-01-11 2014-09-21 Mpi Corp 孔板
JP5930980B2 (ja) * 2013-02-06 2016-06-08 三菱電機株式会社 半導体装置およびその製造方法
US20140282786A1 (en) 2013-03-12 2014-09-18 Time Warner Cable Enterprises Llc Methods and apparatus for providing and uploading content to personalized network storage
KR101625264B1 (ko) * 2013-05-30 2016-05-27 제일모직주식회사 방열 접착 필름, 이를 포함하는 반도체 장치 및 상기 장치의 제조 방법
WO2015033515A1 (ja) * 2013-09-04 2015-03-12 三菱電機株式会社 半導体モジュール及びインバータ装置
JP2015082576A (ja) * 2013-10-22 2015-04-27 富士通株式会社 電子装置、電子機器及び電子装置の製造方法
US9252121B2 (en) * 2014-01-23 2016-02-02 International Business Machines Corporation Thermal interface material on package
US9693488B2 (en) * 2015-02-13 2017-06-27 Deere & Company Electronic assembly with one or more heat sinks
US9860987B2 (en) 2015-02-13 2018-01-02 Deere & Company Electronic assembly with one or more heat sinks
FR3036918B1 (fr) * 2015-05-29 2018-08-10 Thales Carte electronique et procede de fabrication associe
US9603283B1 (en) 2015-10-09 2017-03-21 Raytheon Company Electronic module with free-formed self-supported vertical interconnects
DE102015118245B4 (de) * 2015-10-26 2024-10-10 Infineon Technologies Austria Ag Elektronische Komponente mit einem thermischen Schnittstellenmaterial, Herstellungsverfahren für eine elektronische Komponente, Wärmeabfuhrkörper mit einem thermischen Schnittstellenmaterial und thermisches Schnittstellenmaterial
JP6057243B1 (ja) * 2016-06-23 2017-01-11 株式会社セガゲームス 景品取得ゲーム装置
US10283476B2 (en) 2017-03-15 2019-05-07 Immunolight, Llc. Adhesive bonding composition and electronic components prepared from the same
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10721840B2 (en) 2017-10-11 2020-07-21 DISH Technologies L.L.C. Heat spreader assembly
KR102340580B1 (ko) * 2017-10-24 2021-12-20 엔지케이 인슐레이터 엘티디 웨이퍼 배치대 및 그 제조법
KR102420589B1 (ko) 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
EP3595002A1 (de) 2018-07-12 2020-01-15 Heraeus Deutschland GmbH & Co KG Metall-keramik-substrat mit einer zur direkten kühlung geformten folie als substratunterseite
US11348854B2 (en) * 2019-05-17 2022-05-31 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN110429070B (zh) * 2019-07-03 2024-05-28 无锡市乾野微纳科技有限公司 可双面散热的功率元件
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
CN113905517B (zh) * 2020-07-06 2023-09-22 庆鼎精密电子（淮安）有限公司 电路板及其制备方法、背光板
US11876345B2 (en) * 2020-09-08 2024-01-16 Hewlett Packard Enterprise Development Lp Thermal management for hybrid lasers
US11602454B1 (en) * 2020-10-13 2023-03-14 Hyper Ice, Inc. Temperature modulation assembly and a multi-layer retention mechanism for a temperature therapy device
US11791270B2 (en) 2021-05-10 2023-10-17 International Business Machines Corporation Direct bonded heterogeneous integration silicon bridge
US11800687B2 (en) 2021-08-26 2023-10-24 Dish Network L.L.C. Heat transfer assembly
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000509A (en) * 1975-03-31 1976-12-28 International Business Machines Corporation High density air cooled wafer package having improved thermal dissipation
US4092697A (en) * 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS61271319A (ja) * 1985-05-24 1986-12-01 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物
US4701842A (en) * 1985-10-04 1987-10-20 International Business Machines Corporation Method and apparatus for avoiding excessive delay in a pipelined processor during the execution of a microbranch instruction
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JPH0617458B2 (ja) * 1987-03-16 1994-03-09 信越化学工業株式会社 エポキシ樹脂組成物
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
DE3813565A1 (de) * 1988-04-22 1989-11-02 Bosch Gmbh Robert Elektrischer anschluss von hybridbaugruppen
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
GB2236213A (en) * 1989-09-09 1991-03-27 Ibm Integral protective enclosure for an assembly mounted on a flexible printed circuit board
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US5050039A (en) * 1990-06-26 1991-09-17 Digital Equipment Corporation Multiple circuit chip mounting and cooling arrangement
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
JPH04257248A (ja) * 1991-02-12 1992-09-11 Mitsubishi Electric Corp 混成集積回路装置
US5210941A (en) * 1991-07-19 1993-05-18 Poly Circuits, Inc. Method for making circuit board having a metal support
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
DE69300506T2 (de) * 1992-04-06 1996-04-04 Nippon Electric Co Herstellungsverfahren von mehrlagigen keramischen Substraten.
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
US5459352A (en) * 1993-03-31 1995-10-17 Unisys Corporation Integrated circuit package having a liquid metal-aluminum/copper joint
US5831828A (en) * 1993-06-03 1998-11-03 International Business Machines Corporation Flexible circuit board and common heat spreader assembly
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
US5591034A (en) * 1994-02-14 1997-01-07 W. L. Gore & Associates, Inc. Thermally conductive adhesive interface
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US5729052A (en) * 1996-06-20 1998-03-17 International Business Machines Corporation Integrated ULSI heatsink
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers

Also Published As

Publication number Publication date
JP3201975B2 (ja) 2001-08-27
KR100268205B1 (ko) 2000-10-16
US6251707B1 (en) 2001-06-26
US6069023A (en) 2000-05-30
JPH1070141A (ja) 1998-03-10
EP0817253A3 (en) 1998-12-23
EP0817253A2 (en) 1998-01-07
TW380360B (en) 2000-01-21
US5847929A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
KR980006192A (ko) 칩 캐리어 모듈, 회로 기판 조립체 및 그의 제조 방법
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
US5856913A (en) Multilayer semiconductor device having high packing density
JP2501019B2 (ja) フレキシブル回路ボ―ド
US6140707A (en) Laminated integrated circuit package
US6291271B1 (en) Method of making semiconductor chip package
KR900004636B1 (ko) 집적회로 패키지
US20010052647A1 (en) Laminated integrated circuit package
US7098533B2 (en) Printed circuit board with a heat dissipation element and package comprising the printed circuit board
KR20010076329A (ko) 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치
WO1997022146A1 (fr) Boitier de semi-conducteur comportant un circuit a couches multiples et composant a semi-conducteur
JPH0917919A (ja) 半導体装置
US5814882A (en) Seal structure for tape carrier package
JPH06177295A (ja) 混成集積回路装置
KR20050033821A (ko) 반도체장치 및 그 제조 방법
KR100272069B1 (ko) 전자장치의 패키지화 방법 및 전자장치 패키지
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
JP3642545B2 (ja) 樹脂封止型半導体装置
JPH08316360A (ja) Ｉｃ実装構造
JP2532400Y2 (ja) ハイブリットｉｃ
JPH06163737A (ja) 半導体装置および半導体装置の製造方法
JPH039341Y2 (ko)
JPH11251485A (ja) 半導体装置及びその製造方法
JPS61287130A (ja) 電子素子用チツプキヤリア
JPH0760874B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030703

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee