JPS63221634A - 半導体ペレツトの固定方法 - Google Patents

半導体ペレツトの固定方法

Info

Publication number
JPS63221634A
JPS63221634A JP62055003A JP5500387A JPS63221634A JP S63221634 A JPS63221634 A JP S63221634A JP 62055003 A JP62055003 A JP 62055003A JP 5500387 A JP5500387 A JP 5500387A JP S63221634 A JPS63221634 A JP S63221634A
Authority
JP
Japan
Prior art keywords
wafer
pellets
main surface
film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62055003A
Other languages
English (en)
Other versions
JPH0793329B2 (ja
Inventor
Koichi Sekida
関田 好一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eneos Corp
Original Assignee
Nippon Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining Co Ltd filed Critical Nippon Mining Co Ltd
Priority to JP62055003A priority Critical patent/JPH0793329B2/ja
Publication of JPS63221634A publication Critical patent/JPS63221634A/ja
Publication of JPH0793329B2 publication Critical patent/JPH0793329B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体ペレットの支持台への固定方法に関
し、特にダイボンディングの自動化に利用して有効な技
術に関する。
[従来の技術] 従来、半導体ペレットをリードフレームやセラミック基
板等の支持台へ固定する方法として1例えば(1)Au
−5iなどの共晶合金箔の供給による溶着、(2)金属
ペーストによる接着、(3)エポキシ等の樹脂による接
着等がある。
[発明が解決しようとする問題点] 上記固定方法のうち金属ペーストや樹脂を用いる(2)
や(3)の接着方法は、量産性に優れているが、接合強
度や導電性、熱伝導性、耐熱性が低いという問題がある
。これに対し、(1)の共晶合金箔を用いる方法は、他
の方法に比べて接合強度、導電性、熱伝導性および耐熱
性において優れている。
しかしながら、(1)の方法は、共晶合金箔を半導体ペ
レットに対応した大きさに切断して、それを支持台とベ
レットとの間に供給しなければならないので、半導体ペ
レットが小型になるほど箔の取り扱いが難しく、自動化
が困難になる。そのため、近年の半導体装置の急速な小
型化に対応しきれなくなりつつあるのが現状である。
この発明の目的は、接合強度や導電性、熱伝導性、耐熱
性に優れ、しかも半導体ベレットの小型化にかかわらず
支持台へのボンディングの自動化が可能な半導体ペレッ
トの固定方法を提供することにある。
[問題点を解決するための手段] 上記目的を達成するためこの発明は、半導体ウェーハの
活性領域側表面(以下、主面と称する)の反対側の表面
(以下、裏面と称する)に金属薄膜を形成した後、半導
体ウェーハの主面をフォトレジスト等の保護膜で被覆し
てから、Au系の合金メッキ洛中で裏面の金属薄膜上に
共晶合金メッキ層を形成し、しかる後、ウェーハ主面の
保護膜を除去して各ペレットに切断してから、支持台の
」二に載置して溶着させるようにした。
[作用] 上記した手段によれば、ウェーハ状態で溶着剤としての
共晶合金層が裏面に形成されているので、各ペレットご
とに共晶合金箔を提供する必要がなくなり、ペレットが
小型化されても取扱いが面倒とならず、ボンディング工
程の自動化が可能となり、しかも接合強度、導電性、熱
伝導性および耐熱性の良好なダイボンディングが可能と
なる。
[実施例] 以下、本発明に係る半導体ペレットの固定方法の一実施
例を図面を用いて説明する。
この実施例では、先ず第1図(、)に示すように主面に
素子活性領域が形成されたウェーハ1の裏面に、蒸着法
あるいはスパッタ法等により、合金メッキの下地となる
金属薄膜2を形成する。この金属薄膜2は、導電性を有
するものならばどのような金属でも良いが、その後形成
される金系共晶合金との関係で、導電性や熱伝導性を低
下させないため、金を中心にしたものが望ましく、例え
ば、T i −P t −A uのような三層金属膜あ
るいはCr−Auのような二層金属膜とするのがよい。
ただし、この場合、チタン(T i )やクロム(Cr
)はウェーハとの密着性を良くするためのものであり、
また白金(pt)は金がチタン層へ拡散するのを防止す
るためのものであるので、金に比べてかなり薄くてよい
第1図(a)の工程の次には、同図(b)のように、そ
の後の合金メッキ処理からウェーハ1の主面を保護する
ため、ウェーハ1の主面にフオトレジス]・等の保護膜
3を塗布する。
しかる後、このウェーハを合金メッキ浴槽内に浸漬して
、電解もしくは無電解メッキを施して。
第り図(c)のように、ウェーハ1の裏面の金属薄膜2
の表面に、Δu−5iやAu−Ge、AuSnのような
金系共晶合金メッキ層4を形成する。
次に、ウェーハ1の主面」二の保護膜3を除去した後、
第1図(d)のようにウェーハ1を切断して個々のペレ
ット5に分割する。しかる後、各々のペレット5をリー
ドフレームやセラミック端板のような支持台6上に載置
して加熱する。すると。
共晶合金メッキ層4が溶融して、ペレット5が支持台6
上に溶着され(第1図(e))、均一かつ強固な接合が
得られる。
上記実施例の方法を適用すると、ウェーハ状態で溶着剤
としての共晶合金層を形成することになるので、従来の
ように各ペレットごとに共゛品合金箔を供給する必要が
なくなり、ペレットが小型化されても取扱いが面倒とな
らず、ボンディング工程の自動化が可能となる。また、
従来の共晶合金箔を用いた接合法では、溶着剤としての
合金箔の大きさはペレットの大きさによって決定される
ため、場合によってはペレットの大きさが合金箔の生産
限界以下の大きさになり、ペレッ1−の溶着が行なえな
くなることも考えられる。
1これに対し、上記実施例の方法によると、ボンディン
グの際に既に一つ一つのペレットが溶着剤を所有してい
ることになるので、直ちに支持台上に溶着することがで
き、ペレットの小型化にかかわらずボンディングの自動
化が可能となる。
また、実施例の方法を適用すると、ペレットの大きさや
形状に無関係に溶着を行なえるので、多種のペレットを
同一支持台」二に搭載するハイブリッドICに適用する
と、特に有効である。
しかも、上記実施例を適用した半導体ペレッ1−は、凧
産化のために開発された従来の金yρtペース1−や樹
脂接着剤を用いる固定方法を適用した場合に比べて接合
強度、導電性、熱伝導性および耐熱性において優れてい
る。
さらに、共晶合金接合法には、前述した合金箔を用いる
方法の他に、リードフレーム等支持台の表面に金メッキ
を施しておいてこれを400〜450℃に加熱し、これ
にペレットを密着させ、半導体基板(Sj、Geなど)
と金との間で固相拡散により共晶合金を形成して接合さ
せる方法があるが、この方法では、リードフレー11の
不必要な部分にまで高価な金メッキがなされてしまいコ
スIへ高になる。
また、リードフレーム等の必要な箇所にのみメッキを施
すのは技術的に困難であり、工程が複雑になる。
これに対し、上記実施例では、ペレッ1〜の裏面にウェ
ーハの段階で溶着剤としての共晶合金層を形成するよう
にしているので、ウェーハ処理の一環としてペレット裏
面に共晶合金層を形成することができる。
そのため、必要な箇所にのみ容易に金メッキを行なって
コストダウンを図ることができるとともに、支持台への
メッキを行なう必要がなくなってボンディング工程が簡
略化される。
なお、」;記実流側では、金メッキの際にウェーハ表面
を保護するための保護膜としてフォ1ヘレジス1−を使
用しているが、保護膜はフォ1〜レジス1−に限定され
るものでなく、例えばワックスで保護しておいてメッキ
後に1−リクレン等で洗浄したり、あるいは5in2(
酸化シリコン)や5iNx(窒化シリコン)等の絶縁膜
を蒸着法やCV L)法あるいはスパッタ法により保護
膜を形成し、メッキ後にフッ酸等で除去するようにして
もよい。要するに、メッキ浴に対して不溶であればどの
ような被膜を保護膜として形成してもよい。
ただし、上記ワックスや絶縁膜を保護膜とする方法は、
これを除去する際にウェーハにダメージを与えたり、汚
染するおそれがある。これに対し、フォトレジストを保
′fitn々とする方法は、他の方法に比べてウェーハ
処理中何度も使用されており、安全性が高い方法として
実績があるので、最も望ましい方法といえる。
[発明の効果コ この発明は、半導体J基板の活性領域側表面の反対側の
基板裏面に金属薄膜を一層または二層以上形成した後、
半導体基板の表面を保護膜でraっで。
メッキ浴に浸漬して」、(板裏面に金系の合金メッキ層
を形成し、これを各ペレッ1−に切断してから支持台」
−に載置し、溶着させるようにしたので、ウェーハ状態
で溶着剤としての共晶合金層が裏面に形成されているた
め、各ペレットごとに共品合金済を供給する必要がなく
なるという作用により、ペレットが小型化されても取扱
いが面倒とならず。
ボンディング工程の自動化が可能となり、しかも接合強
度、導電性、熱伝導性および耐熱性の良好なダイボンデ
ィングが可能となるという効果がある。
【図面の簡単な説明】
第1図(a)〜(e)は、本発明に係る半導体ペレット
の固定方法の一実施例を製造工程に示す断面図である。 1・・・・半導体基板(ウェーハ)、2・・・・金属薄
膜、3・・・・保護膜(フォトレジスト膜)、4・・・
・合金メッキ層、5・・・・ペレッ1〜.6・・・・支
持台。 第1図 (C1) (b) (C) 第1図 (e) f−−−−−−″!#P鎚版 2−−−−− イ≧〉2りら月1( 3−−−−−レノスト p−一−−一交狩台

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板の活性領域側表面の反対側の基板裏面
    に金属薄膜を一層または二層以上形成した後、半導体基
    板の表面を保護膜で覆って、メッキ浴に浸漬して基板裏
    面に金系の合金メッキ層を形成し、これを各ペレットに
    切断してから支持台上に載置し、溶着させるようにした
    ことを特徴とする半導体ペレットの固定方法。
  2. (2)上記保護膜はフォトレジストにより形成するよう
    にしたことを特徴とする特許請求の範囲第1項記載の半
    導体ペレットの固定方法。
JP62055003A 1987-03-10 1987-03-10 半導体ペレツトの固定方法 Expired - Lifetime JPH0793329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62055003A JPH0793329B2 (ja) 1987-03-10 1987-03-10 半導体ペレツトの固定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62055003A JPH0793329B2 (ja) 1987-03-10 1987-03-10 半導体ペレツトの固定方法

Publications (2)

Publication Number Publication Date
JPS63221634A true JPS63221634A (ja) 1988-09-14
JPH0793329B2 JPH0793329B2 (ja) 1995-10-09

Family

ID=12986477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62055003A Expired - Lifetime JPH0793329B2 (ja) 1987-03-10 1987-03-10 半導体ペレツトの固定方法

Country Status (1)

Country Link
JP (1) JPH0793329B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720206B2 (en) * 2000-05-10 2004-04-13 Samsung Electronics Co., Ltd. Method for manufacturing digital micro-mirror device (DMD) packages
JP2007528601A (ja) * 2004-03-09 2007-10-11 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 信頼性が高く、費用効果があり、熱的に強いAuSnダイ取付け技術
CN102237286A (zh) * 2010-05-06 2011-11-09 万国半导体(开曼)股份有限公司 一种用于超薄晶圆工艺的管芯贴片方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037149A (ja) * 2013-08-15 2015-02-23 サンケン電気株式会社 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720206B2 (en) * 2000-05-10 2004-04-13 Samsung Electronics Co., Ltd. Method for manufacturing digital micro-mirror device (DMD) packages
JP2007528601A (ja) * 2004-03-09 2007-10-11 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 信頼性が高く、費用効果があり、熱的に強いAuSnダイ取付け技術
JP4700681B2 (ja) * 2004-03-09 2011-06-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Si回路ダイ、Si回路ダイを製作する方法およびSi回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール
CN102237286A (zh) * 2010-05-06 2011-11-09 万国半导体(开曼)股份有限公司 一种用于超薄晶圆工艺的管芯贴片方法

Also Published As

Publication number Publication date
JPH0793329B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
JP2001185519A5 (ja)
JPH09199506A (ja) 半導体素子のバンプ形成方法
JPS59155950A (ja) 半導体装置用セラミックパッケージ
US4702941A (en) Gold metallization process
JPS63221634A (ja) 半導体ペレツトの固定方法
JPS62172676A (ja) 難ハンダ付性材料への端子の取付方法
JPH0470793B2 (ja)
JPS5825242A (ja) 半導体装置の製法
JPS5817626A (ja) 低温度ダイ取り付け方法
JP2580059B2 (ja) 固体撮像素子およびその製造方法
JPS58127392A (ja) 半導体レ−ザ−素子の製造方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
US7732300B2 (en) Method of bonding aluminum electrodes of two semiconductor substrates
JP2738070B2 (ja) ダイボンディング方法
JPS6033301B2 (ja) 化合物半導体装置の製造方法
JPH07263487A (ja) 半導体装置の製造方法
JPH07193168A (ja) パッケージ部品の製造方法、ヒートスプレッダの形成方法、及び無電解めっき膜の形成方法
JPS62219530A (ja) 光半導体素子のダイボンド方法
JPS6148953A (ja) 樹脂封止形半導体装置の製造方法
JPH01205551A (ja) はんだバンプ電極形成方法
JPS59141237A (ja) 半導体装置の製造方法
JPS63161631A (ja) シリコン半導体素子
JPS6086840A (ja) 半導体装置の製造方法
JPH0281436A (ja) 転写バンプの形成方法