JPH0281436A - 転写バンプの形成方法 - Google Patents

転写バンプの形成方法

Info

Publication number
JPH0281436A
JPH0281436A JP63233042A JP23304288A JPH0281436A JP H0281436 A JPH0281436 A JP H0281436A JP 63233042 A JP63233042 A JP 63233042A JP 23304288 A JP23304288 A JP 23304288A JP H0281436 A JPH0281436 A JP H0281436A
Authority
JP
Japan
Prior art keywords
plating
bump
layer
transfer
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63233042A
Other languages
English (en)
Inventor
Kazuo Sue
須江 和男
Sanji Tsushima
津島 三二
Teruji Kishi
岸 輝司
Shigeru Iwamoto
茂 岩本
Masahiro Yamamoto
山本 政裕
Akira Sato
明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63233042A priority Critical patent/JPH0281436A/ja
Publication of JPH0281436A publication Critical patent/JPH0281436A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Surface Treatment Of Glass (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はフィルムキャリアに樹脂モールドされていない
半導体素子を実装するF A B (FilmAuto
matic Bonding )転写バンプ実装工程で
の転写バンプの形成方法に関するものである。
従来の技術 近年の可搬型の電子機器の小型化ならびに薄型化にはめ
ざましいものがあり、このような電子機器の製造工程に
おいては、電気回路を構成する半導体集積回路(IC)
をフィルムキャリアに樹脂モールドされていない(チッ
プ)状態で実装するFAB実装法が採られている。
FムB実装法には、一般に、通常バ/プエ法と転写バ/
プエ法とがある。
まず、通常バンプ工法は、第3図に示すように、ICチ
ップ1の外部接続用パッド2に、ムUバンプ3をウェハ
ーメッキにより形成し、このムUバンプ3上にフィルム
キャリア4のリード5を適合するように配置し、その後
に、この人Uバンプ3とリード5の接合部分を加熱され
たツールeにより抑圧して接続を行う実装方法である。
一方、転写バンプ工法は、第4図aに示すように、まず
転写用ガラス基板γ上にムUバンプ8をメッキ形成し、
この人Uバンプ8をツール9により外力を加えてフィル
ムキャリア10のリード11に転写させる。次に第4図
すに示すように、Auバンプ8が転写されたフィルムキ
ャリア1oのリード11を、ムUバンプ8がrcチ、、
プ12のAlパッド13に適合するように配置させ、そ
の後にツール9により加熱圧接するものである。この転
写バンプ工法において、第4図aに示すように転写用ガ
ラス基板7上のムUバンプ8をリード11に転写させる
工程をファーストボンディングという。また第4図すに
示すようにリード11とXCチップ12のムlパッド1
3をムUバンプ8を介して接合させる工程をセカンドボ
ンディングという。
転写パンプエ法は、メッキされたムUバンプ8をガラス
基板7から電極界面にムUバンプ8が残存せずに鏡面状
態となるように剥離する鏡面剥離処理が歩留りなどの点
において、重要なポイントとなる。鏡面剥離が良好に実
現されるか否かは、メッキ処理の条件に依存している。
メッキ処理は、電気メッキ法によって行われており、第
6図に示すような装置構成で処理されている。
電気メッキ装置は、第5図に示すように、ガラス材から
なるメッキ槽14にムUを溶隔させたメッキ液15を満
たし、電源の正極に接続された電極16と負極に接続さ
れたガラス基板7にムロメッキを施す。このときのメッ
キ条件は例えば下記第1表に示すようなものである。
第   1   表 第6図は、ムキメノキ処理工程について詳細に示す断面
図である。すなわち、転写用ガラス基板17に、メッキ
用電極として厚さ1000人のTi層18を形成し、さ
らにその上に厚さ2000人のpt層19をスパッター
蒸着により積層する。
次にレジスト層2oをコーティングし、露光エツチング
により電極開口部21を形成する。このようにして加工
された転写用ガラス基板17を基材とする部材を第6図
に示すメッキ槽に浸漬して一回の電気メッキによりムU
バンプ8を形成している。
発明が解決しようとする課題 第4図ないし第6図において示した従来のFAB転写バ
ンプエ法では、−回のムU電気メッキによりされたムU
バンプ8がファーストボンディングとセカンドボンディ
ングの2回のボンディング工程を経てICチップ12の
人lパッド13と、フィルムキャリア10のリード11
に接続される。
この2回のボンディング工程において、ファーストボン
ディングでは、フィルムキャリア1Qのリード11とム
uバンプ8が、Auバンプ8の鏡面剥離をともないなが
ら接続される。一方セカントボンディングでは、ICチ
ップ12のムeパッド13とムUバンプ8とが接続され
る。したがって、ファーストボンディングとセカンドボ
ンディングとでは、Auバンプ8の表面を形成する人U
メッキの金属端子(リード)との接合条件が異なる。
そこで従来は第1表に示すような、2回のボンディング
を比較的良好な状態で実現できると判断されるメッキ条
件でムUメッキ処理を行っていた。
しかしながら、2回のボンディングを両方とも良好な状
態で実現しうるメッキ条件は、液温度、ムU含有量、印
加電流等の条件が狭い範囲に限定される。その結果、メ
ッキ処理のだめの条件の制御が困難で、所望のメッキ条
件を得られずに、実装の歩留りを高めるための妨げとな
っていた。
本発明は上記課題を解決するもので、フィルムキャリア
のリードとムuバンブならびにムUバンプとICチップ
のバッドとの接合を良好に実現し、FAB転写バンプ工
程の歩留りを向上させる転写バンプの形成方法を提供す
ることを目的とするものである。
課題を解決するための手段 上記目的を達成するために本発明の転写バンプの形成方
法は、転写用基材上に第1のメッキ条件により鏡面剥離
するための針状結晶構造を有する第1のメッキ層を電気
メッキ法で形成する第1の工程と、第1のメッキ条件よ
り少なくともメッキ液温度が高くかつ印加電流値の大き
い第2のメッキ条件で第1のメッキ層上に粒状結晶構造
を有する第2のメッキ層を形成する第2の工程とを含む
ものである。
作用 上記転写バンプの形成方法により、第1の工程で形成さ
れたメッキ層は結晶構造が針状となシ、転写用基材との
剥離が容易になる。また第2の工程で形成されたメッキ
層は結晶構造が粒状となり、リード、パッドとの整合性
が良好となる。その結果、FAB転写パンプ工程の歩留
りが向上する。
実施例 以下、本発明の一実施例の転写バンプの形成方法につい
て図面を参照しながら説明する。第1図は本発明の一実
施例の転写バンプの形成方法により得られた転写ムUバ
ンプの断面図、第2図は電気メッキ方法を説明するため
の図である。なお、第1図および第2図において第4図
ないし第6図に示した従来の構成と同様のものには同符
号を付してその詳細な説明を省略する。
本実施例の転写用ムロバンプは、転写用ガラス基板16
上にTi層17、pt層18及びレジスト層19を積層
した基材22を、まず第2図aに示すメッキ槽141の
メッキ液23中に浸漬させて、電気メッキする。このと
きメッキ液23の液温度、ムU含有量、PM 、メッキ
槽の材質及び電極16に流す電流値は、それぞれ第2表
のファーストボンディング用メッキ条件に設定した。
(以 下金 白) 第   2   表 なおメッキ液としては商品名ニュートロネックス21o
〔析出量(1ミクロン;約4分)、金含有量(1o f
/l ))を利用した。
第2表に示すファーストボンディング用メッキ条件で、
まず、基材22の開口21ならびにその周辺を覆うよう
にムUバンプの第10メッキ層24を形成した。このメ
ッキ層24は、顕微鏡にて目視確認したところ、結晶が
針状構造を有していた。
第1のメッキ層24をファーストボンディング用メッキ
条件を満足するように形成した後に、この第1のメッキ
槽14aから基材22を取り出し、セカンドボンディン
グ用メッキ条件に設定された第2のメッキ槽14bのメ
ッキ液25中に浸漬させた。そして、このセカンドボン
ディング用メッキ条件の下で、第1のメッキ層24上に
第2のメッキ層26を形成した。このメッキ層26は、
第1のメッキ層24の針状構造とは異なるほぼ円形の粒
状を有していた。
以上のようにして形成された転写用ムロバンプにより、
転写パン1法にもとづいてフィルムキャリア1oのリー
ド11とICチップ12のムEバッド13を接合したと
ころ、良好な鏡面剥離、ファースト、セカンドポンディ
ングを実現でき、実装の歩留りを向上させることができ
た。
なお、本実施例において第2表の数値に限定されるもの
ではなく、第1のメッキ層と第2のメッキ層がそれぞれ
上述の結晶構造を有するものであれば本実施例と同様の
作用効果を実現できるものである。
発明の効果 本発明によれば、電気メッキ法により形成される転写バ
ンプを、異なるメッキ条件に設定した電気メッキにより
針状の結晶構造を有する第1のメッキ層と、粒状の結晶
構造を有する第2のメッキ層から構成させたことにより
、第1のメッキ層と転写用基材との鏡面剥離を良好に実
現し、なおかつ粒状の結晶構造を有する第2のメッキ層
により接合される電極とバンプとの整合性を高めること
ができる。その結果、FAB転写パンプ工程における歩
留りを向上させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の転写バンプの形成方法を説
明するための転写バンプの断面図、第2図a、bは電気
メッキ法を説明するだめの図、第3図は第1の従来例を
説明するだめの断面図、第4図a、bは第2の従来例を
説明するための断面図、第5図は第2の従来例の電気メ
ッキ装置の構成を示す断面図、第6図は第2の従来例の
転写(ムU)バンプの断面図である。 22・・・・・・基材、24・・・・・・第1のメッキ
層、26・・・第2のメッキ層。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名第1
図 ?2°°五材 ムー 第2のメッキ層 嬉 3 図 第4図 2 図 Cα) Ib)

Claims (3)

    【特許請求の範囲】
  1. (1)転写用基材上に針状結晶構造を有する第1のメッ
    キ層を電気メッキ法により第1のメッキ条件で形成する
    第1の工程と、第1のメッキ層上に粒状結晶構造を有す
    る第2のメッキ層を第1のメッキ条件より少なくともメ
    ッキ液温度が高くかつ印加電流値の大きい第2のメッキ
    条件で形成する第2の工程とを含むことを特徴とする転
    写バンプの形成方法。
  2. (2)第1のメッキ条件のメッキ液温度が40℃ないし
    60℃であり、第2のメッキ条件のメッキ液温度が55
    ℃ないし60℃であることを特徴とする請求項(1)に
    記載の転写バンプの形成方法。
  3. (3)転写用ガラス基材上に第1及び第2のメッキ層を
    Auにより形成することを特徴とする請求項(1)また
    は請求項(2)に記載の転写バンプの形成方法。
JP63233042A 1988-09-16 1988-09-16 転写バンプの形成方法 Pending JPH0281436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63233042A JPH0281436A (ja) 1988-09-16 1988-09-16 転写バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63233042A JPH0281436A (ja) 1988-09-16 1988-09-16 転写バンプの形成方法

Publications (1)

Publication Number Publication Date
JPH0281436A true JPH0281436A (ja) 1990-03-22

Family

ID=16948892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63233042A Pending JPH0281436A (ja) 1988-09-16 1988-09-16 転写バンプの形成方法

Country Status (1)

Country Link
JP (1) JPH0281436A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429323A (ja) * 1990-05-24 1992-01-31 Matsushita Electric Ind Co Ltd 金属突起の形成方法及びその転写方法
JP2016178201A (ja) * 2015-03-20 2016-10-06 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス キャビティを備えた端部を含む、電子構成要素のための導電性部材の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429323A (ja) * 1990-05-24 1992-01-31 Matsushita Electric Ind Co Ltd 金属突起の形成方法及びその転写方法
JP2016178201A (ja) * 2015-03-20 2016-10-06 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス キャビティを備えた端部を含む、電子構成要素のための導電性部材の製造方法

Similar Documents

Publication Publication Date Title
US4693770A (en) Method of bonding semiconductor devices together
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
TW200830502A (en) Structure of super thin chip scale package and method of the same
JPH07506217A (ja) 製造された半導体ダイ上に電極の接続を形成する方法
JPH09199506A (ja) 半導体素子のバンプ形成方法
JPH03178152A (ja) モールドicおよびその製造方法
JPH0281436A (ja) 転写バンプの形成方法
JPS636850A (ja) 電子部品の製造方法
JP3297177B2 (ja) 半導体装置の製造方法
JP2811741B2 (ja) 半導体装置の製造方法
JPH02276249A (ja) 半導体回路バンプの製造方法
JP2721580B2 (ja) 半導体装置の製造方法
JPS5826175B2 (ja) 半導体装置の製造方法
JPH02296336A (ja) 半導体回路バンプの製造方法
JPS6386457A (ja) 半導体装置の製造方法
JPS6342852B2 (ja)
JPH02174233A (ja) Icチップの金属突起形成方法
JPS5824014B2 (ja) 実装体の製造方法
JPH0469427B2 (ja)
JPS61225839A (ja) バンプ電極の形成方法
TW483057B (en) Semiconductor device with bump electrode
JPH06338535A (ja) 半田バンプ利用のテープ・オートメイテッド・ボンディング方法
JPH11102939A (ja) 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置
JP2000357702A (ja) 半導体装置及びその製造方法
JPS5940539A (ja) 半導体装置およびその製造方法