JP2002313838A - 電子部品の製造方法、通信装置 - Google Patents
電子部品の製造方法、通信装置Info
- Publication number
- JP2002313838A JP2002313838A JP2001119959A JP2001119959A JP2002313838A JP 2002313838 A JP2002313838 A JP 2002313838A JP 2001119959 A JP2001119959 A JP 2001119959A JP 2001119959 A JP2001119959 A JP 2001119959A JP 2002313838 A JP2002313838 A JP 2002313838A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- melting point
- manufacturing
- electronic component
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】 歩留まりを改善でき生産性向上につながり、
長期的信頼性も得られる電子部品の製造方法、通信装置
を提供する。 【解決手段】 電子デバイス素子２上のバンプ８の上、
あるいは容器３のバンプ８が対向する電極部６の上に低
融点金属層１２を設ける。フェイスダウンボンド時の超
音波により低融点金属層１２がバンプ８および前記電極
部６と金属間化合物層１２ａを形成して電子デバイス素
子２を容器３に接続して搭載する。
長期的信頼性も得られる電子部品の製造方法、通信装置
を提供する。 【解決手段】 電子デバイス素子２上のバンプ８の上、
あるいは容器３のバンプ８が対向する電極部６の上に低
融点金属層１２を設ける。フェイスダウンボンド時の超
音波により低融点金属層１２がバンプ８および前記電極
部６と金属間化合物層１２ａを形成して電子デバイス素
子２を容器３に接続して搭載する。
Description
【０００１】
【発明の属する技術分野】本発明は主に、表面実装を可
能とする容器内の基板上に電子デバイス素子をフェイス
ダウン工法で搭載した電子部品の製造方法、特に電子デ
バイス素子が弾性表面波素子である電子部品の製造方
法、通信装置に関するものである。
能とする容器内の基板上に電子デバイス素子をフェイス
ダウン工法で搭載した電子部品の製造方法、特に電子デ
バイス素子が弾性表面波素子である電子部品の製造方
法、通信装置に関するものである。
【０００２】
【従来の技術】近年、携帯電話等の通信装置に対し、小
型化や薄型化が要求されている。このことから、通信装
置に用いられる弾性表面波装置といった電子部品では、
小型化、低背化が求められている。このような小型化、
低背化を進めるために、電子部品においては、フェイス
ダウン工法と呼ばれる方法が検討されてきた。
型化や薄型化が要求されている。このことから、通信装
置に用いられる弾性表面波装置といった電子部品では、
小型化、低背化が求められている。このような小型化、
低背化を進めるために、電子部品においては、フェイス
ダウン工法と呼ばれる方法が検討されてきた。
【０００３】次に、一般的なフェイスダウン工法を用い
た電子部品の断面構造を図４を用いて説明する。フェイ
スダウン工法では、電子デバイス素子２はその機能面４
を下に、容器（セラミックパッケージや基板）３内の搭
載面５に対向するように配置され、バンプ８を介して前
記電子デバイス素子２の素子電極部７と前記容器３上の
電極部６とが機械的・電気的に接続（接合）（一般にフ
ェイスダウンボンドという）されている。
た電子部品の断面構造を図４を用いて説明する。フェイ
スダウン工法では、電子デバイス素子２はその機能面４
を下に、容器（セラミックパッケージや基板）３内の搭
載面５に対向するように配置され、バンプ８を介して前
記電子デバイス素子２の素子電極部７と前記容器３上の
電極部６とが機械的・電気的に接続（接合）（一般にフ
ェイスダウンボンドという）されている。
【０００４】電子デバイス素子２としての、例えば弾性
表面波デバイスで一般に用いられている例（従来例１）
を示すと、バンプはＡｕを主成分とするバンプ８であ
り、容器３内の電極部６は下地層がタングステンで、そ
の上にＮｉメッキ、Ａｕメッキを順次施した構造であ
る。
表面波デバイスで一般に用いられている例（従来例１）
を示すと、バンプはＡｕを主成分とするバンプ８であ
り、容器３内の電極部６は下地層がタングステンで、そ
の上にＮｉメッキ、Ａｕメッキを順次施した構造であ
る。
【０００５】また、図５に示すように、フェイスダウン
ボンド時には、容器３を載置する載置台２０の側から加
熱し、超音波発生ツール２１にて電子デバイス素子２の
裏面から超音波振動（ＵＳ振動）をバンプ８に伝えるこ
とで、Ａｕからなるバンプ８と前記電極部６のＡｕメッ
キ部が相互拡散を起こして強固な接続を得るものであ
る。
ボンド時には、容器３を載置する載置台２０の側から加
熱し、超音波発生ツール２１にて電子デバイス素子２の
裏面から超音波振動（ＵＳ振動）をバンプ８に伝えるこ
とで、Ａｕからなるバンプ８と前記電極部６のＡｕメッ
キ部が相互拡散を起こして強固な接続を得るものであ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな電子部品の場合、バンプ数が多くなると、バンプ８
と電極部６との間の摩擦力が超音波発生ツール２１と電
子デバイス素子２間の摩擦力より大きくなるため、前記
超音波発生ツール２１と電子デバイス素子２との間です
べりが生じ、効率よく超音波が伝わらず、バンプ８と電
極部６間において十分な接続強度が得られない問題が発
生する。
うな電子部品の場合、バンプ数が多くなると、バンプ８
と電極部６との間の摩擦力が超音波発生ツール２１と電
子デバイス素子２間の摩擦力より大きくなるため、前記
超音波発生ツール２１と電子デバイス素子２との間です
べりが生じ、効率よく超音波が伝わらず、バンプ８と電
極部６間において十分な接続強度が得られない問題が発
生する。
【０００７】この問題を解決する方法として、図６
（ａ）に示すように、Ａｕからなるバンプ８を用い、こ
のバンプ８上にＡｇ等を含有した導電性のある樹脂接着
材１０を形成し、図６（ｂ）に示すように、上記電極部
６とバンプ８とを前記樹脂接着材１０で接続する方法が
知られている（従来例２）。
（ａ）に示すように、Ａｕからなるバンプ８を用い、こ
のバンプ８上にＡｇ等を含有した導電性のある樹脂接着
材１０を形成し、図６（ｂ）に示すように、上記電極部
６とバンプ８とを前記樹脂接着材１０で接続する方法が
知られている（従来例２）。
【０００８】しかしながら、この場合、前記樹脂接着材
１０は比較的機械的強度が弱いため、バンプ８周辺をア
ンダーフィル等で補強してやらなければならず、コスト
アップの原因となったり、また、電子デバイス素子２が
弾性表面波素子の場合、弾性表面波素子が機能するため
の空間を確保するための工夫が必要になったりするとい
う問題が発生する。
１０は比較的機械的強度が弱いため、バンプ８周辺をア
ンダーフィル等で補強してやらなければならず、コスト
アップの原因となったり、また、電子デバイス素子２が
弾性表面波素子の場合、弾性表面波素子が機能するため
の空間を確保するための工夫が必要になったりするとい
う問題が発生する。
【０００９】また、半導体の電子部品においては、上述
のバンプ８に代えて、図７に示すように、ボール状のは
んだ１１を使用し、はんだ１１自体を加熱することで、
はんだ１１と電極部６を接続する方法が知られている
（従来例３）。
のバンプ８に代えて、図７に示すように、ボール状のは
んだ１１を使用し、はんだ１１自体を加熱することで、
はんだ１１と電極部６を接続する方法が知られている
（従来例３）。
【００１０】この場合、バンプ数が多くなっても安定し
た接続状態が得られる。しかしながら、この様な接続に
用いられる、いわゆる高温はんだは、ほとんどＰｂを含
んでおり、Ｐｂに関しては環境汚染の原因となるため好
ましくない。
た接続状態が得られる。しかしながら、この様な接続に
用いられる、いわゆる高温はんだは、ほとんどＰｂを含
んでおり、Ｐｂに関しては環境汚染の原因となるため好
ましくない。
【００１１】本発明は上記問題に対処したもので、フェ
イスダウン工法を用いた電子部品（特に弾性表面波装
置）において、バンプ数が比較的多い構造であってもア
ンダーフィル等の補強材を用いることなく接続強度が維
持できると共に、環境汚染を伴わない、小型化可能な電
子部品の製造方法、通信装置を提供することを目的とし
ている。
イスダウン工法を用いた電子部品（特に弾性表面波装
置）において、バンプ数が比較的多い構造であってもア
ンダーフィル等の補強材を用いることなく接続強度が維
持できると共に、環境汚染を伴わない、小型化可能な電
子部品の製造方法、通信装置を提供することを目的とし
ている。
【００１２】
【課題を解決するための手段】本発明の電子部品の製造
方法は、上記課題を解決するために、電子デバイス素子
をフェイスダウン工法にて基板上に搭載する電子部品の
製造方法において、電子デバイス素子の素子電極上にバ
ンプを形成し、そのバンプ上にバンプより低融点である
低融点金属層を設け、フェイスダウン工法による接続時
に、低融点金属層とバンプおよびバンプに対向する基板
上の電極部とより金属間化合物層を超音波を用いて形成
することを特徴としている。
方法は、上記課題を解決するために、電子デバイス素子
をフェイスダウン工法にて基板上に搭載する電子部品の
製造方法において、電子デバイス素子の素子電極上にバ
ンプを形成し、そのバンプ上にバンプより低融点である
低融点金属層を設け、フェイスダウン工法による接続時
に、低融点金属層とバンプおよびバンプに対向する基板
上の電極部とより金属間化合物層を超音波を用いて形成
することを特徴としている。
【００１３】本発明の電子部品の他の製造方法は、前記
課題を解決するために、電子デバイス素子をフェイスダ
ウン工法にて基板上に搭載する電子部品の製造方法にお
いて、電子デバイス素子の素子電極上にバンプを形成す
る一方、基板上の電極部上にバンプより低融点である低
融点金属層を設け、フェイスダウン工法による接続時
に、低融点金属層とバンプおよびバンプに対向する基板
上の電極部とより金属間化合物層を超音波を用いて形成
することを特徴としている。
課題を解決するために、電子デバイス素子をフェイスダ
ウン工法にて基板上に搭載する電子部品の製造方法にお
いて、電子デバイス素子の素子電極上にバンプを形成す
る一方、基板上の電極部上にバンプより低融点である低
融点金属層を設け、フェイスダウン工法による接続時
に、低融点金属層とバンプおよびバンプに対向する基板
上の電極部とより金属間化合物層を超音波を用いて形成
することを特徴としている。
【００１４】上記方法によれば、超音波を用いて、金属
間化合物層を形成するので、金属間化合物層を形成する
ための印加温度を抑制、つまり低温にて接続でき、電子
デバイス素子等の他の部材への熱的ダメージを軽減でき
る。このことから、上記方法では、熱的ダメージが低減
されることにより、電子部品の歩留りや耐久性を改善で
きる。
間化合物層を形成するので、金属間化合物層を形成する
ための印加温度を抑制、つまり低温にて接続でき、電子
デバイス素子等の他の部材への熱的ダメージを軽減でき
る。このことから、上記方法では、熱的ダメージが低減
されることにより、電子部品の歩留りや耐久性を改善で
きる。
【００１５】上記製造方法では、低融点金属層を、低融
点金属層の融点と比べ金属間化合物層の融点が高くなる
ように選定することが好ましい。上記方法によれば、接
続後の金属間化合物層の融点が、低融点金属層より高い
ので、低温にて接続した後では、接続時の温度より高
温、例えばハンダのリフロー時の温度が印加されても、
上記接続が維持されるので、製造方法における自由度を
大きくできる。
点金属層の融点と比べ金属間化合物層の融点が高くなる
ように選定することが好ましい。上記方法によれば、接
続後の金属間化合物層の融点が、低融点金属層より高い
ので、低温にて接続した後では、接続時の温度より高
温、例えばハンダのリフロー時の温度が印加されても、
上記接続が維持されるので、製造方法における自由度を
大きくできる。
【００１６】上記製造方法においては、バンプはＡｕを
主成分とする導電材料であり、電極部の最上層はＡｕを
主成分とする導電材料であることが望ましい。上記製造
方法では、低融点金属層はＳｎを主成分とする導電材料
であることが好ましい。
主成分とする導電材料であり、電極部の最上層はＡｕを
主成分とする導電材料であることが望ましい。上記製造
方法では、低融点金属層はＳｎを主成分とする導電材料
であることが好ましい。
【００１７】上記製造方法においては、フェイスダウン
工法の工程では、超音波に加え、熱、荷重の少なくとも
何れか一つを用いて金属間化合物層を形成してもよい。
上記方法によれば、超音波に加え、熱、荷重の少なくと
も何れか一つを併用することにより、金属間化合物層の
形成を確実化できる。
工法の工程では、超音波に加え、熱、荷重の少なくとも
何れか一つを用いて金属間化合物層を形成してもよい。
上記方法によれば、超音波に加え、熱、荷重の少なくと
も何れか一つを併用することにより、金属間化合物層の
形成を確実化できる。
【００１８】上記製造方法では、フェイスダウン工法の
工程の後、さらに金属間化合物層を形成するためのアニ
ール処理の工程を有していてもよい。上記方法によれ
ば、アニール処理により、金属間化合物層の形成を確実
化できる。
工程の後、さらに金属間化合物層を形成するためのアニ
ール処理の工程を有していてもよい。上記方法によれ
ば、アニール処理により、金属間化合物層の形成を確実
化できる。
【００１９】本発明の通信装置は、前記の課題を解決す
るために、上記の何れかに記載の製造方法により得られ
た電子部品を有することを特徴としている。上記構成に
よれば、熱的ダメージが軽減された電子部品を有するの
で、製造時の歩留りを向上でき、かつ、特性劣化が抑制
されて耐久性を改善できる。
るために、上記の何れかに記載の製造方法により得られ
た電子部品を有することを特徴としている。上記構成に
よれば、熱的ダメージが軽減された電子部品を有するの
で、製造時の歩留りを向上でき、かつ、特性劣化が抑制
されて耐久性を改善できる。
【００２０】
【発明の実施の形態】本発明の実施の各形態について図
１ないし図３に基づいて説明すれば、以下の通りであ
る。
１ないし図３に基づいて説明すれば、以下の通りであ
る。
【００２１】（実施の第一形態）以下、本発明の実施の
第一形態について図１および図２に基づき説明する。図
１は、本発明の実施の第一形態の電子部品の製造方法に
おける、上記電子部品のバンプ８付近の概略構成図であ
る。なお、本実施の第一形態では、従来の技術の欄にて
説明した部材と同一の機能を有する部材については、同
一の部材番号を付与してその説明を省いた。
第一形態について図１および図２に基づき説明する。図
１は、本発明の実施の第一形態の電子部品の製造方法に
おける、上記電子部品のバンプ８付近の概略構成図であ
る。なお、本実施の第一形態では、従来の技術の欄にて
説明した部材と同一の機能を有する部材については、同
一の部材番号を付与してその説明を省いた。
【００２２】まず、上記製造方法では、電子デバイス素
子２側の素子電極部７上にＡｕを主成分とするバンプ８
を形成する。続いて、バンプ８の先端部にＳｎを主成分
とする低融点金属層１２を形成する。
子２側の素子電極部７上にＡｕを主成分とするバンプ８
を形成する。続いて、バンプ８の先端部にＳｎを主成分
とする低融点金属層１２を形成する。
【００２３】一方、前記電子デバイス素子２を収納する
容器３において、その搭載面５に電極部６を形成する。
容器３はセラミックス等の絶縁体の基板３ａを備えてい
る。上記電極部６は図示していないが下地層がタングス
テンで、上記下地層上にＮｉメッキ、Ａｕメッキを順に
施した構造である。
容器３において、その搭載面５に電極部６を形成する。
容器３はセラミックス等の絶縁体の基板３ａを備えてい
る。上記電極部６は図示していないが下地層がタングス
テンで、上記下地層上にＮｉメッキ、Ａｕメッキを順に
施した構造である。
【００２４】前記電子デバイス素子２は容器３にフェイ
スダウンボンドされるが、例えば、その方法として図５
に示す方法すなわち、電子デバイス素子２を容器３に押
し付ける（荷重：５０ｇ〜１５０ｇ／バンプ１個当た
り）ことでバンプ８上の低融点金属層１２と電極部６を
接触させ、かつ、上記両者間の接触面積を増加させ、超
音波振動（６０ＫＨｚ〜７０ＫＨｚまたは１３０ｋＨｚ
前後）を連続的に、電子デバイス素子２の裏面側（素子
電極部７の形成面に対向する背面側）から与え、また、
必要に応じて容器３の下面から熱を与える方法である。
スダウンボンドされるが、例えば、その方法として図５
に示す方法すなわち、電子デバイス素子２を容器３に押
し付ける（荷重：５０ｇ〜１５０ｇ／バンプ１個当た
り）ことでバンプ８上の低融点金属層１２と電極部６を
接触させ、かつ、上記両者間の接触面積を増加させ、超
音波振動（６０ＫＨｚ〜７０ＫＨｚまたは１３０ｋＨｚ
前後）を連続的に、電子デバイス素子２の裏面側（素子
電極部７の形成面に対向する背面側）から与え、また、
必要に応じて容器３の下面から熱を与える方法である。
【００２５】この方法により、低融点金属層１２のＳｎ
が電極部６のＡｕおよびバンプ８のＡｕと反応し共晶化
が進行して、ＡｕＳｎ合金である金属間化合物層１２ａ
（図１（ｃ））に変化する。これにより、電子デバイス
素子２側のバンプ８と容器３側の電極部６との電気的・
機械的な接続が完成する。実際の、低融点金属層１２の
Ｓｎの量は、最終的に、Ａｕ：Ｓｎ＝８０：２０のＡｕ
Ｓｎ合金からなる金属間化合物層１２ａが形成されるよ
うな量をあらかじめ設定するのが望ましい。
が電極部６のＡｕおよびバンプ８のＡｕと反応し共晶化
が進行して、ＡｕＳｎ合金である金属間化合物層１２ａ
（図１（ｃ））に変化する。これにより、電子デバイス
素子２側のバンプ８と容器３側の電極部６との電気的・
機械的な接続が完成する。実際の、低融点金属層１２の
Ｓｎの量は、最終的に、Ａｕ：Ｓｎ＝８０：２０のＡｕ
Ｓｎ合金からなる金属間化合物層１２ａが形成されるよ
うな量をあらかじめ設定するのが望ましい。
【００２６】このような製造方法を用いて素子電極部７
の数を代えて（つまりバンプ８の数を変化させて）、電
子デバイス素子２をフェイスダウン工法により容器３に
搭載した各電子部品を作製した。
の数を代えて（つまりバンプ８の数を変化させて）、電
子デバイス素子２をフェイスダウン工法により容器３に
搭載した各電子部品を作製した。
【００２７】これら各電子部品について、容器３を固定
し電子デバイス素子２をその側面から（素子電極部７の
形成面の表面方向に沿って）押した時の強度（ダイシェ
ア強度）とバンプの数との関係を調査した結果を図２に
示す。
し電子デバイス素子２をその側面から（素子電極部７の
形成面の表面方向に沿って）押した時の強度（ダイシェ
ア強度）とバンプの数との関係を調査した結果を図２に
示す。
【００２８】図２における、Ａで示す線が本実施の形態
に係る、バンプ電極構造のものである。また、図２にお
ける、Ｂで示す線は従来のバンプ構造（前述の従来例
１）のものである。電子デバイス素子２は、基板３ａに
圧電性を有するＬＴ基板を用いた弾性表面波素子であ
り、素子の大きさは１．１×１．６ｍｍ、基板厚み０．
３５ｍｍである。また、バンプ８の径は接続後で約１５
０μｍのものであり、フェイスダウン時の荷重、温度、
超音波振動の条件は同じである。
に係る、バンプ電極構造のものである。また、図２にお
ける、Ｂで示す線は従来のバンプ構造（前述の従来例
１）のものである。電子デバイス素子２は、基板３ａに
圧電性を有するＬＴ基板を用いた弾性表面波素子であ
り、素子の大きさは１．１×１．６ｍｍ、基板厚み０．
３５ｍｍである。また、バンプ８の径は接続後で約１５
０μｍのものであり、フェイスダウン時の荷重、温度、
超音波振動の条件は同じである。
【００２９】一般にダイシェア強度はバンプ８の数に比
例して上がるが、従来例１の場合、１４バンプ以上にな
るとダイシェア強度は伸び悩む傾向となる。
例して上がるが、従来例１の場合、１４バンプ以上にな
るとダイシェア強度は伸び悩む傾向となる。
【００３０】この原因は、従来技術の問題点でも述べた
ように、バンプ数が多くなるとバンプ８と電極部６の摩
擦力が超音波発生ツール２１と電子デバイス素子２との
間の摩擦力より大きくなるため、前記超音波発生ツール
２１と電子デバイス素子２との間ですべりが生じ、効率
よく超音波がバンプ８に伝わらず、バンプ８と電極部６
との間において十分な接続強度が得られないためであ
る。
ように、バンプ数が多くなるとバンプ８と電極部６の摩
擦力が超音波発生ツール２１と電子デバイス素子２との
間の摩擦力より大きくなるため、前記超音波発生ツール
２１と電子デバイス素子２との間ですべりが生じ、効率
よく超音波がバンプ８に伝わらず、バンプ８と電極部６
との間において十分な接続強度が得られないためであ
る。
【００３１】これに対し、本発明の製造方法では、ほぼ
バンプ数に対してダイシェア強度が比例となる関係が得
られる。すなわち、ある程度の荷重、超音波振動を印加
しながらバンプ８と電極部６とを互いに押し付け、上記
両者間での接触面積を広げることで、上記両者間に挿間
されている低融点金属層１２のＳｎは、比較的低い温度
での加熱及び超音波により、バンプ８及び電極部６のＡ
ｕと金属間化合物層１２ａをより確実に形成することが
できる。上記の比較的低い温度とは、ＡｕＳｎ共晶合金
の融点付近である２８０℃以下、より好ましくはＳｎの
融点である２３２℃以下で、かつ、２００℃以上をい
う。
バンプ数に対してダイシェア強度が比例となる関係が得
られる。すなわち、ある程度の荷重、超音波振動を印加
しながらバンプ８と電極部６とを互いに押し付け、上記
両者間での接触面積を広げることで、上記両者間に挿間
されている低融点金属層１２のＳｎは、比較的低い温度
での加熱及び超音波により、バンプ８及び電極部６のＡ
ｕと金属間化合物層１２ａをより確実に形成することが
できる。上記の比較的低い温度とは、ＡｕＳｎ共晶合金
の融点付近である２８０℃以下、より好ましくはＳｎの
融点である２３２℃以下で、かつ、２００℃以上をい
う。
【００３２】この結果、本発明では、バンプ８と電極部
６との強度、換言すれぱ電子部品のダイシェア強度を上
げることができて、バンプ８と前記電極部６との間にお
いて強固な機械的・電気的な接続が容易に得られる。ま
た、本発明の製造方法では、得られた電子部品は、低温
度にて接続されているので、電子部品における他の部材
への熱的ダメージも抑制でき、耐久性、特に長期間の経
時的な耐久性が改善されたものとなる。
６との強度、換言すれぱ電子部品のダイシェア強度を上
げることができて、バンプ８と前記電極部６との間にお
いて強固な機械的・電気的な接続が容易に得られる。ま
た、本発明の製造方法では、得られた電子部品は、低温
度にて接続されているので、電子部品における他の部材
への熱的ダメージも抑制でき、耐久性、特に長期間の経
時的な耐久性が改善されたものとなる。
【００３３】さらに、接続前の低融点金属層１２のＳｎ
の融点が２３２℃に対し、最終的に形成される金属間化
合物層１２ａ〔ＡｕＳｎ（８０：２０）合金〕は融点が
２７８℃である。従って、フェイスダウンボンド時の接
続時は、超音波により比較的低温加熱（実際には２００
℃程度あれば可能である）で接続が実現できることに加
えて、接続後の融点は２７８℃になるため電子部品を実
装するためのリフロー等の温度に対してもバンプ部が溶
融することに起因する接続不良の発生も防止される。
の融点が２３２℃に対し、最終的に形成される金属間化
合物層１２ａ〔ＡｕＳｎ（８０：２０）合金〕は融点が
２７８℃である。従って、フェイスダウンボンド時の接
続時は、超音波により比較的低温加熱（実際には２００
℃程度あれば可能である）で接続が実現できることに加
えて、接続後の融点は２７８℃になるため電子部品を実
装するためのリフロー等の温度に対してもバンプ部が溶
融することに起因する接続不良の発生も防止される。
【００３４】本実施の形態では低融点金属層１２を、電
子デバイス素子２のバンプ８側に形成したが、図１
（ｂ）に示すように、容器３の電極部６上にあらかじめ
形成してもよく、また両者に形成してもよい。また、低
融点金属層１２に関してＳｎを用いたが、Ａｕと合金層
を形成し、合金層の融点が、用いた低融点金属よりも高
くなるものであればＳｎ以外の金属であってもよい。
子デバイス素子２のバンプ８側に形成したが、図１
（ｂ）に示すように、容器３の電極部６上にあらかじめ
形成してもよく、また両者に形成してもよい。また、低
融点金属層１２に関してＳｎを用いたが、Ａｕと合金層
を形成し、合金層の融点が、用いた低融点金属よりも高
くなるものであればＳｎ以外の金属であってもよい。
【００３５】さらに、本実施の形態ではフェイスダウン
工程による接続時に超音波、荷重と熱を併用した場合を
示したが、上述したようにバンプ８と電極部６との間で
の接触面積を大きくし、この部分にある程度の熱が加わ
ればよく、超音波と加熱のみであってもよい。
工程による接続時に超音波、荷重と熱を併用した場合を
示したが、上述したようにバンプ８と電極部６との間で
の接触面積を大きくし、この部分にある程度の熱が加わ
ればよく、超音波と加熱のみであってもよい。
【００３６】このような加熱が低融点金属層１２の融点
より低くても接続は可能である。この場合には超音波の
アシストが重要となる。さらに、超音波振動だけでも、
ある程度、バンプ８と電極部６との間に摩擦熱を発生す
るため、超音波のみであってもよい。
より低くても接続は可能である。この場合には超音波の
アシストが重要となる。さらに、超音波振動だけでも、
ある程度、バンプ８と電極部６との間に摩擦熱を発生す
るため、超音波のみであってもよい。
【００３７】フェイスダウン時で金属間化合物層１２ａ
の形成が不十分な場合、その後にアニール（熱処理）工
程を加えて金属間化合物層１２ａを更に拡大させること
で、接続強度をあげてもよい。また、このようなアニー
ル工程としては、例えば、２００℃〜２５０℃程度のオ
ーブンにより加熱する工程を挙げることができる。ま
た、アニール工程を、リフロー炉での加熱、あるいは封
止工程等の組み立て時に印加された加熱を利用し兼用さ
せてもよい。
の形成が不十分な場合、その後にアニール（熱処理）工
程を加えて金属間化合物層１２ａを更に拡大させること
で、接続強度をあげてもよい。また、このようなアニー
ル工程としては、例えば、２００℃〜２５０℃程度のオ
ーブンにより加熱する工程を挙げることができる。ま
た、アニール工程を、リフロー炉での加熱、あるいは封
止工程等の組み立て時に印加された加熱を利用し兼用さ
せてもよい。
【００３８】（実施の第二形態）続いて、図３を参照し
ながら、本実施の第一形態に記載の電子部品を搭載した
通信装置１００について説明する。上記通信装置１００
は、受信を行うレシーバ側（Ｒｘ側）として、アンテナ
１０１、アンテナ共用部／ＲＦＴｏｐフィルタ１０２、
アンプ１０３、Ｒｘ段間フィルタ１０４、ミキサ１０
５、１ｓｔＩＦフィルタ１０６、ミキサ１０７、２ｎｄ
ＩＦフィルタ１０８、１ｓｔ＋２ｎｄローカルシンセサ
イザ１１１、ＴＣＸＯ（temperature compensated crys
tal oscillator（温度補償型水晶発振器））１１２、デ
バイダ１１３、ローカルフィルタ１１４を備えて構成さ
れている。Ｒｘ段間フィルタ１０４からミキサ１０５へ
は、図３に二本線で示したように、バランス性を確保す
るために各平衡信号にて送信することが好ましい。
ながら、本実施の第一形態に記載の電子部品を搭載した
通信装置１００について説明する。上記通信装置１００
は、受信を行うレシーバ側（Ｒｘ側）として、アンテナ
１０１、アンテナ共用部／ＲＦＴｏｐフィルタ１０２、
アンプ１０３、Ｒｘ段間フィルタ１０４、ミキサ１０
５、１ｓｔＩＦフィルタ１０６、ミキサ１０７、２ｎｄ
ＩＦフィルタ１０８、１ｓｔ＋２ｎｄローカルシンセサ
イザ１１１、ＴＣＸＯ（temperature compensated crys
tal oscillator（温度補償型水晶発振器））１１２、デ
バイダ１１３、ローカルフィルタ１１４を備えて構成さ
れている。Ｒｘ段間フィルタ１０４からミキサ１０５へ
は、図３に二本線で示したように、バランス性を確保す
るために各平衡信号にて送信することが好ましい。
【００３９】また、上記通信装置１００は、送信を行う
トランシーバ側（Ｔｘ側）として、上記アンテナ１０１
および上記アンテナ共用部／ＲＦＴｏｐフィルタ１０２
を共用するとともに、ＴｘＩＦフィルタ１２１、ミキサ
１２２、Ｔｘ段間フィルタ１２３、アンプ１２４、カプ
ラ１２５、アイソレータ１２６、ＡＰＣ（automaticpow
er control （自動出力制御））１２７を備えて構成さ
れている。
トランシーバ側（Ｔｘ側）として、上記アンテナ１０１
および上記アンテナ共用部／ＲＦＴｏｐフィルタ１０２
を共用するとともに、ＴｘＩＦフィルタ１２１、ミキサ
１２２、Ｔｘ段間フィルタ１２３、アンプ１２４、カプ
ラ１２５、アイソレータ１２６、ＡＰＣ（automaticpow
er control （自動出力制御））１２７を備えて構成さ
れている。
【００４０】そして、上述した本実施の第一形態に記載
の電子部品の電子デバイス素子２に弾性表面波装置を用
いた場合、上記電子部品は、上記のＲｘ段間フィルタ１
０４、１ｓｔＩＦフィルタ１０６、ＴｘＩＦフィルタ１
２１、Ｔｘ段間フィルタ１２３に好適に利用できる。
の電子部品の電子デバイス素子２に弾性表面波装置を用
いた場合、上記電子部品は、上記のＲｘ段間フィルタ１
０４、１ｓｔＩＦフィルタ１０６、ＴｘＩＦフィルタ１
２１、Ｔｘ段間フィルタ１２３に好適に利用できる。
【００４１】よって、上記通信装置は、用いた電子部品
が小型化や高信頼性化されていることにより、特にＧＨ
ｚ帯域以上において小型化および高信頼性化を図れるも
のとなっている。
が小型化や高信頼性化されていることにより、特にＧＨ
ｚ帯域以上において小型化および高信頼性化を図れるも
のとなっている。
【００４２】
【発明の効果】本発明は、以上のように、フェイスダウ
ン工法による接続時に、低融点金属層とバンプおよびバ
ンプに対向する基板上の電極部とより金属間化合物層を
超音波を用いて形成する方法である。
ン工法による接続時に、低融点金属層とバンプおよびバ
ンプに対向する基板上の電極部とより金属間化合物層を
超音波を用いて形成する方法である。
【００４３】それゆえ、上記方法では、バンプの数が比
較的多い場合においても、容易にバンプと前記電極部間
において強固な機械的・電気的な接続が得られ、安定し
たダイシェア強度が得られる。
較的多い場合においても、容易にバンプと前記電極部間
において強固な機械的・電気的な接続が得られ、安定し
たダイシェア強度が得られる。
【００４４】よって、上記方法においては、製造工程に
おいては歩留まりを改善でき生産性向上につながり、長
期的信頼性も得られるようになるという効果を奏する。
さらに、上記方法では、従来例２にあるようなアンダー
フィル等も不要であり、従来例３のような環境問題もク
リアできるという効果を奏する。
おいては歩留まりを改善でき生産性向上につながり、長
期的信頼性も得られるようになるという効果を奏する。
さらに、上記方法では、従来例２にあるようなアンダー
フィル等も不要であり、従来例３のような環境問題もク
リアできるという効果を奏する。
【図１】本発明の電子部品の製造方法に係るフェイスダ
ウン工法の場合のバンプ付近の概略構成図であり（ａ）
は実施の第一形態における接続前の状態、（ｂ）は位置
変形例における接続前の状態、（ｃ）は接続後の状態を
示す。
ウン工法の場合のバンプ付近の概略構成図であり（ａ）
は実施の第一形態における接続前の状態、（ｂ）は位置
変形例における接続前の状態、（ｃ）は接続後の状態を
示す。
【図２】本発明の製造方法と、従来の製造方法とにおけ
る、ダイシェア強度とバンプの数との関係を示すグラフ
である。
る、ダイシェア強度とバンプの数との関係を示すグラフ
である。
【図３】本発明の通信装置の要部ブロック図である。
【図４】従来の、一般的なフェイスダウン工法にて作製
された電子部品の概略構成図である。
された電子部品の概略構成図である。
【図５】従来の、超音波と熱を併用したフェイスダウン
工法を示す概略説明図である。
工法を示す概略説明図である。
【図６】従来の、導電性の樹脂接着材を用いたフェイス
ダウン工法の場合のバンプ付近の概略構成図であり、
（ａ）は接続前、（ｂ）は接続後を示す。
ダウン工法の場合のバンプ付近の概略構成図であり、
（ａ）は接続前、（ｂ）は接続後を示す。
【図７】従来の、はんだバンプ用いたフェイスダウン工
法の場合のバンプ付近の概略構成図であり、（ａ）は接
続前、（ｂ）は接続後を示す。
法の場合のバンプ付近の概略構成図であり、（ａ）は接
続前、（ｂ）は接続後を示す。
２ 電子デバイス素子 ３ 容器 ３ａ 基板 ４ 機能面 ５ 搭載面 ６ 電極部 ７ 素子電極部 ８ バンプ １０ 導電性の樹脂接着材 １１ はんだバンプ １２ 低融点金属層 １２ａ 金属間化合物層
Claims (8)
- 【請求項１】電子デバイス素子をフェイスダウン工法に
て基板上に搭載する電子部品の製造方法において、 電子デバイス素子の素子電極上にバンプを形成し、その
バンプ上にバンプより低融点である低融点金属層を設
け、 フェイスダウン工法による接続時に、低融点金属層とバ
ンプおよびバンプに対向する基板上の電極部とより金属
間化合物層を超音波を用いて形成することを特徴とする
電子部品の製造方法。 - 【請求項２】電子デバイス素子をフェイスダウン工法に
て基板上に搭載する電子部品の製造方法において、 電子デバイス素子の素子電極上にバンプを形成する一
方、基板上の電極部上にバンプより低融点である低融点
金属層を設け、 フェイスダウン工法による接続時に、低融点金属層とバ
ンプおよびバンプに対向する基板上の電極部とより金属
間化合物層を超音波を用いて形成することを特徴とする
電子部品の製造方法。 - 【請求項３】低融点金属層を、低融点金属層の融点と比
べ金属間化合物層の融点が高くなるように選定すること
を特徴とする請求項１または２記載の電子部品の製造方
法。 - 【請求項４】バンプはＡｕを主成分とする導電材料であ
り、電極部の最上層はＡｕを主成分とする導電材料であ
ることを特徴とする請求項１ないし３の何れかに記載の
電子部品の製造方法。 - 【請求項５】低融点金属層はＳｎを主成分とする導電材
料であることを特徴とする請求項１ないし４の何れかに
記載の電子部品の製造方法。 - 【請求項６】フェイスダウン工法の工程では、超音波に
加え、熱、荷重の少なくとも何れか一つを用いて金属間
化合物層の形成することを特徴とする請求項１ないし５
の何れかに記載の電子部品の製造方法。 - 【請求項７】フェイスダウン工法の工程の後、さらに金
属間化合物層を形成するためのアニール処理の工程を有
することを特徴とする請求項１ないし６の何れかに記載
の電子部品の製造方法。 - 【請求項８】請求項１ないし７の何れかに記載の製造方
法により得られた電子部品を有することを特徴とする通
信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119959A JP2002313838A (ja) | 2001-04-18 | 2001-04-18 | 電子部品の製造方法、通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119959A JP2002313838A (ja) | 2001-04-18 | 2001-04-18 | 電子部品の製造方法、通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002313838A true JP2002313838A (ja) | 2002-10-25 |
Family
ID=18970083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119959A Pending JP2002313838A (ja) | 2001-04-18 | 2001-04-18 | 電子部品の製造方法、通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313838A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008018222A1 (fr) * | 2006-08-10 | 2008-02-14 | Daishinku Corporation | Dispositif piézoélectrique de vibrations |
| JP2009183008A (ja) * | 2009-05-21 | 2009-08-13 | Murata Mfg Co Ltd | 圧電部品の製造方法 |
| JP2014082526A (ja) * | 2014-01-29 | 2014-05-08 | Hitachi Metals Ltd | 電子機器の製造方法 |
| WO2020138278A1 (ja) * | 2018-12-26 | 2020-07-02 | 京セラ株式会社 | 電子部品の接合方法および接合構造体 |
-
2001
- 2001-04-18 JP JP2001119959A patent/JP2002313838A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008018222A1 (fr) * | 2006-08-10 | 2008-02-14 | Daishinku Corporation | Dispositif piézoélectrique de vibrations |
| US7919908B2 (en) | 2006-08-10 | 2011-04-05 | Daishinku Corporation | Piezoelectric resonator device |
| JP2009183008A (ja) * | 2009-05-21 | 2009-08-13 | Murata Mfg Co Ltd | 圧電部品の製造方法 |
| JP2014082526A (ja) * | 2014-01-29 | 2014-05-08 | Hitachi Metals Ltd | 電子機器の製造方法 |
| WO2020138278A1 (ja) * | 2018-12-26 | 2020-07-02 | 京セラ株式会社 | 電子部品の接合方法および接合構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050116352A1 (en) | Acoustic wave device and method of fabricating the same | |
| JP3789410B2 (ja) | 表面実装型電子部品モジュールおよびその製造方法 | |
| EP1041715A2 (en) | Electronic component | |
| US6718604B1 (en) | Mounting method for electronic device elements | |
| JP2000232332A (ja) | 表面実装型圧電共振子 | |
| JP2002313838A (ja) | 電子部品の製造方法、通信装置 | |
| JP3520414B2 (ja) | 弾性表面波装置およびその製造方法、通信装置 | |
| JP3339450B2 (ja) | 表面波装置の製造方法 | |
| US20030137039A1 (en) | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device | |
| US20060175939A1 (en) | Piezoelectric device and method of producing the same | |
| JP2002344284A (ja) | 弾性表面波装置、および、これを搭載した通信装置 | |
| JP3810276B2 (ja) | 光半導体素子収納用パッケージ | |
| JPH05291864A (ja) | 弾性表面波素子実装回路とその製造方法 | |
| US6349870B1 (en) | Method of manufacturing electronic component | |
| JP2001102905A (ja) | 弾性表面波装置 | |
| JP2008186917A (ja) | 電子部品収納用パッケージ、電子装置、およびその製造方法 | |
| JP3398295B2 (ja) | 圧電部品及びその製造方法 | |
| JP3314163B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002184888A (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JPH09102514A (ja) | バンプボンディング方法およびバンプボンディング構造 | |
| JP3860831B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2018056303A (ja) | バンプ端子及びこれを内蔵した圧電デバイス並びにそれらの製造方法 | |
| JP2002314186A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP3652255B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002141596A (ja) | 光半導体素子収納用パッケージ |