JP5768975B2 - 接合部の構造及びその接合方法並びに電子部品 - Google Patents
接合部の構造及びその接合方法並びに電子部品 Download PDFInfo
- Publication number
- JP5768975B2 JP5768975B2 JP2011275047A JP2011275047A JP5768975B2 JP 5768975 B2 JP5768975 B2 JP 5768975B2 JP 2011275047 A JP2011275047 A JP 2011275047A JP 2011275047 A JP2011275047 A JP 2011275047A JP 5768975 B2 JP5768975 B2 JP 5768975B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- substrate
- recess
- width
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005304 joining Methods 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 35
- 239000002184 metal Substances 0.000 claims description 294
- 229910052751 metal Inorganic materials 0.000 claims description 294
- 239000000758 substrate Substances 0.000 claims description 202
- 239000000463 material Substances 0.000 claims description 159
- 230000008569 process Effects 0.000 claims description 14
- 238000009751 slip forming Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 230000005496 eutectics Effects 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000003892 spreading Methods 0.000 description 6
- 230000007480 spreading Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009423 ventilation Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0109—Bonding an individual cap on the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
特許文献1には、機能素子パッケージにおける基板どうしの接合構造が開示されている。この接合構造を図2A−図2Dに示す。ベース基板11の上面には一対の凹部18が平行に凹設されており、ベース基板11の上面及び凹部18の内面には絶縁膜12が形成されている。さらに、凹部18の内面全体と、凹部18間に位置する仕切り部分19の上面には、金属膜13を有している。カバー基板15の下面には絶縁膜16が形成されており、両凹部18を覆う領域の幅Kよりも広い領域に金属膜17を有している。さらに、金属膜17の中央部下面には、凹部18間に位置する仕切り部分19よりも幅の広い接合材料14(ハンダ)が設けられている。
図3A−図3Dは、特許文献2に開示された機能素子パッケージにおける基板どうしの接合構造を表している。特許文献2に開示された接合構造では、絶縁膜16で覆われたカバー基板15の下面に一対の凹部18を凹設してあり、両凹部18の内面と仕切り部分19の下面に金属膜17を形成している。また、両凹部18内と仕切り部分19において金属膜17の下面に接合材料14を固着させている。絶縁膜12で覆われたベース基板11の上面には、両凹部18を覆う領域の幅Kよりも広い領域に金属膜13を形成されている。
なお、特許文献3には、シリコンウエハの表面に設けた溝内に金属配線を形成してあって、半導体装置の下面に設けられた端子電極を前記溝内においてハンダ又は導電性接着剤により金属配線に接合させることが記載されている。しかし、特許文献3に記載された接合部の構造は、金属配線と端子電極を電気的に接続させるための構造であり、また半導体装置が傾いても半導体装置と金属配線との間に短絡が生じないように金属配線を溝内に納めたものである。よって、特許文献3に開示されている技術は、基板間を機械的に接合するための(特に、基板間を封止するための)特許文献1や特許文献2などの接合部の構造とは異なるものである。
Wr>W1 (1)
を満たし、前記第1の金属膜の体積をV1、前記第2の金属膜の体積をV2、前記接合材料の体積をV3、前記凹部の体積をVrとするとき、次の条件(2)
Vr≧V1+V2+V3 (2)
を満たすことを特徴とする。
なお、本発明において凹部や第1及び第2の金属膜、接合材料の体積というときには、これら凹部や第1及び第2の金属膜、接合材料が円柱状や多角形柱状などの柱形状である場合には、それぞれの体積を指す。これに対し、凹部が溝状に長く伸びており、第1及び第2の金属膜や接合材料も凹部に沿って長く伸びている場合には、凹部、第1及び第2の金属膜及び接合材料の体積としては、それぞれの全体の体積(全長の体積)を用いてもよく、単位長さあたりの体積を用いてもよい。
また、本発明に係る接合部の構造によれば、前記第2の基板の、前記第1の基板に対向する面に一対の凸部が突設され、前記凸部間に前記凹部が形成されているので、第2の基板に凹部を掘り込む以外の方法によって凹部を形成でき、あるいは凹部を深くすることができる。
W2>W1 (3)
を満たすことを特徴とする。かかる実施態様によれば、凹部の開口側に位置する金属膜(第1の金属膜)の幅が凹部の奥に位置する金属膜(第2の金属膜)の幅よりも狭くなっているので、接合材料の広がりも凹部の奥よりも凹部の開口側で狭くなり、接合材料が凹部の外へはみ出しにくくなる。
Wr>W2 (4)
を満たすことを特徴とする。かかる実施態様によれば、凹部の奥で接合材料が凹部の側面まで広がりにくくなるので、凹部の側面を伝って接合材料が凹部の外へはみ出しにくくなる。
Wr>W1 (1)
を満たし、前記第1の金属膜の体積をV1、前記第2の金属膜の体積をV2、前記接合材料の体積をV3、前記凹部の体積をVrとするとき、次の条件(2)
Vr≧V1+V2+V3 (2)
を満たすことを特徴とする。
また、本発明に係る接合部の接合方法によれば、前記第2の基板の、前記第1の基板に対向する面に一対の凸部が突設され、前記凸部間に前記凹部が形成されているので、第2の基板に凹部を掘り込む以外の方法によって凹部を形成でき、あるいは凹部を深くすることができる。
W1≧W3 (5)
を満たすことを特徴とする。かかる実施態様によれば、接合後に第1の金属膜上で接合材料が第1の金属膜の幅よりも広がりにくくなる。
H1+H2+H3≧Hr (6)
を満たすことを特徴とする。かかる実施態様によれば、接合材料を第1の金属膜と第2の金属膜との間で潰すことができ、接合材料を第1及び第2の基板に確実に接合させることができる。
以下、図4−図6を参照して本発明の実施形態1を説明する。図4Aは、本発明の実施形態1による電子部品21の概略断面図であって、その接合部24の断面を図4Bに拡大して表わしている。
Wr=W2>W1≧W3 (条件C1)
ここで、金属膜37の幅W2は凹部38の幅Wrと等しくなっているが、凹部38の天面に金属膜37を形成する際に側面にも金属膜材料が付着することがあり、また凹部38の内面に金属膜を形成して凹部38の側面の金属膜材料を除去する場合でも側面に金属膜が残ることがある。したがって、金属膜37は凹部38の開口端にまで達していなければ、凹部38の側面にも形成されていても差し支えない。
Vr≧V1+V2+V3 (条件C2)
特に、この条件は、
Vr>V1+V2+V3
であることが好ましい。条件C2を満たしていれば、接合材料34の体積V3が凹部38内の空間の体積(Vr−V1−V2)よりも小さくなるので、接合材料34が凹部38から溢れ出にくくなる。また、接合強度が低下しない限度で、接合材料34の体積V3と空間の体積(Vr−V1−V2)との差を大きくすることにより、プロセスマージンを広くできる。
なお、当該実施形態においては、凹部38や金属膜33、37、接合材料34は帯状に伸びたものを想定しているので、これらの体積としては上記のように単位長さあたりの体積を考えたが、凹部38や金属膜33、37、接合材料34が帯状であると柱状であるとにかかわりなく、これらそれぞれの全体の体積を考えてもよい。
H1+H2+H3≧Hr (条件C3)
特に、この条件は、
H1+H2+H3>Hr
であることが望ましい。この条件は、接合材料34を金属膜33と金属膜37の間で押さえて接合材料34を金属膜33、37に確実に接合させるために必要である。
図7A及び図7Bは実施形態1の変形例を示す断面図であって、図7Aは接合前における接合部の構造を示す断面図、図7Bは接合後における接合部の構造を示す断面図である。この変形例では、主基板35aに凹部38を凹設し、主基板35aの表面と凹部38の天面にシリコン酸化膜等からなる絶縁膜36を形成している。これ以外の点については、実施形態1と同様であるので、同一構成部分には同一符号を付すことにより説明を省略する。
図8A及び図8Bは実施形態2による接合部51の構造を示す断面図であって、図8Aは接合前における接合部の構造を示し、図8Bは接合後における接合部の構造を示す。実施形態2の接合部51においては、絶縁膜39に凹部38を形成し、さらに凹部38の周囲全体において絶縁膜39の下面に金属膜からなる凸部52を額縁状に形成して凹部38をさらに深くしている。すなわち、凹部38は、絶縁膜39と凸部52によって形成されている。また、凸部52と対向してベース基板31の上面には、金属膜からなる凸部53が額縁状に形成されている。
Hr=h+hs+ht
として適用する。また、凹部38の単位長さあたりの体積Vrは、凹部38の幅をWrとして、
Vr=Wr×Hr=Wr×(h+hs+ht)
とする。
図9A及び図9Bは実施形態2の変形例を示す断面図であって、図9Aは接合前における接合部56の構造を示す断面図、図9Bは接合後における接合部56の構造を示す断面図である。この変形例では、カバー基板35の下面にのみ凸部52を設け、基板どうしを接合させる際には凸部52をベース基板31の上面に接触させるようにする。
Hr=h+hs
として適用する。また、凹部38の単位長さあたりの体積Vrは、凹部38の幅をWrとして、
Vr=Wr×Hr=Wr×(h+hs)
とすればよい。
Hr=h+ht
として適用する。また、凹部38の単位長さあたりの体積Vrは、凹部38の幅をWrとして、
Vr=Wr×Hr=Wr×(h+ht)
とすればよい。
図11A及び図11Bは実施形態3による接合部61の構造を示す断面図であって、図11Aは接合前における接合部61の構造を示し、図11Bは接合後における接合部61の構造を示す。実施態様3においては、金属膜37の幅W2を凹部38の幅Wrよりも狭くしている。すなわち、
Wr>W2 (条件C4)
を満たしている。かかる実施態様によれば、凹部38の天面で接合材料34が凹部38の側面まで広がりにくくなるので、凹部38の側面を伝って接合材料34が凹部38の外へ漏れ出にくくなる。
図12は実施形態4による接合部71の構造を示す接合前の断面図である。この実施形態は、接合用の金属膜37をカバー基板35内に設けられた回路配線72(基板内配線)と接続させるようにしたものである。このカバー基板35の内部には導体の回路配線72が形成されている。たとえば、この回路配線72は、電子部品内に収容されている素子と電気的に導通している。回路配線72の一部は凹部38の天面に位置しており、金属膜37を形成する前の段階においては、凹部38の天面に露出している。凹部38内に形成される金属膜37は回路配線72の下面に形成されるので、回路配線72と金属膜37は電気的に導通している。よって、接合材料34によって金属膜37と金属膜33を接合することにより、金属膜33も回路配線72と電気的に接続されることになる。カバー基板35と同様に、ベース基板31の金属膜33もベース基板31の内部に形成された回路配線や、ベース基板31の外面に設けられた電極などにつながっていてもよい。
図15は、本発明の実施形態5による電子部品101、たとえば真空封止型の赤外線アレイセンサの概略断面図である。この電子部品101においては、実施形態1とは反対に、カバー基板35が第1の基板となり、ベース基板31が第2の基板となっている。
Wr=W2>W1≧W3 (条件C1)
なお、金属膜33は凹部38の開口端にまで達していなければ、凹部38の側面にも形成されていても差し支えない。
Vr≧V1+V2+V3 (条件C2)
特に、この条件は、
Vr>V1+V2+V3
であることが好ましい。
H1+H2+H3≧Hr (条件C3)
特に、この条件は、
H1+H2+H3>Hr
であることが望ましい。
22 ケーシング
23 素子
24 接合部
31 ベース基板
33 金属膜
34 接合材料
35 カバー基板
37 金属膜
38 凹部
41、105 空間
51、56、57、61、71 接合部
52、53 凸部
72 配線
Claims (14)
- 第1の基板と、
前記第1の基板と対向する面に凹部を有する第2の基板と、
前記第1の基板の、前記凹部と対向する面に形成された第1の金属膜と、
前記凹部内に形成された第2の金属膜とを備え、
前記凹部内において接合材料により前記第1の金属膜と前記第2の金属膜を接合させた接合部の構造において、
前記第2の基板の、前記第1の基板に対向する面に一対の凸部が突設され、前記凸部間に前記凹部が形成され、
前記第1の基板に垂直な方向から見た前記第1の金属膜の幅のうちいずれか少なくとも1つの方向における前記第1の金属膜の幅をW1、前記第1の金属膜の幅と同じ方向における前記凹部の幅をWrとするとき、次の条件(1)
Wr>W1 (1)
を満たし、
前記第1の金属膜の体積をV1、前記第2の金属膜の体積をV2、前記接合材料の体積をV3、前記凹部の体積をVrとするとき、次の条件(2)
Vr≧V1+V2+V3 (2)
を満たすことを特徴とする接合部の構造。 - 前記第1の基板の、前記第2の基板に対向する面と、前記第2の基板の、前記第1の基板に対向する面とが互いに接触することを特徴とする、請求項1に記載の接合部の構造。
- 前記第1の基板と前記第2の基板のうち少なくとも一方の基板に凸部が突設され、両基板に設けられた前記凸部どうし、あるいはいずれか一方の基板に設けられた前記凸部と他方の基板とが接触することを特徴とする、請求項1に記載の接合部の構造。
- 前記凸部は、金属膜によって形成されていることを特徴とする、請求項3に記載の接合部の構造。
- 前記第1の金属膜の幅をW1、前記第1の金属膜の幅と同じ方向における前記第2の金属膜の幅をW2とするとき、次の条件(3)
W2>W1 (3)
を満たすことを特徴とする、請求項1に記載の接合部の構造。 - 前記凹部の幅をWr、前記第1の金属膜の幅と同じ方向における前記第2の金属膜の幅をW2とするとき、次の条件(4)
Wr>W2 (4)
を満たすことを特徴とする、請求項1に記載の接合部の構造。 - 前記第2の金属膜の端は、前記凹部の開口面よりも引っ込んでいることを特徴とする、請求項1に記載の接合部の構造。
- 前記第2の基板に設けた配線の一部が前記凹部の底面に位置し、前記第2の金属膜が前記凹部内において前記配線の上に形成されていることを特徴とする、請求項1に記載の接合部の構造。
- 表面に第1の金属膜を形成された第1の基板を準備する工程と、
表面に一対の凸部を突設することによって前記凸部間に凹部が形成されるとともに、前記凹部内に第2の金属膜を形成された第2の基板を準備する工程と、
前記第1の基板の前記第1の金属膜を形成された面と、前記第2の基板の前記凹部を形成された面を対向させ、前記凹部内において接合材料により前記第1の金属膜と前記第2の金属膜を接合させる工程とを備えた接合部の接合方法において、
前記第1の基板に垂直な方向から見た前記第1の金属膜の幅のうちいずれか少なくとも1つの方向における前記第1の金属膜の幅をW1、前記第1の金属膜の幅と同じ方向における前記凹部の幅をWrとするとき、次の条件(1)
Wr>W1 (1)
を満たし、
前記第1の金属膜の体積をV1、前記第2の金属膜の体積をV2、前記接合材料の体積をV3、前記凹部の体積をVrとするとき、次の条件(2)
Vr≧V1+V2+V3 (2)
を満たすことを特徴とする接合部の接合方法。 - 前記第1の金属膜の幅をW1、前記第1の金属膜の幅と同じ方向における接合前における前記接合材料の幅をW3とするとき、次の条件(5)
W1≧W3 (5)
を満たすことを特徴とする、請求項9に記載の接合部の接合方法。 - 前記第1の金属膜の厚みをH1、前記第2の金属膜の厚みをH2、接合前における前記接合材料の厚みをH3、前記凹部の深さをHrとするとき、次の条件(6)
H1+H2+H3≧Hr (6)
を満たすことを特徴とする、請求項9に記載の接合部の接合方法。 - 前記接合材料は、接合前においては、前記第1の金属膜の表面に固着されていることを特徴とする、請求項9に記載の接合部の接合方法。
- 請求項1に記載した接合部の構造によって前記第1の基板と前記第2の基板を接合し、前記第1の基板と前記第2の基板との間に形成された空間内に素子を収容したことを特徴とする電子部品。
- 前記第2の基板に溝状をした前記凹部を連続的に形成し、前記凹部に沿って前記凹部内に前記第2の金属膜を連続的に形成し、前記第2の金属膜に対向させて前記第1の基板に前記第1の金属膜を連続的に形成し、前記第1の金属膜と前記第2の金属膜とを全長にわたって前記接合材料により接合させたことを特徴とする、請求項13の電子部品。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275047A JP5768975B2 (ja) | 2011-12-15 | 2011-12-15 | 接合部の構造及びその接合方法並びに電子部品 |
DE112012005288.9T DE112012005288B4 (de) | 2011-12-15 | 2012-11-26 | Struktur einer Bindungsstelle und deren Bindungsverfahren sowie elektrisches Bauteil |
PCT/JP2012/080511 WO2013088945A1 (ja) | 2011-12-15 | 2012-11-26 | 接合部の構造及びその接合方法並びに電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275047A JP5768975B2 (ja) | 2011-12-15 | 2011-12-15 | 接合部の構造及びその接合方法並びに電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013125912A JP2013125912A (ja) | 2013-06-24 |
JP5768975B2 true JP5768975B2 (ja) | 2015-08-26 |
Family
ID=48612400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011275047A Active JP5768975B2 (ja) | 2011-12-15 | 2011-12-15 | 接合部の構造及びその接合方法並びに電子部品 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5768975B2 (ja) |
DE (1) | DE112012005288B4 (ja) |
WO (1) | WO2013088945A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9139423B2 (en) * | 2012-01-19 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro electro mechanical system structures |
JP6365215B2 (ja) * | 2014-10-15 | 2018-08-01 | 三菱電機株式会社 | 半導体装置の製造方法 |
ITUA20164673A1 (it) | 2016-06-27 | 2017-12-27 | St Microelectronics Srl | Dispositivo mems formato da almeno due strati strutturali incollati reciprocamente e relativo processo di fabbricazione |
CN107777655A (zh) * | 2016-08-25 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法和电子装置 |
CN108100986B (zh) * | 2016-11-24 | 2020-01-31 | 上海新微技术研发中心有限公司 | 一种共晶键合方法和半导体器件 |
IT201700103511A1 (it) * | 2017-09-15 | 2019-03-15 | St Microelectronics Srl | Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione |
US20190202684A1 (en) * | 2017-12-29 | 2019-07-04 | Texas Instruments Incorporated | Protective bondline control structure |
CN110116983B (zh) * | 2018-02-06 | 2022-02-15 | 中芯国际集成电路制造(上海)有限公司 | Mems器件及其制备方法 |
CN110116984B (zh) * | 2018-02-06 | 2022-01-28 | 中芯国际集成电路制造(上海)有限公司 | Mems器件及其制备方法 |
KR102040593B1 (ko) * | 2018-02-14 | 2019-11-06 | 주식회사 오킨스전자 | 접합 특성이 향상된 필터 칩 패키지와 웨이퍼 레벨 패키지 및 그 제조 방법 |
JP2020123697A (ja) | 2019-01-31 | 2020-08-13 | キヤノン株式会社 | 半導体装置、半導体ウエハ、機器、製造方法 |
CN112117249B (zh) * | 2020-09-22 | 2022-06-21 | 上海先方半导体有限公司 | 一种晶圆级键合结构及晶圆级键合方法 |
EP4240691A1 (en) * | 2020-12-10 | 2023-09-13 | Obsidian Sensors, Inc. | Mems device manufacturing |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226421A (ja) * | 1994-02-09 | 1995-08-22 | Toshiba Corp | Ic素子実装回路装置およびic素子の実装方法 |
JP2000286265A (ja) | 1999-03-31 | 2000-10-13 | Seiko Epson Corp | 単結晶シリコンウェハにおける配線構造、狭ピッチ用コネクタ、マイクロマシン、圧電アクチュエータ、静電アクチュエータ、インクジェットヘッド、インクジェットプリンタ、液晶パネル、電子機器 |
JP2008218811A (ja) | 2007-03-06 | 2008-09-18 | Hitachi Metals Ltd | 機能素子パッケージ |
JP2010165731A (ja) * | 2009-01-13 | 2010-07-29 | Torex Semiconductor Ltd | 機能素子パッケージ |
JP5227834B2 (ja) | 2009-02-23 | 2013-07-03 | トレックス・セミコンダクター株式会社 | 機能素子パッケージの製造方法 |
TWI430422B (zh) * | 2009-09-01 | 2014-03-11 | Univ Tohoku | 配線連接方法及功能裝置 |
-
2011
- 2011-12-15 JP JP2011275047A patent/JP5768975B2/ja active Active
-
2012
- 2012-11-26 WO PCT/JP2012/080511 patent/WO2013088945A1/ja active Application Filing
- 2012-11-26 DE DE112012005288.9T patent/DE112012005288B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
DE112012005288T5 (de) | 2014-09-04 |
WO2013088945A1 (ja) | 2013-06-20 |
DE112012005288B4 (de) | 2020-07-02 |
JP2013125912A (ja) | 2013-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5768975B2 (ja) | 接合部の構造及びその接合方法並びに電子部品 | |
KR100918745B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7129576B2 (en) | Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps | |
TWI502665B (zh) | Semiconductor device and manufacturing method thereof | |
US8174114B2 (en) | Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency | |
JP5093235B2 (ja) | 電子部品装置およびその製造方法 | |
KR100750741B1 (ko) | 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법 | |
US20090152714A1 (en) | Semiconductor device and method for manufacturing the same | |
US8021906B2 (en) | Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith | |
CN101983424B (zh) | 半导体封装体及其制造方法 | |
JP4354398B2 (ja) | 半導体装置及びその製造方法 | |
JP2006041532A (ja) | 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法 | |
KR20110054710A (ko) | 소자 패키지 및 그 제조 방법 | |
US20120039056A1 (en) | Component arrangement and method for production thereof | |
JP4863935B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2004146808A (ja) | 半導体デバイスを封止する為の方法及びその方法を実現する為の装置 | |
CN102190277A (zh) | 电极结构及具有该电极结构的微型设备用封装 | |
JP2009506565A (ja) | 2つの要素を互いにシーリングまたは溶接する方法 | |
JP2003152131A (ja) | 中空封着パッケージおよびその製造方法 | |
JP2020188127A (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
JP2005064131A (ja) | 半導体装置 | |
US9179568B2 (en) | Electronic device | |
JP6129491B2 (ja) | 多数個取り配線基板 | |
TW202131418A (zh) | 半導體裝置及其製造方法 | |
JP2014135414A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5768975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |