CN104779165A - 用于制造具有不同阈值电压的FinFET的系统和方法 - Google Patents

用于制造具有不同阈值电压的FinFET的系统和方法 Download PDF

Info

Publication number
CN104779165A
CN104779165A CN201410383797.8A CN201410383797A CN104779165A CN 104779165 A CN104779165 A CN 104779165A CN 201410383797 A CN201410383797 A CN 201410383797A CN 104779165 A CN104779165 A CN 104779165A
Authority
CN
China
Prior art keywords
semi
fin structure
conducting material
dielectric material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410383797.8A
Other languages
English (en)
Other versions
CN104779165B (zh
Inventor
刘继文
王昭雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104779165A publication Critical patent/CN104779165A/zh
Application granted granted Critical
Publication of CN104779165B publication Critical patent/CN104779165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本发明提供了用于制造具有不同阈值电压的FinFET的系统和方法。本发明提供了用于在衬底上制造半导体器件结构的系统和方法。在衬底上形成第一鳍结构。在衬底上形成第二鳍结构。在第一鳍结构和第二鳍结构上形成第一半导体材料。在第一鳍结构和第二鳍结构上的第一半导体材料上形成第二半导体材料。氧化第一鳍结构上的第一半导体材料以形成第一氧化物。去除第一鳍结构上的第二半导体材料。在第一鳍结构上形成第一介电材料和第一电极。在第二鳍结构上形成第二介电材料和第二电极。

Description

用于制造具有不同阈值电压的FinFET的系统和方法
技术领域
本公开中描述的技术总的来说涉及半导体器件，且更具体地，涉及半导体器件的制造。
背景技术
FinFET是场效应晶体管，其通常包括从衬底伸出的半导体材料的类似鳍的有源区。该鳍通常包括源极区和漏极区，鳍的区域由浅沟槽隔离(STI)分开。FinFET还包括位于源极区和漏极区之间的栅极区。栅极区通常在鳍的顶面和侧面上形成以围绕鳍。鳍内的沟道区通常在源极区和漏极区之间的栅极区下方延伸。与平面器件相比，FinFET通常具有更好的短沟道效应(SCE)以实现持续缩放，并且具有更大的沟道宽度以产生更高的驱动电流。
发明内容
为解决现有技术中存在的问题，本发明提供了一种在衬底上制造半导体器件的方法，所述方法包括：在所述衬底上形成第一鳍结构；在所述衬底上形成第二鳍结构；在所述第一鳍结构和所述第二鳍结构上形成第一半导体材料；在所述第一鳍结构和所述第二鳍结构上的所述第一半导体材料上形成第二半导体材料；氧化所述第一鳍结构上的所述第一半导体材料以形成第一氧化物；去除所述第一鳍结构上的所述第二半导体材料；在所述第一鳍结构上形成第一介电材料和第一电极；以及在所述第二鳍结构上形成第二介电材料和第二电极。
根据本发明的一个实施例，氧化所述第一鳍结构上的所述第一半导体材料以形成所述第一氧化物包括：部分地氧化所述第一鳍结构上的所述第一半导体材料以形成所述第一氧化物。
根据本发明的一个实施例，该方法进一步包括：在去除所述第一鳍结构上的所述第二半导体材料之后，去除所述第一鳍结构上的部分所述第一半导体材料。
根据本发明的一个实施例，其中：所述第一鳍结构上的所述第一半导体材料包括凸形部分；以及所述第一介电材料和所述第一电极在剩余第一半导体材料的所述凸形部分上形成。
根据本发明的一个实施例，其中：所述第一鳍结构上的所述第一半导体材料包括侧面部分和中间部分；以及通过氧化所述第一鳍结构上的所述第一半导体材料的所述侧面部分形成所述第一氧化物。
根据本发明的一个实施例，该方法进一步包括：部分地氧化所述第二鳍结构上的所述第一半导体材料以形成第二氧化物。
根据本发明的一个实施例，氧化所述第一鳍结构上的所述第一半导体材料以形成所述第一氧化物包括：完全氧化所述第一鳍结构上的所述第一半导体材料以形成所述第一氧化物。
根据本发明的一个实施例，其中：所述第一鳍结构包括凹形部分；以及所述第一介电材料和所述第一电极在所述第一鳍结构的所述凹形部分上形成。
根据本发明的一个实施例，该方法进一步包括：完全氧化所述第二鳍结构上的所述第一半导体材料以形成第二氧化物。
根据本发明的一个实施例，所述第二介电材料和所述第二电极在所述第二鳍结构上的所述第二半导体材料上形成。
根据本发明的一个实施例，其中：所述第一鳍结构与具有第一阈值电压的第一器件相关；以及所述第二鳍结构与具有第二阈值电压的第二器件相关，所述第二阈值电压不同于所述第一阈值电压。
根据本发明的一个实施例，所述第一半导体材料包括以下至少其一：硅、锗、硅锗和III-V材料。
根据本发明的一个实施例，所述第二半导体材料包括以下至少其一：硅、锗、硅锗和III-V材料。
根据本发明的一个实施例，与所述第二半导体材料相关的第二氧化速率小于与所述第一半导体材料相关的第一氧化速率。
根据本发明的另一方面，提供了一种物品，包括：
第一器件，包括：衬底上的第一鳍结构、所述第一鳍结构上的第一半导体材料、所述第一半导体材料上的第一介电材料以及所述第一介电材料上的第一电极；以及
第二器件，包括：所述衬底上的第二鳍结构、所述第二鳍结构上的第二介电材料和所述第一半导体材料、所述第二介电材料和所述第一半导体材料上的第二半导体材料、所述第二半导体材料上的第三介电材料以及所述第三介电材料上的第二电极；
其中，所述第二介电材料对应于所述第一半导体材料的氧化物。
根据本发明的一个实施例，其中：所述第一半导体材料包括凸形部分；以及所述第一介电材料在所述第一半导体材料的所述凸形部分上形成。
根据本发明的一个实施例，所述第二介电材料围绕所述第一半导体材料。
根据本发明的又一方面，提供了一种物品，包括：
第一器件，包括：衬底上的第一鳍结构、所述第一鳍结构上的第一介电材料以及所述第一介电材料上的第一电极；
以及第二器件，包括：所述衬底上的第二鳍结构、所述第二鳍结构上的第二介电材料、所述第二介电材料上的第一半导体材料、所述第一半导体材料上的第三介电材料以及所述第三介电材料上的第二电极；
其中，所述第二介电材料对应于第二半导体材料的氧化物。
根据本发明的一个实施例，其中：所述第一鳍结构包括凹形部分；以及所述第一介电材料在所述第一鳍结构的所述凹形部分上形成。
根据本发明的一个实施例，其中：所述第一介电材料包括以下至少其一：氮化硅和高k材料；所述第一电极包括以下至少其一：铝、钛、钽、氮化钛、氮化钽以及钛铝；所述第三介电材料包括以下至少其一：氮化硅和高k材料；以及所述第二电极包括以下至少其一：铝、钛、钽、氮化钛、氮化钽、以及钛铝。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应当强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以任意增加或减小。
图1示出了根据一些实施例在衬底上制造的多个器件的示意图。
图2至图13示出了根据一些实施例的用于制造多个器件的示例性处理流程的示意图。
图14示出了根据一些实施例的在衬底上制造的多个器件的另一示意图。
图15至图19示出了根据一些实施例的用于制造多个器件的另一示例性处理流程的示意图。
图20示出了根据一些实施例的用于在衬底上制造多个器件的示例性流程图。
具体实施方式
为了实施本发明的不同特征，以下描述提供了许多不同的实施例或实例。以下描述部件和布置的特定实例以简化本公开。当然这些仅仅是实例并不旨在限定。例如，本公开中一个部件形成在另一个部件上可以包括一个部件与另一个部件直接接触的实施例，并且也可包括额外的部件形成在第一部件和第二部件之间使得部件不直接接触的实施例。另外，本公开可能在各个实施例中重复参考标号和/或字母。这种重复只是为了简明的目的且其本身并不指定各个实施例和/或所讨论的结构之间的关系。
而且，诸如“在…上”、“在…中”等的空间相对术语可以在此使用便于说明，以描述图中所示的一个元件或部件与另一个元件或部件的关系。除了图中所示的定向之外，空间相对术语旨在包括处于使用或操作中的器件的不同定向。该装置可以被另外定向(旋转90度或在其他定向)，在此使用的空间相对术语可以相应地被同样解释。
在单个集成电路(IC)芯片上可制造多个FinFET，用于不同目的。例如，一些FinFET用作执行特定功能的核心器件，而其他FinFET用作与外部电路通信的输入/输出(I/O)器件。这些FinFET通常需要不同阈值电压。然而，特定芯片上的鳍的数量通常受限，因此制造具有不同阈值电压的多个FinFET可能具有挑战性。另外，可能需要将其他问题考虑到这些FinFET的制造中。例如，核心器件通常需要非常薄的栅极介电层来实现用于良好电流控制的强电容效应，并可能因此经历向衬底的电流泄漏。
图1示出了根据一些实施例在衬底上制造的多个器件的示意图。如图1所示，分别在鳍结构106和108上制造第一器件102和第二器件104。第一器件102包括在鳍结构106上形成的半导体材料110和在半导体材料110上(例如，在半导体材料110的凸形部分上)形成的栅极介电材料112。而且，第一器件102包括在栅极介电材料112上形成的栅电极114。第二器件104包括在鳍结构108上形成的半导体材料116和介电材料118。另外，第二器件104包括在半导体材料116和介电材料118上形成的另一种半导体材料120。而且，第二器件104包括在半导体材料120上形成的栅极介电材料122和栅电极124。例如，通过部分地氧化半导体材料116形成介电材料118。
在一些实施例中，第二器件104被用作核心器件。围绕半导体材料116的介电材料118减少载流子的传输路径，并因此改善与核心器件相关的泄漏问题。第一器件102与第一阈值电压相关，第一阈值电压不同于与第二器件104相关的第二阈值电压。第一器件102和第二器件104均包括FinFET。
图2至图13示出了根据一些实施例的用于制造器件102和104的示例性处理流程的示意图。如图2所示，选择用于制造器件102和104的衬底202。使用光刻处理限定用来制造第一器件102和第二器件104的不同区域。光敏层204(例如，光刻胶)最初在硬掩模层208(例如，Si3N4)的顶部上形成，硬掩模层208通过缓冲层210(例如，SiO2)与衬底202分开。然后，光敏层204被选择性地透过掩模曝光，并且曝光部分可拥有不同于未曝光部分的物理性质。通过所选溶剂被去除光敏层204的曝光部分或未曝光部分。光敏层204中未被去除的一部分用于保护下面的结构。
在一些实施例中，衬底202包括硅、锗、硅锗、III-V材料(例如，砷化镓、碳化硅、砷化铟或磷化铟)或其他合适材料。例如，衬底202包括外延层。在另一实例中，衬底202产生应变来增强性能。在又一实例中，衬底202包括绝缘体上硅(SOI)结构。
如图3所示，由于蚀刻衬底202而形成了一个或多个凹陷区302。例如，衬底202经历湿法蚀刻处理，其中，衬底202浸入装有所选溶剂的容器中，并且可将部分衬底202去除。在另一实例中，在衬底202上执行干法蚀刻处理(例如，等离子体蚀刻)，其中，由等离子体产生的高能自由基在衬底202的表面上发生相互作用以去除部分衬底202。因此如图3所示形成鳍结构304和306。
如图4中所示，形成介电层402(例如，SiO2)以填充凹陷区302，并对介电层402应用化学机械抛光/平坦化(CMP)处理，然后在CMP处理之后去除硬掩模层208和缓冲层210以形成如图4所示的结构。例如，通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、分子束沉积(MBD)或其他合适技术形成介电层402。作为实例，CMP工艺结合抛光垫和定位环使用研磨剂和腐蚀性化学浆(例如，胶体)来使顶面如图4所示基本平坦或平坦。
如图5所示，鳍结构304和306的顶部被去除(例如，通过湿法蚀刻或干法蚀刻)以分别形成第一鳍结构106和第二鳍结构108。然后，如图6所示，在鳍结构106上形成(例如，顺序地)半导体材料110和508，并且在鳍结构108上(例如，顺序地)形成半导体材料116和120。例如，半导体材料110、508、116和120通过低压化学气相沉积(LPCVD)工艺或其他合适技术被选择性地生长来形成。在一些实施例中，半导体材料110包括与半导体材料116相同的材料，并且半导体材料508包括与半导体材料120相同的材料。例如，半导体材料110和半导体材料116包括硅、锗、硅锗、III-V材料或其他合适材料。在另一实例中，半导体材料508和半导体材料120包括硅、锗、硅锗、III-V材料或其他合适材料。
如图7中所示，介电层402被部分地去除(例如，通过湿法蚀刻或干法蚀刻)。然后，执行氧化处理。如图8所示，通过部分地氧化半导体材料110形成介电材料802，并且通过部分地氧化半导体材料116形成介电材料118。例如，半导体材料508的氧化速率远小于半导体材料110的氧化速率。此外，半导体材料120的氧化速率远小于半导体材料116的氧化速率。作为实例，介电材料802和/或介电材料118包括氧化锗、氧化硅锗或其他氧化物。在一些实施例中，半导体材料110和半导体材料116被分别从侧面部分向中间部分氧化。
然后，光敏层(例如，光刻胶)在整个晶圆的顶部上形成并透过掩模被选择性曝光。部分光敏层通过溶剂去除以暴露随后被去除(例如，通过湿法蚀刻或干法蚀刻)的半导体材料508。如图9所示，剩余光敏层902覆盖半导体材料120和部分介电层402，同时暴露出半导体材料110。
如图10所示，半导体110的一部分被去除(例如，通过湿法蚀刻或干法蚀刻)。而且，如图11所示，介电材料802被去除(例如，通过湿法蚀刻或干法蚀刻)。例如，剩余半导体110包括凸形部分。然后，通过溶剂去除光敏层902。
如图12所示，在整个晶圆上形成层间介电(ILD)材料1202(例如，SiO2、PSG)并且对ILD材料1202执行CMP处理。例如，在后续金属化处理中，ILD材料1202被用于电隔离布置在一个或多个层级中的密集间隔的互连线。ILD材料1202被图案化(例如，通过光刻处理)并且在ILD材料1202中形成一个或多个开口。
如图13所示，在半导体材料110上(例如，在半导体材料110的凸形部分上)形成栅极介电材料112和栅电极114，并且在半导体材料120上形成(例如，顺序地)栅极介电材料122和栅电极124。例如，栅极介电材料112和/或栅极介电材料122包括氮化硅、高k材料或其他合适材料。栅电极114和/或栅电极124包括铝、钛、钽、氮化钛、氮化钽、钛铝或其他合适材料。
图14示出了根据一些实施例在衬底上制造的多个器件的另一示意图。如图14所示，分别在鳍结构1406和1408上制造第一器件1402和第二器件1404。第一器件1402包括在鳍结构1406上(例如，在鳍结构1406的凹形部分上)形成的栅极介电材料1410以及在栅极介电材料1410上形成的栅电极1412。第二器件1404包括在鳍结构1408上形成的介电材料1414以及在介电材料1414上形成的半导体材料1416。而且，第二器件1404包括在半导体材料1416上形成的栅极介电材料1418和栅电极1420。例如，介电材料1414通过完全氧化另一半导体材料而形成。
在一些实施例中，第二器件1404用作核心器件。介电材料1414减少了载流子的传输路径并因此改善了与核心器件相关的泄漏问题。第一器件1402与第一阈值电压相关，第一阈值电压不同于与第二器件1404相关的第二阈值电压。第一器件1402和第二器件1404均包括FinFET。
图15至图19示出了用于根据一些实施例制造器件1402和1404的示例性处理流程的示意图。用于制造器件1402和1404的处理流程包括与图2至图7中所示操作类似的操作。包括半导体材料1504(例如，图7中所示的半导体材料508)的两层半导体材料在鳍结构1406上形成。与被部分氧化(例如，如图8中所示)不同，如图15所示，在半导体材料1504和鳍结构1406之间形成的半导体材料(例如，图7中所示的半导体材料110)被完全氧化以形成介电材料1502。如图15所示，包括半导体材料1416(例如，图7中所示的半导体材料120)的两层半导体材料在鳍结构1408上形成，在半导体材料1416和鳍结构1408之间形成的半导体材料(例如，如图7中所示的半导体材料116)被完全氧化以形成介电材料1414。作为实例，介电材料1502和/或介电材料1414包括氧化锗、氧化硅锗或其他氧化物。
然后，光敏层(例如，光刻胶)在整个晶圆的顶部上形成并被选择性透过掩模曝光。部分光敏层通过溶剂被去除以暴露随后被去除的半导体材料1504(例如，通过湿法蚀刻或干法蚀刻)。如图16所示，剩余光敏层1602覆盖半导体材料1416以及鳍结构1406与1408之间的介电层1604(例如，如图7中所示的介电层402)的一部分，同时暴露出介电材料1502。
然后，如图17所示，去除介电材料1502(例如，通过湿法蚀刻或干法蚀刻)。例如，鳍结构1406包括凹形部分。然后，通过溶剂去除光敏层1602。
如图18所示，在整个晶圆上形成层间介电(ILD)材料1802(例如，SiO2、PSG)并对ILD材料1802执行CMP处理。然后，对ILD材料1802进行图案化(例如，通过光刻处理)并在ILD材料1802中形成一个或多个开口。
如图19所示，在鳍结构1406上(例如，在鳍结构1406的凹形部分上)形成栅极介电材料1410和栅电极1412，并在半导体材料1416上形成栅极介电材料1418和栅电极1420。例如，栅极介电材料1410和/或栅极介电材料1418包括氮化硅、高k材料或其他合适材料。栅电极1412和/或栅电极1420包括铝、钛、钽、氮化钛、氮化钽、钛铝或其他合适材料。
图20示出了根据一些实施例的用于在衬底上制造多个器件的示例性流程图。在2002处，在衬底上形成第一鳍结构。在2004处，在衬底上形成第二鳍结构。例如，第一鳍结构和第二鳍结构同时或顺序地形成。在2006处，在第一鳍结构和第二鳍结构上形成第一半导体材料。在2008处，在第一鳍结构和第二鳍结构上的第一半导体材料上形成第二半导体材料。在2010处，氧化第一鳍结构上的第一半导体材料以形成第一氧化物。在2012处，去除第一鳍结构上的第二半导体材料。在2014处，去除第一鳍结构上的第一氧化物(例如，可选地)。在2016处，在第一鳍结构上形成第一介电材料和第一电极。例如，顺序地形成第一介电材料和第一电极。在2018处，在第二鳍结构上形成第二介电材料和第二电极。例如，顺序地形成第二介电材料和第二电极。
根据一个实施例，提供了一种用于在衬底上制造半导体器件结构的方法。在衬底上形成第一鳍结构。在衬底上形成第二鳍结构。在第一鳍结构和第二鳍结构上形成第一半导体材料。在第一鳍结构和第二鳍结构上的第一半导体材料上形成第二半导体材料。氧化第一鳍结构上的第一半导体材料以形成第一氧化物。去除第一鳍结构上的第二半导体材料。去除第一鳍结构上的第一氧化物。在第一鳍结构上形成第一介电材料和第一电极。在第二鳍结构上形成第二介电材料和第二电极。
根据另一个实施例，一种物品包括第一器件和第二器件。第一器件包括：衬底上的第一鳍结构、第一鳍结构上的第一半导体材料、第一半导体材料上的第一介电材料以及第一介电材料上的第一电极。第二器件包括：衬底上的第二鳍结构、第二鳍结构上的第二介电材料和第一半导体材料、第二介电材料和第一半导体材料上的第二半导体材料、第二半导体材料上的第三介电材料以及第三介电材料上的第二电极。第二介电材料对应于第一半导体材料的氧化物。
根据又一实施例，一种物品包括第一器件和第二器件。第一器件包括：衬底上的第一鳍结构、第一鳍结构上的第一介电材料以及第一介电材料上的第一电极。第二器件包括：衬底上的第二鳍结构、第二鳍结构上的第二介电材料、第二介电材料上的第一半导体材料、第一半导体材料上的第三介电材料以及第三介电材料上的第二电极。第二介电材料对应于第二半导体材料的氧化物。
前面概述了若干实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解，他们可以容易地使用本公开作为用于设计或修改用于执行与本公开相同的目的和/或实现相同优点的其它工艺和结构的基础。本领域的技术人员还应该意识到，这种等效结构不背离本公开的精神和范围，并且可以进行各种改变、替换和变更而不背离本公开的精神和范围。

Claims (10)

1.一种在衬底上制造半导体器件的方法，所述方法包括：
在所述衬底上形成第一鳍结构；
在所述衬底上形成第二鳍结构；
在所述第一鳍结构和所述第二鳍结构上形成第一半导体材料；
在所述第一鳍结构和所述第二鳍结构上的所述第一半导体材料上形成第二半导体材料；
氧化所述第一鳍结构上的所述第一半导体材料以形成第一氧化物；
去除所述第一鳍结构上的所述第二半导体材料；
在所述第一鳍结构上形成第一介电材料和第一电极；以及
在所述第二鳍结构上形成第二介电材料和第二电极。
2.根据权利要求1所述的方法，其中，氧化所述第一鳍结构上的所述第一半导体材料以形成所述第一氧化物包括：
部分地氧化所述第一鳍结构上的所述第一半导体材料以形成所述第一氧化物。
3.根据权利要求2所述的方法，进一步包括：
在去除所述第一鳍结构上的所述第二半导体材料之后，去除所述第一鳍结构上的部分所述第一半导体材料。
4.根据权利要求2所述的方法，其中：
所述第一鳍结构上的所述第一半导体材料包括凸形部分；以及
所述第一介电材料和所述第一电极在剩余第一半导体材料的所述凸形部分上形成。
5.根据权利要求2所述的方法，其中：
所述第一鳍结构上的所述第一半导体材料包括侧面部分和中间部分；以及
通过氧化所述第一鳍结构上的所述第一半导体材料的所述侧面部分形成所述第一氧化物。
6.根据权利要求2所述的方法，进一步包括：
部分地氧化所述第二鳍结构上的所述第一半导体材料以形成第二氧化物。
7.一种物品，包括：
第一器件，包括：衬底上的第一鳍结构、所述第一鳍结构上的第一半导体材料、所述第一半导体材料上的第一介电材料以及所述第一介电材料上的第一电极；以及
第二器件，包括：所述衬底上的第二鳍结构、所述第二鳍结构上的第二介电材料和所述第一半导体材料、所述第二介电材料和所述第一半导体材料上的第二半导体材料、所述第二半导体材料上的第三介电材料以及所述第三介电材料上的第二电极；
其中，所述第二介电材料对应于所述第一半导体材料的氧化物。
8.根据权利要求7所述的物品，其中：
所述第一半导体材料包括凸形部分；以及
所述第一介电材料在所述第一半导体材料的所述凸形部分上形成。
9.一种物品，包括：
第一器件，包括：衬底上的第一鳍结构、所述第一鳍结构上的第一介电材料以及所述第一介电材料上的第一电极；以及
第二器件，包括：所述衬底上的第二鳍结构、所述第二鳍结构上的第二介电材料、所述第二介电材料上的第一半导体材料、所述第一半导体材料上的第三介电材料以及所述第三介电材料上的第二电极；
其中，所述第二介电材料对应于第二半导体材料的氧化物。
10.根据权利要求9所述的物品，其中：
所述第一鳍结构包括凹形部分；以及
所述第一介电材料在所述第一鳍结构的所述凹形部分上形成。
CN201410383797.8A 2014-01-09 2014-08-06 用于制造具有不同阈值电压的FinFET的系统和方法 Active CN104779165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/151,350 2014-01-09
US14/151,350 US10037991B2 (en) 2014-01-09 2014-01-09 Systems and methods for fabricating FinFETs with different threshold voltages

Publications (2)

Publication Number Publication Date
CN104779165A true CN104779165A (zh) 2015-07-15
CN104779165B CN104779165B (zh) 2018-02-16

Family

ID=53443247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410383797.8A Active CN104779165B (zh) 2014-01-09 2014-08-06 用于制造具有不同阈值电压的FinFET的系统和方法

Country Status (5)

Country Link
US (3) US10037991B2 (zh)
KR (1) KR101693086B1 (zh)
CN (1) CN104779165B (zh)
DE (1) DE102014119340B4 (zh)
TW (1) TWI607509B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US20170084616A1 (en) 2015-09-18 2017-03-23 Samsung Electronics Co., Ltd. Semiconductor Devices Including FINFET Structures with Increased Gate Surface
KR102476356B1 (ko) 2015-10-07 2022-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11764104B2 (en) * 2019-06-27 2023-09-19 Intel Corporation Forming an oxide volume within a fin
US11133224B2 (en) * 2019-09-27 2021-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008705A1 (en) * 2007-07-05 2009-01-08 International Business Machines Corporation Body-contacted finfet
US20120119297A1 (en) * 2007-06-07 2012-05-17 Infineon Technologies Ag Semiconductor Devices and Methods of Manufacture Thereof
US20130075797A1 (en) * 2011-09-22 2013-03-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN103928517A (zh) * 2013-01-14 2014-07-16 台湾积体电路制造股份有限公司 FinFET器件及其制造方法
CN103928515A (zh) * 2013-01-14 2014-07-16 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW370546B (en) 1995-09-18 1999-09-21 Ciba Sc Holding Ag Solid solutions of 1,4-diketopyrrolopyrroles
US7041542B2 (en) 2004-01-12 2006-05-09 Advanced Micro Devices, Inc. Damascene tri-gate FinFET
US7224029B2 (en) 2004-01-28 2007-05-29 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI
JP4490927B2 (ja) * 2006-01-24 2010-06-30 株式会社東芝 半導体装置
KR100739653B1 (ko) 2006-05-13 2007-07-13 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법
US8883597B2 (en) 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8106459B2 (en) 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8263462B2 (en) 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
WO2013095384A1 (en) 2011-12-20 2013-06-27 Intel Corporation Semiconductor device with isolated body portion
US9012284B2 (en) 2011-12-23 2015-04-21 Intel Corporation Nanowire transistor devices and forming techniques
US8497171B1 (en) * 2012-07-05 2013-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET method and structure with embedded underlying anti-punch through layer
CN103811344B (zh) * 2012-11-09 2016-08-10 中国科学院微电子研究所 半导体器件及其制造方法
US9006786B2 (en) * 2013-07-03 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
US9147682B2 (en) * 2013-01-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin spacer protected source and drain regions in FinFETs
US9559181B2 (en) * 2013-11-26 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device with buried sige oxide
JP5731073B1 (ja) * 2013-06-17 2015-06-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US20150021699A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation FIN Field Effect Transistors Having Multiple Threshold Voltages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119297A1 (en) * 2007-06-07 2012-05-17 Infineon Technologies Ag Semiconductor Devices and Methods of Manufacture Thereof
US20090008705A1 (en) * 2007-07-05 2009-01-08 International Business Machines Corporation Body-contacted finfet
US20130075797A1 (en) * 2011-09-22 2013-03-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN103928517A (zh) * 2013-01-14 2014-07-16 台湾积体电路制造股份有限公司 FinFET器件及其制造方法
CN103928515A (zh) * 2013-01-14 2014-07-16 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20220310593A1 (en) 2022-09-29
US20150194426A1 (en) 2015-07-09
DE102014119340A1 (de) 2015-07-09
US10037991B2 (en) 2018-07-31
CN104779165B (zh) 2018-02-16
US11362087B2 (en) 2022-06-14
KR101693086B1 (ko) 2017-01-04
TW201535529A (zh) 2015-09-16
DE102014119340B4 (de) 2019-07-11
TWI607509B (zh) 2017-12-01
KR20150083422A (ko) 2015-07-17
US20180350807A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
KR101688699B1 (ko) FinFET 소자의 구조 및 그 형성 방법
CN108122845B (zh) 接触结构制造方法及半导体装置
US11894238B2 (en) Method of fabricating semiconductor device with reduced trench distortions
US20220310593A1 (en) Systems and methods for fabricating finfets with different threshold voltages
CN105789304A (zh) 具有鳍结构和引线结构的半导体结构及其形成方法
US9590059B2 (en) Interdigitated capacitor to integrate with flash memory
US9041076B2 (en) Partial sacrificial dummy gate with CMOS device with high-k metal gate
CN106206263A (zh) 半导体集成电路的制造方法
US10290503B2 (en) Spacer enabled poly gate
CN102299177B (zh) 一种接触的制造方法以及具有该接触的半导体器件
TW202137572A (zh) 積體晶片
CN110246804B (zh) 接触结构
CN106816369B (zh) 间隔件结构及其制造方法
CN107993932B (zh) 用于nfet和pfet器件的间隔物集成方案
CN104425371B (zh) 半导体结构的形成方法
KR20200066567A (ko) 반도체 장치 및 이를 위한 방법
US9917006B1 (en) Method of planarizating film
US9564317B1 (en) Method of forming a nanowire
CN113097137B (zh) 半导体结构及其形成方法
US10446654B1 (en) Gate contact structures and self-aligned contact process
US10580689B2 (en) Contact module for optimizing emitter and contact resistance
US8728949B2 (en) Method for fabricating a semiconductor device
US20180261589A1 (en) Integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant