KR20180024006A - 기판-관통 상호연결부 및 mems 장치를 갖는 전자 시스템 - Google Patents
기판-관통 상호연결부 및 mems 장치를 갖는 전자 시스템 Download PDFInfo
- Publication number
- KR20180024006A KR20180024006A KR1020187003256A KR20187003256A KR20180024006A KR 20180024006 A KR20180024006 A KR 20180024006A KR 1020187003256 A KR1020187003256 A KR 1020187003256A KR 20187003256 A KR20187003256 A KR 20187003256A KR 20180024006 A KR20180024006 A KR 20180024006A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- region
- insulating
- insulating structure
- isolation
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 116
- 238000002955 isolation Methods 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000007787 solid Substances 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000011343 solid material Substances 0.000 claims 1
- 239000011800 void material Substances 0.000 claims 1
- 238000004590 computer program Methods 0.000 abstract 1
- 239000012212 insulator Substances 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000012790 adhesive layer Substances 0.000 description 10
- 239000003989 dielectric material Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 241000724291 Tobacco streak virus Species 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- -1 aluminum-germanium Chemical compound 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/096—Feed-through, via through the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Micromachines (AREA)
Abstract
기판-관통 상호연결부 및 MEMS 장치를 갖는 시스템, 방법 및 전자 시스템용 컴퓨터 프로그램 제품이 개시된다. 제1표면 및 제2표면을 갖는 기판에 형성되는 상호연결부로서, 이 상호연결부는 벌크 영역과; 제1표면에서부터 제2표면까지 연장되는 비아와; 제1표면을 통해서 기판 내로 연장되어 비아 주위에 폐루프를 규정하는 절연 구조체로서, 절연 구조체는 하나 이상의 중실 부분에 의해 분리되는 이음매 부분을 포함하는 절연 구조체와; 절연 구조체로부터 제2표면을 향해 연장되는 절연 영역으로서, 절연 영역은 벌크 영역으로부터 비아를 분리시키는 절연 영역을 포함하고, 절연 구조체와 절연 영역은 전체적으로 비아와 벌크 영역 간의 전기적 절연을 제공한다.
Description
본 발명은 개략적으로 전자 시스템에 관한 것으로, 특히 상호연결부를 갖는 전자 시스템에 관한 것이다.
기판-관통 비아로도 알려진 실리콘-관통 비아(through-silicon via, TSV)는 기판을 완전히 관통하여 수직 전기적 연결을 제공하는 기판에 형성된 상호연결 구조체이다.
TSV 아키텍처를 분류하는 다양한 방법이 있다. 하나의 분류(categorization)는 TSV 제조 공정이 CMOS 또는 MEMS 장치의 제조 공정과 관련하여 수행되는 경우를 기반으로 한다. 예를 들어, TSV-최초 아키텍처에서, TSV는 동일한 기판에 CMOS 또는 MEMS 장치를 형성하기 전에 기판에 완전히 형성된다. TSV-중간 아키텍처에서, TSV가 부분적으로 먼저 형성된 다음, CMOS 또는 MEMS 장치를 형성하거나, 부분적으로 형성한 후에 완성된다.
또 다른 분류는 기판-관통 전도에 사용되는 전도성 재료를 기반으로 한다. 일 예에서, 기판 내에 홀이 에칭되고, 유전체에 의해 라인이 형성된다. 홀은 구리 등의 전도성 재료로 채워진다. 다음 제조 단계에서, 채워진 전도성 TSV 플러그의 상부 및 하부에 전기적 접촉이 이루어진다. 또 다른 예에서, 연속되는 트렌치(trench)가 고리(annulus) 등의 폐쇄된 패턴으로 기판을 통해서 부분적으로 에칭된다. 다음에, 트렌치는 유전체 재료로 부분적으로 채워진다. 금속 트레이스와 비아 개구를 이용하여, 둘러싸인 실리콘에 전기적 연결이 이루어진다. 다음 제조 단계에서, 기판은 뒤집어지고; 접합 패드 또는 솔더 범프 등의 전기적 연결이 이루어지며; 연속되는 트렌치와 교차하는 제 2트렌치가 에칭됨으로써, 유전체 재료로 채워진 폐쇄된 윤곽 내부에서 주변 기판과 실리콘 플러그 간의 나머지 전기적 연결만을 제거한다. 유사한 공정이 미국 특허 제 6,815,827호에 기재되어 있다.
대안적인 공정에서, 실리콘 플러그가 주변 기판보다 낮은 플러그 내에 저항을 생성하도록 도핑된다. 유사한 공정이 미국 특허 제 7,227,213 호 및 제 6,838,362호에 기재되어 있다.
TSV는 집적 회로의 3D/2.5D 집적을 위해 통상적으로 사용하는데, 이는 서로의 상부에 적층되는 2장 이상의 기판을 전기적으로 연결하는 그의 능력 때문에, 그리고 종래의 상호연결부와 비교하여 그의 우수한 성능 때문이다. 그러나 이들의 이점에도 불구하고, 현재 제조하기에는 너무 비싸기 때문에, 당 업계에서는 널리 사용되지 않는다. 그러므로, 종래의 TSV 구조체보다 낮은 제조 코스트를 갖는 신규의 TSV 구조체가 필요하다.
일 실시예에 따르면, 제1표면 및 제2표면을 갖는 기판에 형성되는 상호연결부는 벌크 영역을 포함한다. 비아는 제1표면에서부터 제2표면까지 연장된다. 절연 구조체는 제1표면을 통해서 기판 내로 연장되어 비아 주위에 폐루프를 형성하며, 이 절연 구조체는 하나 이상의 중실 부분에 의해 분리되는 이음매 부분을 포함한다. 그리고, 절연 영역은 절연 구조체로부터 제2표면을 향해 연장된다. 절연 영역은 비아를 벌크 영역으로부터 분리시키며, 절연 구조체와 절연 영역은 전체적으로 비아와 벌크 영역 간의 전기적 절연을 제공한다.
다른 실시예에 따르면, 전자 부품은 제1표면 및 제2표면을 갖는 기판을 포함하고, 기판은, 이 기판 내에 형성되는 상호연결부를 포함한다. 상호연결부는 벌크 영역을 포함한다. 비아는 제1표면에서부터 제2표면까지 연장된다. 절연 구조체는 제1표면을 통해서 기판 내로 연장되어 비아 주위에 폐루프를 규정하며, 절연 구조체는 하나 이상의 중실 부분에 의해 분리되는 이음매 부분을 포함한다. 그리고 절연 영역은 절연 구조체로부터 제2표면을 향해 연장된다. 절연 영역은 상기 비아를 벌크 영역으로부터 분리시키며, 절연 구조체와 절연 영역은 전체적으로 비아와 벌크 영역 간의 전기적 절연을 제공한다.
또 다른 실시예에 따르면, 제1표면 및 제2표면을 갖는 기판에 상호연결부를 형성하는 방법이 제공된다. 이 방법은 제1표면에 접하는 절연 구조체를 형성하여 기판 내의 비아 주위에 폐루프를 규정하는 단계와, 제2표면과 접하는 절연 영역을 형성하여, 절연 영역을 절연 구조체와 접촉시키고 비아를 기판의 벌크 영역으로부터 분리시키는 단계를 포함한다. 절연 구조체의 형성 단계는, 제1표면에서부터 시작해 기판을 에칭하여 트렌치를 형성하는 단계와; 트렌치를 채워서 이음매 부분을 형성하는 단계와; 기판의 일부를 중실 부분으로 변환시켜 폐루프를 형성하는 단계를 포함한다.
본 발명의 다양한 실시예의 구조 및 작동뿐만 아니라, 본 발명의 추가적인 특징 및 장점은 첨부한 도면을 참조하여 아래에서 상세하게 설명한다. 본 발명은 본원에서 설명하는 특정 실시예로 제한되지 않음을 주목해야 한다. 이러한 실시예는 단지 설명의 목적을 위해 본원에 나타낸다. 추가 실시예는 본원에 포함된 교시를 기반으로 하여 당업자(들)에게는 명백할 것이다.
본원에 통합되어 명세서의 일부를 구성하는 첨부한 도면은 본 발명을 나타내는 것으로, 상세한 설명과 함께, 본 발명의 원리를 설명하고, 당업자(들)이 본 발명을 만들고 사용하는 것을 가능케 한다.
도 1a는 일 실시예에 따른 전자 시스템을 나타낸다.
도 1b는 일 실시예에 따른 전자 부품을 나타낸다.
도 1c는 일 실시예에 따른 마이크로칩을 나타낸다.
도 1d는 다른 실시예에 따른 마이크로칩을 나타낸다.
도 1e는 다른 실시예에 따른 전자 부품을 나타낸다.
도 2a는 일 실시예에 따라 기판에 형성되는 TSV를 나타내는 평면도이다.
도 2b는 일 실시예에 따라 이음매 부분을 분리하여 나타내는 평면도이다.
도 2c는 상이한 라벨 세트를 갖는 도 2a의 TSV를 나타낸다.
도 2d는 일 실시예에 따른 도 2a의 TSV를 나타내는 것으로, 도 2C의 D'선을 따라서 취한 단면도이다.
도 2e는 일 실시예에 따른 도 2d의 절연 구조체를 나타내는 횡단면도이다.
도 2f는 일 실시예에 따른 도 2a의 TSV 를 나타내는 것으로, 도 2C의 E'선을 따라서 취한 단면도이다.
도 3a는 도 2a-2e의 절연 구조체를 분리하여 나타내는 평면도이다.
도 3b는 또 다른 실시예에 따른 절연 구조체를 분리하여 나타내는 평면도이다.
도 3c는 또 다른 실시예에 따른 절연 구조체를 분리하여 나타내는 평면도이다.
도 3d는 또 다른 실시예에 따른 절연 구조체를 분리하여 나타내는 평면도이다.
도 4는 또 다른 실시예에 따른 TSV를 나타내는 단면도이다.
도 5는 또 다른 실시예에 따른 TSV를 나타내는 단면도이다.
도 6a는 일 실시예에 따른 TSV 및 MEMS 장치를 포함하는 마이크로칩을 나타내는 단면도이다.
도 6b는 또 다른 실시예에 따른 TSV 및 MEMS 장치를 포함하는 마이크로칩을 나타내는 단면도이다.
도 7a-7c는 트렌치를 형성한 후에 부분적으로 제조한 일 실시예에 따른 TSV를 나타낸다.
도 8a-8c는 절연 구조체를 형성한 후에 부분적으로 제조한 일 실시예에 따른 TSV를 나타낸다.
도 9a-9c는 절연 영역을 형성한 후의 일 실시예에 따른 TSV(200)를 나타낸다.
도 10은 일 실시예에 따른 도 2a-2e의 TSV를 제조하는 방법을 나타내는 플로우차트이다.
도 11a-11h는 일 실시예에 따라 기판에 TSV 및 MEMS 장치를 형성하기 위한 제조 공정을 나타낸다.
도 12는 일 실시예에 따른 TSV 및 MEMS 장치를 갖는 마이크로칩의 단면에 대한 3D 렌더링을 나타낸다.
도 1b는 일 실시예에 따른 전자 부품을 나타낸다.
도 1c는 일 실시예에 따른 마이크로칩을 나타낸다.
도 1d는 다른 실시예에 따른 마이크로칩을 나타낸다.
도 1e는 다른 실시예에 따른 전자 부품을 나타낸다.
도 2a는 일 실시예에 따라 기판에 형성되는 TSV를 나타내는 평면도이다.
도 2b는 일 실시예에 따라 이음매 부분을 분리하여 나타내는 평면도이다.
도 2c는 상이한 라벨 세트를 갖는 도 2a의 TSV를 나타낸다.
도 2d는 일 실시예에 따른 도 2a의 TSV를 나타내는 것으로, 도 2C의 D'선을 따라서 취한 단면도이다.
도 2e는 일 실시예에 따른 도 2d의 절연 구조체를 나타내는 횡단면도이다.
도 2f는 일 실시예에 따른 도 2a의 TSV 를 나타내는 것으로, 도 2C의 E'선을 따라서 취한 단면도이다.
도 3a는 도 2a-2e의 절연 구조체를 분리하여 나타내는 평면도이다.
도 3b는 또 다른 실시예에 따른 절연 구조체를 분리하여 나타내는 평면도이다.
도 3c는 또 다른 실시예에 따른 절연 구조체를 분리하여 나타내는 평면도이다.
도 3d는 또 다른 실시예에 따른 절연 구조체를 분리하여 나타내는 평면도이다.
도 4는 또 다른 실시예에 따른 TSV를 나타내는 단면도이다.
도 5는 또 다른 실시예에 따른 TSV를 나타내는 단면도이다.
도 6a는 일 실시예에 따른 TSV 및 MEMS 장치를 포함하는 마이크로칩을 나타내는 단면도이다.
도 6b는 또 다른 실시예에 따른 TSV 및 MEMS 장치를 포함하는 마이크로칩을 나타내는 단면도이다.
도 7a-7c는 트렌치를 형성한 후에 부분적으로 제조한 일 실시예에 따른 TSV를 나타낸다.
도 8a-8c는 절연 구조체를 형성한 후에 부분적으로 제조한 일 실시예에 따른 TSV를 나타낸다.
도 9a-9c는 절연 영역을 형성한 후의 일 실시예에 따른 TSV(200)를 나타낸다.
도 10은 일 실시예에 따른 도 2a-2e의 TSV를 제조하는 방법을 나타내는 플로우차트이다.
도 11a-11h는 일 실시예에 따라 기판에 TSV 및 MEMS 장치를 형성하기 위한 제조 공정을 나타낸다.
도 12는 일 실시예에 따른 TSV 및 MEMS 장치를 갖는 마이크로칩의 단면에 대한 3D 렌더링을 나타낸다.
이하, 첨부한 도면을 참조하여 본 발명을 설명한다. 도면에서, 동일한 참조 번호는 대체로 같거나 유사한 요소를 나타낸다. 또한, 대체로 참조 번호의 가장 왼쪽의 숫자(들)은 참조 번호가 처음 나타나는 도면을 가리킨다.
I. 개요
본 발명의 실시예들은 결과로 얻어진 TSV 구조체의 비용을 낮추고 강도를 향상시킨다. 실시예들은 하나 이상의 중실 부분을 이용하여 절연 구조체의 단일 이음매 부분을 다수의 세그먼트로 분할하여, 결과로 얻어진 TSV 구조체의 강도를 향상시킨다. 또한, 실시예들은 비용을 더 감소시키기 위해, MEMS 장치의 제조 공정과 공정 단계를 공유할 수도 있으며, 동일한 기판 내에 TSV 및 MEMS 장치를 형성하기 위해 추가적인 공정 단계를 필요로 하지 않을 수 있다.
다음의 상세한 설명은 본 개시와 일치하는 실시예들을 나타내는 첨부한 도면을 참조한다. 설명한 실시예(들) 및 명세서에서 "하나의 실시예", "일 실시예", "예시적인 실시예" 등의 언급은, 설명한 실시예(들)이 특정한 특징, 구조 또는 특성을 포함할 수 있음을 나타내지만, 모든 실시예가 특정한 특징, 구조 또는 특성을 포함할 필요는 없다. 또한, 이러한 문구들은 반드시 동일한 실시예를 언급하는 것은 아니다. 또한, 특정한 특징, 구조 또는 특성을 실시예와 관련하여 설명하는 경우, 명시적으로 설명하거나 설명하지 않은 다른 실시예들과 관련하여, 이러한 특징, 구조 또는 특성을 달성하는 것이 당업자의 지식 내에 있는 것으로 이해하면 된다.
본원에서 설명하는 실시예는 설명의 목적으로 제공되며, 제한하는 것은 아니다. 다른 실시예들이 가능하며, 본 개시의 사상 및 범위 내에서 실시예들에 대한 변형이 이루어질 수 있다. 그러므로, 상세한 설명은 본 개시를 제한하려는 것은 아니다. 오히려, 본 개시의 범위는 다음의 특허청구범위 및 그의 등가물에 따라서만 규정된다.
실시예에 대한 다음의 상세한 설명은, 과도한 실험을 행하지 않고도 본 발명의 사상 및 범위를 벗어남이 없이, 당업자(들)의 지식을 적용함으로써, 다른 사람들이 다양한 용도에 대해 그러한 구체적인 실시예를 용이하게 수정 및/또는 변화시킬 수 있는, 본 발명의 대체적인 본질을 충분히 드러낼 것이다. 그러므로 이러한 변화 및 수정은 본원에 제시한 교시 및 지침을 기반으로 하는 예시적인 실시예들의 의미 및 다수의 등가물 내에 있도록 하였다. 본원의 어구 또는 용어는 본 명세서의 용어 또는 표현을 본원의 교시에 비추어 당업자(들)이 해석할 수 있도록 설명하기 위한 것이며 제한하려는 것이 아님을 이해해야 한다.
당업자(들)은 이러한 설명이 많은 다양한 반도체 장치에 적용할 수 있으며, 임의의 특정 유형의 반도체 장치로 제한해서는 안되는 점을 인식할 것이다. 다양한 실시예를 보다 상세하게 설명하기 전에, 상세한 설명 전체를 통해서 사용할 수 있는 특정 용어에 대한 추가적인 설명을 이하에 제공한다.
II. 용어
금속 라인, 트레이스, 배선, 상호연결부, 도체, 신호 경로 및 신호 매체란 용어는 모두 관련이 있다. 위에 나열한 관련 용어는 대체로 서로 바꿀 수 있으며, 특정한 것부터 일반적인 것까지 적절히 언급한다. 이 분야에서, 금속 라인은 종종 트레이스, 배선, 라인, 상호연결부 또는 간단히 금속이라 칭한다. 제한되지 않으나, 알루미늄(Al), 구리(Cu), Al과 Cu의 합금, Al, Cu및 실리콘(Si)의 합금, 텅스텐(W), 니켈(Ni), 질화 티탄(TiN) 및 질화 탄탈(TaN) 등의 금속 라인은 전기 회로를 상호연결하기 위한 신호 경로를 제공하는 도체이다. 금속 및 비금속 모두인 다른 도체를 마이크로 전자 장치에서 사용할 수 있다. 다른 도체의 예로는, 도핑된 폴리 실리콘, 도핑된 단결정 실리콘(이러한 도핑이 열확산 또는 이온 주입에 의해 달성되는지의 여부에 관계없이, 종종 확산으로 간단히 칭한다), 티타늄(Ti), 코발트(Co), 몰리브덴(Mo), 및 내화 금속 실리사이드가 있다.
본원에서 사용한 바와 같이, FET는 금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field effect transistor, MOSFET)를 말한다. 본원에서 n-채널 FET는 NFET라 칭한다. 본원에서 p-채널 FET는 PFET라 칭한다. 실리콘 웨이퍼 등의 벌크 기판에 형성되는 FET는 4개의 단자, 즉 게이트, 드레인, 소스 및 바디를 갖는다.
본원에서 사용한 바와 같이, 기판은 다양한 공정 작업에 의해 원하는 마이크로 전자 구성으로 변형된 기초 소재인 물리적인 물체를 말한다. 집적 회로의 제조를 위해 사용하는 전형적인 기판은 웨이퍼이다. 웨이퍼는 반도체(가령, 벌크 실리콘), 비-반도체(가령, 유리), 또는 반도체 및 비-반도체 재료의 조합(가령, 실리콘 온 절연체(silicon-on-insulator, SOI))으로 만들어질 수 있다. 반도체 산업에서, 벌크 실리콘 웨이퍼는 집적 회로 및 MEMS의 제조를 위해 매우 일반적으로 사용하는 기판이다.
본원에서 사용한 바와 같이, 수직이란 용어는 기판의 표면에 대해 실질적으로 수직인 것을 의미한다.
"에치"나 "에칭" 또는 "에치-백"이란 용어는 일반적으로 에칭이 완료된 후에 재료의 적어도 일부가 잔류하도록, 재료를 패터닝(patterning)하는 제조 공정을 말한다. 예를 들어, 일반적으로 반도체 재료를 에칭하는 공정은 반도체 재료 상에 마스킹 층(가령, 포토레지스트 또는 하드 마스크)을 패터닝하는 단계, 이어서 마스킹 층에 의해 더 이상 보호되지 않는 반도체 재료의 구역을 제거하는 단계, 및 상기 마스킹 층의 나머지 부분을 선택적으로 제거하는 단계를 포함한다. 일반적으로, 상기 제거 단계는 마스킹 층보다 반도체 재료에 더 높은 "선택도"를 갖는 "에칭액"을 이용하여 수행된다. 이와 같이, 마스크에 의해 보호되는 반도체 재료의 구역은 에칭 공정이 완료된 후에도 남아 있다. 그러나 상기 공정은 설명을 위해 제공된 것이며, 제한되지는 않는다. 또 다른 예에서, 에칭은 마스크를 사용하지 않지만, 에칭 공정이 완료된 후에도 여전히 재료의 적어도 일부를 뒤에 남기는 공정을 말할 수도 있다.
"증착" 또는 "배치"란 용어는 기판에 재료의 층을 도포하는 행위를 말한다. 이러한 용어는 제한되지 않으나, 열 성장, 스퍼터링, 증발, 화학 기상 증착, 에피택셜 성장, 원자층 증착, 전기 도금 등을 포함하는 임의의 가능한 층 형성 기술을 말하는 것을 의미한다.
일 실시예에서, 기판 내에 및/또는 기판 상에 제조된 장치는 기판의 몇개 영역에 있을 수 있고, 이들 영역은 상호 배타적이지 않을 수 있다. 즉, 일부 실시예에서, 하나 이상의 영역의 부분들이 중첩될 수 있다.
III. 전자 시스템의 예
도 1a는 일 실시예에 따른 전자 시스템(100)을 나타낸다. 전자 시스템(100)은 인쇄 배선 기판(printed wiring board, PWB)(101) 및 전자 부품(102)을 포함한다. 도 1a에 도시된 바와 같이, 전자 시스템(100)은 간략화를 위해 하나의 PWB(101) 및 하나의 전자 부품(102)만을 포함한다. 그러나, 본원의 설명에 근거하여 당업자가 이해하는 바와 같이, 전자 시스템(100)은 임의 수의 PWB 및 임의 수의 전자 부품을 포함할 수 있다. 전자 부품(102)은 PWB(101)에 전기적으로 연결될 수 있고, 하나 이상의 전자 부품이 있는 실시예에서, PWB(101)는 하나의 부품을 다른 부품에 전기적으로 연결하는 상호연결부 세트를 더 포함할 수 있다.
A. 전자 부품의 예
도 1b는 일 실시예에 따른 전자 부품(102A)을 나타낸다. 전자 부품(102A)은 마이크로칩(104)을 포함하고, 패키지 기판(103)을 더 포함할 수 있다. 도 1b에 도시된 바와 같이, 전자 부품(102A)은 하나의 패키지 기판(103) 및 하나의 마이크로칩(104)만을 포함한다. 그러나, 본원의 설명에 근거하여 당업자가 이해하는 바와 같이, 전자 부품(102A)은 임의 수의 패키지 기판 및 임의 수의 마이크로칩을 포함할 수 있다. 비록 도 1b에서는 마이크로칩(104)이 패키지 기판(103) 상에 배치되는 것으로 도시되어 있지만, 대안적인 실시예에서, 마이크로칩(104)은 패키지 기판(103) 내에 전체적으로 또는 부분적으로 있을 수 있다.
여전히 도 1b를 참조하면, 패키지 기판(103)은 제한되지 않으나, 적층 기판, FR4 기판, 세라믹, 실리콘 또는 유리 기판을 갖는 랜드 그리드 어레이(land-grid array, LGA) 패키지일 수 있으며, 마이크로칩(104)은 제한되지 않으나, 집적 회로(integrated circuit, IC), MEMS-전용 칩 또는 집적 MEMS 칩일 수 있다.
또 다른 실시예에 따르면, 전자 부품(102A)은 패키지 기판(103)상에나 내에 전체적으로 또는 부분적으로 배치되는 제 2마이크로칩을 더 포함할 수 있다. 제 2마이크로칩은, 예를 들어 특수 용도의 집적 회로(application-specific integrated circuit, ASIC)일 수 있다. 마이크로칩(104)은 하나 이상의 상호연결 구조체를 이용하여 제 2마이크로칩에 전기적으로 연결될 수 있다. 상호연결 구조체는 예를 들어, 마이크로칩(104)과 인터페이싱하는 제 1단부 및 제 2마이크로칩과 인터페이싱하는 제 2단부를 갖는 와이어 본드일 수 있다. 대안적으로, 마이크로칩(104)은, 실시예에 따라, 패키지 기판(103)을 통해서 제 2마이크로칩에 전기적으로 연결될 수 있다. 예를 들어, 마이크로칩(104)은 솔더 볼의 제 1어레이를 이용하여 패키지 기판(103)에 전기적으로 연결될 수 있고, 패키지 기판(103)은 솔더 볼의 제 2어레이를 이용하여 제 2마이크로칩에 전기적으로 연결될 수 있다.
B. 마이크로칩의 예
도 1c는 일 실시예에 따른 마이크로칩(104A)을 나타낸다. 마이크로칩(104A)은 배면(106a) 및 기판-관통 비아(through-substrate via, TSV)(200)를 갖는 기판(106)을 포함하고, 마이크로칩(104A)은 미세 가공된 장치(micro-fabricated device)(105)를 더 포함할 수 있다. TSV(200)는 전기 도전성 구조체 및 절연 구조체를 포함한다. 절연 구조체는 기판(106)을 도전성 구조체로부터 전기적으로 절연시킨다. 또한, TSV(200)는 미세 가공된 장치(105)에 전기적으로 연결될 수 있고, TSV(200)는 도 1b의 패키지 기판(103)에, 또는 마이크로칩(104A)의 배면(106a) 상에 존재할 수 있는 장치에도 전기적으로 연결될 수 있다.
여전히 도 1c를 참조하면, 미세 가공된 장치(105)는 기판 내에 전체적으로, 기판 상에 전체적으로, 또는 기판 내에 부분적으로 형성될 수 있다. 미세 가공된 장치(105)는 제한되지 않으나, 전계 효과 트랜지스터(field-effect transistor, FET) 또는 마이크로 전자 기계 시스템(micro-electro-mechanical system, MEMS) 장치일 수 있다. MEMS 장치는 제한되지 않으나, MEMS 가속도계 또는 MEMS 자이로스코프일 수 있다.
도 1d는 또 다른 실시예에 따른 마이크로칩(104B)을 나타낸다. 마이크로칩(104B)은 도 1c의 마이크로칩(104A)을 포함하며, 캡(108)을 더 포함한다. 일 실시예에 따라, 캡(108)은 기밀 밀봉을 제공할 수 있다. 캡(108)은 깊이(110a)를 갖는 오목부(110)를 포함할 수도 있다. 이러한 오목부는 캡(108)이 미세 가공된 장치(105)와 접촉하는 것을 방지한다. 미세 가공된 장치(105)가 가동 부품을 가질 수 있는 MEMS 장치인 예에서, 깊이(110a)가 증가되어 추가적인 작동 공간을 제공할 수 있다.
여전히 도 1d를 참조하면, 캡(108)의 존재로 인해 상부로부터 미세 가공된 장치(105)로의 물리적인 접촉을 방지할 수 있다. 그러나 미세 가공된 장치(105)를 TSV(200)에 전기적으로 연결함으로써, 미세 가공된 장치(105)는 마이크로칩(104A)의 배면(106a)으로부터 TSV(200)를 통해서 전기적으로 연결될 수 있다.
여전히 도 1d를 참조하면, 마이크로칩(104B)은 캡(108)을 마이크로칩(104A)에 접합하는데 사용하는 접합 구조체(112)를 더 포함할 수 있다. 마이크로칩(104B)은 제 1접착층(109a) 및 제 2접착층(109b)을 포함할 수도 있다. 이러한 경우에, 접합 구조체(112)와 캡(108) 사이에 제 1접착층(109a)이 배치될 수 있으며, 접합 구조체(112)와 마이크로칩(104A) 사이에 제 2접착층(109b)이 배치될 수 있다. 접착층(109a, 109b)의 존재로 인해 캡(108)과 마이크로칩(104A) 간의 접착 강도를 향상시킬 수 있다.
일 예에서, 접합 구조체(112)는 유리 프릿(glass frit)일 수 있고, 제 1접착층(109a) 및 제 2접착층(109b)은 제한되지 않으나, 알루미늄 등의 금속층일 수 있다. 대안적으로, 접합 구조체(112)는 알루미늄-게르마늄 공융물(eutectic)로 만들어질 수 있고, 제 1및 제 2접착층(109a, 109b)은 질화 티탄으로 만들어질 수 있다. 또 다른 실시예에 따르면, 제 1및 제 2접착층(109a, 109b)은 각각 다수의 층을 포함할 수 있다.
일 실시예에 따르면, 캡(108)이 마이크로칩(104A)과 패키지 기판 사이에 위치되도록, 마이크로칩(104B)은 패키지 기판(가령, 도 1b의 패키지 기판(103))에 대해 배향될 수 있다. 또한, TSV(200)는 예를 들어, 와이어 본드를 이용하여, 패키지 기판 또는 동일한 패키지 기판 상의 또 다른 칩(가령, 전자 부품(102A)의 제 2마이크로칩)에 전기적으로 연결될 수 있다. 대안적으로, 마이크로칩(104A)이 캡(108)과 패키지 기판 사이에 위치되도록, 마이크로칩(104B)은 패키지 기판에 대해 배향될 수 있으며, TSV(200)는 예를 들어, 솔더 볼 어레이를 이용하여 패키지 기판에 전기적으로 연결될 수 있다.
C. 전자 부품의 예
도 1e는 다른 실시예에 따른 전자 부품(102B)을 나타낸다. 전자 부품(102B)은 도 1b의 전자 부품(102A)을 포함하고, 인터포저(107)를 더 포함한다. 인터포저(107)는 TSV(200)를 포함하고, 패키지 기판(103)과 마이크로칩(104) 사이에 배치될 수 있다. 패키지 기판(103) 및 마이크로칩(104)은 인터포저(107)의 TSV(200)를 통해서 전기적으로 연결될 수 있다. 인터포저(107)는 제한되지 않으나, 실리콘 또는 유리로 만들어질 수 있다.
IV. TSV의 예
도 2a는 일 실시예에 따라 기판(207)에 형성된 TSV(200)를 나타내는 평면도이다. TSV(200)는 비아(201), 벌크 영역(bulk region) (202), 및 제 1폭(206a)을 갖는 절연 구조체(206)를 포함한다. 절연 구조체(206)는 중실 부분(solid portion)(204)과 이음매 부분(205)을 포함한다. 이음매 부분(205)은 외부 절연체(205a), 이음매(205b), 및 내부 절연체(205c)를 포함하며, 이음매(205b)는 외부 절연체(205a)와 내부 절연체(205c) 사이에 위치된다. 이음매 부분(205)과 중실 부분(204)은 전체적으로 비아(201)를 둘러싸는 폐루프를 형성한다.
중실 부분(204), 외부 절연체(205a), 및 내부 절연체(205c)는 하나 이상의 절연 유전체 재료, 예를 들어 이산화 규소로 만들어질 수 있다. 비아(201)는 도체 또는 반도체 재료, 예를 들어 실리콘 또는 도핑된 실리콘으로 만들어질 수 있다.
도 2b는 도 2a의 이음매 부분(205)을 분리하여 나타내는 평면도이다. 이음매 부분(205)은 제 1단부(205d) 및 제 2단부(205e)를 가지며, 양단부는 이음매(205b)와 접촉한다.
도 2c는 도 2a에 도시된 바와 같은 TSV(200)를 나타내는 평면도이다. 도 2d 내지 2e는 각각, D' 및 F'선을 따라서 취한 TSV(200)를 나타내는 단면도이다.
도 2d 및 도 2e는 도 2c의 D'선을 따라서 취한 TSV(200)를 나타내는 단면도이다. TSV(200)는 폭(208a)과 깊이(208b)를 갖는 절연 영역(208)을 더 포함한다. 절연 구조체의 이음매 부분(205)은 깊이(206b)를 갖는다. 비아(201)는 제1표면(201a) 및 제2표면(201b)을 가지며, 기판(207)은 제1표면(207a) 및 제2표면(207b)을 갖는다. 이음매 부분(205)은 두께(205h)를 갖는 하부 절연체(205g)를 더 포함한다. 또 다른 실시예에서, 이음매 부분(205)은 공극(205f)을 더 포함할 수 있다. 절연 영역(208)은 기판(207)의 제2표면(207b)을 통해서 기판(207) 내로 연장되어, 이음매 부분(205)의 하부 절연체(205g)와 접촉한다. 또 다른 실시예에서, 절연 영역(208)은 이음매 부분(205)의 하부 절연체(205g)를 지나 연장되어, 하부 절연체(205g)가 절연 영역(208)내로 연장될 수 있다.
여전히 도 2d 및 2e를 참조하면, 절연 영역(208)의 폭(208a)은 절연 구조체(206)의 폭(206a)보다 크게 도시되어 있고, 절연 영역(208)의 깊이(208b)는 절연 구조체(206)의 깊이(206b)보다 크게 도시되어 있다. 그러나, 대안적인 실시예에서, 절연 영역(208)의 깊이(208b)는 절연 구조체(206)의 깊이(206b)와 같거나 작을 수 있고, 절연 영역(208)의 폭(208a)은 절연 구조체(206)의 폭(206a)과 같거나 작을 수 있다.
공극(205f)은 이음매(205b)와 하부 절연체(205g) 사이에 위치되며, 외부 절연체(205a), 내부 절연체(205c), 및 하부 절연체(205g)에 의해 에워싸인 체적으로 규정된다. 이음매(205b)는 기계적으로 융착되지 않으면서, 단지 접촉하는 외부 절연체(205a)와 내부 절연체(205c) 간의 인터페이스이다. 이음매 부분(205)의 하부 절연체(205g)는 외부 절연체(205a) 및 내부 절연체(205c) 모두에 기계적으로 융착된다.
절연 영역(208)은 제한되지 않으나, 공기, 질소, 아르곤, 또는 산소 등의 기체 재료로 만들어질 수 있다. 하부 절연체(205g)는 하나 이상의 절연 유전체 재료, 예를 들어 이산화 규소로 만들어질 수 있고, 중실 부분(204), 외부 절연체(205a), 내부 절연체(205c), 및 하부 절연체(205g)는 모두 동일한 절연 유전체 재료로 만들어질 수 있다. 또 다른 실시예에서, 중실 부분(204), 외부 절연체(205a), 내부 절연체(205c), 및 하부 절연체(205g)는 각각 1종 이상의 재료가 절연 유전체 재료인 다수의 재료로 만들어질 수 있다.
도 2f는 도 2c의 F'선을 따라서 취한 TSV(200)를 나타내는 단면도이다. 이 도면은 전술한 바와 같이, 이음매(205b)가 기계적으로 융착되지 않으면서, 단지 접촉하는 외부 절연체(205a)와 내부 절연체(205c) 간의 인터페이스이며, 공극(205f)은 외부 절연체(205a), 내부 절연체(205c), 및 하부 절연체(205g)에 의해 에워싸인 체적으로서 규정된다.
따라서, 비아(201)와 벌크 영역(202)이 전체 절연 구조체(206)에 의해 함께 유지됨에도 불구하고, 비아(201)를 벌크 영역(202)에 기계적으로 연결하는 것은 단지 절연 구조체(206)의 하부 절연체(205g) 및 중실 부분(204)이다. 결과적으로, 중실 부분(204)의 폭(204a)을 증가시키거나, 또는 중실 부분(204)의 수를 증가시킴으로써, 하부 절연체(205g)의 두께(205h)를 증가시켜 기계적인 신뢰성을 향상시킬 수 있다.
V. 절연 구조체의 예
도 3a는 도 2a~2e의 절연 구조체(206)를 분리하여 나타내는 평면도로, 단일 중실 부분(204)에 의해 분리된 이음매 부분(205)을 포함한다. 전술한 바와 같이, 이음매 부분(205)은 제 1단부(205d) 및 제 2단부(205e)를 가지며, 제 1단부(205d) 및 제 2단부(205e)는 모두 이음매(205b)와 접촉한다. 중실 부분(204)은 이음매 부분(205)과 함께 폐루프를 형성하고, 이음매 부분(205)의 제 1단부(205d) 및 제 2단부(205e)과 접촉한다. 절연 구조체(206)는 정사각형 형상을 가질 수 있다. 또 다른 실시예에서, 절연 구조체(206)는 직사각형, 원형, 또는 타원형 형상을 가질 수 있다.
도 3b는 다른 실시예에 따른 절연 구조체(302)를 나타낸다. 절연 구조체(302)는 상술한 절연 구조체(206)와 유사하다. 그러므로 여기서는 절연 구조체(302와 206) 간의 차이점만 설명한다. 절연 구조체(302)는 이음매 부분(303) 및 4개의 중실 부분(306a-306d)을 포함한다. 이음매 부분(303)은 4개의 중실 부분(306a-306d)에 의해 4개의 세그먼트로 분리되고, 이음매 부분(303)과 4개의 중실 부분(306a-306d)은 전체적으로 폐루프를 형성한다.
전술한 바와 같이, 중실 부분의 수를 증가시킴으로써 기계적 신뢰성을 향상시킬 수 있다. 따라서, 절연 구조체(206)와 비교하여, 절연 구조체(302)는 향상된 기계적 신뢰성을 가질 수 있다.
도 3c는 또 다른 실시예에 따른 절연 구조체(332)를 나타낸다. 절연 구조체(332)는 상술한 절연 구조체(206)와 유사하다. 그러므로 여기서는 절연 구조체(332와 206) 간의 차이점만 설명한다. 절연 구조체(332)는 내부 영역(338), 중실 부분(336), 및 제 1단부(333a), 제 2단부(333b), 제 1측면(333c) 및 제 2측면(333d)을 갖는 이음매 부분(333)을 포함한다. 중실 부분(336)과 이음매 부분(333)은 전체적으로 내부 영역(338)을 둘러싸는 폐루프를 형성한다. 제 1단부(333a) 및 제 2단부(333b)는 내부 영역(338)을 향해 내측으로 만곡된다. 또 다른 실시예에서, 제 1단부(333a) 및 제 2단부 (333b)는 내부 영역(338)으로부터 멀어지게 만곡된다. 중실 부분(336)은 이음매 부분(333)의 제 1 및 제 2단부(333a, 333b)와 접촉한다. 제 1 및 제 2측면(333c, 333d)은 서로 실질적으로 평행할 수 있다.
절연 구조체의 제조 중에, 이음매 부분(333)의 만곡단(333a, 333b)은 이음매 부분(205)의 직선단(205d, 205e)에 비해 장점을 제공할 수 있다. 예를 들어, 현대 포토리소그래피 공정에서 사용하는 광학 근접 보정(optical proximity correction, OPC) 기술로 인해, 2개의 단(205d, 205e)을 정확하게 패터닝하는 것이 어려울 수 있고, 의도된 설계와 다를 수 있다. 이러한 경우에, 중실 부분(204)을 형성하는 것이 어려울 수 있다. 그러나, 만곡단(333c 및 333d)은 상기 단(333a, 333b)과 비교하여 이음매 부분(333)의 2개의 측면(333c, 333d)을 더 정확하게 패터닝할 수 있기 때문에, 이러한 문제를 해결할 수 있다.
도 3d는 다른 실시예에 따른 절연 구조체(342)를 나타낸다. 절연 구조체(342)는 상술한 절연 구조체(332)와 유사하다. 그러므로, 여기서는 절연 구조체(342와 332) 간의 차이점만 설명한다. 절연 구조체(342)는 이음매 부분(343) 및 4개의 중실 부분(346a-d)을 포함하고, 이음매 부분(343)은 4개의 중실 부분(346a-d)에 의해 4개의 부분으로 분리된다. 따라서, 이음매 부분(343)은 8개의 단(346a-h)을 갖는다. 각 단은 내부 영역(348)을 향해 내측으로 굽어진다. 대안적인 실시예에서, 각 단은 내부 영역(348)으로부터 멀어지게 굽어질 수 있다. 중실 부분(346a-d)은 이음매 부분(343)의 각 2개의 단과 접촉한다. 중실 부분(346)과 4개의 이음매 부분(342a-d)은 전체적으로 내부 영역(348)을 둘러싸는 폐루프를 형성한다.
도 3a-3d의 절연 구조체(206, 302, 332, 342)는 예시적인 예로서 하나 또는 4개의 중실 부분을 포함한다. 그러나, 본원의 설명에 기초하여 당업자가 이해하는 바와 같이, 절연 구조체는 임의 수의 중실 부분을 가질 수 있다.
VI. TSV의 예
도 4는 다른 실시예에 따른 TSV(400)를 나타내는 단면도이다. TSV(400)는 상술한 TSV(200)와 유사하다. 그러므로, 여기서는 TSV(200과 400) 간의 차이점만 설명한다. TSV(400)는 제1표면(401a) 및 제2표면(401b)을 갖는 비아(401), 벌크 영역(402), 제 1배선(403), 폭(404a)을 갖는 비아 패드(404), 절연 구조체(406) 및 절연 영역(408)을 포함한다.
절연 구조체(406)는 벌크 영역(402) 상에서 연장되어 제 1배선(403)을 벌크 영역(402)으로부터 전기적으로 절연시킬 수 있다. 제 1배선(403)은 제1표면(401a)을 통해서 비아(401)에 전기적으로 연결된다. 비아 패드(404)는 제2표면(401b) 상에 배치되어 제2표면(401b) 전체를 덮을 수 있다. 대안적으로, 비아 패드(404)는 제2표면(401b)의 일부를 덮을 수 있다. 절연 영역(408)이 기체 재료로 만들어지는 예에서, 비아 패드(404)는 제2표면(401b)을 넘어 연장될 수 없다.
제 1배선(403)은 도전성 재료로 만들어질 수 있다. 예를 들어, 제 1배선(403)은 제한되지 않으나, 구리 또는 알루미늄 등의 금속으로 만들어질 수 있다. 비아 패드(404)는 도전성 재료로 만들어질 수 있다. 예를 들어, 비아 패드는 제한되지 않으나, 구리 또는 알루미늄 등의 금속으로 만들어질 수 있다. 또 다른 실시예에서, 비아 패드(404)는 다수의 재료로 만들어질 수 있다. 예를 들어, 비아 패드(404)는 다층 언더 범프 금속화(multi-layer under-bump metallization, UBM)일 수 있다.
도 5는 또 다른 실시예에 따른 TSV(500)를 나타내는 단면도이다. TSV(500)는 상술한 TSV(400)와 유사하다. 그러므로, 여기서는 TSV(500과 400) 간의 차이점만 설명한다. TSV(500)는 폭(501a)을 갖는 비아(501), 폭(504a)을 갖는 비아 패드(504), 및 상부(408a)와 하부(408b)를 갖는 절연 영역(408)을 포함한다. 하부(408b)는 단단한 절연 재료로 만들어질 수 있고, 상부(408a)는 기체 재료로 만들어질 수 있다.
하부(408b)는 벌크 영역(402) 상에서 연장될 수 있다. 일 실시예에 따르면, 하부(408b)는 비아(501)의 일부 상에 배치될 수 있다. 비아 패드(504)는 벌크 영역(402), 절연 영역(408), 및 비아(501)의 일부 상에 배치된다. 비아 패드(504)의 폭(504a)은 비아(501)의 폭(501a)보다 클 수 있다. 비아 패드(504)는 비아(501)에 전기적으로 연결되고, 하부(408b)에 의해 벌크 영역(402)으로부터 전기적으로 절연된다.
일부 포장 기술은 패드의 치수에 대한 요구조건을 갖고 있다. 그리고, 도 4의 TSV(400)는 비아 패드(404)의 폭(404a)보다 작은 비아(401)의 폭(401a)을 갖지 않을 수 있고, 포장 요구조건은 비아(401)에 대한 최소 폭을 부과할 수 있다. 한편, 도 5의 TSV(500)는 전술한 바와 같이, 비아(501)의 폭(501a)보다 큰 비아 패드(504)의 폭(504a)을 가질 수 있다. 따라서, TSV(500)의 크기는 포장 요구조건에 의해 제한되지 않고 감소될 수 있다.
VII. 마이크로칩의 예
도 6a는 일 실시예에 따른 마이크로칩(600)을 나타내는 단면도이다. 마이크로칩(600)은 배선(603), TSV(601) 및 MEMS 장치(602)를 포함한다. TSV(601)는 상술한 TSV(500)와 유사하다. 그러므로, 여기서는 TSV(601과 500) 간의 차이점만 설명한다. TSV(601)의 절연 구조체(606)는 절연 접합부분(606a)을 더 포함하고, MEMS 장치(602)는 제 1부분(602a) 및 제 2부분(602b)을 포함한다. 일 예에서, MEMS 장치(602)는 제 1부분(602a)과 제 2부분(602b)이 서로 전기적으로 절연되는 것이 필요하다. 절연 구조체(606)의 절연 접합부분(606a)은 이러한 전기 절연을 제공한다.
여전히 도 6a를 참조하면, 절연 접합부분(606a)은 기판(607)의 제1표면(607a)을 통해서 기판(607) 내로 연장되어, MEMS 장치(602)의 제 1부분(602a)과 제 2부분(602b) 사이에 위치된다. 절연 접합부분(606a)은 제 1부분(602a) 상에 배치될 수 있다. 또한, 절연 접합부분(606a)은 절연 구조체(606)와 동시에 형성되어, 제조 비용을 감소시킬 수 있다.
여전히 6a를 참조하면, 배선(603)은 비아(601) 및 제 2부분(602b)에 전기적으로 연결되지만, 절연 구조체(606)는 배선(603)을 제 1부분(602a)으로부터 전기적으로 절연시킨다. 또 다른 실시예에 따르면, 배선(603)은 절연 구조체(606), 비아(601), 제 1부분(602a), 또는 제 2부분(602b) 상에 배치될 수 있다.
일 실시예에 따르면, MEMS 장치(602)는 절연 접합부분(606a)을 포함하여 절연 구조체(606)를 형성한 후에, 또는 절연 영역(608)의 형성 전에 형성될 수 있다. 일부 실시예에서, MEMS 장치(602)는 배선(603)을 형성한 후에, 그러나 절연 영역(608)의 형성 전에 형성될 수 있다. MEMS 장치(602)의 예는, 그 전체가 참조로서 본원에 인용되는 미국 특허 제 8,664,731호에 개시된 MEMS 장치일 수 있다. 일 실시예에 따르면, 마이크로칩(600)은 도 1d에 나타낸 바와 같이, 캡을 더 포함할 수 있다. 이러한 실시예에서, 마이크로칩(600)은 캡을 기판(607)에 접합시키는 접착 구조 및 접착층을 더 포함할 수 있다.
도 6b는 일 실시예에 따른 마이크로칩(610)을 나타내는 단면도이다. 마이크로칩(610)은, 이 마이크로칩(610)이 폭(611a)을 갖는 측면 트렌치(611)를 더 포함하는 것을 제외하고는 상술한 마이크로칩(600)과 유사하다. 측면 트렌치(611)의 존재로 인해 실리콘 영역(612)의 칩핑(chipping)을 감소시킬 수 있다.
측면 트렌치(611)의 폭(611a)은 절연 영역(608)의 폭(608a)보다 작고, 트렌치(611)의 깊이는 절연 영역(608)의 깊이보다 작으며, 그로 인해 측면 트렌치(611) 상부에 약간의 실리콘을 남긴다. 일부 실시예에서, 이것은 측면 트렌치(601)와 절연 영역(608)이 동시에 에칭될 때 발생하는 에칭 지연 효과로 인한 것일 수 있다. 측면 트렌치(611) 상부에 실리콘의 존재로 인해 기판 다이싱 공정 동안 형성된 균열이 절연 영역(608)으로 전파되는 것을 방지할 수 있다.
VIII. TSV에 대한 제조 공정의 예
도 7a-7c는 일 실시예에 따라, 폭(701a)을 갖는 트렌치(701)를 기판(207) 에 형성한 후에 부분적으로 제조되는 TSV(200)를 나타낸다. 트렌치(701)와 기판 부분(702)은 전체적으로 내부 영역(703)을 둘러싸는 폐루프를 형성한다. 도 7a는 이를 나타내는 평면도이며, 도 7b 및 도 7c는 각각 이를 나타내는 도 7a의 B' 및 C'선을 따라 취한 단면도이다.
트렌치(701)는 폭(701a), 내부 측벽(701b), 및 외부 측벽(701c)을 갖는다. 트렌치(701)는 기판(207)의 재료를 에칭하기에 적합한 임의의 종래의 에칭 방법에 의해 형성할 수 있다. 예를 들어, 제한되지 않으나, 반응성 이온 에칭(reactive ion etching, RIE) 또는 보쉬 공정(Bosch process) 등의 건식 에칭 공정을 수행하여, 트렌치(301)의 형성을 위한 기판(207)의 재료를 제거할 수 있다.
도 8a-8c는 일 실시예에 따라 트렌치(701)를 채워서 이음매 부분(205)을 형성하고, 기판 부분(702)을 중실 부분(204)으로 변환시킴으로써 절연 구조체(206)을 형성한 후에, 부분적으로 제조된 TSV(200)를 나타낸다. 도 8a는 이를 나타내는 평면도이고, 도 8b 및 8c는 각각 이를 나타내는 도 8a의 B' 및 C'선을 따라 취한 단면도이다.
트렌치(701)는 절연성 유전체 재료로 채워져서 이음매 부분(205)을 형성할 수 있다. 전술한 바와 같이, 절연성 유전체 재료는 예를 들어, 이산화 규소(silicon dioxide) 또는 다른 적절한 절연 유전체 재료일 수 있다. 절연 유전체 재료가 이산화 규소인 예에서, 산화 공정을 수행하여 트렌치(701)를 채울 수 있다. 이러한 산화 공정은 기판의 실리콘 표면을 소모하여 이산화 규소를 형성한다. 이 공정으로부터 결과로 생긴 체적 팽창으로 인해 트렌치(701)의 측벽(701b, 701c)이 서로 잠식되어 궁극적으로는 트렌치를 폐쇄한다. 실리콘의 일부가 소모되므로, 절연 구조체(206)의 폭(206a)은 트렌치(701)의 폭(701a)보다 클 수 있다. 이 공정 동안, 일 실시예에 따라, 트렌치(701)가 불완전하게 채워져서 이음매 부분(205)에 이음매(205b)와 공극(205f)을 형성할 수 있다. 공극(205f)이 도 8b에 도시되어 있으나, 대안적인 실시예는 이음매 부분(205)에 어떤 공극도 갖지 않을 수 있다. 동일한 공정 동안 또는 별도의 공정에서, 기판 부분(702)은 예를 들어, 트렌치(701)를 채우기 위한 상술한 바와 동일한 산화 공정을 이용하여, 완전히 소모되어 중실 부분(204)으로 변환되기도 한다.
도 9a-9c는 일 실시예에 따라 절연 영역(208)을 형성한 후의 TSV(200)를 나타낸다. 도 9a는 이를 나타내는 저면도이고, 도 9b 및 도 9c는 각각, 이를 나타내는 도 9의 B' 및 C'선을 따라 취한 단면도이다.
깊이(208b)를 갖는 절연 영역(208)은 기판(207)의 재료를 에칭하는데 적합한 임의의 종래의 에칭 방법에 의해 형성할 수 있다. 예를 들어, 제한되지 않으나, 반응성 이온 에칭(RIE) 또는 보쉬 공정 등의 건식 에칭 공정을 수행하여 절연 영역(208)의 형성을 위한 기판(207)의 재료를 제거할 수 있다.
다른 실시예에서, 절연 영역(208)을 형성하는데 이용하는 에칭 공정은 하부 절연체(205g)의 재료를 제거하지 않을 수 있다. 그러므로, 전술한 바와 같이, 절연 영역(208)은 이음매 부분(205)의 하부 절연체(205g)를 넘어 연장되어, 하부 절연체(205g)가 절연 영역(208) 내로 돌출될 수 있다.
다른 실시예에서, 제2표면(207b)으로부터 기판(207)의 일부를 제거함으로써 기판(207)을 박막화할 수 있다. 기판(207)의 박막화는 예를 들어, 물리적 연마, 화학적 에칭 또는 화학적 기계적 평탄화(chemical mechanical planarization, CMP) 공정에 의해 수행할 수 있다. 이 박막화 공정은 일 실시예에서, 절연 영역(208)의 형성 이전에 수행할 수 있다. 일부 에칭 공정에서는 에칭된 부분(etched feature)의 종횡비가 제한되므로, 이전 기판(207)의 박막화는 더 작은 깊이(206b) 및 폭(208a)을 갖는 절연 영역(208)을 가능하게 할 수 있다. 따라서, 일부 실시예에서, 절연 영역(208)의 깊이(208b)는 절연 구조체(206)의 깊이(206b)와 같거나 작을 수 있고, 절연 영역(208)의 폭(208a)은 절연 구조체(206)의 폭(206a)과 같거나 작을 수 있다.
도 10은 일 실시예에 따라, 도 2a-2e에 도시된 TSV(200)의 제조 방법을 나타내는 플로우차트이다. 단지 예시적인 목적을 위해, 도 10에 나타낸 단계는 도 7a-7c, 도 8a-8c, 및 도 9a-9c에 나타낸 제조 공정의 예를 참조하여 설명한다.
단계(1010)에서, 도 7a-7c에 도시된 바와 같이, 에칭 공정에 의해 기판(207)의 제1표면(207a)에 트렌치(701)가 형성된다. 에칭 공정은 제한되지 않으나, 일 실시예에 따라, 기판(207)의 재료를 제거하는 반응성 이온 에칭(RIE)일 수 있다.
단계(1020)에서, 트렌치(701)가 채워져서 이음매 부분(205)을 형성하고, 도 8a-8c에 도시된 바와 같이, 기판 부분(702)을 중실 부분(204)로 변환시킨다. 트렌치(701)를 채우는 것은 예를 들어, 열 산화를 이용하여 기판(207)으로부터 직접 이산화 규소 등의 열 산화물을 성장시킴으로써 수행할 수 있다. 기판 부분(702)을 중실 부분(204)으로 변환시키는 것은 예를 들어, 열 산화를 이용하여 기판(207)으로부터 직접 이산화 규소 등의 열 산화물을 성장시킴으로써 수행할 수 있다. 열 산화 공정에서는 기판 부분(702)을 완전히 소모하여 이산화 규소를 형성한다.
단계(1030)에서, 도 9a-9c에 도시된 바와 같이, 에칭 공정에 의해 기판(207)의 표면(207b)에 절연 영역(208)이 형성된다. 에칭 공정은 제한되지 않으나, 일 실시예에 따라, 기판(207)의 재료를 제거하는 반응성 이온 에칭(RIE)일 수 있다.
IX. TSV 및 MEMS에 대한 제조 공정의 예
TSV 및 MEMS 장치 모두를 형성하기 위한 또 다른 제조 공정의 예를 설명한다.
공정은 도 11a에 도시한 바와 같이 웨이퍼 패턴으로 시작한다. 도 11a는 대부분 실리콘(1112)을 둘러싸는 세그먼트화된 트렌치(1111)를 갖는 TSV 트렌치 개구 패턴의 예를 도시한다. 궁극적으로, 이 공정에서는 실리콘(1112) 주변으로부터 실리콘(1113)을 분리시킨다.
도 11a는 짧은 절연 세그먼트 쌍(1116)을 위한 개구도 나타낸다. 개구는 4㎛ 길이, 1.2㎛ 폭, 및 1㎛ 간격의 전형적인 치수를 갖는다. 절연 세그먼트 쌍(1116)은 궁극적으로 자립형 MEMS 구조체를 주변 실리콘(1113)으로부터 절연하기 위한 것이다. 제조 공정을 상세하게 설명하기 위해, B' 선을 따라서 취한 단면도가 도 11b-11g에 도시되어 있다. 전술한 바와 같이, 전체적으로 1115 및 1117로 나타낸 좁은 실리콘 공간은 궁극적으로, 절연 구조체 및 절연 접합부의 구조적 강도를 증가시키는 브리지 부분을 형성한다.
도 11a의 패턴(1111)이 보쉬 실리콘 에칭을 이용하여 실리콘으로 전사되는 경우, 도 11b에 도시된 바와 같이, 트렌치(1131, 1137)가 형성된다. 도 11a의 대부분 둘러싸인 실리콘(1112)은 도 11b에 실리콘(1135)으로서 도시되어 있다. 도 11b의 트렌치 개구(1137)는 자립형 MEMS 구조체를 절연하기 위해 세그먼트화된 절연 접합부 중 하나가 형성될 곳을 도시한다.
다음 단계에서, 도 11b의 트렌치(1131)가 도 11c에 도시된 바와 같이, 인접한 트렌치 벽들의 각 쌍으로부터 병합되는 2개의 산화 프론트로 인해 폐쇄될 때까지 이산화 규소가 성장한다. 이러한 산화 프론트의 병합시에, 이음매(1158)가 형성된다. 이음매(1158)는 벌크 이산화 규소 재료보다 약할 수 있다. 도 11c는 2개의 대향하는 산화 프론트가 기계적으로 융착되지 않기 때문에, 단면을 통해서 채워지지 않는 이음매(1158)를 도시한다. 산화 공정 후에, 도 11b의 좁은 실리콘 부분(1132)은 도 11c에 도시된 바와 같이, 완전히 산화되어 브리지 부분(1152)을 형성한다.
다음 단계에서, 도 11d에 나타낸 바와 같이, 상부 산화물(1153)에는 비아 개구(1171, 1173)가 개구되어 있다. 금속 트레이스(1172)는 비아 개구(1171)를 통해서 TSV 구조체에 연결된다. 궁극적인 자립형 MEMS 구조체의 위치는 전체적으로 위치(1174)로 도시되어 있다.
다음 단계에서, 도 11e에 나타낸 바와 같이, 제 2층간 유전체(1181)가 증착되고 패터닝된다. 또한, 접합 인터페이스를 제공하기 위해 금속층(1182)이 증착되고 패터닝된다. 자립형 MEMS 구조체(1191)는 예를 들어, 그 전체가 참조로서 본원에 인용되는 미국 특허 제 8,319,254호에 개시된 일련의 처리 단계를 이용하여 생성된다.
다음 단계에서, 도 11f에 나타낸 바와 같이, 유리 프릿(1202)을 이용하여 기판(1206)에 덮개(1200)가 접합된다. 금속층(1201, 1182)은 인터페이스층을 형성하여 접착을 촉진시킨다. 알루미늄-게르마늄 공융물 등의 대안적인 재료를 사용하여 덮개(1200)를 기판(1206)에 접합할 수 있다. 실리콘 오목부(1203)를 이용하여 자립형 MEMS 구조체(1191)가 실리콘 멈춤부(1204)에 부딪치기 전에, 그의 필요한 작동 범위를 통해서 이동하도록 허용할 수 있다.
일단 함께 접합되면, 기판은 다음 2 가지 이유로 표면(1205)상에서 연마될 수 있다. 첫째, MEMS의 총 적층 두께는 계속 줄어드는 가전 제품에 맞추기 위해 감소시킬 필요가 있다. 둘째, 표면(1205)의 연마에 의해, 절연 영역을 형성하기 위해 에칭할 필요가 있는 실리콘 두께가 감소된다.
도 11g는 TSV 구조체를 완성하는 단계를 나타낸다. 첫째, TSV 구조체(1224)의 일단 상에 금속 접합 패드(1221)가 형성된다. 둘째, 절연 구조체(1225)의 바닥이 노출될 때까지, 절연 영역(1222)이 실리콘 내로 에칭된다. 공정 중 시점에서, TSV(1224)는 주변 실리콘(1113)으로부터 전기적으로 절연된다. 그리고, TSV 구조체(1224)는 중실 부분(1152)를 이용하여 절연 구조체의 세그먼트 화에 의해 강화된다. TSV 구조체(1224)는 비아 개구(1171), 금속 트레이스(1172), 및 비아 개구(1173)를 통해 자립형 MEMS(1191)에 전기적으로 연결된다. 자립형 MEMS(1191)는 세그먼트화된 절연 접합부(1126)에 의해 주변 실리콘(1113)으로부터 절연된다.
TSV 구조체(1224)에 인접한 실리콘의 칩핑을 감소시키기 위해, 트렌치(1223)는 절연 영역(1222)의 폭보다 작은 폭으로 에칭된다. 더 작은 트렌치 폭을 사용함으로써, 결과로 생긴 트렌치 깊이는 에칭 지연 효과로 인해 그다지 크지 않다. 단 부 지점(end point)의 검출은 절연 구조체(1225)가 노출되지만, 나머지 모든 실리콘(1227)이 상부 산화물(1153)에 부딪히기 전에 에칭되지 않도록 하는 이 공정의 중요한 부분이다. 나머지 실리콘(1227)을 남겨 두는 것은 결과로 얻어진 TSV 구조체(1224)의 강도를 증가시키는데 도움이 된다.
도 11h는 TSV 구조체(1224)의 치수가 수축됨으로써, 전체 시스템의 비용을 낮출 수 있도록 하는 선택적인 제조 공정 단계를 나타낸다. 도 11g에서, 접합 패드(1221)의 크기는 패드(1221)의 표면에 접합 배선을 올려놓기 위해 포장 판매사에서 필요로 하는 최소 크기에 의해 결정된다. 절연층(1333)이 기판(1206)의 에칭된 배면 상에 증착되면, 절연층(1333)에 비아 개구(1330)가 개구될 수 있으며, 금속(1331)이 증착 및 패터닝되어, 위치(1332)에 전체적으로 나타낸 접합 패드를 형성할 수 있다. 이 선택적 공정 단계는 TSV 구조체(1224)의 크기 및 전체 시스템의 코스트를 감소시킬 수 있다. 또한, 위치(1332)에서 와이어 본딩이 일어날 수 있다.
도 12는 일 실시예에 따른 TSV(1224) 및 MEMS 장치(1191)를 갖는 마이크로칩 단면의 3D 렌더링을 나타낸다. 덮개(1200) 와 장치 기판(1206)은 함께 접합된다. 단면도는 TSV 구조체(1224) 및 인접한 자립형 MEMS 장치(1191)를 나타낸다.
X. 결론
개요 및 요약 부분이 아닌 상세한 설명 부분은 특허청구범위를 해석하는데 사용하기 위한 것으로 이해해야 한다. 개요 및 요약 부분은 발명자(들)에 의해 고려되는 바와 같이 전부가 아닌 하나 이상의 본 발명의 예시적인 실시예를 나타낼 수 있으며, 따라서 본 발명 및 첨부한 특허청구범위를 어떤 식으로든 제한하고자 하는 것은 아니다.
본 발명은 특정 기능의 구현 및 그의 관계를 나타내는 기능적 구성 블록의 도움으로 위에서 설명하였다. 이들 기능적 구성 블록의 경계는 설명의 편의를 위해 본원에서 임의로 규정하였다. 특정 기능과 그의 관계가 적절히 수행되는 한, 대안적인 경계를 규정할 수 있다.
특정 실시예에 대한 상기의 설명은, 과도한 실험을 행하지 않고도 본 발명의 사상 및 범위를 벗어남이 없이, 당 기술분야 내의 지식을 적용함으로써, 다른 사람들이 다양한 용도에 대해 그러한 구체적인 실시예를 용이하게 수정 및/또는 변화시킬 수 있는, 본 발명의 대체적인 본질을 충분히 드러낼 것이다. 그러므로, 이러한 변화 및 수정은 본원에 제시한 교시 및 지침을 기반으로 하는 예시적인 실시예들의 의미 및 다수의 등가물 내에 있도록 하였다. 본원의 어구 또는 용어는 본 명세서의 용어 또는 표현이 본원의 교시와 지침에 비추어 당업자가 해석할 수 있도록 설명하기 위한 것이며 제한하려는 것이 아님을 이해해야 한다.
본 발명의 폭 및 범위는 상술한 예시적인 실시예들 중 어느 것에 의해서도 제한되어서는 안되며, 다음의 특허청구범위 및 그 등가물에 따라서만 규정되어야 한다.
Claims (20)
- 제1표면 및 제2표면을 갖는 기판에 형성되는 상호연결부로서,
벌크 영역과;
상기 제1표면에서부터 상기 제2표면까지 연장되는 비아와;
상기 제1표면을 통해서 상기 기판 내로 연장되어 상기 비아 주위에 폐루프를 규정하는 절연 구조체로서, 상기 절연 구조체는 하나 이상의 중실 부분에 의해 분리되는 이음매 부분을 포함하는 절연 구조체와;
상기 절연 구조체로부터 상기 제2표면을 향해 연장되는 절연 영역으로서, 상기 절연 영역은 상기 비아를 상기 벌크 영역으로부터 분리시키는 절연 영역을 포함하고,
상기 절연 구조체와 상기 절연 영역은 전체적으로 상기 비아와 상기 벌크 영역 간의 전기적 절연을 제공하는 상호연결부. - 제 1항에 있어서, 상기 이음매 부분은 하나 이상의 이음매와 하나 이상의 공극을 포함하는 상호연결부.
- 제 1항에 있어서, 상기 이음매 부분은 다수의 중실 부분에 의해 분리되는 상호연결부.
- 제 1항에 있어서, 상기 제1표면을 따라 상기 절연 구조체의 단면은 직사각형인 상호연결부.
- 제 1항에 있어서, 상기 제1표면을 따라 상기 절연 구조체의 단면은 타원형인 상호연결부.
- 제 1항에 있어서, 상기 이음매 부분은 제 1단부 및 제 2단부를 가지며, 상기 제 1단부 및 상기 제 2단부는 상기 비아를 향해 내측으로 만곡되는 상호연결부.
- 제 1항에 있어서, 상기 절연 영역은 기체 재료를 포함하는 상호연결부.
- 제 1항에 있어서, 상기 중실 부분은 이산화 규소를 포함하는 상호연결부.
- 제 1항에 있어서, 상기 절연 영역은 상기 절연 구조체와 접하는 상부와, 상기 제2표면 및 상기 상부와 접하는 하부를 포함하는 상호연결부.
- 제 9항에 있어서, 상기 하부는 고체 재료를 포함하는 상호연결부.
- 제 10항에 있어서, 패드 영역을 더 포함하고, 상기 하부는 상기 벌크 영역 상에서 연장되고, 상기 패드 영역은 상기 비아 영역의 일부 및 상기 하부 상에 배치되는 상호연결부.
- 제 1항에 있어서, 상기 비아는 도핑된 실리콘을 포함하는 상호연결부.
- 제 11항에 있어서, 상기 제2표면을 따르는 상기 패드 영역의 제 1단면적은 상기 제2표면을 따르는 상기 비아의 제 2단면적보다 큰 상호연결부.
- 제1표면 및 제2표면을 갖는 기판과, 그 기판에 형성되는 상호연결부를 구비한 전자 부품으로서,
상기 상호연결부는,
벌크 영역과;
상기 제1표면에서부터 상기 제2표면까지 연장되는 비아와;
상기 제1표면을 통해서 상기 기판 내로 연장되어 상기 비아 주위에 폐루프를 규정하는 절연 구조체로서, 상기 절연 구조체는 하나 이상의 중실 부분에 의해 분리되는 이음매 부분을 포함하는 절연 구조체와;
상기 절연 구조체로부터 상기 제2표면을 향해 연장되는 절연 영역으로서, 상기 절연 영역은 상기 비아를 상기 벌크 영역으로부터 분리시키는 절연 영역을 포함하고,
상기 절연 구조체와 상기 절연 영역은 전체적으로 상기 비아와 상기 벌크 영역 간의 전기적 절연을 제공하는 전자부품. - 제 14항에 있어서, 상기 기판은 마이크로 전자 기계 장치를 더 포함하고, 상기 마이크로 전자 기계 장치의 제 1부분은 상기 비아에 전기적으로 연결되는 전자 부품.
- 제 15항에 있어서, 상기 상호연결부의 상기 절연 구조체는 상기 마이크로 전자 기계 장치의 제 2부분을 상기 상호연결부로부터 전기적으로 절연하는 전자 부품.
- 제 14항에 있어서, 포장 기판 및 칩을 더 포함하고, 상기 기판은 상기 포장 기판 상에 있고, 상기 칩은 상기 기판 상에 있으며, 상기 기판의 상호연결부는 상기 칩을 상기 포장 기판에 전기적으로 연결하는 전자 부품.
- 제1표면 및 제2표면을 갖는 기판에 상호연결부를 형성하는 방법으로서,
상기 제1표면에 접하는 절연 구조체를 형성하여 상기 기판 내의 비아 주위에 폐루프를 규정하는 단계를 포함하고, 상기 절연 구조체의 형성 단계는,
제1표면에서부터 시작해 기판을 에칭하여 트렌치를 형성하는 단계와;
상기 트렌치를 채워서 이음매 부분을 형성하는 단계와;
상기 기판의 일부를 중실 부분으로 변환시켜 폐루프를 형성하는 단계와;
상기 제2표면과 접하는 절연 영역을 형성하여, 상기 절연 영역을 상기 절연 구조체와 접촉시키고 상기 비아를 상기 기판의 벌크 영역으로부터 분리시키는 단계를 포함하는 것을 특징으로 하는 기판에 상호연결부를 형성하는 방법. - 제 18항에 있어서, 상기 절연 영역의 하부에, 그리고 상기 제2표면 상의 상기 벌크 영역의 제 1부분 상에 절연 재료를 배치하는 단계와;
패드 영역을 형성하기 위해 상기 비아의 하부, 상기 제 1부분 및 제 3부분 상에 전도성 재료를 배치하는 단계를 포함하는 것을 특징으로 하는 기판에 상호연결부를 형성하는 방법. - 제 19항에 있어서, 상기 패드 영역은 상기 제2표면을 따라 상기 비아의 단면적보다 큰 것을 특징으로 하는 기판에 상호연결부를 형성하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/790,378 US10315915B2 (en) | 2015-07-02 | 2015-07-02 | Electronic systems with through-substrate interconnects and MEMS device |
| US14/790,378 | 2015-07-02 | ||
| PCT/US2016/039859 WO2017004063A1 (en) | 2015-07-02 | 2016-06-28 | Electronic systems with through-substrate interconnects and mems device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180024006A true KR20180024006A (ko) | 2018-03-07 |
Family
ID=56411912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187003256A KR20180024006A (ko) | 2015-07-02 | 2016-06-28 | 기판-관통 상호연결부 및 mems 장치를 갖는 전자 시스템 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US10315915B2 (ko) |
| EP (1) | EP3317223B1 (ko) |
| JP (1) | JP6840681B2 (ko) |
| KR (1) | KR20180024006A (ko) |
| CN (1) | CN107873014B (ko) |
| TW (1) | TWI737619B (ko) |
| WO (1) | WO2017004063A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220094434A (ko) | 2020-12-29 | 2022-07-06 | 울산과학기술원 | 비지도 학습 기반의 신경망을 이용한 물체 형상 인식 시스템 및 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6350759B2 (ja) * | 2015-08-18 | 2018-07-04 | 三菱電機株式会社 | 半導体装置 |
| WO2018039962A1 (en) * | 2016-08-31 | 2018-03-08 | Boe Technology Group Co., Ltd. | Radiation detector and fabricating method thereof |
| JP2018137255A (ja) * | 2017-02-20 | 2018-08-30 | 新日本無線株式会社 | 電子デバイスの製造方法 |
| US10793427B2 (en) | 2017-04-04 | 2020-10-06 | Kionix, Inc. | Eutectic bonding with AlGe |
| US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
| WO2020069089A1 (en) * | 2018-09-26 | 2020-04-02 | Ignite, Inc. | A mems package |
| CN109378296B (zh) * | 2018-10-11 | 2020-12-01 | 深圳市修颐投资发展合伙企业（有限合伙） | 电子零件与基板互连方法 |
| CN109399552B (zh) * | 2018-11-27 | 2024-04-02 | 苏州锐杰微科技集团有限公司 | 一种微机电系统红外探测器的制作方法 |
| EP3705451A1 (en) * | 2019-03-06 | 2020-09-09 | Murata Manufacturing Co., Ltd. | Mems structure including a cap with a via |
Family Cites Families (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100199368B1 (ko) * | 1996-06-21 | 1999-06-15 | 김영환 | 반도체 소자 제조용 콘택 마스크 |
| US6028347A (en) * | 1996-12-10 | 2000-02-22 | Digital Equipment Corporation | Semiconductor structures and packaging methods |
| JP3418548B2 (ja) * | 1997-04-03 | 2003-06-23 | 株式会社山武 | 回路基板およびその製造方法 |
| US6163065A (en) * | 1997-12-31 | 2000-12-19 | Intel Corporation | Energy-absorbing stable guard ring |
| EP1062684B1 (en) | 1998-01-15 | 2010-06-09 | Cornell Research Foundation, Inc. | Trench isolation for micromechanical devices |
| FR2805709B1 (fr) | 2000-02-28 | 2002-05-17 | Commissariat Energie Atomique | Connexion electrique entre deux faces d'un substrat et procede de realisation |
| US6480385B2 (en) * | 2000-09-13 | 2002-11-12 | Intel Corporation | Electronic assembly and cooling thereof |
| DE10104868A1 (de) * | 2001-02-03 | 2002-08-22 | Bosch Gmbh Robert | Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements |
| US6962831B2 (en) | 2002-01-16 | 2005-11-08 | The Regents Of The University Of Michigan | Method of making a thick microstructural oxide layer |
| EP1351288B1 (en) | 2002-04-05 | 2015-10-28 | STMicroelectronics Srl | Process for manufacturing an insulated interconnection through a body of semiconductor material and corresponding semiconductor device |
| US7728339B1 (en) | 2002-05-03 | 2010-06-01 | Calient Networks, Inc. | Boundary isolation for microelectromechanical devices |
| JP4025605B2 (ja) * | 2002-08-30 | 2007-12-26 | 富士通株式会社 | 半導体装置及びその製造方法 |
| TW558672B (en) * | 2002-09-12 | 2003-10-21 | Nanya Technology Corp | Mask for defining a guard ring pattern |
| SE526366C3 (sv) * | 2003-03-21 | 2005-10-26 | Silex Microsystems Ab | Elektriska anslutningar i substrat |
| JP3802523B2 (ja) * | 2003-09-10 | 2006-07-26 | 株式会社東芝 | 半導体装置 |
| EP2937897A3 (en) * | 2003-09-15 | 2016-03-23 | Nuvotronics LLC | Device package and methods for the fabrication and testing thereof |
| JP4776195B2 (ja) * | 2004-09-10 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7215032B2 (en) * | 2005-06-14 | 2007-05-08 | Cubic Wafer, Inc. | Triaxial through-chip connection |
| US7633167B2 (en) * | 2005-09-29 | 2009-12-15 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| US20070102792A1 (en) * | 2005-11-07 | 2007-05-10 | Ping-Chang Wu | Multi-layer crack stop structure |
| JP2008053320A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP5110885B2 (ja) | 2007-01-19 | 2012-12-26 | キヤノン株式会社 | 複数の導電性の領域を有する構造体 |
| JP5563186B2 (ja) * | 2007-03-30 | 2014-07-30 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| US8159254B2 (en) * | 2008-02-13 | 2012-04-17 | Infineon Technolgies Ag | Crack sensors for semiconductor devices |
| JP5343678B2 (ja) * | 2009-04-10 | 2013-11-13 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP5224289B2 (ja) * | 2009-05-12 | 2013-07-03 | 三菱電機株式会社 | 半導体装置 |
| KR101581431B1 (ko) * | 2009-09-04 | 2015-12-30 | 삼성전자주식회사 | 가드링들을 갖는 반도체 칩들 및 그 제조방법들 |
| US8647920B2 (en) * | 2010-07-16 | 2014-02-11 | Imec Vzw | Method for forming 3D-interconnect structures with airgaps |
| US8659152B2 (en) * | 2010-09-15 | 2014-02-25 | Osamu Fujita | Semiconductor device |
| EP2463896B1 (en) * | 2010-12-07 | 2020-04-15 | IMEC vzw | Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device |
| US8664731B2 (en) | 2011-02-14 | 2014-03-04 | Kionix, Inc. | Strengthened micro-electromechanical system devices and methods of making thereof |
| US8319254B2 (en) | 2011-02-14 | 2012-11-27 | Kionix, Inc. | Micro-electromechanical system devices |
| US8513767B2 (en) | 2011-03-21 | 2013-08-20 | Globalfoundries Singapore Pte. Ltd. | Package interconnects |
| JP2012216812A (ja) * | 2011-03-31 | 2012-11-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2012256785A (ja) * | 2011-06-10 | 2012-12-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP5972537B2 (ja) * | 2011-07-27 | 2016-08-17 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法 |
| KR101959284B1 (ko) * | 2011-11-18 | 2019-03-19 | 삼성전자주식회사 | 반도체 장치 및 그 형성방법 |
| KR101934864B1 (ko) * | 2012-05-30 | 2019-03-18 | 삼성전자주식회사 | 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법 |
| US8569115B1 (en) * | 2012-07-06 | 2013-10-29 | LuxVue Technology Corporation | Method of forming a compliant bipolar micro device transfer head with silicon electrodes |
| US8772126B2 (en) * | 2012-08-10 | 2014-07-08 | Infineon Technologies Ag | Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device |
| DE102013014881B4 (de) * | 2012-09-12 | 2023-05-04 | Fairchild Semiconductor Corporation | Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien |
| US8987067B2 (en) * | 2013-03-01 | 2015-03-24 | International Business Machines Corporation | Segmented guard ring structures with electrically insulated gap structures and design structures thereof |
| US9070683B2 (en) * | 2013-06-20 | 2015-06-30 | Freescale Semiconductor, Inc. | Die fracture detection and humidity protection with double guard ring arrangement |
| CN104241249B (zh) * | 2013-06-21 | 2017-03-22 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔互连结构及其制作方法 |
| US9082781B2 (en) * | 2013-10-03 | 2015-07-14 | International Business Machines Corporation | Semiconductor article having a zig-zag guard ring and method of forming the same |
| US9347846B2 (en) * | 2014-03-25 | 2016-05-24 | Kionix, Inc. | Capacitance-based pressure sensor including pressure vessel(s) |
-
2015
- 2015-07-02 US US14/790,378 patent/US10315915B2/en active Active
-
2016
- 2016-06-28 WO PCT/US2016/039859 patent/WO2017004063A1/en active Application Filing
- 2016-06-28 EP EP16738943.6A patent/EP3317223B1/en active Active
- 2016-06-28 CN CN201680038079.4A patent/CN107873014B/zh active Active
- 2016-06-28 JP JP2017564569A patent/JP6840681B2/ja active Active
- 2016-06-28 KR KR1020187003256A patent/KR20180024006A/ko not_active Application Discontinuation
- 2016-07-01 TW TW105120933A patent/TWI737619B/zh active
-
2018
- 2018-03-30 US US15/941,465 patent/US10829366B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220094434A (ko) | 2020-12-29 | 2022-07-06 | 울산과학기술원 | 비지도 학습 기반의 신경망을 이용한 물체 형상 인식 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107873014A (zh) | 2018-04-03 |
| JP6840681B2 (ja) | 2021-03-10 |
| TW201703200A (zh) | 2017-01-16 |
| EP3317223B1 (en) | 2021-03-03 |
| US10829366B2 (en) | 2020-11-10 |
| US10315915B2 (en) | 2019-06-11 |
| EP3317223A1 (en) | 2018-05-09 |
| TWI737619B (zh) | 2021-09-01 |
| WO2017004063A1 (en) | 2017-01-05 |
| JP2018520893A (ja) | 2018-08-02 |
| CN107873014B (zh) | 2022-04-15 |
| US20170001858A1 (en) | 2017-01-05 |
| US20180222746A1 (en) | 2018-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107873014B (zh) | 具有贯穿基板互连的电子系统以及mems器件 | |
| US10629568B2 (en) | Stacked integrated circuits with redistribution lines | |
| US8367472B2 (en) | Method of fabricating a 3-D device | |
| KR100527232B1 (ko) | 반도체 구조물의 제조 방법 | |
| JP5048230B2 (ja) | 半導体装置およびその製造方法 | |
| US20080136038A1 (en) | Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate | |
| US11498832B2 (en) | Stacked semiconductor structure and method of forming the same | |
| US8779605B2 (en) | Method and apparatus providing integrated circuit having redistribution layer with recessed connectors | |
| US8975118B2 (en) | Component having a via and method for manufacturing it | |
| US9462402B2 (en) | Monolithic complementary metal-oxide semiconductor (CMOS)-integrated silicon microphone | |
| CN102815659A (zh) | 具有可移动部件的半导体器件及其制造方法 | |
| CN109712959B (zh) | Mems与ic装置的单块整合 | |
| TW201535551A (zh) | 晶片封裝體及其製造方法 | |
| US9919915B2 (en) | Method and system for MEMS devices with dual damascene formed electrodes | |
| CN109835868B (zh) | 微机电系统封装体及其制造方法 | |
| CN104051385A (zh) | 堆叠式半导体结构及其形成方法 | |
| KR100705007B1 (ko) | 마이크로 센서 및 그 제조방법 | |
| KR102260234B1 (ko) | 반도체 디바이스 구조물을 형성하기 위한 본딩 프로세스 | |
| US20030178389A1 (en) | Method of forming via metal layers and via metal layer-formed substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application |