CN107873014B - 具有贯穿基板互连的电子系统以及mems器件 - Google Patents

具有贯穿基板互连的电子系统以及mems器件 Download PDF

Info

Publication number
CN107873014B
CN107873014B CN201680038079.4A CN201680038079A CN107873014B CN 107873014 B CN107873014 B CN 107873014B CN 201680038079 A CN201680038079 A CN 201680038079A CN 107873014 B CN107873014 B CN 107873014B
Authority
CN
China
Prior art keywords
substrate
insulating
region
interconnect
seam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680038079.4A
Other languages
English (en)
Other versions
CN107873014A (zh
Inventor
S·G·亚当
C·W·布莱克墨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Kionix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kionix Inc filed Critical Kionix Inc
Publication of CN107873014A publication Critical patent/CN107873014A/zh
Application granted granted Critical
Publication of CN107873014B publication Critical patent/CN107873014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Micromachines (AREA)

Abstract

公开了针对具有贯穿基板的互连和MEMS器件的电子系统的系统、方法和计算机程序产品。一种在具有第一表面和第二表面的基板中形成的互连，所述互连包括：块状区域；从第一表面延伸到第二表面的通孔；延伸穿过第一表面进入基板并且限定围绕通孔的闭环的绝缘结构，其中绝缘结构包括由至少一个实心部分分隔的接缝部分；以及从绝缘结构朝着第二表面延伸的绝缘区域，该绝缘区域将通孔与块状区域分隔，其中绝缘结构和绝缘区域共同提供通孔与块状区域之间的电隔离。

Description

具有贯穿基板互连的电子系统以及MEMS器件
技术领域
本发明一般而言涉及电子系统，并且更具体地涉及具有互连的电子系统。
背景技术
也被称为贯穿基板通孔的贯穿硅通孔(TSV)是在基板中形成的、提供完全穿过基板的垂直电连接的互连结构。
有多种方式对TSV体系架构进行分类。一种分类是基于何时执行与CMOS或MEMS器件制造过程相关的TSV制造过程。例如，在先TSV体系架构中，在基板中形成CMOS或MEMS器件之前，TSV完全在同一基板中形成。在中间TSV体系架构中，首先部分地形成TSV，然后在形成或部分地形成CMOS或MEMS器件之后完成TSV。
另一种分类是基于用于贯穿基板传导的传导材料。在示例中，在基板中蚀刻孔并衬以电介质。孔填充有传导材料，诸如铜。在后续的制造步骤中，在被填充的传导TSV插塞的顶部和底部产生电触点。在另一个示例中，连续的沟槽以闭合的图案(诸如环形)被部分地蚀刻贯穿基板。然后，沟槽部分地填充有介电材料。用金属迹线和通孔开口对被包围的硅进行电连接。在后续的制造步骤中，基板被翻转；产生诸如结合焊盘或焊料凸点的电连接；并且蚀刻与连续沟槽相交的第二沟槽，由此移除在周围基板和填充有介电材料的闭合轮廓内的硅插塞之间仅剩的电连接。美国专利6,815,827中描述了类似的过程。
在替代过程中，掺杂硅插塞以在插塞内产生低于周围基板的电阻率的电阻率。美国专利7,227,213和6,838,362中描述了类似的过程。
TSV通常用于集成电路的3D/2.5D集成，因为它能够电耦合堆叠在彼此之上的两个或更多个基板并且因为它与常规互连相比而言的优越性能。但是，尽管有这些好处，但是因为目前制造太昂贵，所以在本领域中没有广泛使用。因此，需要具有比常规TSV结构更低制造成本的新TSV结构。
发明内容
根据实施例，在具有第一表面和第二表面的基板中形成的互连包括块状区域。通孔从第一表面延伸到第二表面。绝缘结构延伸穿过第一表面进入基板并且限定围绕通孔的闭环，其中绝缘结构包括由至少一个实心部分分隔的接缝部分。并且，绝缘区域从绝缘结构朝着第二表面延伸。绝缘区域将通孔与块状区域分隔，其中绝缘结构和绝缘区域共同提供通孔与块状区域之间的电隔离。
根据另一个实施例，电子部件包括具有第一表面和第二表面的基板，并且基板包括在基板中形成的互连。该互连包括块状区域。通孔从第一表面延伸到第二表面。绝缘结构延伸穿过第一表面进入基板并且限定围绕通孔的闭环，其中绝缘结构包括由至少一个实心部分分隔的接缝部分。并且，绝缘区域从绝缘结构朝着第二表面延伸。绝缘区域将通孔与块状区域分隔，其中绝缘结构和绝缘区域共同提供通孔与块状区域之间的电隔离。
根据另一个实施例，提供了一种在具有第一表面和第二表面的基板中形成互连的方法。该方法包括在基板中形成邻接第一表面并且限定围绕通孔的闭环的绝缘结构以及形成邻接第二表面的绝缘区域，使得绝缘区域接触绝缘结构并且将通孔与基板的块状区域分隔。绝缘结构的形成包括从第一表面开始蚀刻基板以形成沟槽；填充沟槽以形成接缝部分；以及将基板的一部分转化为实心部分以形成闭环。
下面参考附图详细描述本发明的进一步特征和优点以及本发明的各种实施例的结构和操作。要注意的是，本发明不限于本文描述的具体实施例。本文仅为了说明的目的而给出这些实施例。基于本文包含的教导，附加实施例对于(一个或多个)相关领域技术人员将是显而易见的。
附图说明
并入本文并构成说明书一部分的附图图示了本发明，并且与说明书一起进一步用于解释本发明的原理并且使(一个或多个)相关领域技术人员能够制作和使用本发明。
图1A图示了根据实施例的电子系统。
图1B图示了根据实施例的电子部件。
图1C图示了根据实施例的微芯片。
图1D图示了根据另一个实施例的微芯片。
图1E图示了根据另一个实施例的电子部件。
图2A图示了根据实施例的在基板中形成的TSV的顶视图。
图2B图示了根据实施例的接缝部分的隔离的顶视图。
图2C图示了具有不同的标签集合的图2A的TSV。
图2D图示了根据实施例的图2A中沿着线D'截取的TSV的横截面图。
图2E图示了根据实施例的图2D中的绝缘结构的横截面图。
图2F图示了根据实施例的图2A中沿着线E'截取的TSV的横截面图。
图3A图示了图2A-图2E中的绝缘结构的隔离视图。
图3B图示了根据另一个实施例的绝缘结构的隔离视图。
图3C图示了根据另一个实施例的绝缘结构的隔离视图。
图3D图示了根据另一个实施例的绝缘结构的隔离视图。
图4图示了根据另一个实施例的TSV的横截面图。
图5图示了根据另一个实施例的TSV的横截面图。
图6A图示了根据实施例的包括TSV和MEMS器件的微芯片的横截面图。
图6B图示了根据另一个实施例的包括TSV和MEMS器件的微芯片的横截面图。
图7A-图7C图示了根据实施例的在形成沟槽之后部分制造的TSV。
图8A-图8C图示了根据实施例的在形成绝缘结构之后部分制造的TSV。
图9A-图9C图示了根据实施例的在形成绝缘区域之后的TSV200。
图10是图示根据实施例的制造图2A-图2E中的TSV的方法的流程图。
图11A-图11H图示了根据实施例的用于在基板中形成TSV和MEMS器件的制造过程。
图12示出了根据实施例的具有TSV和MEMS器件的微芯片的横截面的3D渲染。
现在将参考附图来描述本公开。在附图中，相同的附图标记一般指示相同或相似的元件。此外，一般而言，附图标记最左边的(一个或多个)数字标识该附图标记首次在其中出现的图。
具体实施方式
I.概述
本发明的实施例降低所得的TSV结构的成本并提高其强度。实施例使用一个或多个实心部分将绝缘结构的单个接缝部分分成多个片段以增强TSV结构的所得的强度。实施例还可以与MEMS器件制造过程共享过程步骤以进一步降低成本，并且对于在同一基板中形成TSV和MEMS器件可以不需要附加过程步骤。
以下具体实施方式参考附图来说明与本公开一致的实施例。所描述的(一个或多个)实施例以及说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的(一个或多个)实施例可以包括特定的特征、结构或特点，但是每个实施例可能不必包括该特定的特征、结构或特点。而且，这种短语不一定是指相同的实施例。进一步地，当结合实施例描述特定的特征、结构或特点时，应当理解的是，结合无论是否明确描述的其它实施例实现这种特征、结构或特点在本领域技术人员的知识范围内。
本文描述的实施例是为了说明的目的而提供的，而不是限制性的。其它实施例是可能的，并且在本公开的精神和范围内可以对实施例进行修改。因此，具体实施方式并不意味着限制本公开。相反，本公开的范围仅根据以下权利要求及其等同物来限定。
以下实施例的详细描述将如此充分地揭示本公开的一般性质，使得其他人可以在不背离本公开的精神和范围的情况下通过应用(一个或多个)相关领域技术人员的知识容易地修改和/或适应于诸如示例性实施例的各种应用而无需过度实验。因此，基于本文给出的教导和指导，这种适应和修改旨在在示例性实施例的含义和多个等同物内。应当理解的是，本文的措辞或术语是为了描述的目的而不是限制，使得本说明书的术语或措辞由(一个或多个)相关领域技术人员依据本文的教导来解释。
(一个或多个)相关领域技术人员将认识到，本描述可以适用于许多不同的半导体器件，并且不应当限于任何特定类型的半导体器件。在更详细地描述各种实施例之前，将给出关于在整个描述中可以使用的某些术语的进一步解释。
II.术语
术语金属线、迹线、引线、互连、导体、信号路径和信令介质全部是相关的。上面列出的相关术语一般是可以互换的，并且按照从特殊到一般的次序出现。在这个领域中，金属线有时被称为迹线、引线、线路、互连或简称为金属。金属线(诸如但不限于铝(Al)、铜(Cu)、Al和Cu的合金、Al、Cu和硅(Si)的合金、钨(W)、镍(Ni)、氮化钛(TiN)和氮化钽(TaN))是为互连电路系统提供信号路径的导体。其它导体(既包括金属的也包括非金属的)都在微电子器件中可用。诸如掺杂的多晶硅、掺杂的单晶硅(常常被简称为扩散，不管这种掺杂是通过热扩散还是离子注入实现的)、钛(Ti)、钴(Co)、钼(Mo)以及难熔金属硅化物的材料是其它导体的示例。
如本文所使用的，FET是指金属氧化物半导体场效应晶体管(MOSFET)。本文将n沟道FET称为NFET。本文将p沟道FET称为PFET。在块状基板(诸如硅晶片)中形成的FET具有四个端子，即，栅极、漏极、源极和主体。
如本文所使用的，基板是指作为通过各种过程操作被变换成期望的微电子构造的基本工件的物理对象。用于制造集成电路的典型基板是晶片。晶片可由半导体(例如，块状硅)、非半导体(例如，玻璃)或半导体和非半导体材料的组合(例如，绝缘体上硅(SOI))制成。在半导体工业中，块状硅晶片是用于制造集成电路和MEMS的非常常用的基板。
如本文所使用的，术语“垂直”是指基本上垂直于基板的表面。
术语“蚀刻”或“回蚀”一般地描述对材料进行图案化的制造过程，使得在蚀刻完成之后材料的至少一部分保留。例如，一般而言，蚀刻半导体材料的过程涉及以下步骤：在半导体材料之上对掩模层(例如，光刻胶或硬掩模)进行图案化，随后移除不再受掩模层保护的半导体材料的区域，以及可选地移除掩模层的剩余部分。一般而言，移除步骤是使用具有对半导体材料比对掩模层更高的“选择性”的“蚀刻剂”来进行的。如此，在蚀刻过程完成之后，受掩模保护的半导体材料的区域将保留。但是，上述内容是为了说明的目的而提供的，而不是限制性的。在另一个示例中，蚀刻也可以指不使用掩模但是在蚀刻过程完成之后仍然留下材料的至少一部分的过程。
术语“沉积”或“布置”描述了将一层材料施加到基板的行为。这些术语意在描述任何可能的层形成技术，包括但不限于热生长、溅射、蒸发、化学气相沉积、外延生长、原子层沉积、电镀等等。
在实施例中，在基板中和/或基板上制造的器件可以在基板的几个区域中，并且这些区域可以不相互排斥。即，在一些实施例中，一个或多个区域的部分可以重叠。
III.示例电子系统
图1A图示了根据实施例的电子系统100。电子系统100包括印刷线路板(PWB)101和电子部件102。为了简单起见，如图1A所示，电子系统100仅包括一个PWB 101和一个电子部件102。但是，如本领域技术人员基于本文的描述将理解的，电子系统100可以包括任何数量的PWB和任何数量的电子部件。电子部件102可以电耦合到PWB 101，并且在存在多于一个电子部件的实施例中，PWB 101还可以包括将一个部件电耦合到另一个部件的互连的集合。
A.示例电子部件
图1B图示了根据实施例的电子部件102A。电子部件102A包括微芯片104，并且还可以包括封装基板103。如图1B所示，电子部件102A仅包括一个封装基板103和一个微芯片104。但是，如本领域技术人员基于本文的描述将理解的，电子部件102A可以包括任何数量的封装基板和任何数量的微芯片。虽然微芯片104在图1B中被示为布置在封装基板103之上，但是在替代实施例中，微芯片104可以完全或部分地在封装基板103中。
仍然参考图1B，封装基板103可以是但不限于具有层压基板、FR4基板、陶瓷、硅或玻璃基板的平面栅格阵列(LGA)封装，并且微芯片104可以是但不限于集成电路(IC)、仅MEMS芯片或集成MEMS芯片。
根据另一个实施例，电子部件102A还可以包括布置在封装基板103之上、完全地或部分地布置在封装基板103中的第二微芯片。第二微芯片可以是例如专用集成电路(ASIC)。微芯片104可以使用至少一个互连结构电耦合到第二微芯片。互连结构可以是例如具有与微芯片104接口的第一端和与第二微芯片接口的第二端的引线结合。可替代地，根据实施例，微芯片104可以通过封装基板103电耦合到第二微芯片。例如，微芯片104可以使用第一焊球阵列电耦合到封装基板103，并且封装基板103可以使用第二焊球阵列电耦合到第二微芯片。
B.示例微芯片
图1C图示了根据实施例的微芯片104A。微芯片104A包括具有背侧106a和贯穿基板通孔(TSV)200的基板106，并且微芯片104A还可以包括微制造器件105。TSV 200包括导电结构和绝缘结构。绝缘结构将基板106与导电结构电绝缘。此外，TSV 200可以电耦合到微制造器件105，并且TSV 200也可以电耦合到图1B的封装基板103或者电耦合到可能存在于微芯片104A的背侧106a上的器件。
仍然参考图1C，微制造器件105可以完全在基板中、完全在基板之上或者部分地在基板中形成。微制造器件105可以是但不限于场效应晶体管(FET)或微机电系统(MEMS)器件。MEMS器件可以是但不限于MEMS加速计或MEMS陀螺仪。
图1D图示了根据另一个实施例的微芯片104B。微芯片104B包括图1C的微芯片104A并且还包括帽108。根据实施例，帽108可以提供气密密封。帽108还可以包括具有深度110a的凹部110。这种凹部防止帽108接触微制造器件105。在微制造器件105是可以具有移动部分的MEMS器件的示例中，深度110a可以增加以提供额外的操作空间。
仍然参考图1D，帽108的存在可以防止从顶部物理接近微制造器件105。但是，通过将微制造器件105电耦合到TSV 200，微制造器件105可以从微芯片104A的背侧106a电耦合到穿过TSV 200。
仍然参考图1D，微芯片104B还可以包括用于将帽108结合到微芯片104A的结合结构112。微芯片104B还可以包括第一粘合层109a和第二粘合层109b。在这种情况下，第一粘合层109a可以布置在结合结构112和帽108之间，并且第二粘合层110可以布置在结合结构112和微芯片104A之间。粘合层109a和109b的存在可以提高帽108和微芯片104A之间的粘合强度。
在示例中，结合结构112可以是玻璃料，并且第一粘合层109a和第二粘合层109b可以是金属层(诸如但不限于铝)。可替代地，结合结构112可以由铝-锗共晶制成，并且第一粘合层109a和第二粘合层109b可以由氮化钛制成。根据另一个实施例，第一粘合层109a和第二粘合层109b均可以包括多个层。
根据实施例，微芯片104B可以相对于封装基板(例如，图1B的封装基板103)定向，使得帽108位于微芯片104A与封装基板之间。而且，TSV 200可以使用例如引线结合电耦合到封装基板或相同封装基板上的另一个芯片(例如，电子部件102A的第二微芯片)。可替代地，微芯片104B可以相对于封装基板定向，使得微芯片104A位于帽108与封装基板之间，并且TSV 200可以使用例如焊球阵列电耦合到封装基板。
C.示例电子部件
图1E图示了根据另一个实施例的电子部件102B。电子部件102B包括图1B的电子部件102A并且还包括内插件107。内插件107包括TSV 200，并且可以布置在封装基板103与微芯片104之间。封装基板103和微芯片104可以通过内插件107的TSV 200进行电耦合。内插件107可以由硅或玻璃制成，但不限于此。
IV.示例TSV
图2A图示了根据实施例的在基板207中形成的TSV 200的顶视图。TSV 200包括通孔201、块状区域202和具有第一宽度206a的隔离结构206。隔离结构206包括实心部分204和接缝部分205。接缝部分205包括外绝缘体205a、接缝205b和内绝缘体205c，其中接缝205b位于外绝缘体205a与内绝缘体205c之间。接缝部分205和实心部分204共同形成围绕通孔201的闭环。
实心部分204、外绝缘体205a和内绝缘体205c可以由一种或多种绝缘介电材料(例如二氧化硅)制成。通孔201可以由导体或半导体材料(例如，硅或掺杂的硅)制成。
图2B图示了图2A的接缝部分205的隔离视图。接缝部分205具有第一端部205d和第二端部205e，并且两端部都与接缝205b接触。
图2C图示了图2A中所示的TSV 200的顶视图。图2D-图2E分别图示了沿着线D'和F'截取的TSV 200的横截面图。
图2D和图2E图示了沿着图2C的线D'截取的TSV 200的横截面图。TSV 200还包括具有宽度208a和深度208b的绝缘区域208。绝缘结构的接缝部分205具有深度206b。通孔201具有第一表面201a和第二表面201b，并且基板207具有第一表面207a和第二表面207b。接缝部分205还包括具有厚度205h的底部绝缘体205g。在另一个实施例中，接缝部分205还可以包括空洞205f。绝缘区域208延伸穿过基板207的第二表面207b进入基板207以接触接缝部分205的底部绝缘体205g。在另一个实施例中，绝缘区域208可以延伸超出接缝部分205的底部绝缘体205g，使得底部绝缘体205g挤入绝缘区域208。
仍然参考图2D和图2E，示出了绝缘区域208的宽度208a大于绝缘结构206的宽度206a，并且示出了绝缘区域208的深度208b大于绝缘结构206的深度206b。但是，在替代实施例中，绝缘区域208的深度208b可以等于或小于绝缘结构206的深度206b，并且绝缘区域208的宽度208a可以等于或小于绝缘结构206的宽度206a。
空洞205f位于接缝205b与底部绝缘体205g之间，并且被限定为由外绝缘体205a、内绝缘体205c和底部绝缘体205g封住的体积。接缝205b是外绝缘体205a和内绝缘体205c之间的界面，该界面不是机械地融合，而是仅仅接触。接缝部分205的底部绝缘体205g机械地融合到外绝缘体205a和内绝缘体205c二者。
绝缘区域208可以由气体材料(诸如但不限于空气、氮气、氩气或氧气)制成。底部绝缘体205g可以由一种或多种绝缘介电材料(例如，二氧化硅)制成，并且实心部分204、外绝缘体205a、内绝缘体205c和底部绝缘体205g全部可以由相同的绝缘介电材料制成。在另一个实施例中，实心部分204、外绝缘体205a、内绝缘体205c和底部绝缘体205g均可以由多种材料制成，其中至少一种材料是绝缘介电材料。
图2F图示了沿着图2C的线F'截取的TSV 200的横截面图。如上面所指出的，该图图示了接缝205b是外绝缘体205a与内绝缘体205c之间的界面，该界面不是机械地融合，而是仅仅接触，并且空洞205f被限定为由外绝缘体205a、内绝缘体205c和底部绝缘体205g封住的体积。
因此，尽管通孔201和块状区域202通过整个绝缘结构206保持在一起，但是仅绝缘结构206的底部绝缘体205g和实心部分204将通孔201机械地连接到块状区域202。因此，可以通过增加底部绝缘体205g的厚度205h、通过增加实心部分204的宽度204a或者通过增加实心部分的数量来提高机械可靠性。
V.示例绝缘结构
图3A图示了图2A-图2E的绝缘结构206的隔离视图，该绝缘结构206包括由单个实心部分204分隔的接缝部分205。如上面所指出的，接缝部分205具有第一端部205d和第二端部205e，并且第一端部205d和第二端部205e都与接缝205b接触。实心部分204与接缝部分205形成闭环，并且与接缝部分205的第一端部205d和第二端部205e接触。绝缘结构206可以具有正方形形状。在另一个实施例中，绝缘结构206可以具有矩形、圆形或椭圆形形状。
图3B图示了根据另一个实施例的绝缘结构302。绝缘结构302与如上所述的绝缘结构206相似。因此，本文仅描述绝缘结构302与206之间的差异。绝缘结构302包括接缝部分303和四个实心部分306a-d。接缝部分303被四个实心部分306a-d分成四个片段，并且接缝部分303和四个实心部分306a-d共同形成闭环。
如上面所指出的，通过增加实心部分的数量可以提高机械可靠性。因此，与绝缘结构206相比，绝缘结构302可以具有提高的机械可靠性。
图3C图示了根据另一个实施例的绝缘结构332。绝缘结构332与如上所述的绝缘结构206相似。因此，本文仅描述绝缘结构332与206之间的差异。绝缘结构332包括内部区域338、实心部分336以及具有第一端部333a、第二端部333b、第一侧面333c和第二侧面333d的接缝部分333。实心部分336和接缝部分332共同形成包围内部区域338的闭环。第一端部333a和第二端部333b朝着内部区域338向内弯曲。在替代实施例中，第一端部333a和第二端部333b可以远离内部区域338弯曲。实心部分336与接缝部分333的第一端部333a和第二端部333b接触。第一侧面333c和第二侧面333d可以基本上彼此平行。
在绝缘结构的制造期间，接缝部分333的弯曲端部333a和333b可以提供优于接缝部分205的直线端部205d和205e的优点。例如，由于现代光刻过程所使用的光学邻近校正(OPC)技术，两个端部205d和205e可能难以准确地被图案化，并且可能与预期的设计不同。在这种情况下，可能难以形成实心部分204。但是，弯曲的端部333c和333d可以解决这个问题，因为与端部333a和333b相比，接缝部分333的两个侧面333c和333d可以被更准确地图案化。
图3D图示了根据另一个实施例的绝缘结构342。绝缘结构342与如上所述的绝缘结构332相似。因此，本文仅描述绝缘结构342与332之间的差异。绝缘结构342包括接缝部分343和四个实心部分346a-d，并且接缝部分343被四个实心部分346a-d分成四部分。因此，接缝部分343具有八个端部346a-h。每个端部朝着内部区域348向内弯曲。在替代实施例中，每个端部可以远离内部区域348弯曲。实心部分346a-d与接缝部分343的它们相应的两个端部接触。实心部分346和四个接缝部分342a-d共同形成包围内部区域348的闭环。
作为说明性示例，图3A-图3D的绝缘结构206、302、332和342包括一个或四个实体部分。但是，如本领域技术人员基于本文的描述将理解的，绝缘结构可以具有任何数量的实心部分。
VI.示例TSV
图4图示了根据另一个实施例的TSV 400的横截面图。TSV 400与如上所述的TSV200相似。因此，本文仅描述TSV 200与400之间的差异。TSV 400包括具有第一表面401a和第二表面401b的通孔401、块状区域402、第一引线403、具有宽度404a的通孔焊盘404、绝缘结构406以及绝缘区域408。
绝缘结构406可以在块状区域402之上延伸以使第一引线403与块状区域402电绝缘。第一引线403通过第一表面401a电耦合到通孔401。通孔焊盘404布置在第二表面401b之上并且可以覆盖整个第二表面401b。可替代地，通孔焊盘404可以覆盖第二表面401b的一部分。在绝缘区域408由气态材料制成的示例中，通孔焊盘404可以不延伸超出第二表面401b。
第一引线403可以由传导材料制成。例如，第一引线403可以由金属(诸如但不限于铜或铝)制成。通孔焊盘404可以由传导材料制成。例如，通孔焊盘可以由金属(诸如但不限于铜或铝)制成。在另一个实施例中，通孔焊盘404可以由多种材料制成。例如，通孔焊盘404可以是多层凸块下金属(UBM)。
图5图示了根据另一个实施例的TSV 500的横截面图。TSV 500与如上所述的TSV400相似。因此，本文仅描述TSV 500与400之间的差异。TSV 500包括具有宽度501a的通孔501、具有宽度504a的通孔焊盘504以及具有上部408a和下部408b的绝缘区域408。下部408b可以由实心绝缘材料制成，并且上部408a可以由气体材料制成。
下部408b可以在块状区域402之上延伸。根据实施例，下部408b可以布置在通孔501的一部分之上。通孔焊盘504布置在块状区域402、绝缘区域408和通孔501的部分之上。通孔焊盘504的宽度504a可以大于通孔501的宽度501a。通孔焊盘504电耦合到通孔501，并且通过下部408b与块状区域402电绝缘。
一些封装技术对焊盘的尺寸有要求。而且，由于图4的TSV 400可能不具有比通孔焊盘404的宽度404a更小的通孔401的宽度401a，因此封装要求可以对通孔401强加最小宽度。另一方面，如上面所指出的，图5的TSV 500可以具有比通孔501的宽度501a更大的通孔焊盘504的宽度504a。因此，TSV 500的大小可以减小，而不受封装要求的限制。
VII.示例微芯片
图6A图示了根据实施例的微芯片600的横截面图。微芯片600包括引线603、TSV601和MEMS器件602。TSV 601与如上所述的TSV 500相似。因此，本文仅描述TSV 601与500之间的差异。TSV 601的绝缘结构606还包括隔离接合部分606a，并且MEMS器件602包括第一部分602a和第二部分602b。在示例中，MEMS器件602要求第一部分602a和第二部分602b彼此电绝缘。绝缘结构606的隔离接合部分606a提供这种电绝缘。
仍然参考图6A，隔离接合部分606a延伸穿过基板607的第一表面607a进入基板607并且位于MEMS器件602的第一部分602a和第二部分602b之间。隔离接合部分606a可以布置在第一部分602a之上。此外，可以同时形成隔离接合部分606a与绝缘结构606以降低制造成本。
仍然参考图6A，引线603电耦合到通孔601和第二部分602b，但是绝缘结构606使引线603与第一部分602a电绝缘。根据另一个实施例，引线603可以布置在绝缘结构606、通孔601、第一部分602a或第二部分602b之上。
根据实施例，可以在形成包括隔离接合部分606a的绝缘结构606之后但在形成绝缘区域608之前形成MEMS 602。在一些实施例中，可以在形成引线603之后但在形成绝缘区域608之前形成MEMS 602。MEMS 602的示例可以是由美国专利8,664,731公开的MEMS器件，该专利通过引用全文并入本文。根据实施例，微芯片600还可以包括帽，如图1D所示。在这种实施例中，微芯片600还可以包括结合结构和粘合层以将帽结合到基板607。
图6B图示了根据实施例的微芯片610的横截面图。除了微芯片610还包括具有宽度611a的侧沟槽611之外，微芯片610与如上所述的微芯片600相似。侧沟槽611的存在可以减少硅区域612的碎裂。
侧沟槽611的宽度611a小于绝缘区域608的宽度608a，并且深度611a可以小于绝缘区域608的深度，由此在侧沟槽611之上留下一些硅。在一些实施例中，这可以是由于当侧沟槽601和绝缘区域608同时被蚀刻时发生蚀刻滞后效应。硅在侧沟槽611之上的存在可以防止在基板切割过程期间形成的裂缝扩散到绝缘区域608中。
VIII.用于TSV的示例制造过程
图7A-图7C图示了根据实施例的在基板207中形成具有宽度701a的沟槽701之后的部分制造的TSV 200。沟槽701和基板部分702共同形成包围内部区域703的闭环。图7A图示了顶视图，并且图7B和图7C分别图示了沿着图7A的线B'和C'截取的横截面图。
沟槽701具有宽度701a、内侧壁701b和外侧壁701c。可以通过适于蚀刻基板207的材料的任何常规蚀刻方法来形成沟槽701。例如，可以执行干蚀刻过程(诸如但不限于反应离子蚀刻(RIE)或Bosch过程)以移除基板207的材料用于形成沟槽301。
图8A-图8C图示了根据实施例的在通过填充沟槽701以形成接缝部分205并且通过将基板部分702转化为实心部分204而形成绝缘结构206之后的部分制造的TSV 200。图8A图示了顶视图，并且图8B和图8C图示了分别沿着图8A的线B'和C'截取的横截面图。
沟槽701可以用绝缘介电材料填充以形成接缝部分205。如上面所指出的，绝缘介电材料可以是例如二氧化硅或其它合适的绝缘介电材料。在绝缘介电材料为二氧化硅的示例中，可以执行氧化过程以填充沟槽701。这个氧化过程消耗基板的硅表面以形成二氧化硅。从这个过程产生的体积膨胀使得沟槽701的侧壁701b和701c相互侵入，最终闭合沟槽。由于一些硅被消耗，因此绝缘结构206的宽度206a可以大于沟槽701的宽度701a。根据实施例，在这个过程期间，沟槽701可以被不完全地填充，在接缝部分205中形成接缝205b和空洞205f。虽然在图8B中示出了空洞205f，但是替代实施例在接缝部分205中可以不具有任何空洞。在相同的过程期间或者在独立的过程中，基板部分702也被完全消耗并且例如使用与上述用于填充沟槽701的相同氧化过程被转化为实心部分204。
图9A-图9C图示了根据实施例的在形成绝缘区域208之后的TSV 200。图9A图示了底视图，并且图9B和图9C分别图示了沿着图9A的线B'和C'截取的横截面图。
可以通过适于蚀刻基板207的材料的任何常规蚀刻方法来形成具有深度208b的绝缘区域208。例如，可以执行干蚀刻过程(诸如但不限于反应离子蚀刻(RIE)或Bosch过程)以移除基板207的材料用于形成绝缘区域208。
在另一个实施例中，用于形成绝缘区域208的蚀刻过程可以不移除底部绝缘体205g的材料。因此，如上面所指出的，绝缘区域208可以延伸超出接缝部分205的底部绝缘体205g，使得底部绝缘体205g挤入绝缘区域208中。
在另一个实施例中，可以通过从第二表面207b移除基板207的一部分来减薄基板207。可以通过例如物理研磨、化学蚀刻或化学机械平坦化(CMP)过程来执行基板207的减薄。在实施例中，可以在形成绝缘区域208之前执行这种减薄过程。由于一些蚀刻过程限制被蚀刻的特征件的纵横比，因此基板207的先前减薄可以使得绝缘区域208能够具有更小深度206b和宽度208a。因此，在一些实施例中，绝缘区域208的深度208b可以等于或小于绝缘结构206的深度206b，并且绝缘区域208的宽度208a可以等于或小于绝缘结构206的宽度206a。
图10是图示根据实施例的制造图2A-图2E中所示的TSV 200的方法的流程图。仅仅为了说明的目的，将参考图7A-图7C、图8A-图8C和图9A-图9C中所示的示例制造过程来描述图10中所示的步骤。
在步骤1010中，如图7A-图7C所示，通过蚀刻过程在基板207的第一表面207a中形成沟槽701。根据实施例，蚀刻过程可以是但不限于反应离子蚀刻(RIE)以移除基板207的材料。
在步骤1020中，填充沟槽701以形成接缝部分205并将基板部分702转化为实心部分204，如图8A-图8C所示。可以通过例如使用热氧化直接从基板207生长热氧化物(诸如二氧化硅)来执行沟槽701的填充。可以通过例如使用热氧化直接从基板207生长热氧化物(诸如二氧化硅)来执行基板部分702到实心部分204的转化。热氧化过程完全消耗基板部分702以形成二氧化硅。
在步骤1030中，通过蚀刻过程在如图9A-图9C所示的基板207的表面207b形成绝缘区域208。根据实施例，蚀刻过程可以是但不限于反应离子蚀刻(RIE)以移除基板207的材料。
IX.用于TSV和MEMS的示例制造过程
描述用于形成TSV和MEMS器件二者的另一个示例制造过程。
如图11A所示，该过程从晶片图案开始。图11A示出了具有主要包围硅1112的分段沟槽1111的示例TSV沟槽开口图案。最终，该过程将硅1112与周围的硅1113分离。
图11A还图示了对于短隔离片段对1116的开口。典型的尺寸大约为4μm长、1.2μm宽并且分隔1μm。隔离片段对1116旨在最终将独立式MEMS结构与周围的硅1113隔离。图11B-图11G中图示了沿着线B'截取的横截面图以详细描述制造过程。如上面所指出的，一般由1115和1117指示的窄硅空间最终形成增强绝缘结构和隔离接头的结构强度的桥接部分。
当使用Bosch硅蚀刻将图11A的图案1111转印到硅中时，形成沟槽1131和1137，如图11B所示。图11A的大部分被包围的硅1112在图11B中被示为硅1135。图11B的沟槽开口1137示出了将在哪里形成分段隔离接头中的一个以便隔离独立式MEMS结构。
在后续步骤中，生长二氧化硅，直到图11B的沟槽1131由于两个氧化前沿从每对相邻的沟槽壁汇合而闭合，如图11C所示。在氧化前沿的这个汇合中，形成接缝1158。接缝1158可以比块状二氧化硅材料更弱。图11C将接缝1158示为未被填充通过横截面，因为两个相对的氧化前沿没有被机械地融合。在氧化过程之后，图11B的窄硅部分1132完全氧化并形成桥接部分1152，如图11C所示。
在后续步骤中，如图11D所示，通孔开口1171和1173在顶部氧化物1153中开口。金属迹线1172通过通孔开口1171连接到TSV结构。最终的独立式MEMS结构位置总体上由位置1174示出。
在后续步骤中，如图11E所示，第二层间电介质1181被沉积并图案化。此外，金属层1182也被沉积并图案化以便提供结合界面。使用例如美国专利8,319,254中描述的一系列处理步骤来创建独立式MEMS结构1191，该专利通过引用全文并入本文。
在后续步骤中，如图11F所示，使用玻璃料1202将盖子1200结合到基板1206。金属层1201和1182形成界面层以促进粘合。可以使用诸如铝-锗共晶的替代材料以将盖子1200结合到基板1206。使用硅凹部1203以允许独立式MEMS结构1191在击中硅挡块1204之前移动通过其必要的操作范围。
一旦结合在一起，基板就可以在表面1205上被研磨，原因有两个。首先，为了适应不断缩小的消费电子产品，需要降低总的MEMS叠层厚度。其次，通过研磨表面1205，减少了需要被蚀刻以形成绝缘区域的硅厚度。
图11G图示了完成TSV结构的步骤。首先，在TSV结构1224的端部上形成金属结合焊盘1221。其次，将隔离区域1222蚀刻到硅中，直到隔离结构1225的底部被暴露。在该过程中的这个时候，TSV 1224与周围的硅1113电隔离。并且，TSV结构1224通过使用实心部分1152将绝缘结构分段而得到加强。TSV结构1224通过通孔开口1171、金属迹线1172和通孔开口1173电连接到独立式MEMS 1191。独立式MEMS 1191通过分段隔离接头1126与周围的硅1113隔离。
为了减少与TSV结构1224相邻的硅的碎裂，以比绝缘区域1222的宽度小的宽度来蚀刻沟槽1223。通过使用更小的沟槽宽度，所得的沟槽深度由于蚀刻滞后效应而不会太大。端点检测是这个过程的重要部分以确保绝缘结构1225被暴露，但并不是所有剩余的硅1227都在击中顶部氧化物1153之前被蚀刻。留下剩余的硅1227有助于增加所得的TSV结构1224的强度。
图11H图示了将允许TSV结构1224的尺寸收缩并因此降低总系统成本的可选的制造过程步骤。在图11G中，结合焊盘1221的大小由封装供应商将结合引线放在焊盘1221的表面上所需的最小大小来确定。如果绝缘层1333被沉积在基板1206的经蚀刻的背侧上，那么通孔开口1330可以在绝缘层1333中被开口，并且金属1331可以被沉积并图案化以形成一般在位置1332指示的结合焊盘。这个可选的处理步骤可以减小TSV结构1224的大小和总系统成本。此外，引线结合可以在位置1332发生。
图12图示了根据实施例的具有TSV 1224和MEMS器件1191的微芯片横截面的3D渲染。盖子1200和器件基板1206结合在一起。该横截面图示出了TSV结构1224和相邻的独立式MEMS器件1191。
X.结论
应当认识到的是，具体实施方式部分而非发明内容和摘要部分旨在用于解释权利要求。发明内容和摘要部分可以阐述由(一个或多个)发明人设想的本发明的一个或多个但非全部示例性实施例，并且因此不旨在以任何方式限制本发明和所附权利要求。
上面借助于功能构建块已经描述了本发明，该功能构建块图示了具体功能的实现及其关系。为了便于描述，本文已经任意限定了这些功能构建块的边界。只要适当地执行指定的功能及其关系，就可以限定替代边界。
具体实施例的以上描述将如此充分地揭示本发明的一般性质，使得其他人可以在不背离本发明的一般概念的情况下通过应用本领域技术内的知识容易地修改和/或适应于这些具体实施例的各种应用而无需过度实验。因此，基于本文给出的教导和指导，此类适应和修改旨在在所公开实施例的等同物的含义和范围内。应当理解的是，本文的措辞或术语是为了描述的目的而不是限制，使得本说明书的术语或措辞要由技术人员依据教导和指导来解释。
本发明的广度和范围不应当由任何上述示例性实施例所限制，而应当仅根据下面的权利要求及其等同物来限定。

Claims (20)

1.一种在具有第一表面和第二表面的基板中形成的互连，所述互连包括：
块状区域；
从所述第一表面延伸到所述第二表面的通孔；
限定闭环的绝缘结构，所述闭环围绕所述通孔延伸并且穿过所述第一表面进入所述基板，其中在平面图中，所述绝缘结构包括第一接缝部分和第一实心部分，所述第一接缝部分和所述第一实心部分形成所述闭环的至少一部分；以及
从所述绝缘结构朝着所述第二表面延伸的绝缘区域，所述绝缘区域将所述通孔与所述块状区域分隔，
其中所述绝缘结构和所述绝缘区域共同提供所述通孔与所述块状区域之间的电隔离，
其中所述第一接缝部分包括外绝缘体、内绝缘体以及具有第一端部和与所述第一端部相对的第二端部的至少一个接缝，
其中在平面图中
所述第一实心部分在所述第一端部和所述第二端部之间，从而将所述第一端部和所述第二端部分隔，并且
所述至少一个接缝位于所述外绝缘体和所述内绝缘体之间。
2.如权利要求1所述的互连，其中所述第一接缝部分包括至少一个空洞。
3.如权利要求1所述的互连，其中在平面图中，所述绝缘结构还包括具有第三端部和与所述第三端部相对的第四端部的第二接缝部分，以及分隔所述第二接缝部分的所述第三端部和所述第四端部的第二实心部分。
4.如权利要求1所述的互连，其中在平面图中，所述绝缘结构是矩形。
5.如权利要求1所述的互连，其中在平面图中，所述绝缘结构是椭圆形。
6.如权利要求1所述的互连，其中在平面图中，所述第一端部和所述第二端部朝着所述通孔向内弯曲。
7.如权利要求1所述的互连，其中所述绝缘区域包括气态材料。
8.如权利要求1所述的互连，其中所述第一实心部分包括二氧化硅。
9.如权利要求1所述的互连，其中所述绝缘区域包括邻接所述绝缘结构的上部以及邻接所述第二表面和所述上部的下部。
10.如权利要求9所述的互连，其中所述下部包括实心材料。
11.如权利要求10所述的互连，还包括焊盘区域，其中所述下部在所述块状区域之上延伸，并且其中所述焊盘区域布置在所述通孔和所述下部的一部分之上。
12.如权利要求1所述的互连，其中所述通孔包括掺杂的硅。
13.如权利要求11所述的互连，其中所述焊盘区域沿着所述第二表面的第一横截面积大于所述通孔沿着所述第二表面的第二横截面积。
14.一种电子部件，包括：
具有第一表面和第二表面的基板，所述基板包括：
在所述基板中形成的互连，所述互连包括：
块状区域；
从所述第一表面延伸到所述第二表面的通孔；
限定闭环的绝缘结构，所述闭环围绕所述通孔延伸并且穿过所述第一表面进入所述基板，其中在平面图中，所述绝缘结构包括第一接缝部分和第一实心部分，所述第一接缝部分和所述第一实心部分形成所述闭环的至少一部分；以及
从所述绝缘结构朝着所述第二表面延伸的绝缘区域，所述绝缘区域将所述通孔与所述块状区域分隔，
其中所述绝缘结构和所述绝缘区域共同提供所述通孔与所述块状区域之间的电隔离，
其中所述第一接缝部分包括外绝缘体、内绝缘体以及具有第一端部和与所述第一端部相对的第二端部的至少一个接缝，
其中在平面图中
所述第一实心部分在所述第一端部和所述第二端部之间，从而将所述第一端部和所述第二端部分隔，并且
所述至少一个接缝位于所述外绝缘体和所述内绝缘体之间。
15.如权利要求14所述的电子部件，所述基板还包括微机电器件，其中所述微机电器件的第一部分电耦合到所述通孔。
16.如权利要求15所述的电子部件，其中所述互连的绝缘结构将所述微机电器件的第二部分与所述互连电隔离。
17.如权利要求14所述的电子部件，还包括封装基板和芯片，其中所述基板在所述封装基板上并且所述芯片在所述基板上，并且其中所述基板的所述互连将所述芯片电耦合到所述封装基板。
18.一种在具有第一表面和第二表面的基板中形成互连的方法，所述方法包括：
在基板中形成邻接第一表面并且限定围绕通孔延伸并且穿过所述第一表面的闭环的绝缘结构，所述绝缘结构的形成包括：
从第一表面开始蚀刻基板以形成沟槽；
填充所述沟槽以在平面图中形成第一接缝部分，其中所述第一接缝部分包括外绝缘体、内绝缘体以及具有第一端部和与所述第一端部相对的第二端部的至少一个接缝；以及
将所述基板的一部分转化为在平面图中的第一实心部分，所述第一接缝部分和所述第一实心部分形成所述闭环的至少一部分，
其中在平面图中
所述第一实心部分在所述第一端部和所述第二端部之间，从而将所述第一端部和所述第二端部分隔，并且
所述至少一个接缝位于所述外绝缘体和所述内绝缘体之间；以及
形成邻接所述第二表面的绝缘区域，使得所述绝缘区域接触所述绝缘结构并且将所述通孔与所述基板的块状区域分隔。
19.如权利要求18所述的方法，还包括：
将绝缘材料布置在所述绝缘区域的下部中以及在所述第二表面上的块状区域的第一部分之上；以及
将导电材料布置在所述通孔的第三部分、所述第一部分和所述下部之上以形成焊盘区域。
20.如权利要求19所述的方法，其中所述焊盘区域大于所述通孔沿着所述第二表面的横截面积。
CN201680038079.4A 2015-07-02 2016-06-28 具有贯穿基板互连的电子系统以及mems器件 Active CN107873014B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/790,378 2015-07-02
US14/790,378 US10315915B2 (en) 2015-07-02 2015-07-02 Electronic systems with through-substrate interconnects and MEMS device
PCT/US2016/039859 WO2017004063A1 (en) 2015-07-02 2016-06-28 Electronic systems with through-substrate interconnects and mems device

Publications (2)

Publication Number Publication Date
CN107873014A CN107873014A (zh) 2018-04-03
CN107873014B true CN107873014B (zh) 2022-04-15

Family

ID=56411912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680038079.4A Active CN107873014B (zh) 2015-07-02 2016-06-28 具有贯穿基板互连的电子系统以及mems器件

Country Status (7)

Country Link
US (2) US10315915B2 (zh)
EP (1) EP3317223B1 (zh)
JP (1) JP6840681B2 (zh)
KR (1) KR20180024006A (zh)
CN (1) CN107873014B (zh)
TW (1) TWI737619B (zh)
WO (1) WO2017004063A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924881B (zh) * 2015-08-18 2020-07-31 三菱电机株式会社 半导体装置
WO2018039962A1 (en) * 2016-08-31 2018-03-08 Boe Technology Group Co., Ltd. Radiation detector and fabricating method thereof
JP2018137255A (ja) * 2017-02-20 2018-08-30 新日本無線株式会社 電子デバイスの製造方法
US10793427B2 (en) * 2017-04-04 2020-10-06 Kionix, Inc. Eutectic bonding with AlGe
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
WO2020069089A1 (en) * 2018-09-26 2020-04-02 Ignite, Inc. A mems package
CN109378296B (zh) * 2018-10-11 2020-12-01 深圳市修颐投资发展合伙企业（有限合伙） 电子零件与基板互连方法
CN109399552B (zh) * 2018-11-27 2024-04-02 苏州锐杰微科技集团有限公司 一种微机电系统红外探测器的制作方法
EP3705451A1 (en) * 2019-03-06 2020-09-09 Murata Manufacturing Co., Ltd. Mems structure including a cap with a via
KR102435965B1 (ko) 2020-12-29 2022-08-25 울산과학기술원 비지도 학습 기반의 신경망을 이용한 물체 형상 인식 시스템 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317474A (ja) * 1997-04-03 1999-11-16 Yamatake Corp 回路基板およびその製造方法
WO2003062137A2 (en) * 2002-01-16 2003-07-31 The Regents Of The University Of Michigan Method of making a thick microstructural oxide layer and device utilizing same
JP2003526207A (ja) * 2000-02-28 2003-09-02 コミツサリア タ レネルジー アトミーク 基板の２つの面間の電気的接続および製造工程
US7943470B2 (en) * 2007-03-30 2011-05-17 Elpida Memory, Inc. Chip-stacked semiconductor device and manufacturing method thereof
US8623743B2 (en) * 2009-09-04 2014-01-07 Samsung Electronics Co., Ltd. Semiconductor chips having guard rings and methods of fabricating the same

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100199368B1 (ko) * 1996-06-21 1999-06-15 김영환 반도체 소자 제조용 콘택 마스크
US6028347A (en) * 1996-12-10 2000-02-22 Digital Equipment Corporation Semiconductor structures and packaging methods
US6163065A (en) * 1997-12-31 2000-12-19 Intel Corporation Energy-absorbing stable guard ring
DE69942486D1 (de) 1998-01-15 2010-07-22 Cornell Res Foundation Inc Grabenisolation für mikromechanische bauelemente
US6480385B2 (en) * 2000-09-13 2002-11-12 Intel Corporation Electronic assembly and cooling thereof
DE10104868A1 (de) * 2001-02-03 2002-08-22 Bosch Gmbh Robert Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
EP1351288B1 (en) 2002-04-05 2015-10-28 STMicroelectronics Srl Process for manufacturing an insulated interconnection through a body of semiconductor material and corresponding semiconductor device
US7728339B1 (en) 2002-05-03 2010-06-01 Calient Networks, Inc. Boundary isolation for microelectromechanical devices
JP4025605B2 (ja) * 2002-08-30 2007-12-26 富士通株式会社 半導体装置及びその製造方法
TW558672B (en) * 2002-09-12 2003-10-21 Nanya Technology Corp Mask for defining a guard ring pattern
SE526366C3 (sv) * 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
JP3802523B2 (ja) * 2003-09-10 2006-07-26 株式会社東芝 半導体装置
EP1515364B1 (en) * 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
JP4776195B2 (ja) * 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US20070102792A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Multi-layer crack stop structure
JP2008053320A (ja) * 2006-08-22 2008-03-06 Nec Electronics Corp 半導体装置およびその製造方法
JP5110885B2 (ja) 2007-01-19 2012-12-26 キヤノン株式会社 複数の導電性の領域を有する構造体
US8159254B2 (en) * 2008-02-13 2012-04-17 Infineon Technolgies Ag Crack sensors for semiconductor devices
JP5343678B2 (ja) * 2009-04-10 2013-11-13 株式会社デンソー 半導体装置およびその製造方法
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
US8647920B2 (en) * 2010-07-16 2014-02-11 Imec Vzw Method for forming 3D-interconnect structures with airgaps
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
EP2463896B1 (en) * 2010-12-07 2020-04-15 IMEC vzw Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device
US8664731B2 (en) 2011-02-14 2014-03-04 Kionix, Inc. Strengthened micro-electromechanical system devices and methods of making thereof
US8319254B2 (en) 2011-02-14 2012-11-27 Kionix, Inc. Micro-electromechanical system devices
US8513767B2 (en) 2011-03-21 2013-08-20 Globalfoundries Singapore Pte. Ltd. Package interconnects
JP2012216812A (ja) * 2011-03-31 2012-11-08 Elpida Memory Inc 半導体装置及びその製造方法
JP2012256785A (ja) * 2011-06-10 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法
JP5972537B2 (ja) * 2011-07-27 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR101959284B1 (ko) * 2011-11-18 2019-03-19 삼성전자주식회사 반도체 장치 및 그 형성방법
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
US8569115B1 (en) * 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8772126B2 (en) * 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
DE102013014881B4 (de) * 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
US8987067B2 (en) * 2013-03-01 2015-03-24 International Business Machines Corporation Segmented guard ring structures with electrically insulated gap structures and design structures thereof
US9070683B2 (en) * 2013-06-20 2015-06-30 Freescale Semiconductor, Inc. Die fracture detection and humidity protection with double guard ring arrangement
CN104241249B (zh) * 2013-06-21 2017-03-22 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构及其制作方法
US9082781B2 (en) * 2013-10-03 2015-07-14 International Business Machines Corporation Semiconductor article having a zig-zag guard ring and method of forming the same
US9347846B2 (en) * 2014-03-25 2016-05-24 Kionix, Inc. Capacitance-based pressure sensor including pressure vessel(s)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317474A (ja) * 1997-04-03 1999-11-16 Yamatake Corp 回路基板およびその製造方法
JP2003526207A (ja) * 2000-02-28 2003-09-02 コミツサリア タ レネルジー アトミーク 基板の２つの面間の電気的接続および製造工程
WO2003062137A2 (en) * 2002-01-16 2003-07-31 The Regents Of The University Of Michigan Method of making a thick microstructural oxide layer and device utilizing same
US7943470B2 (en) * 2007-03-30 2011-05-17 Elpida Memory, Inc. Chip-stacked semiconductor device and manufacturing method thereof
US8623743B2 (en) * 2009-09-04 2014-01-07 Samsung Electronics Co., Ltd. Semiconductor chips having guard rings and methods of fabricating the same

Also Published As

Publication number Publication date
TW201703200A (zh) 2017-01-16
EP3317223B1 (en) 2021-03-03
US10829366B2 (en) 2020-11-10
JP6840681B2 (ja) 2021-03-10
WO2017004063A1 (en) 2017-01-05
CN107873014A (zh) 2018-04-03
EP3317223A1 (en) 2018-05-09
US20170001858A1 (en) 2017-01-05
US10315915B2 (en) 2019-06-11
KR20180024006A (ko) 2018-03-07
US20180222746A1 (en) 2018-08-09
TWI737619B (zh) 2021-09-01
JP2018520893A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
CN107873014B (zh) 具有贯穿基板互连的电子系统以及mems器件
CN110534507B (zh) 贯穿硅通孔设计、三维集成电路及其制造方法
CN109411443B (zh) 垂直堆叠晶圆及其形成方法
US11498832B2 (en) Stacked semiconductor structure and method of forming the same
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
US8975118B2 (en) Component having a via and method for manufacturing it
CN107316840A (zh) 混合接合半导体晶片的3dic结构与方法
US9462402B2 (en) Monolithic complementary metal-oxide semiconductor (CMOS)-integrated silicon microphone
US9919915B2 (en) Method and system for MEMS devices with dual damascene formed electrodes
US20220380208A1 (en) Stacked Semiconductor Structure and Method of Forming the Same
CN109835868B (zh) 微机电系统封装体及其制造方法
CN109712959B (zh) Mems与ic装置的单块整合
CN104900616A (zh) 晶片封装体及其制造方法
CN104045051B (zh) 堆叠半导体器件及其形成方法
US10727164B2 (en) Semiconductor structure and manufacturing method for the same
US7153756B1 (en) Bonded SOI with buried interconnect to handle or device wafer
US11174156B2 (en) Bonding process for forming semiconductor device structure
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
TW202415276A (zh) 矽電容結構及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230915

Address after: Kyoto Japan

Patentee after: Rohm Co.,Ltd.

Address before: USA New York

Patentee before: Kionix, Inc.

TR01 Transfer of patent right