JPH11317474A - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法Info
- Publication number
- JPH11317474A JPH11317474A JP10091536A JP9153698A JPH11317474A JP H11317474 A JPH11317474 A JP H11317474A JP 10091536 A JP10091536 A JP 10091536A JP 9153698 A JP9153698 A JP 9153698A JP H11317474 A JPH11317474 A JP H11317474A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- circuit board
- electrically insulating
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Measuring Volume Flow (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 基板裏面側からの電極の取出しを可能にする
とともに、製造プロセスにおけるコンタミネーション、
薄膜メンブレンの破壊等の問題を解決する。 【解決手段】 半導体基板からなる回路基板２２の内部
に、基板表面から裏面まで連続しかつ面内方向に閉じた
筒状の電気的絶縁領域を形成する。この電気的絶縁領域
は、耐熱性の絶縁材料からなる絶縁層３３によって形成
される。絶縁層３３は、回路基板２２に貫通穴もしくは
溝を形成し、その壁面に酸化膜または窒化膜を成膜する
かまたは絶縁材料を充填することで形成される。溝の場
合は、絶縁層３３を成膜した後、溝が基板の表裏面に現
れるように基板を研磨等によって薄くする。絶縁層３３
によって囲まれた領域は、不純物の拡散によって電気伝
導度が増加されることにより電極３１として機能する。
とともに、製造プロセスにおけるコンタミネーション、
薄膜メンブレンの破壊等の問題を解決する。 【解決手段】 半導体基板からなる回路基板２２の内部
に、基板表面から裏面まで連続しかつ面内方向に閉じた
筒状の電気的絶縁領域を形成する。この電気的絶縁領域
は、耐熱性の絶縁材料からなる絶縁層３３によって形成
される。絶縁層３３は、回路基板２２に貫通穴もしくは
溝を形成し、その壁面に酸化膜または窒化膜を成膜する
かまたは絶縁材料を充填することで形成される。溝の場
合は、絶縁層３３を成膜した後、溝が基板の表裏面に現
れるように基板を研磨等によって薄くする。絶縁層３３
によって囲まれた領域は、不純物の拡散によって電気伝
導度が増加されることにより電極３１として機能する。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板とその製
造方法に関し、特に電極を基板の裏面側にも露出させた
回路基板に関するものである。
造方法に関し、特に電極を基板の裏面側にも露出させた
回路基板に関するものである。
【０００２】
【従来の技術】半導体基板に設けられた電極をボンディ
ングワイヤを用いて外部に接続した場合、例えば基板表
面に検出部を設けて流体の流量と流速を検出するように
した検出器（例：特公平６−２５６８４号公報）に適用
した場合には、ワイヤが流体の流れを乱す原因となり、
計測に悪影響を与える。また、ワイヤが邪魔になるため
複数枚の半導体基板を積層して１つの半導体装置とする
ことができない。さらには基板表面に電極取出し部が露
出しているので、電極部に電解腐食が生じるおそれがあ
る。従来では、ボンディングワイヤを用いずに半導体基
板に設けられた電極を外部に接続するための技術とし
て、以下に列記するような種々の技術が知られている。 裏面電極取出し技術（特開平７−１４８７４号公
報）； 異方性エッチング技術を用いた裏面電極取出し技術； ディープエッチング技術を用いた電極取出し技術。
ングワイヤを用いて外部に接続した場合、例えば基板表
面に検出部を設けて流体の流量と流速を検出するように
した検出器（例：特公平６−２５６８４号公報）に適用
した場合には、ワイヤが流体の流れを乱す原因となり、
計測に悪影響を与える。また、ワイヤが邪魔になるため
複数枚の半導体基板を積層して１つの半導体装置とする
ことができない。さらには基板表面に電極取出し部が露
出しているので、電極部に電解腐食が生じるおそれがあ
る。従来では、ボンディングワイヤを用いずに半導体基
板に設けられた電極を外部に接続するための技術とし
て、以下に列記するような種々の技術が知られている。 裏面電極取出し技術（特開平７−１４８７４号公
報）； 異方性エッチング技術を用いた裏面電極取出し技術； ディープエッチング技術を用いた電極取出し技術。
【０００３】上記の裏面電極取出し技術（特開平７−
１４８７４号公報）による電極取出し部の構造は、半導
体基板に表裏面に開口する穴を設け、この穴内に内部回
路の一部と電気的に接続された導体層（パッド）を設
け、基板表面に露出させたものである。穴の形成は、半
導体基板の表裏面に酸化膜を形成し、この両面の酸化膜
に窓開けを行い、この酸化膜をマスクとして両面からシ
リコンエッチングを行うことによっておこなう。このよ
うな電極取出し部の構造においては、パッド部が基板の
両面に露出しているので、ワイヤボンディング法により
半導体チップを実装するときには、パッド部の表面側
を、またバンプ法により実装するときには、裏面側を電
極取出し部として用いることができる利点がある。しか
しながら、の裏面電極取出し技術は、穴明け加工した
後に金属を埋め込んで導体層を形成しており、この導体
層の形成を他の集積回路作製プロセスの前に行うと導体
層の金属がコンタミネーションの原因になるため、高温
プロセスを通すことができない。また、基板が絶縁体で
ない場合、集積回路等のプロセス以降に基板への穴明け
加工を行うには、基板を貫通する導体部分と基板自身を
絶縁体で分離する必要がある。たとえば基板がシリコン
の場合、この絶縁体として最も適しているのは熱酸化膜
である。しかしながら、この熱酸化膜の成長プロセスに
は高温を要するため、一連の集積回路形成等のプロセス
の最後に穴明け加工を行うことは困難である。また、一
般に基板上の配線は酸化膜、窒化膜等の絶縁膜上にあ
り、基板を貫通する導体層がこの配線とコンタクトする
ためには、これらの絶縁膜を選択的に深い穴を通してエ
ッチングする必要がある。このとき、特に基板と導体部
の絶縁をしている絶縁膜と配線が形成されている絶縁膜
が同じ酸化膜である場合は、これらの絶縁膜を選択的に
エッチングすることは非常に困難である。
１４８７４号公報）による電極取出し部の構造は、半導
体基板に表裏面に開口する穴を設け、この穴内に内部回
路の一部と電気的に接続された導体層（パッド）を設
け、基板表面に露出させたものである。穴の形成は、半
導体基板の表裏面に酸化膜を形成し、この両面の酸化膜
に窓開けを行い、この酸化膜をマスクとして両面からシ
リコンエッチングを行うことによっておこなう。このよ
うな電極取出し部の構造においては、パッド部が基板の
両面に露出しているので、ワイヤボンディング法により
半導体チップを実装するときには、パッド部の表面側
を、またバンプ法により実装するときには、裏面側を電
極取出し部として用いることができる利点がある。しか
しながら、の裏面電極取出し技術は、穴明け加工した
後に金属を埋め込んで導体層を形成しており、この導体
層の形成を他の集積回路作製プロセスの前に行うと導体
層の金属がコンタミネーションの原因になるため、高温
プロセスを通すことができない。また、基板が絶縁体で
ない場合、集積回路等のプロセス以降に基板への穴明け
加工を行うには、基板を貫通する導体部分と基板自身を
絶縁体で分離する必要がある。たとえば基板がシリコン
の場合、この絶縁体として最も適しているのは熱酸化膜
である。しかしながら、この熱酸化膜の成長プロセスに
は高温を要するため、一連の集積回路形成等のプロセス
の最後に穴明け加工を行うことは困難である。また、一
般に基板上の配線は酸化膜、窒化膜等の絶縁膜上にあ
り、基板を貫通する導体層がこの配線とコンタクトする
ためには、これらの絶縁膜を選択的に深い穴を通してエ
ッチングする必要がある。このとき、特に基板と導体部
の絶縁をしている絶縁膜と配線が形成されている絶縁膜
が同じ酸化膜である場合は、これらの絶縁膜を選択的に
エッチングすることは非常に困難である。
【０００４】上記の異方性エッチングによる裏面電極
取出し部の構造は、図４２（ａ）〜図４２（ｄ）に示す
ように、異方性エッチング技術により半導体基板１をエ
ッチングするので、裏面の電極取出し部１０の面積が基
板表面側のコンタクト面積より数倍以上大きくなる。そ
の結果、特に小さな素子、また電極の多い素子を作製す
る場合、裏面の電極取出し部の面積が大きくなるため、
素子面積が大きくなり、実用的ではない。加えて、この
電極取出し部の構造においては、表面には薄膜メンブレ
ン１１を残したまま、裏面側よりメタライズ層１２を形
成する場合がある。このとき表面側プロセスをメタライ
ズおよびソルダリング（一例で他の方法も考えられる。
例えばメッキ等。）の後に行った場合は、熱プロセス等
におけるコンタミネーションの問題が発生する。また、
メタライズを工程の終わりのほうで行うと、それまでの
工程で薄膜メンブレン１１を破壊せずにおくことは非常
に困難である。そのため、通常のプロセスを適用するこ
とができなくなってしまい、事実上適用できない。な
お、１３は半田、１４は表面側電極配線、１５は保護膜
である。
取出し部の構造は、図４２（ａ）〜図４２（ｄ）に示す
ように、異方性エッチング技術により半導体基板１をエ
ッチングするので、裏面の電極取出し部１０の面積が基
板表面側のコンタクト面積より数倍以上大きくなる。そ
の結果、特に小さな素子、また電極の多い素子を作製す
る場合、裏面の電極取出し部の面積が大きくなるため、
素子面積が大きくなり、実用的ではない。加えて、この
電極取出し部の構造においては、表面には薄膜メンブレ
ン１１を残したまま、裏面側よりメタライズ層１２を形
成する場合がある。このとき表面側プロセスをメタライ
ズおよびソルダリング（一例で他の方法も考えられる。
例えばメッキ等。）の後に行った場合は、熱プロセス等
におけるコンタミネーションの問題が発生する。また、
メタライズを工程の終わりのほうで行うと、それまでの
工程で薄膜メンブレン１１を破壊せずにおくことは非常
に困難である。そのため、通常のプロセスを適用するこ
とができなくなってしまい、事実上適用できない。な
お、１３は半田、１４は表面側電極配線、１５は保護膜
である。
【０００５】上記のディープエッチングによる電極取
出し部の構造は、図４３（ａ）〜図４３（ｄ）に示すよ
うに半導体基板１に穴径が略一定の穴１６を形成するこ
とができるため、図４２（ｄ）に示した異方性エッチン
グにおける素子サイズの問題は解消される。しかし、熱
プロセスにおけるコンタミネーションや薄膜メンブレン
１１の破壊の問題が依然として残る。加えてこの方法の
問題は、絶縁層３にコンタクトウィンド１７を開ける際
に穴壁面をエッチングせずにコンタクトウィンド１７を
如何にして開けるかである。通常、穴壁面は熱酸化膜１
８が最も適しているが、表面側の絶縁層３も酸化膜であ
ることが多い。この場合、フォトリソグラフィー工程で
レジストにより側面をカバーできればよいが、このよう
にアスペクト比が大きく略垂直な穴側面にフォトリソグ
ラフィー技術を適用することは非常に困難である。
出し部の構造は、図４３（ａ）〜図４３（ｄ）に示すよ
うに半導体基板１に穴径が略一定の穴１６を形成するこ
とができるため、図４２（ｄ）に示した異方性エッチン
グにおける素子サイズの問題は解消される。しかし、熱
プロセスにおけるコンタミネーションや薄膜メンブレン
１１の破壊の問題が依然として残る。加えてこの方法の
問題は、絶縁層３にコンタクトウィンド１７を開ける際
に穴壁面をエッチングせずにコンタクトウィンド１７を
如何にして開けるかである。通常、穴壁面は熱酸化膜１
８が最も適しているが、表面側の絶縁層３も酸化膜であ
ることが多い。この場合、フォトリソグラフィー工程で
レジストにより側面をカバーできればよいが、このよう
にアスペクト比が大きく略垂直な穴側面にフォトリソグ
ラフィー技術を適用することは非常に困難である。
【０００６】
【発明が解決しようとする課題】本発明は、上記した従
来の問題を解決するためになされたもので、その目的と
するところは、コンタミネーション、薄膜メンブレンの
破壊等の問題を一挙に解決しつつ、電極を基板の厚み方
向に形成し、基板の裏面側から電極を接続するようにし
た回路基板および検出器を提供することにある。
来の問題を解決するためになされたもので、その目的と
するところは、コンタミネーション、薄膜メンブレンの
破壊等の問題を一挙に解決しつつ、電極を基板の厚み方
向に形成し、基板の裏面側から電極を接続するようにし
た回路基板および検出器を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる回路基板は、半導体基板にこの半導
体基板の表面から裏面まで連続しかつ前記半導体基板面
に平行な面内において閉じた耐熱性の絶縁材料からなる
電気的絶縁領域を備え、この電気的絶縁領域は、前記半
導体基板を前記電気的絶縁領域に囲まれた第１の領域と
前記電気的絶縁領域の外側の第２の領域とを電気的に絶
縁分離し、前記第１の領域は、導電性を持つように高い
不純物濃度を有することを特徴とする。本発明にかかる
回路基板はまた、導電性を有する基板にこの基板の表面
から裏面まで連続しかつ前記基板面に平行な面内におい
て閉じた耐熱性の絶縁材料からなる電気的絶縁領域を備
え、この電気的絶縁領域は前記基板を前記電気的絶縁領
域に囲まれた第１の領域と前記電気的絶縁領域の外側の
第２の領域とを電気的に絶縁分離し、前記第２の領域
は、その表裏面が絶縁膜で被覆されたことを特徴とす
る。
め、本発明にかかる回路基板は、半導体基板にこの半導
体基板の表面から裏面まで連続しかつ前記半導体基板面
に平行な面内において閉じた耐熱性の絶縁材料からなる
電気的絶縁領域を備え、この電気的絶縁領域は、前記半
導体基板を前記電気的絶縁領域に囲まれた第１の領域と
前記電気的絶縁領域の外側の第２の領域とを電気的に絶
縁分離し、前記第１の領域は、導電性を持つように高い
不純物濃度を有することを特徴とする。本発明にかかる
回路基板はまた、導電性を有する基板にこの基板の表面
から裏面まで連続しかつ前記基板面に平行な面内におい
て閉じた耐熱性の絶縁材料からなる電気的絶縁領域を備
え、この電気的絶縁領域は前記基板を前記電気的絶縁領
域に囲まれた第１の領域と前記電気的絶縁領域の外側の
第２の領域とを電気的に絶縁分離し、前記第２の領域
は、その表裏面が絶縁膜で被覆されたことを特徴とす
る。
【０００８】本発明によれば、導電性を有する基板の内
部（第１の領域）を耐熱性の絶縁材料によって電気的に
絶縁分離しているので、電気的絶縁領域によって囲まれ
た導電性領域を電極として用いることができ、裏面側か
ら電極を取り出すことができる。したがって、ワイヤボ
ンディングが不要になる。また、不純物拡散によって電
極を形成しているので、電極材料を基板に埋め込む必要
がなく、また、薄膜メンブレン等の製作に先だって上記
電極を形成するので、集積回路作製プロセスにおけるコ
ンタミネーションの問題、薄膜メンブレンの破壊等の問
題を解消することができる。
部（第１の領域）を耐熱性の絶縁材料によって電気的に
絶縁分離しているので、電気的絶縁領域によって囲まれ
た導電性領域を電極として用いることができ、裏面側か
ら電極を取り出すことができる。したがって、ワイヤボ
ンディングが不要になる。また、不純物拡散によって電
極を形成しているので、電極材料を基板に埋め込む必要
がなく、また、薄膜メンブレン等の製作に先だって上記
電極を形成するので、集積回路作製プロセスにおけるコ
ンタミネーションの問題、薄膜メンブレンの破壊等の問
題を解消することができる。
【０００９】本発明における基板は、一定の不純物濃度
を有していても良いが、厚さ方向で異なる不純物濃度を
有していても良い。そこで本発明のうち、特に請求項３
〜６に記載された回路基板は、厚さ方向で異なる不純物
濃度分布を有する同一導電型の半導体基板に、この半導
体基板の表面から裏面まで連続しかつ前記半導体基板面
に平行な面内において閉じた耐熱性の絶縁材料からなる
電気的絶縁領域を備え、この電気的絶縁領域は、前記半
導体基板を前記電気的絶縁領域に囲まれた第１の領域と
前記電気的絶縁領域の外側の第２の領域とを電気的に絶
縁分離し、前記第１の領域は、導電性を持つように高い
不純物濃度を有することを特徴とする。上記半導体基板
として、たとえば厚さ方向で異なる不純物濃度分布を有
するエピタキシャルウェハを用いることができる。本発
明においては、厚さ方向で異なる不純物濃度分布を有す
る半導体基板に電気的絶縁領域を設けることによって、
裏面取り出し電極を形成する際に不純物を拡散させなけ
ればならない領域を薄くできるとともに、基板の不純物
濃度の低い側に集積回路等を作りつけることができる。
また、半導体基板は、異方性エッチングができればよ
く、たとえば単結晶シリコン基板の他、請求項７に記載
するように、二つの半導体層の間に酸化膜層が設けられ
たいわゆるＳＯＩ（Silicon On Insulator）ウェハを用
いることもできる。
を有していても良いが、厚さ方向で異なる不純物濃度を
有していても良い。そこで本発明のうち、特に請求項３
〜６に記載された回路基板は、厚さ方向で異なる不純物
濃度分布を有する同一導電型の半導体基板に、この半導
体基板の表面から裏面まで連続しかつ前記半導体基板面
に平行な面内において閉じた耐熱性の絶縁材料からなる
電気的絶縁領域を備え、この電気的絶縁領域は、前記半
導体基板を前記電気的絶縁領域に囲まれた第１の領域と
前記電気的絶縁領域の外側の第２の領域とを電気的に絶
縁分離し、前記第１の領域は、導電性を持つように高い
不純物濃度を有することを特徴とする。上記半導体基板
として、たとえば厚さ方向で異なる不純物濃度分布を有
するエピタキシャルウェハを用いることができる。本発
明においては、厚さ方向で異なる不純物濃度分布を有す
る半導体基板に電気的絶縁領域を設けることによって、
裏面取り出し電極を形成する際に不純物を拡散させなけ
ればならない領域を薄くできるとともに、基板の不純物
濃度の低い側に集積回路等を作りつけることができる。
また、半導体基板は、異方性エッチングができればよ
く、たとえば単結晶シリコン基板の他、請求項７に記載
するように、二つの半導体層の間に酸化膜層が設けられ
たいわゆるＳＯＩ（Silicon On Insulator）ウェハを用
いることもできる。
【００１０】また、上記電気的絶縁領域を形成する耐熱
性の絶縁材料としては、たとえばＳｉＮX 、Ａｌ2Ｏ3も
しくはＳｉ−Ｂ−Ｏ系ガラスを含むガラスを用いること
ができる。このとき、請求項１０に記載するように、絶
縁領域を形成するガラスと基板との間に不純物拡散抑制
膜を設けてもよい。この不純物拡散抑制膜としては、基
板材料の酸化物や窒化物を用いることができる。
性の絶縁材料としては、たとえばＳｉＮX 、Ａｌ2Ｏ3も
しくはＳｉ−Ｂ−Ｏ系ガラスを含むガラスを用いること
ができる。このとき、請求項１０に記載するように、絶
縁領域を形成するガラスと基板との間に不純物拡散抑制
膜を設けてもよい。この不純物拡散抑制膜としては、基
板材料の酸化物や窒化物を用いることができる。
【００１１】また、シリコン基板を用いた場合には、請
求項１１に記載するように、上記電気的絶縁領域を絶縁
層の間に多結晶シリコン層を備えた層状構造としてもよ
い。多結晶シリコンはシリコン基板との熱膨張係数の差
が少ないので、回路基板を高温プロセスに通した際に電
極部に発生する応力が小さく、熱膨張係数の差からくる
破壊を抑える。したがって、回路基板の信頼性を向上さ
せるとともに、従来よりさらに広い温度範囲でのプロセ
スを可能にする。
求項１１に記載するように、上記電気的絶縁領域を絶縁
層の間に多結晶シリコン層を備えた層状構造としてもよ
い。多結晶シリコンはシリコン基板との熱膨張係数の差
が少ないので、回路基板を高温プロセスに通した際に電
極部に発生する応力が小さく、熱膨張係数の差からくる
破壊を抑える。したがって、回路基板の信頼性を向上さ
せるとともに、従来よりさらに広い温度範囲でのプロセ
スを可能にする。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。 ［第１の実施の形態］第１の実施の形態は、本発明にか
かる回路基板を流量検出器（流量センサ）に適用したも
のである。図１は第１の実施の形態に係る検出器（セン
サ）の透視図、図２は同じくセンサの平面図、図３は図
２のIII −III 線断面図、図４は図２のＩＶ−ＩＶ線拡
大断面図である。ここで流量センサ２０は、流体温度に
よる抵抗率の変化によって流体の流量を検出するもの
で、回路基板２２上に図２に示すような検出部が形成さ
れている。この回路基板２２は、シリコーン樹脂２１お
よび半田３６によって実装基板６上に固着・設置されて
いる。この実装基板６はセラミックス等の絶縁材料によ
って形成されている。回路基板２２が設置される上面に
は、複数の実装基板側電極２３が周知のスクリーン印刷
形成術によって形成されている。
を参照して詳細に説明する。 ［第１の実施の形態］第１の実施の形態は、本発明にか
かる回路基板を流量検出器（流量センサ）に適用したも
のである。図１は第１の実施の形態に係る検出器（セン
サ）の透視図、図２は同じくセンサの平面図、図３は図
２のIII −III 線断面図、図４は図２のＩＶ−ＩＶ線拡
大断面図である。ここで流量センサ２０は、流体温度に
よる抵抗率の変化によって流体の流量を検出するもの
で、回路基板２２上に図２に示すような検出部が形成さ
れている。この回路基板２２は、シリコーン樹脂２１お
よび半田３６によって実装基板６上に固着・設置されて
いる。この実装基板６はセラミックス等の絶縁材料によ
って形成されている。回路基板２２が設置される上面に
は、複数の実装基板側電極２３が周知のスクリーン印刷
形成術によって形成されている。
【００１３】このような回路基板２２は、ｎ型シリコン
基板材料または不純物濃度が４×１０19ｃｍ-3以下の電
気電導度の低いｐ型シリコン基板材料によって形成され
る。回路基板２２の表裏面は、酸化膜や窒化膜等の絶縁
層２４によって覆われ、表面側の中央部には基板表面側
からのエッチングによって薄膜メンブレン（ダイアフラ
ム）２５が形成されている。このダイアフラム２５の中
央に被測定流体２６の流量を検出する検出部２７が周知
の薄膜成形技術によって形成されている。前記検出部２
７は、被測定流体２６の流れ方向に所定の間隔をおいて
対向し温度によって抵抗率が変化する２つの測温抵抗体
２８Ａ，２８Ｂと、これらの測温抵抗体２８Ａ，２８Ｂ
間に設けられたヒータ２９を備えている。また、ダイア
フラム２５の外側で被測定流体２６の上流側には、被測
定流体２６の温度を測定する流体温度検出用抵抗体３０
が形成されている。前記測温抵抗体２８Ａ，２８Ｂ、ヒ
ータ２９および流体温度検出用抵抗体３０の両端は、ダ
イアフラム２５の周囲に位置して回路基板２２内に形成
された電極３１にコンタクト用金属薄膜３２を介してそ
れぞれ電気的に接続されている。また、測温抵抗体２８
Ａ，２８Ｂはブリッジ回路を構成している。
基板材料または不純物濃度が４×１０19ｃｍ-3以下の電
気電導度の低いｐ型シリコン基板材料によって形成され
る。回路基板２２の表裏面は、酸化膜や窒化膜等の絶縁
層２４によって覆われ、表面側の中央部には基板表面側
からのエッチングによって薄膜メンブレン（ダイアフラ
ム）２５が形成されている。このダイアフラム２５の中
央に被測定流体２６の流量を検出する検出部２７が周知
の薄膜成形技術によって形成されている。前記検出部２
７は、被測定流体２６の流れ方向に所定の間隔をおいて
対向し温度によって抵抗率が変化する２つの測温抵抗体
２８Ａ，２８Ｂと、これらの測温抵抗体２８Ａ，２８Ｂ
間に設けられたヒータ２９を備えている。また、ダイア
フラム２５の外側で被測定流体２６の上流側には、被測
定流体２６の温度を測定する流体温度検出用抵抗体３０
が形成されている。前記測温抵抗体２８Ａ，２８Ｂ、ヒ
ータ２９および流体温度検出用抵抗体３０の両端は、ダ
イアフラム２５の周囲に位置して回路基板２２内に形成
された電極３１にコンタクト用金属薄膜３２を介してそ
れぞれ電気的に接続されている。また、測温抵抗体２８
Ａ，２８Ｂはブリッジ回路を構成している。
【００１４】前記電極３１は、回路基板２２の厚み方向
に基板表面から裏面まで連続して形成され、周囲が電気
的絶縁領域３３によって囲まれることにより、絶縁領域
３３より外側の基板材料から電気的に絶縁分離されてい
る。このような電極３１は、絶縁領域３３によって囲ま
れた領域を不純物の拡散によって絶縁領域３３を取り囲
む外側の領域よりも不純物濃度を高くして導電性をもた
せることにより容易に形成される。拡散のための拡散源
としては、Ａｌ等が用いられる。前記絶縁領域３３は、
耐熱性の絶縁材料、例えば基板材料が反応してできた反
応生成物、具体的には基板材料の酸化物（ＳｉＯ2 ）ま
たは窒化物（Ｓｉ3Ｎ4）、ＳｉＮX 、Ａｌ2Ｏ3もしくは
Ｓｉ−Ｂ−Ｏ系ガラス等によって円筒状に形成され、両
端が基板の表裏面に露出されることにより、前記電極３
１を完全に囲み、外側の基板材料から電気的に絶縁して
いる。
に基板表面から裏面まで連続して形成され、周囲が電気
的絶縁領域３３によって囲まれることにより、絶縁領域
３３より外側の基板材料から電気的に絶縁分離されてい
る。このような電極３１は、絶縁領域３３によって囲ま
れた領域を不純物の拡散によって絶縁領域３３を取り囲
む外側の領域よりも不純物濃度を高くして導電性をもた
せることにより容易に形成される。拡散のための拡散源
としては、Ａｌ等が用いられる。前記絶縁領域３３は、
耐熱性の絶縁材料、例えば基板材料が反応してできた反
応生成物、具体的には基板材料の酸化物（ＳｉＯ2 ）ま
たは窒化物（Ｓｉ3Ｎ4）、ＳｉＮX 、Ａｌ2Ｏ3もしくは
Ｓｉ−Ｂ−Ｏ系ガラス等によって円筒状に形成され、両
端が基板の表裏面に露出されることにより、前記電極３
１を完全に囲み、外側の基板材料から電気的に絶縁して
いる。
【００１５】このような電気的絶縁領域３３は、後記す
るように回路基板２２に貫通穴もしくは溝を形成し、そ
の壁面に基板材料が反応してできた反応生成物（酸化
膜、窒化膜）を形成するかＳｉＮX 、Ａｌ2Ｏ3もしくは
Ｓｉ−Ｂ−Ｏ系ガラス等の微粉末を充填して焼結するこ
とにより得られる。溝の場合は、溝壁面に絶縁領域３３
を形成した後、溝が基板の表裏面に現れるように基板を
研磨等によって薄くし、絶縁領域３３の両端を基板の表
裏面に露出させればよい。絶縁分離された領域のうち、
電気的絶縁領域によって囲まれた領域は、不純物の拡散
によって電気伝導度を増加されることにより電極３１と
して機能する。したがって、基板に金属材料を埋め込ん
で電極とする必要がない。不純物の拡散によって形成さ
れた電極は、半導体基板の表裏面に露出しており、裏面
側からの電気的接続を可能にする。前記電極３１の両
面、すなわち回路基板２２の表裏面に露出している面に
は、前記コンタクト用金属薄膜３２と裏面側電極パッド
３５がそれぞれ接続されている。裏面側電極パッド３５
は、前記実装基板６上に形成された前記実装基板側電極
２３に半田３６によって電気的にかつ機械的に接続され
ている。そして、回路基板２２の表面側は、耐環境性を
高め電極部の電解腐食等を防止するため保護膜３７によ
って全面にわたって覆われている。
るように回路基板２２に貫通穴もしくは溝を形成し、そ
の壁面に基板材料が反応してできた反応生成物（酸化
膜、窒化膜）を形成するかＳｉＮX 、Ａｌ2Ｏ3もしくは
Ｓｉ−Ｂ−Ｏ系ガラス等の微粉末を充填して焼結するこ
とにより得られる。溝の場合は、溝壁面に絶縁領域３３
を形成した後、溝が基板の表裏面に現れるように基板を
研磨等によって薄くし、絶縁領域３３の両端を基板の表
裏面に露出させればよい。絶縁分離された領域のうち、
電気的絶縁領域によって囲まれた領域は、不純物の拡散
によって電気伝導度を増加されることにより電極３１と
して機能する。したがって、基板に金属材料を埋め込ん
で電極とする必要がない。不純物の拡散によって形成さ
れた電極は、半導体基板の表裏面に露出しており、裏面
側からの電気的接続を可能にする。前記電極３１の両
面、すなわち回路基板２２の表裏面に露出している面に
は、前記コンタクト用金属薄膜３２と裏面側電極パッド
３５がそれぞれ接続されている。裏面側電極パッド３５
は、前記実装基板６上に形成された前記実装基板側電極
２３に半田３６によって電気的にかつ機械的に接続され
ている。そして、回路基板２２の表面側は、耐環境性を
高め電極部の電解腐食等を防止するため保護膜３７によ
って全面にわたって覆われている。
【００１６】このような構造からなる流量センサ２０に
おいて、検出部２７への通電によってヒータ２９を加熱
した状態で被測定流体２６を流すと、上流側に位置する
測温抵抗体２８Ａは、被測定流体２６によって冷やされ
る。一方、下流側に位置する測温抵抗体２８Ｂは、ヒー
タ２９によって加熱された被測定流体２６が通過するこ
とで温められる。このため、両測温抵抗体２８Ａ，２８
Ｂ間には、温度差が現れ、この温度差は抵抗値の変化と
して捉えられ、この抵抗値の変化を検出することにより
被測定流体２６の流速や流量を求めることができる。流
体温度検出用抵抗体３０は、周囲温度によって回路基板
２２の温度が変化したとき、その変化を補償するために
用いられる。
おいて、検出部２７への通電によってヒータ２９を加熱
した状態で被測定流体２６を流すと、上流側に位置する
測温抵抗体２８Ａは、被測定流体２６によって冷やされ
る。一方、下流側に位置する測温抵抗体２８Ｂは、ヒー
タ２９によって加熱された被測定流体２６が通過するこ
とで温められる。このため、両測温抵抗体２８Ａ，２８
Ｂ間には、温度差が現れ、この温度差は抵抗値の変化と
して捉えられ、この抵抗値の変化を検出することにより
被測定流体２６の流速や流量を求めることができる。流
体温度検出用抵抗体３０は、周囲温度によって回路基板
２２の温度が変化したとき、その変化を補償するために
用いられる。
【００１７】次に、上記の回路基板２２および電極３１
の製造方法について詳細に説明する。図５（ａ）〜図１
０（ｂ）は回路基板と電極の第１の製造方法を示す平面
図および断面図である。先ず、上記の回路基板２２の厚
さより厚い半導体基板を用意し、これを出発基板４０と
する。この出発基板４０の表面の電極形成予定箇所を図
５（ａ），図５（ｂ）に示すようにエッチングして円筒
状の溝４１を形成する。出発基板４０の厚さは、溝４１
が形成されたときに十分な機械的強度を保てる厚さとす
ることが望ましい。溝４１の深さは、最終的な回路基板
２２の板厚より若干深く設定される。また、溝４１は必
ずしも垂直なものである必要はない。基板材料としてシ
リコン基板を例にとれば、低温Ｓｉドライエッチング装
置等を用いることにより、図５（ｂ）に示すように略垂
直な溝４１を形成することが可能である。また、その時
の溝４１の断面のアスペクトレシオは２０：１程度は達
成することができるため、５００μｍの深さの溝を作製
したい場合には、少なくとも２５μｍぐらいの幅の溝が
必要となる。
の製造方法について詳細に説明する。図５（ａ）〜図１
０（ｂ）は回路基板と電極の第１の製造方法を示す平面
図および断面図である。先ず、上記の回路基板２２の厚
さより厚い半導体基板を用意し、これを出発基板４０と
する。この出発基板４０の表面の電極形成予定箇所を図
５（ａ），図５（ｂ）に示すようにエッチングして円筒
状の溝４１を形成する。出発基板４０の厚さは、溝４１
が形成されたときに十分な機械的強度を保てる厚さとす
ることが望ましい。溝４１の深さは、最終的な回路基板
２２の板厚より若干深く設定される。また、溝４１は必
ずしも垂直なものである必要はない。基板材料としてシ
リコン基板を例にとれば、低温Ｓｉドライエッチング装
置等を用いることにより、図５（ｂ）に示すように略垂
直な溝４１を形成することが可能である。また、その時
の溝４１の断面のアスペクトレシオは２０：１程度は達
成することができるため、５００μｍの深さの溝を作製
したい場合には、少なくとも２５μｍぐらいの幅の溝が
必要となる。
【００１８】次に、出発基板４０の表面および溝４１の
溝壁にＳｉＯ2 からなる絶縁層４２を成膜する（図６
（ａ），図６（ｂ））。この絶縁層４２の成膜は、基板
がＳｉの場合、ＴＥＯＳ‐ＣＶＤ（ Chemical Vapor De
position )装置等のような回り込みがよく、成膜レート
の速いものを用いるとよい。また、この成膜は、必ずし
も完全である必要はなく、内部に空間が残っていても最
終的に完成した基板の電極取出し部の電気的絶縁性およ
び機械的強度が十分であれば何等問題ない。また、基板
がＳｉの場合、ＴＥＯＳ−ＣＶＤ装置等により絶縁層４
２を溝４１に埋め込む前に熱酸化工程を通すと、より膜
質のよい絶縁膜を形成でき、その後に絶縁層４２の埋め
込みを行うことにより、より良い電気的絶縁領域を得る
ことができる。
溝壁にＳｉＯ2 からなる絶縁層４２を成膜する（図６
（ａ），図６（ｂ））。この絶縁層４２の成膜は、基板
がＳｉの場合、ＴＥＯＳ‐ＣＶＤ（ Chemical Vapor De
position )装置等のような回り込みがよく、成膜レート
の速いものを用いるとよい。また、この成膜は、必ずし
も完全である必要はなく、内部に空間が残っていても最
終的に完成した基板の電極取出し部の電気的絶縁性およ
び機械的強度が十分であれば何等問題ない。また、基板
がＳｉの場合、ＴＥＯＳ−ＣＶＤ装置等により絶縁層４
２を溝４１に埋め込む前に熱酸化工程を通すと、より膜
質のよい絶縁膜を形成でき、その後に絶縁層４２の埋め
込みを行うことにより、より良い電気的絶縁領域を得る
ことができる。
【００１９】ここで、絶縁材料としてＳｉ−Ｂ−Ｏ系ガ
ラスを用いて絶縁膜を形成する場合は、図６（ｂ）に２
点鎖線で示すように、Ｓｉ−Ｂ−Ｏ系ガラスの微粉末４
２’を出発基板４０上にＦＨＤ(Flame Hydrolysis Depo
sition )法（第３回 International Symposium on Pow
er Semiconductor Devices 「APPLICATION OF DIELECTRI
C ISOLATION TECHNOLOGY BASED ON SOOT BONDING」R.Swa
da,H.Nakada NTT Applied Electronics Laboratories
参照）により堆積して焼結することにより得る。焼結に
際しては、微粉末４２’（炎で加水分解して発生したス
ート（すす））を出発基板４０の表面にスプレーして成
膜し、しかる後焼結すればよい。なお、微粉末４２’の
成膜に際しては、厚くしないと次のアニールプロセスで
焼結した際に堆積が減少し、十分な埋め込みができない
可能性がある。したがって、ガラス微粉末４２’を成膜
した状態では２点鎖線で示すように膜厚を厚くし、アニ
ール後に図６（ｂ）に実線で示す厚さとする。なお、こ
こで用いたＳｉ−Ｂ−Ｏ系ガラスの組成は、例えば３４
〜４２ｗｔ％Ｓｉ，１０〜５ｗｔ％Ｂ，５６〜５３ｗｔ
％Ｏであり、その軟化点は１４００°Ｃ、線膨張係数は
１．６〜２．３×１０-6〔Ｋ-1〕である。
ラスを用いて絶縁膜を形成する場合は、図６（ｂ）に２
点鎖線で示すように、Ｓｉ−Ｂ−Ｏ系ガラスの微粉末４
２’を出発基板４０上にＦＨＤ(Flame Hydrolysis Depo
sition )法（第３回 International Symposium on Pow
er Semiconductor Devices 「APPLICATION OF DIELECTRI
C ISOLATION TECHNOLOGY BASED ON SOOT BONDING」R.Swa
da,H.Nakada NTT Applied Electronics Laboratories
参照）により堆積して焼結することにより得る。焼結に
際しては、微粉末４２’（炎で加水分解して発生したス
ート（すす））を出発基板４０の表面にスプレーして成
膜し、しかる後焼結すればよい。なお、微粉末４２’の
成膜に際しては、厚くしないと次のアニールプロセスで
焼結した際に堆積が減少し、十分な埋め込みができない
可能性がある。したがって、ガラス微粉末４２’を成膜
した状態では２点鎖線で示すように膜厚を厚くし、アニ
ール後に図６（ｂ）に実線で示す厚さとする。なお、こ
こで用いたＳｉ−Ｂ−Ｏ系ガラスの組成は、例えば３４
〜４２ｗｔ％Ｓｉ，１０〜５ｗｔ％Ｂ，５６〜５３ｗｔ
％Ｏであり、その軟化点は１４００°Ｃ、線膨張係数は
１．６〜２．３×１０-6〔Ｋ-1〕である。
【００２０】なお、基板材料と絶縁材料に、それぞれ熱
膨張係数の差が少ないシリコン基板とＳｉ−Ｂ−Ｏ系等
のガラスを用いれば、製造工程での熱応力の発生が少な
く、基板の破壊を防止することができる。したがって、
酸化膜や窒化膜を用いる場合に比べてさらに広い温度範
囲でのプロセスを可能にし、アプリケーションの幅を広
げることができる。
膨張係数の差が少ないシリコン基板とＳｉ−Ｂ−Ｏ系等
のガラスを用いれば、製造工程での熱応力の発生が少な
く、基板の破壊を防止することができる。したがって、
酸化膜や窒化膜を用いる場合に比べてさらに広い温度範
囲でのプロセスを可能にし、アプリケーションの幅を広
げることができる。
【００２１】次に、図７（ａ），図７（ｂ）に示すよう
に出発基板４０の表裏面を研磨して最終的な厚さの回路
基板２２とする。これにより、基板表面側においては上
記工程で形成した絶縁層４２が除去され、裏面側におい
ては溝４１の下端が露呈する。この結果、回路基板２２
は面内方向に２つの領域、すなわち溝４１内の絶縁層４
２によって囲まれた第１の領域２２Ａと、絶縁層４２よ
り外側の第２の領域２２Ｂとに電気的に完全に絶縁し分
離される。このような回路基板２２は、基板材料および
基板材料の酸化膜である絶縁層４２とで構成されている
ので、コンタミネーションの原因となり易い金属等を含
んでいない。
に出発基板４０の表裏面を研磨して最終的な厚さの回路
基板２２とする。これにより、基板表面側においては上
記工程で形成した絶縁層４２が除去され、裏面側におい
ては溝４１の下端が露呈する。この結果、回路基板２２
は面内方向に２つの領域、すなわち溝４１内の絶縁層４
２によって囲まれた第１の領域２２Ａと、絶縁層４２よ
り外側の第２の領域２２Ｂとに電気的に完全に絶縁し分
離される。このような回路基板２２は、基板材料および
基板材料の酸化膜である絶縁層４２とで構成されている
ので、コンタミネーションの原因となり易い金属等を含
んでいない。
【００２２】次に、絶縁層４２によって囲まれた第１の
領域２２Ａの電気伝導度を高め電極にする。この電極形
成工程は、不純物の拡散によって行われる。拡散に際し
ては、先ず図８（ａ），図８（ｂ）に示すように回路基
板２２の表裏面に酸化膜からなる絶縁層４５を成膜して
基板をマスキングし、次に、この絶縁層４５の前記第１
の領域２２Ａを覆っている部分を除去して拡散窓４６を
形成する。次いで、回路基板２２の表裏面に拡散源とし
ての拡散膜４７を成膜する。この拡散膜４７は、例えば
Ａｌからなり、熱処理されることにより前記第１の領域
２２Ａ内に拡散される。この結果、第１の領域２２Ａは
第２の領域２２Ｂよりも不純物濃度が高くなり、言い換
えれば電気伝導度が高くなり、電極として機能する。図
９（ａ），図９（ｂ）は不純物拡散によって電極３１が
形成された状態を示す。なお、拡散のための拡散源とし
て固体の場合を示したが、これに限らず気相、液相によ
って行なってもよいことは言うまでもない。
領域２２Ａの電気伝導度を高め電極にする。この電極形
成工程は、不純物の拡散によって行われる。拡散に際し
ては、先ず図８（ａ），図８（ｂ）に示すように回路基
板２２の表裏面に酸化膜からなる絶縁層４５を成膜して
基板をマスキングし、次に、この絶縁層４５の前記第１
の領域２２Ａを覆っている部分を除去して拡散窓４６を
形成する。次いで、回路基板２２の表裏面に拡散源とし
ての拡散膜４７を成膜する。この拡散膜４７は、例えば
Ａｌからなり、熱処理されることにより前記第１の領域
２２Ａ内に拡散される。この結果、第１の領域２２Ａは
第２の領域２２Ｂよりも不純物濃度が高くなり、言い換
えれば電気伝導度が高くなり、電極として機能する。図
９（ａ），図９（ｂ）は不純物拡散によって電極３１が
形成された状態を示す。なお、拡散のための拡散源とし
て固体の場合を示したが、これに限らず気相、液相によ
って行なってもよいことは言うまでもない。
【００２３】最後に、回路基板２２の表裏面に残ってい
る不要な拡散膜４７を研磨等によって除去すると、電極
３１の製作が終了する（図１０（ａ），図１０
（ｂ））。センサを形成するには、基板の表裏面に絶縁
層２４（図４参照）を成膜し、しかる後その上に検出部
２７を構成する上記の測温抵抗体２８Ａ，２８Ｂ、ヒー
タ２９、流体温度検出用抵抗体３０、ならびにコンタク
ト用金属薄膜３２、裏面側電極パッド３５等を形成し、
保護膜３７で覆う。そして、基板表面側からエッチング
を行い、ダイアフラム２５を形成することにより流量セ
ンサ２０の製作を終了する。
る不要な拡散膜４７を研磨等によって除去すると、電極
３１の製作が終了する（図１０（ａ），図１０
（ｂ））。センサを形成するには、基板の表裏面に絶縁
層２４（図４参照）を成膜し、しかる後その上に検出部
２７を構成する上記の測温抵抗体２８Ａ，２８Ｂ、ヒー
タ２９、流体温度検出用抵抗体３０、ならびにコンタク
ト用金属薄膜３２、裏面側電極パッド３５等を形成し、
保護膜３７で覆う。そして、基板表面側からエッチング
を行い、ダイアフラム２５を形成することにより流量セ
ンサ２０の製作を終了する。
【００２４】本実施の形態にかかる回路基板を用いた流
量センサでは、上述のような回路基板に検出部を設け、
流量検出器として使用したときには、裏面側から電極を
接続することができるため、表面側を平坦に形成するこ
とができ、流体の流れに乱れを生じることがなく、安定
した高精度な測定を行うことができる。
量センサでは、上述のような回路基板に検出部を設け、
流量検出器として使用したときには、裏面側から電極を
接続することができるため、表面側を平坦に形成するこ
とができ、流体の流れに乱れを生じることがなく、安定
した高精度な測定を行うことができる。
【００２５】［第２の実施の形態］次に本発明の他の実
施の形態にかかる回路基板について説明する。図１１
（ａ）と図１１（ｂ）は、それぞれ半導体基板と電極の
他の実施の形態を示す平面図と断面図である。この実施
の形態においては、小さな筒状に形成された複数の絶縁
層４２によって回路基板２２を面内方向に３つの領域、
すなわち上記複数の絶縁層４２全体によって囲まれた第
１の領域２２Ａと、全体としての上記複数の絶縁層４２
より外側の第２の領域２２Ｂと、各絶縁層４２によって
囲まれた複数個の第３の領域２２Ｃとに電気的に絶縁し
て分離し、上記第１の領域２２Ａのみを不純物の拡散に
よって電極３１としている。絶縁層４２は回路基板２２
の酸化膜からなり、各絶縁層４２によって囲まれた第３
の領域２２Ｃには絶縁体が埋め込まれている。この絶縁
層４２と各絶縁層４２によって囲まれた絶縁体（第３の
領域２２Ｃ）は本実施の形態にかかる回路基板の電気的
絶縁領域を形成する。なお、第２の領域２２Ｂは、不純
物の拡散が行われず、基板材料で構成されている。
施の形態にかかる回路基板について説明する。図１１
（ａ）と図１１（ｂ）は、それぞれ半導体基板と電極の
他の実施の形態を示す平面図と断面図である。この実施
の形態においては、小さな筒状に形成された複数の絶縁
層４２によって回路基板２２を面内方向に３つの領域、
すなわち上記複数の絶縁層４２全体によって囲まれた第
１の領域２２Ａと、全体としての上記複数の絶縁層４２
より外側の第２の領域２２Ｂと、各絶縁層４２によって
囲まれた複数個の第３の領域２２Ｃとに電気的に絶縁し
て分離し、上記第１の領域２２Ａのみを不純物の拡散に
よって電極３１としている。絶縁層４２は回路基板２２
の酸化膜からなり、各絶縁層４２によって囲まれた第３
の領域２２Ｃには絶縁体が埋め込まれている。この絶縁
層４２と各絶縁層４２によって囲まれた絶縁体（第３の
領域２２Ｃ）は本実施の形態にかかる回路基板の電気的
絶縁領域を形成する。なお、第２の領域２２Ｂは、不純
物の拡散が行われず、基板材料で構成されている。
【００２６】図１２（ａ）〜図１９Ｂは、図１１（ａ）
および図１１（ｂ）に示した回路基板の製造方法を説明
するための図である。先ず、最終的な板厚を有する回路
基板２２を用意する。次に、この回路基板２２の表裏面
に貫通する複数個の小さな穴５０を同心円上に、かつ互
いに微小間隔離間した状態で形成する（図１２（ａ）、
図１２（ｂ））。穴５０の形成方法としては、上記実施
の形態における溝４１の形成と同様に低温Ｓｉドライエ
ッチング装置等によって形成することができる。互いに
隣接する穴５０間の基板材料部分５１は、電極となる第
１の領域２２Ａを支持するための支持部を形成してい
る。隣り合う穴５０の間隔は、後ほど回路基板２２を酸
化させて酸化膜を成長させたとき、基板材料を図１１
（ａ），図１１（ｂ）に示した３つの領域、すなわち前
記第１の領域２２Ａ、第２の領域２２Ｂおよび第３の領
域２２Ｃを電気的に絶縁し分離できる間隔より狭く設定
される必要があり、具体的には１０μｍ以下とされる。
なお、この穴５０の形状は丸に限らず、１０μｍ以下の
狭い部分でのみ機械的につながっている形状であれば如
何なる形状でもよい。
および図１１（ｂ）に示した回路基板の製造方法を説明
するための図である。先ず、最終的な板厚を有する回路
基板２２を用意する。次に、この回路基板２２の表裏面
に貫通する複数個の小さな穴５０を同心円上に、かつ互
いに微小間隔離間した状態で形成する（図１２（ａ）、
図１２（ｂ））。穴５０の形成方法としては、上記実施
の形態における溝４１の形成と同様に低温Ｓｉドライエ
ッチング装置等によって形成することができる。互いに
隣接する穴５０間の基板材料部分５１は、電極となる第
１の領域２２Ａを支持するための支持部を形成してい
る。隣り合う穴５０の間隔は、後ほど回路基板２２を酸
化させて酸化膜を成長させたとき、基板材料を図１１
（ａ），図１１（ｂ）に示した３つの領域、すなわち前
記第１の領域２２Ａ、第２の領域２２Ｂおよび第３の領
域２２Ｃを電気的に絶縁し分離できる間隔より狭く設定
される必要があり、具体的には１０μｍ以下とされる。
なお、この穴５０の形状は丸に限らず、１０μｍ以下の
狭い部分でのみ機械的につながっている形状であれば如
何なる形状でもよい。
【００２７】次に、回路基板２２を加熱酸化させて表裏
面および穴５０の内壁に熱酸化膜からなる絶縁層４２を
形成する（図１３（ａ），図１３（ｂ））。この絶縁層
４２は、隣接する穴５０間の基板材料部分５１において
連続している。そして、各孔５０に絶縁体５２（図１３
（ａ），図１３（ｂ）参照）を充填して孔５０を埋め込
む。これによって回路基板２２が互いに電気的に絶縁さ
れた３つの領域、すなわち第１の領域２２Ａと、第２の
領域２２Ｂおよび第３の領域２２Ｃの領域に分離され
る。次に、回路基板２２の表裏面を覆っている絶縁層４
２を研磨等によって除去する。この場合、熱酸化膜によ
って絶縁層４２を形成したが、これに限らず、窒化反応
等により形成される窒化膜を絶縁膜としてもよい。
面および穴５０の内壁に熱酸化膜からなる絶縁層４２を
形成する（図１３（ａ），図１３（ｂ））。この絶縁層
４２は、隣接する穴５０間の基板材料部分５１において
連続している。そして、各孔５０に絶縁体５２（図１３
（ａ），図１３（ｂ）参照）を充填して孔５０を埋め込
む。これによって回路基板２２が互いに電気的に絶縁さ
れた３つの領域、すなわち第１の領域２２Ａと、第２の
領域２２Ｂおよび第３の領域２２Ｃの領域に分離され
る。次に、回路基板２２の表裏面を覆っている絶縁層４
２を研磨等によって除去する。この場合、熱酸化膜によ
って絶縁層４２を形成したが、これに限らず、窒化反応
等により形成される窒化膜を絶縁膜としてもよい。
【００２８】次に、図１４（ａ），図１４（ｂ）に示す
ように回路基板２２の表裏面をマスキング材料５３によ
って覆ってその第１の領域２２Ａに対応する部分を除去
することにより拡散窓４６を形成する。さらにその後、
回路基板２２の表裏面全体に拡散源としての拡散膜４７
を成膜し、熱処理によって前記第１の領域２２Ａ内に拡
散させることにより第１の領域２２Ａの不純物濃度を第
２の領域２２Ｂより高くする。しかる後、回路基板２２
の表裏面の不要な拡散膜４７を除去して図１５（ｂ）に
示すように不純物が拡散された第１の領域２２Ａを回路
基板２２の表裏面に露出させる。この結果、第１の領域
２２Ａは電極として機能し、基板裏面側からの取出しを
可能にする。
ように回路基板２２の表裏面をマスキング材料５３によ
って覆ってその第１の領域２２Ａに対応する部分を除去
することにより拡散窓４６を形成する。さらにその後、
回路基板２２の表裏面全体に拡散源としての拡散膜４７
を成膜し、熱処理によって前記第１の領域２２Ａ内に拡
散させることにより第１の領域２２Ａの不純物濃度を第
２の領域２２Ｂより高くする。しかる後、回路基板２２
の表裏面の不要な拡散膜４７を除去して図１５（ｂ）に
示すように不純物が拡散された第１の領域２２Ａを回路
基板２２の表裏面に露出させる。この結果、第１の領域
２２Ａは電極として機能し、基板裏面側からの取出しを
可能にする。
【００２９】［第３の実施の形態］次に、本発明の第３
の実施の形態にかかる回路基板を示す平面図および断面
図を図１６（ａ）および図１６（ｂ）に示す。この実施
の形態においては、同心円状に形成された径が異なる２
つの筒状部６１Ａ，６１Ｂと、これら両筒状部６１Ａ，
６１Ｂを連結する連結部６１Ｃとからなる絶縁層６２に
よって回路基板２２を面内方向に３つの領域、すなわち
内側の筒状部６１Ａによって囲まれた第１の領域２２Ａ
と、外側の筒状部６１Ｂより外側の第２の領域２２Ｂ
と、両筒状部６１Ａ，６１Ｂによって囲まれた第３の領
域２２Ｃとに電気的に絶縁して分離し、第１の領域２２
Ａのみを不純物の拡散によって電気伝導度を高めて電極
として機能させ、第１、第２の筒状部６１Ａ，６１Ｂに
よって囲まれた第３の領域２２Ｃに絶縁体５２を充填し
ている。
の実施の形態にかかる回路基板を示す平面図および断面
図を図１６（ａ）および図１６（ｂ）に示す。この実施
の形態においては、同心円状に形成された径が異なる２
つの筒状部６１Ａ，６１Ｂと、これら両筒状部６１Ａ，
６１Ｂを連結する連結部６１Ｃとからなる絶縁層６２に
よって回路基板２２を面内方向に３つの領域、すなわち
内側の筒状部６１Ａによって囲まれた第１の領域２２Ａ
と、外側の筒状部６１Ｂより外側の第２の領域２２Ｂ
と、両筒状部６１Ａ，６１Ｂによって囲まれた第３の領
域２２Ｃとに電気的に絶縁して分離し、第１の領域２２
Ａのみを不純物の拡散によって電気伝導度を高めて電極
として機能させ、第１、第２の筒状部６１Ａ，６１Ｂに
よって囲まれた第３の領域２２Ｃに絶縁体５２を充填し
ている。
【００３０】絶縁層６２の形成は、図１７（ａ），図１
７（ｂ）に示すように、一部周面が切欠き開放されたＣ
字状の環状穴６３を回路基板２２の表裏面に貫通して形
成し、この環状穴６３の穴壁面に前記絶縁層６２を成膜
すればよい。環状穴６３の切欠き開放部６３ａ（連結部
６１Ｃ）の幅は、図１２（ａ），図１２（ｂ）に示した
隣接する穴５０間の基板材料部分５１と同様に、絶縁層
６２を成膜したとき基板材料を第１の領域２２Ａ、第２
の領域２２Ｂおよび第３の領域２２Ｃに完全に電気的に
絶縁し分離できる間隔より狭く設定される。これによっ
て絶縁層６２とこの絶縁体５２（第３の領域２２Ｃ）は
本実施の形態にかかる回路基板の電気的絶縁領域を形成
する。なお、第３の領域２２Ｃに絶縁体を充填する工
程、第１の領域２２Ａを電極にする工程等は、上記の実
施の形態と全く同じである。
７（ｂ）に示すように、一部周面が切欠き開放されたＣ
字状の環状穴６３を回路基板２２の表裏面に貫通して形
成し、この環状穴６３の穴壁面に前記絶縁層６２を成膜
すればよい。環状穴６３の切欠き開放部６３ａ（連結部
６１Ｃ）の幅は、図１２（ａ），図１２（ｂ）に示した
隣接する穴５０間の基板材料部分５１と同様に、絶縁層
６２を成膜したとき基板材料を第１の領域２２Ａ、第２
の領域２２Ｂおよび第３の領域２２Ｃに完全に電気的に
絶縁し分離できる間隔より狭く設定される。これによっ
て絶縁層６２とこの絶縁体５２（第３の領域２２Ｃ）は
本実施の形態にかかる回路基板の電気的絶縁領域を形成
する。なお、第３の領域２２Ｃに絶縁体を充填する工
程、第１の領域２２Ａを電極にする工程等は、上記の実
施の形態と全く同じである。
【００３１】［第４の実施の形態］図１８は本発明の第
４の実施の形態を示すセンサの断面図である。この実施
の形態においては、回路基板６０として導電性の低い半
導体基板の代わりに導電性の高い基板材料を用いた点が
上記した実施の形態と異なる。基板材料としては、導電
性の高いシリコン基板が用いられる。回路基板６０の内
部には、基板表面から裏面まで連続しかつ面内方向に閉
じた電気的絶縁領域３３を形成することにより、前記回
路基板６０を面内方向に電気的に絶縁された複数の導電
性領域に分離しており、前記絶縁領域３３によって囲ま
れた導電性領域を電極３１とし、その表裏面にコンタク
ト用金属薄膜３２と裏面側電極パッド３５をそれぞれ接
続している。絶縁領域３３は、耐熱性の絶縁材料、例え
ばＡｌ2 Ｏ3 ，ＳｉＯ2 ，ＳｉＮX 等によって形成され
る。このような絶縁領域３３は、上記した実施の形態と
同様に回路基板６０に溝を形成し、この溝に絶縁材料を
充填して絶縁領域３３とすればよい。絶縁領域３３を形
成した後、溝が回路基板６０の表裏面に現れるように回
路基板６０を研磨等によって薄くし、絶縁領域３３の両
端を基板の表裏面に露出させる。そして、絶縁領域３３
によって囲まれた領域、すなわち電極３１の表裏面に前
記コンタクト用金属薄膜３２と裏面側電極パッド３５を
それぞれ設け、絶縁領域３３より外側の基板表裏面を絶
縁層２４によって覆い、さらに基板表面側を全面にわた
って保護膜３７で覆う。なお、この場合にはダイアフラ
ムは形成されていない。このような構成においても、上
記した実施の形態と同様に電極３１の形成が容易で、回
路基板６０の裏面側からも取り出すことができる。
４の実施の形態を示すセンサの断面図である。この実施
の形態においては、回路基板６０として導電性の低い半
導体基板の代わりに導電性の高い基板材料を用いた点が
上記した実施の形態と異なる。基板材料としては、導電
性の高いシリコン基板が用いられる。回路基板６０の内
部には、基板表面から裏面まで連続しかつ面内方向に閉
じた電気的絶縁領域３３を形成することにより、前記回
路基板６０を面内方向に電気的に絶縁された複数の導電
性領域に分離しており、前記絶縁領域３３によって囲ま
れた導電性領域を電極３１とし、その表裏面にコンタク
ト用金属薄膜３２と裏面側電極パッド３５をそれぞれ接
続している。絶縁領域３３は、耐熱性の絶縁材料、例え
ばＡｌ2 Ｏ3 ，ＳｉＯ2 ，ＳｉＮX 等によって形成され
る。このような絶縁領域３３は、上記した実施の形態と
同様に回路基板６０に溝を形成し、この溝に絶縁材料を
充填して絶縁領域３３とすればよい。絶縁領域３３を形
成した後、溝が回路基板６０の表裏面に現れるように回
路基板６０を研磨等によって薄くし、絶縁領域３３の両
端を基板の表裏面に露出させる。そして、絶縁領域３３
によって囲まれた領域、すなわち電極３１の表裏面に前
記コンタクト用金属薄膜３２と裏面側電極パッド３５を
それぞれ設け、絶縁領域３３より外側の基板表裏面を絶
縁層２４によって覆い、さらに基板表面側を全面にわた
って保護膜３７で覆う。なお、この場合にはダイアフラ
ムは形成されていない。このような構成においても、上
記した実施の形態と同様に電極３１の形成が容易で、回
路基板６０の裏面側からも取り出すことができる。
【００３２】［第５の実施の形態］次に、本発明の第５
の実施の形態について説明する。本実施の形態にかかる
センサの外観は先に図１，図２に示した流量センサと同
一であるので、センサの構成については説明を省略す
る。図１９は、図２のIII −III 線断面図、図２０は図
２のＩＶ−ＩＶ線拡大断面図である。電極３１は、回路
基板２２の厚み方向に基板表面から裏面まで連続して形
成され、周囲が電気的絶縁領域である絶縁層４２によっ
て囲まれることにより、絶縁層４２より外側の基板材料
から電気的に絶縁分離されている。このような電極３１
は、絶縁層４２によって囲まれた領域を不純物の拡散に
よって絶縁層４２を取り囲む外側の領域よりも不純物濃
度を高くして導電性をもたせることにより容易に形成さ
れる。拡散のための拡散源としては、Ａｌ等が用いられ
る。本実施の形態においては、電極３１を絶縁分離する
絶縁分離領域の構造がこれまでに述べた実施の形態と異
なる。すなわち、電気的絶縁領域を形成する絶縁層４２
は、多結晶シリコン層４３を挟んだ層状構造をなすもの
である。
の実施の形態について説明する。本実施の形態にかかる
センサの外観は先に図１，図２に示した流量センサと同
一であるので、センサの構成については説明を省略す
る。図１９は、図２のIII −III 線断面図、図２０は図
２のＩＶ−ＩＶ線拡大断面図である。電極３１は、回路
基板２２の厚み方向に基板表面から裏面まで連続して形
成され、周囲が電気的絶縁領域である絶縁層４２によっ
て囲まれることにより、絶縁層４２より外側の基板材料
から電気的に絶縁分離されている。このような電極３１
は、絶縁層４２によって囲まれた領域を不純物の拡散に
よって絶縁層４２を取り囲む外側の領域よりも不純物濃
度を高くして導電性をもたせることにより容易に形成さ
れる。拡散のための拡散源としては、Ａｌ等が用いられ
る。本実施の形態においては、電極３１を絶縁分離する
絶縁分離領域の構造がこれまでに述べた実施の形態と異
なる。すなわち、電気的絶縁領域を形成する絶縁層４２
は、多結晶シリコン層４３を挟んだ層状構造をなすもの
である。
【００３３】ここでシリコン基板に絶縁領域を形成する
酸化膜を組み合わせる場合には、成膜レートの速いＴＥ
ＯＳ−ＣＶＤ（ Chemical Vapor Deposition )等の成膜
方式を用いることができる。例えば成膜レートが約０．
３μｍ／ｍｉｎで開口部の幅が約３０μｍと仮定すると
計算上は約５０分の成膜で埋め込みを行うことができ
る。しかしながら、この組み合わせの場合、シリコンの
熱膨張係数は約３ｐｐｍ／°Ｃであるのに対し、酸化膜
はこれよりも熱膨張係数が一桁小さく、十分数ｐｐｍ／
°Ｃ程度である。この大きな熱膨張係数のミスマッチ
は、ウエハを高温プロセスに通した際に電極部に応力を
発生させ、最悪の場合基板を破壊させるおそれも生じて
くる。一方、シリコン基板に窒化膜を組み合わせる場合
には、熱膨張係数は比較的シリコンに近い値である。し
かしながら、窒化シリコン膜では一般に成膜レートの速
い成膜手段が確立されていないため、本発明に必要な２
０〜３０μｍ程度の開口部の溝を埋めるためにはかなり
の時間を要するという欠点があった。
酸化膜を組み合わせる場合には、成膜レートの速いＴＥ
ＯＳ−ＣＶＤ（ Chemical Vapor Deposition )等の成膜
方式を用いることができる。例えば成膜レートが約０．
３μｍ／ｍｉｎで開口部の幅が約３０μｍと仮定すると
計算上は約５０分の成膜で埋め込みを行うことができ
る。しかしながら、この組み合わせの場合、シリコンの
熱膨張係数は約３ｐｐｍ／°Ｃであるのに対し、酸化膜
はこれよりも熱膨張係数が一桁小さく、十分数ｐｐｍ／
°Ｃ程度である。この大きな熱膨張係数のミスマッチ
は、ウエハを高温プロセスに通した際に電極部に応力を
発生させ、最悪の場合基板を破壊させるおそれも生じて
くる。一方、シリコン基板に窒化膜を組み合わせる場合
には、熱膨張係数は比較的シリコンに近い値である。し
かしながら、窒化シリコン膜では一般に成膜レートの速
い成膜手段が確立されていないため、本発明に必要な２
０〜３０μｍ程度の開口部の溝を埋めるためにはかなり
の時間を要するという欠点があった。
【００３４】本実施の形態においては、電気的絶縁領域
を形成する絶縁層４２が多結晶シリコン層４３を挟んだ
層状構造としたので、基板材料と絶縁領域の熱膨張係数
の差が非常に少なく、電気的絶縁性と熱膨張係数の整合
性を同時に達成することができる。このようにシリコン
の回路基板２２と絶縁領域との熱膨張係数の差が小さく
なることによって、製造工程での熱応力の発生が少なく
なり、高温プロセスを通した際に熱応力による基板の反
り、基板の破壊等を防止することができる。さらには酸
化膜や窒化膜を用いる場合に比べてさらに広い温度範囲
でのプロセスを可能にし、アプリケーションの幅を広げ
ることが可能となる。
を形成する絶縁層４２が多結晶シリコン層４３を挟んだ
層状構造としたので、基板材料と絶縁領域の熱膨張係数
の差が非常に少なく、電気的絶縁性と熱膨張係数の整合
性を同時に達成することができる。このようにシリコン
の回路基板２２と絶縁領域との熱膨張係数の差が小さく
なることによって、製造工程での熱応力の発生が少なく
なり、高温プロセスを通した際に熱応力による基板の反
り、基板の破壊等を防止することができる。さらには酸
化膜や窒化膜を用いる場合に比べてさらに広い温度範囲
でのプロセスを可能にし、アプリケーションの幅を広げ
ることが可能となる。
【００３５】本実施の形態において前記絶縁層４２は、
耐熱性の絶縁材料、例えば基板材料が反応してできた反
応生成物、具体的には基板材料の酸化物（ＳｉＯ2 ）ま
たは窒化物（Ｓｉ3Ｎ4）、ＳｉＮX 、Ａｌ2Ｏ3もしくは
Ｓｉ−Ｂ−Ｏ系ガラス等によって円筒状に形成され、両
端が基板の表裏面に露出されることにより、前記電極３
１を完全に取り囲み、外側の基板材料から電気的に絶縁
している。このような絶縁層４２は、後述するように、
回路基板２２に貫通穴もしくは溝を形成し、その壁面に
酸化膜または窒化膜を形成し、次いでその壁面に多結晶
シリコン層４３を形成することにより容易に得られる。
溝の場合は、溝壁面に形成した絶縁層４２の間に多結晶
シリコン層４３を挟んだ層状構造の電気的絶縁領域を形
成した後、溝が基板の表裏面に現れるように基板を研磨
等によって薄くし、絶縁層４２の両端を基板の表裏面に
露出させればよい。
耐熱性の絶縁材料、例えば基板材料が反応してできた反
応生成物、具体的には基板材料の酸化物（ＳｉＯ2 ）ま
たは窒化物（Ｓｉ3Ｎ4）、ＳｉＮX 、Ａｌ2Ｏ3もしくは
Ｓｉ−Ｂ−Ｏ系ガラス等によって円筒状に形成され、両
端が基板の表裏面に露出されることにより、前記電極３
１を完全に取り囲み、外側の基板材料から電気的に絶縁
している。このような絶縁層４２は、後述するように、
回路基板２２に貫通穴もしくは溝を形成し、その壁面に
酸化膜または窒化膜を形成し、次いでその壁面に多結晶
シリコン層４３を形成することにより容易に得られる。
溝の場合は、溝壁面に形成した絶縁層４２の間に多結晶
シリコン層４３を挟んだ層状構造の電気的絶縁領域を形
成した後、溝が基板の表裏面に現れるように基板を研磨
等によって薄くし、絶縁層４２の両端を基板の表裏面に
露出させればよい。
【００３６】前記電極３１の両面、すなわち回路基板２
２の表裏面に露出している面には、前記コンタクト用金
属薄膜３２と裏面側電極パッド３５がそれぞれ接続され
ている。裏面側電極パッド３５は、前記実装基板６上に
形成された前記実装基板側電極２３に半田３６によって
電気的にかつ機械的に接続されている。そして、回路基
板２２の表面側は、耐環境性を高め電極部の電解腐食等
を防止するため保護膜３７によって全面にわたって覆わ
れている。
２の表裏面に露出している面には、前記コンタクト用金
属薄膜３２と裏面側電極パッド３５がそれぞれ接続され
ている。裏面側電極パッド３５は、前記実装基板６上に
形成された前記実装基板側電極２３に半田３６によって
電気的にかつ機械的に接続されている。そして、回路基
板２２の表面側は、耐環境性を高め電極部の電解腐食等
を防止するため保護膜３７によって全面にわたって覆わ
れている。
【００３７】ここで、本発明者は、絶縁層４２の厚みの
合計の値と多結晶シリコン層４３の厚みの値との比率を
０．２以下にしたところ、下記の表１に示すように熱応
力に起因する不具合を解消することができることを確認
した。
合計の値と多結晶シリコン層４３の厚みの値との比率を
０．２以下にしたところ、下記の表１に示すように熱応
力に起因する不具合を解消することができることを確認
した。
【００３８】
【表１】
【００３９】次に、上述した回路基板２２および電極３
１の製造方法について詳細に説明する。図２１（ａ）〜
図２７（ｂ）は回路基板と電極の第１の製造方法を示す
平面図および断面図である。先ず、上記した回路基板２
２の厚さより厚い半導体基板を用意し、これを出発基板
４０とする。この出発基板４０の表面の電極形成予定箇
所を図２１（ａ），図２１（ｂ）に示すようにエッチン
グして円筒状の溝４１を形成する。出発基板４０の厚さ
は、溝４１が形成されたときに十分な機械的強度を保て
る厚さとすることが望ましい。溝４１の深さは、最終的
な回路基板２２の板厚より若干深く設定される。また、
溝４１は必ずしも垂直なものである必要はない。基板材
料としては単結晶シリコン基板を用いているため、低温
Ｓｉドライエッチング装置等を用いることにより、図２
１（ｂ）に示すように略垂直な溝４１を形成することが
可能である。また、その時の溝４１の断面のアスペクト
レシオは２０：１程度は達成することができるため、５
００μｍの深さの溝を作製したい場合には、少なくとも
２５μｍぐらいの幅の溝が必要となる。
１の製造方法について詳細に説明する。図２１（ａ）〜
図２７（ｂ）は回路基板と電極の第１の製造方法を示す
平面図および断面図である。先ず、上記した回路基板２
２の厚さより厚い半導体基板を用意し、これを出発基板
４０とする。この出発基板４０の表面の電極形成予定箇
所を図２１（ａ），図２１（ｂ）に示すようにエッチン
グして円筒状の溝４１を形成する。出発基板４０の厚さ
は、溝４１が形成されたときに十分な機械的強度を保て
る厚さとすることが望ましい。溝４１の深さは、最終的
な回路基板２２の板厚より若干深く設定される。また、
溝４１は必ずしも垂直なものである必要はない。基板材
料としては単結晶シリコン基板を用いているため、低温
Ｓｉドライエッチング装置等を用いることにより、図２
１（ｂ）に示すように略垂直な溝４１を形成することが
可能である。また、その時の溝４１の断面のアスペクト
レシオは２０：１程度は達成することができるため、５
００μｍの深さの溝を作製したい場合には、少なくとも
２５μｍぐらいの幅の溝が必要となる。
【００４０】次に、出発基板４０の表面および溝４１の
溝壁にＳｉＯ2 からなる絶縁層４２を成膜する（図２２
（ａ），図２２（ｂ））。この絶縁層４２の成膜は、Ｔ
ＥＯＳ‐ＣＶＤ（ Chemical Vapor Deposition )装置等
のような回り込みがよく、成膜レートの速いものを用い
ることもできるが、基板がＳｉの場合、溝４１に絶縁層
４２を成膜する代わりに熱酸化工程を通すことにより、
より膜質の良い絶縁膜を形成することができる。この絶
縁膜として、酸化膜の他に低圧ＣＶＤによる酸化膜を用
いてもかまわない。
溝壁にＳｉＯ2 からなる絶縁層４２を成膜する（図２２
（ａ），図２２（ｂ））。この絶縁層４２の成膜は、Ｔ
ＥＯＳ‐ＣＶＤ（ Chemical Vapor Deposition )装置等
のような回り込みがよく、成膜レートの速いものを用い
ることもできるが、基板がＳｉの場合、溝４１に絶縁層
４２を成膜する代わりに熱酸化工程を通すことにより、
より膜質の良い絶縁膜を形成することができる。この絶
縁膜として、酸化膜の他に低圧ＣＶＤによる酸化膜を用
いてもかまわない。
【００４１】次に、絶縁層４２に覆われた溝４１に多結
晶シリコン層４３を低圧ＣＶＤ装置により成膜する（図
２３（ａ），図２３（ｂ））。多結晶シリコン層４３の
成膜に際しては、Ｓｉを含む反応ガス中に絶縁層４２が
形成された出発基板４０を設置して減圧状態に保持し、
化学的反応を利用して基板表面にＳｉを結晶成長させれ
ばよい。この時できる結晶は多結晶である。
晶シリコン層４３を低圧ＣＶＤ装置により成膜する（図
２３（ａ），図２３（ｂ））。多結晶シリコン層４３の
成膜に際しては、Ｓｉを含む反応ガス中に絶縁層４２が
形成された出発基板４０を設置して減圧状態に保持し、
化学的反応を利用して基板表面にＳｉを結晶成長させれ
ばよい。この時できる結晶は多結晶である。
【００４２】次に、図２４（ａ），図２４（ｂ）に示す
ように出発基板４０の表裏面を研磨して最終的な厚さの
回路基板２２とする。これにより、基板表面側において
は上記工程で形成した絶縁膜層４２が除去され、裏面側
においては溝４１の下端が露呈する。この結果、回路基
板２２は面内方向に２つの領域、すなわち溝４１内の絶
縁層４２によって囲まれた第１の領域２２Ａと、絶縁層
４２より外側の第２の領域２２Ｂとに電気的に完全に絶
縁し分離される。このような回路基板２２は、基板材料
および基板材料の酸化膜である絶縁層４２とで構成され
ているので、コンタミネーションの原因となり易い金属
等を含んでいない。
ように出発基板４０の表裏面を研磨して最終的な厚さの
回路基板２２とする。これにより、基板表面側において
は上記工程で形成した絶縁膜層４２が除去され、裏面側
においては溝４１の下端が露呈する。この結果、回路基
板２２は面内方向に２つの領域、すなわち溝４１内の絶
縁層４２によって囲まれた第１の領域２２Ａと、絶縁層
４２より外側の第２の領域２２Ｂとに電気的に完全に絶
縁し分離される。このような回路基板２２は、基板材料
および基板材料の酸化膜である絶縁層４２とで構成され
ているので、コンタミネーションの原因となり易い金属
等を含んでいない。
【００４３】次に、絶縁層４２によって囲まれた第１の
領域２２Ａの電気伝導度を高め電極にする。この電極形
成工程は、不純物の拡散によって行われる。拡散に際し
ては、先ず図２５（ａ），図２５（ｂ）に示すように回
路基板２２の表裏面に酸化膜からなる絶縁層４５を成膜
して基板をマスキングし、次に、この絶縁層４５の前記
第１の領域２２Ａを覆っている部分を除去して拡散窓４
６を形成する。次いで、回路基板２２の表裏面に拡散源
としての拡散膜４７を成膜する。この拡散膜４７は、例
えばＡｌからなり、熱処理されることにより前記第１の
領域２２Ａ内に拡散される。この結果、第１の領域２２
Ａは第２の領域２２Ｂよりも不純物濃度が高くなり、言
い換えれば電気伝導度が高くなり、電極として機能す
る。図２６（ａ），図２６（ｂ）は不純物拡散によって
電極３１が形成された状態を示す。なお、拡散のための
拡散源として固体の場合を示したが、これに限らず気
相、液相によって行なってもよいことは言うまでもな
い。
領域２２Ａの電気伝導度を高め電極にする。この電極形
成工程は、不純物の拡散によって行われる。拡散に際し
ては、先ず図２５（ａ），図２５（ｂ）に示すように回
路基板２２の表裏面に酸化膜からなる絶縁層４５を成膜
して基板をマスキングし、次に、この絶縁層４５の前記
第１の領域２２Ａを覆っている部分を除去して拡散窓４
６を形成する。次いで、回路基板２２の表裏面に拡散源
としての拡散膜４７を成膜する。この拡散膜４７は、例
えばＡｌからなり、熱処理されることにより前記第１の
領域２２Ａ内に拡散される。この結果、第１の領域２２
Ａは第２の領域２２Ｂよりも不純物濃度が高くなり、言
い換えれば電気伝導度が高くなり、電極として機能す
る。図２６（ａ），図２６（ｂ）は不純物拡散によって
電極３１が形成された状態を示す。なお、拡散のための
拡散源として固体の場合を示したが、これに限らず気
相、液相によって行なってもよいことは言うまでもな
い。
【００４４】次に、回路基板２２の表裏面に残っている
不要な拡散膜４７を研磨等によって除去すると、電極３
１の製作が終了する（図２７（ａ），図２７（ｂ））。
この後、基板の表裏面に絶縁層２４（図２０参照）を成
膜し、しかる後その上に検出部２７を構成する上記した
測温抵抗体２８Ａ，２８Ｂ、ヒータ２９、流体温度検出
用抵抗体３０、ならびにコンタクト用金属薄膜３２、裏
面側電極パッド３５等を形成し、保護膜３７で覆う。そ
して、基板表面側からエッチングを行い、ダイアフラム
２５を形成することにより流量検出器２０の製作を終了
する。
不要な拡散膜４７を研磨等によって除去すると、電極３
１の製作が終了する（図２７（ａ），図２７（ｂ））。
この後、基板の表裏面に絶縁層２４（図２０参照）を成
膜し、しかる後その上に検出部２７を構成する上記した
測温抵抗体２８Ａ，２８Ｂ、ヒータ２９、流体温度検出
用抵抗体３０、ならびにコンタクト用金属薄膜３２、裏
面側電極パッド３５等を形成し、保護膜３７で覆う。そ
して、基板表面側からエッチングを行い、ダイアフラム
２５を形成することにより流量検出器２０の製作を終了
する。
【００４５】［第６の実施の形態］図２８（ａ）は本発
明の第６の実施の形態にかかる回路基板を示す平面図、
図２８（ｂ）はその断面図である。この実施の形態にお
いては、小さな筒状に形成された複数の絶縁層４２によ
って回路基板２２を面内方向に２つの領域、すなわち絶
縁層４２によって囲まれた第１の領域２２Ａと、絶縁層
４２より外側の第２の領域２２Ｂとに電気的に絶縁して
分離し、第１の領域２２Ａのみを不純物の拡散によって
電極３１としている。絶縁層４２は、上記した実施の形
態と同様に多結晶シリコン層４３を挟んだ層状構造に形
成されている。
明の第６の実施の形態にかかる回路基板を示す平面図、
図２８（ｂ）はその断面図である。この実施の形態にお
いては、小さな筒状に形成された複数の絶縁層４２によ
って回路基板２２を面内方向に２つの領域、すなわち絶
縁層４２によって囲まれた第１の領域２２Ａと、絶縁層
４２より外側の第２の領域２２Ｂとに電気的に絶縁して
分離し、第１の領域２２Ａのみを不純物の拡散によって
電極３１としている。絶縁層４２は、上記した実施の形
態と同様に多結晶シリコン層４３を挟んだ層状構造に形
成されている。
【００４６】電極３１の製造に際しては、先ず、最終的
な板厚を有する回路基板２２を用意する。次に、この回
路基板２２の表裏面に貫通する複数個の小さな穴５０を
同心円上に、かつ互いに微小間隔離間した状態で形成す
る。穴５０の形成方法としては、上記実施の形態におけ
る溝４１の形成と同様に低温Ｓｉドライエッチング装置
等によって形成することができる。互いに隣接する穴５
０間の基板材料部分５１は、電極となる第１の領域２２
Ａを支持するための支持部を形成している。隣り合う穴
５０の間隔は、後ほど回路基板２２を酸化させて酸化膜
を成長させたとき、基板材料を第１の領域２２Ａおよび
第２の領域２２Ｂとに電気的に絶縁し分離できる間隔よ
り狭く設定される必要があり、具体的には１０μｍ以下
とされる。また、この穴５０の形状は丸に限らず、１０
μｍ以下の狭い部分でのみ機械的につながっている形状
であれば如何なる形状でもよい。
な板厚を有する回路基板２２を用意する。次に、この回
路基板２２の表裏面に貫通する複数個の小さな穴５０を
同心円上に、かつ互いに微小間隔離間した状態で形成す
る。穴５０の形成方法としては、上記実施の形態におけ
る溝４１の形成と同様に低温Ｓｉドライエッチング装置
等によって形成することができる。互いに隣接する穴５
０間の基板材料部分５１は、電極となる第１の領域２２
Ａを支持するための支持部を形成している。隣り合う穴
５０の間隔は、後ほど回路基板２２を酸化させて酸化膜
を成長させたとき、基板材料を第１の領域２２Ａおよび
第２の領域２２Ｂとに電気的に絶縁し分離できる間隔よ
り狭く設定される必要があり、具体的には１０μｍ以下
とされる。また、この穴５０の形状は丸に限らず、１０
μｍ以下の狭い部分でのみ機械的につながっている形状
であれば如何なる形状でもよい。
【００４７】次に、回路基板２２を加熱酸化させて表裏
面および穴５０の内壁に熱酸化膜からなる絶縁層４２を
形成する。この絶縁層４２は、隣接する穴５０間の基板
材料部分５１において連続している。そして、各孔５０
の壁面に多結晶シリコン層４３を低圧ＣＶＤ装置により
成膜して絶縁層４２を覆う。この多結晶シリコン層４３
は、各穴５０ごとに独立している。次に、回路基板２２
の表裏面全体に拡散源としての拡散膜を成膜し、熱処理
によって前記第１の領域２２Ａ内に拡散させることによ
り第１の領域２２Ａの不純物濃度を第２の領域２２Ｂよ
り高くする。しかる後、回路基板２２の表裏面の不要な
拡散膜を除去して、図２８（ａ），図２８（ｂ）に示す
ように不純物が拡散された第１の領域２２Ａを回路基板
２２の表裏面に露出させる。この結果、第１の領域２２
Ａは電極として機能し、基板裏面側からの取出しを可能
にする。
面および穴５０の内壁に熱酸化膜からなる絶縁層４２を
形成する。この絶縁層４２は、隣接する穴５０間の基板
材料部分５１において連続している。そして、各孔５０
の壁面に多結晶シリコン層４３を低圧ＣＶＤ装置により
成膜して絶縁層４２を覆う。この多結晶シリコン層４３
は、各穴５０ごとに独立している。次に、回路基板２２
の表裏面全体に拡散源としての拡散膜を成膜し、熱処理
によって前記第１の領域２２Ａ内に拡散させることによ
り第１の領域２２Ａの不純物濃度を第２の領域２２Ｂよ
り高くする。しかる後、回路基板２２の表裏面の不要な
拡散膜を除去して、図２８（ａ），図２８（ｂ）に示す
ように不純物が拡散された第１の領域２２Ａを回路基板
２２の表裏面に露出させる。この結果、第１の領域２２
Ａは電極として機能し、基板裏面側からの取出しを可能
にする。
【００４８】［第７の実施の形態］図２９（ａ）は第７
の実施の形態にかかる回路基板とその電極を示す平面
図、図２９（ｂ）は断面図である。この実施の形態にお
いては、同心円状に形成された径が異なる２つの筒状部
６１Ａ，６１Ｂと、これら両筒状部６１Ａ，６１Ｂを連
結する連結部６１Ｃとからなる絶縁層６２によって回路
基板２２を面内方向に２つの領域、すなわち内側の筒状
部６１Ａによって囲まれた第１の領域２２Ａと、外側の
筒状部６１Ｂより外側の第２の領域２２Ｂとに電気的に
絶縁して分離して電極３１とし、絶縁層６２を多結晶シ
リコン層４３を挟んだ層状構造としている。
の実施の形態にかかる回路基板とその電極を示す平面
図、図２９（ｂ）は断面図である。この実施の形態にお
いては、同心円状に形成された径が異なる２つの筒状部
６１Ａ，６１Ｂと、これら両筒状部６１Ａ，６１Ｂを連
結する連結部６１Ｃとからなる絶縁層６２によって回路
基板２２を面内方向に２つの領域、すなわち内側の筒状
部６１Ａによって囲まれた第１の領域２２Ａと、外側の
筒状部６１Ｂより外側の第２の領域２２Ｂとに電気的に
絶縁して分離して電極３１とし、絶縁層６２を多結晶シ
リコン層４３を挟んだ層状構造としている。
【００４９】絶縁層６２および電極３１の形成は上記し
た実施の形態と同じである。製造に際しては、一部周面
が切欠き開放されたＣ字状の環状穴を回路基板２２の表
裏面に貫通して形成し、この環状穴の穴壁面に絶縁層６
２を成膜し、溝内部に多結晶シリコン層４３を成膜すれ
ばよい。環状穴の切欠き開放部分の幅は、図２８
（ａ），図２８（ｂ）に示した隣接する穴５０間の基板
材料部分５１と同様に、絶縁層６２を成膜したとき基板
材料を第１の領域２２Ａと第２の領域２２Ｂに完全に電
気的に絶縁し分離できる間隔より狭く設定される。
た実施の形態と同じである。製造に際しては、一部周面
が切欠き開放されたＣ字状の環状穴を回路基板２２の表
裏面に貫通して形成し、この環状穴の穴壁面に絶縁層６
２を成膜し、溝内部に多結晶シリコン層４３を成膜すれ
ばよい。環状穴の切欠き開放部分の幅は、図２８
（ａ），図２８（ｂ）に示した隣接する穴５０間の基板
材料部分５１と同様に、絶縁層６２を成膜したとき基板
材料を第１の領域２２Ａと第２の領域２２Ｂに完全に電
気的に絶縁し分離できる間隔より狭く設定される。
【００５０】［第８の実施の形態］図３０は本発明の第
８の実施の形態を示す検出器の断面図である。この実施
の形態においては、回路基板６０として導電性の低い半
導体基板の代わりに予めボロン、リンなどが拡散処理さ
れた導電性の高い基板材料を用いた点が上記した実施の
形態と異なる。基板材料としては、導電性の高いシリコ
ン基板が用いられる。回路基板６０の内部には、基板表
面から裏面まで連続しかつ面内方向に閉じた電気的絶縁
領域である絶縁層４２を形成することにより、前記回路
基板６０を面内方向に電気的に絶縁された複数の導電性
領域に分離しており、前記絶縁層４２によって囲まれた
導電性領域を電極３１とし、その表裏面にコンタクト用
金属薄膜３２と裏面側電極パッド３５をそれぞれ接続し
ている。絶縁層４２は、耐熱性の絶縁材料、例えばＳｉ
Ｏ2 ，ＳｉＮX 等によって多結晶シリコン層４３を挟ん
だ層状構造をなしている。このような絶縁層４２は、上
記した実施の形態と同様に回路基板６０に溝を形成し、
この溝に絶縁材料をコーティングして絶縁層４２とし、
しかる後多結晶シリコン層４３を成膜すればよい。この
ような絶縁層４２を形成した後、溝が回路基板６０の表
裏面に現れるように回路基板６０を研磨等によって薄く
し、絶縁層４２の両端を基板の表裏面に露出させる。そ
して、絶縁層４２によって囲まれた領域、すなわち電極
３１の表裏面に前記コンタクト用金属薄膜３２と裏面側
電極パッド３５をそれぞれ設け、絶縁層４２より外側の
基板表裏面を絶縁層２４によって覆い、さらに基板表面
側を全面にわたって保護膜３７で覆う。なお、この場合
にはダイアフラムは形成されていない。このような構成
においても、上記した実施の形態と同様に電極３１の形
成が容易で、回路基板６０の裏面側からも取り出すこと
ができる。また、本実施の形態ではダイアフラムを形成
する前に電極３１を形成しているので、薄膜メンブレン
の破壊等の問題を回避することができる。なお、上記し
た実施の形態においては、流体の流量を検出する検出器
に適用した例を示したが、本発明はこれに何等特定され
るものではなく、各種検出器に適用することができる。
８の実施の形態を示す検出器の断面図である。この実施
の形態においては、回路基板６０として導電性の低い半
導体基板の代わりに予めボロン、リンなどが拡散処理さ
れた導電性の高い基板材料を用いた点が上記した実施の
形態と異なる。基板材料としては、導電性の高いシリコ
ン基板が用いられる。回路基板６０の内部には、基板表
面から裏面まで連続しかつ面内方向に閉じた電気的絶縁
領域である絶縁層４２を形成することにより、前記回路
基板６０を面内方向に電気的に絶縁された複数の導電性
領域に分離しており、前記絶縁層４２によって囲まれた
導電性領域を電極３１とし、その表裏面にコンタクト用
金属薄膜３２と裏面側電極パッド３５をそれぞれ接続し
ている。絶縁層４２は、耐熱性の絶縁材料、例えばＳｉ
Ｏ2 ，ＳｉＮX 等によって多結晶シリコン層４３を挟ん
だ層状構造をなしている。このような絶縁層４２は、上
記した実施の形態と同様に回路基板６０に溝を形成し、
この溝に絶縁材料をコーティングして絶縁層４２とし、
しかる後多結晶シリコン層４３を成膜すればよい。この
ような絶縁層４２を形成した後、溝が回路基板６０の表
裏面に現れるように回路基板６０を研磨等によって薄く
し、絶縁層４２の両端を基板の表裏面に露出させる。そ
して、絶縁層４２によって囲まれた領域、すなわち電極
３１の表裏面に前記コンタクト用金属薄膜３２と裏面側
電極パッド３５をそれぞれ設け、絶縁層４２より外側の
基板表裏面を絶縁層２４によって覆い、さらに基板表面
側を全面にわたって保護膜３７で覆う。なお、この場合
にはダイアフラムは形成されていない。このような構成
においても、上記した実施の形態と同様に電極３１の形
成が容易で、回路基板６０の裏面側からも取り出すこと
ができる。また、本実施の形態ではダイアフラムを形成
する前に電極３１を形成しているので、薄膜メンブレン
の破壊等の問題を回避することができる。なお、上記し
た実施の形態においては、流体の流量を検出する検出器
に適用した例を示したが、本発明はこれに何等特定され
るものではなく、各種検出器に適用することができる。
【００５１】［第９の実施の形態］これまで説明した実
施の形態のいくつかは、基板を裏面電極を形成する第１
の領域とその他の第２の領域に絶縁分離する電気的絶縁
領域は、基板にガラス等の絶縁物を埋め込むことによっ
て形成されていた。ここで説明する本発明の第９の実施
の形態は、電気的絶縁領域を形成するガラス等の絶縁物
と基板の第１、第２の領域との間に不純物拡散抑制膜を
備えるものである。この不純物拡散抑制膜は、熱酸化膜
を含む酸化膜、若しくは窒化膜を含む。
施の形態のいくつかは、基板を裏面電極を形成する第１
の領域とその他の第２の領域に絶縁分離する電気的絶縁
領域は、基板にガラス等の絶縁物を埋め込むことによっ
て形成されていた。ここで説明する本発明の第９の実施
の形態は、電気的絶縁領域を形成するガラス等の絶縁物
と基板の第１、第２の領域との間に不純物拡散抑制膜を
備えるものである。この不純物拡散抑制膜は、熱酸化膜
を含む酸化膜、若しくは窒化膜を含む。
【００５２】この本発明の第９の実施の形態にかかる回
路基板の製造方法を、シリコン単結晶からなる出発基板
に溝を形成し、この溝にガラスを埋め込んで電気的絶縁
層を形成する方法を例に図３１（ａ）〜図３２（ｂ）を
参照しながら説明する。まず、回路基板の厚さより厚い
シリコン単結晶からなる半導体基板４０を用意し、これ
を出発基板４０とする。この出発基板４０の表面の絶縁
領域形成予定箇所を、図３１（ａ）および図３１（ｂ）
に示すように、エッチングして円筒状の溝４１を形成す
る。低温Ｓｉドライエッチング装置等を用いることによ
り、図３１（ｂ）に示すように略垂直な溝４１を形成す
ることが可能である。このときの出発基板４０の厚さ
は、溝４１が形成されたときに十分な機械的強度を保て
る厚さとすることが望ましい。また、溝４１の深さは、
最終的な回路基板２２の板厚より若干深く設定される。
路基板の製造方法を、シリコン単結晶からなる出発基板
に溝を形成し、この溝にガラスを埋め込んで電気的絶縁
層を形成する方法を例に図３１（ａ）〜図３２（ｂ）を
参照しながら説明する。まず、回路基板の厚さより厚い
シリコン単結晶からなる半導体基板４０を用意し、これ
を出発基板４０とする。この出発基板４０の表面の絶縁
領域形成予定箇所を、図３１（ａ）および図３１（ｂ）
に示すように、エッチングして円筒状の溝４１を形成す
る。低温Ｓｉドライエッチング装置等を用いることによ
り、図３１（ｂ）に示すように略垂直な溝４１を形成す
ることが可能である。このときの出発基板４０の厚さ
は、溝４１が形成されたときに十分な機械的強度を保て
る厚さとすることが望ましい。また、溝４１の深さは、
最終的な回路基板２２の板厚より若干深く設定される。
【００５３】次に、出発基板４０の表面および溝４１の
溝壁にＳｉＯ2 からなる不純物拡散抑制膜７１を成膜す
る（図３１（ｂ））。この不純物拡散抑制膜７１の成膜
は、ＴＥＯＳ‐ＣＶＤ（ Chemical Vapor Deposition )
装置等のような回り込みがよく、成膜レートの速いもの
を用いることもできる。また、基板にシリコン単結晶を
用いているので、熱酸化工程を通すことによりより膜質
の良い絶縁膜を形成することができる。この不純物拡散
抑制膜７１として、熱酸化膜の他に低圧ＣＶＤによる酸
化膜あるいは窒化膜を用いてもかまわない。
溝壁にＳｉＯ2 からなる不純物拡散抑制膜７１を成膜す
る（図３１（ｂ））。この不純物拡散抑制膜７１の成膜
は、ＴＥＯＳ‐ＣＶＤ（ Chemical Vapor Deposition )
装置等のような回り込みがよく、成膜レートの速いもの
を用いることもできる。また、基板にシリコン単結晶を
用いているので、熱酸化工程を通すことによりより膜質
の良い絶縁膜を形成することができる。この不純物拡散
抑制膜７１として、熱酸化膜の他に低圧ＣＶＤによる酸
化膜あるいは窒化膜を用いてもかまわない。
【００５４】次に、図３２（ｂ）に２点鎖線で示すよう
に、Ｓｉ−Ｂ−Ｏ系ガラスの微粉末４２'を出発基板４
０上にＦＨＤ法により堆積してこれを焼結することによ
って電気的絶縁領域として作用する絶縁層４２を形成す
る。すなわち、焼結に際しては、微粉末４２'を炎で加
水分解して発生したスート（すす）を出発基板４０の表
面にスプレーして成膜し、しかる後に焼結する。Ｓｉ−
Ｂ−Ｏ系ガラスの組成は、例えば３４〜４２ｗｔ％Ｓ
ｉ，１０〜５ｗｔ％Ｂ，５６〜５３ｗｔ％Ｏであり、そ
の軟化点は１４００°Ｃ、線膨張係数は１．６〜２．３
×１０−６〔Ｋ−１〕である。なお、微粉末４２'の成
膜に際しては、厚くしないと次のアニールプロセスで焼
結した際に堆積が減少し、十分な埋め込みができない可
能性がある。したがって、ガラス微粉末４２'を成膜し
た状態では２点鎖線で示すように膜厚を厚くし、アニー
ル後に図６（ｂ）に実線で示す厚さとする。
に、Ｓｉ−Ｂ−Ｏ系ガラスの微粉末４２'を出発基板４
０上にＦＨＤ法により堆積してこれを焼結することによ
って電気的絶縁領域として作用する絶縁層４２を形成す
る。すなわち、焼結に際しては、微粉末４２'を炎で加
水分解して発生したスート（すす）を出発基板４０の表
面にスプレーして成膜し、しかる後に焼結する。Ｓｉ−
Ｂ−Ｏ系ガラスの組成は、例えば３４〜４２ｗｔ％Ｓ
ｉ，１０〜５ｗｔ％Ｂ，５６〜５３ｗｔ％Ｏであり、そ
の軟化点は１４００°Ｃ、線膨張係数は１．６〜２．３
×１０−６〔Ｋ−１〕である。なお、微粉末４２'の成
膜に際しては、厚くしないと次のアニールプロセスで焼
結した際に堆積が減少し、十分な埋め込みができない可
能性がある。したがって、ガラス微粉末４２'を成膜し
た状態では２点鎖線で示すように膜厚を厚くし、アニー
ル後に図６（ｂ）に実線で示す厚さとする。
【００５５】このようにしてＳｉ−Ｂ−Ｏ系ガラスを埋
め込んだ後、この絶縁層４２の両端が基板の表裏面に露
出するように出発基板４０の表裏面を研磨して最終的な
厚さの回路基板２２とする。これにより、基板表面側に
おいては上記工程で形成した不純物拡散抑制膜７１およ
び絶縁層４２が除去され、裏面側においては溝４１の下
端が露呈する。この結果、回路基板２２は面内方向に２
つの領域、すなわち溝４１内の絶縁層４２によって囲ま
れた第１の領域２２Ａと、絶縁層４２より外側の第２の
領域２２Ｂとに電気的に完全に絶縁し分離される。
め込んだ後、この絶縁層４２の両端が基板の表裏面に露
出するように出発基板４０の表裏面を研磨して最終的な
厚さの回路基板２２とする。これにより、基板表面側に
おいては上記工程で形成した不純物拡散抑制膜７１およ
び絶縁層４２が除去され、裏面側においては溝４１の下
端が露呈する。この結果、回路基板２２は面内方向に２
つの領域、すなわち溝４１内の絶縁層４２によって囲ま
れた第１の領域２２Ａと、絶縁層４２より外側の第２の
領域２２Ｂとに電気的に完全に絶縁し分離される。
【００５６】次いで、絶縁層４２によって囲まれた第１
の領域２２Ａにのみ不純物を拡散して電気伝導度を高め
電極にする。この電極形成工程は、すでに述べた他の実
施の形態と同じであるので説明を省略する。本実施の形
態にかかる回路基板２２は、電気的絶縁領域を形成する
ガラス等の絶縁層４２と出発基板４０との間に不純物拡
散抑制膜７１を設けたので、上記絶縁層４２から基板に
不純物が拡散することを抑制することができる。特に、
絶縁層４２を形成する前に上記不純物拡散抑制層７１を
溝４１の内壁面および出発基板４０表面に形成するの
で、絶縁層４２を形成する際に基板が高温のアニールプ
ロセスにさらされても、上記ガラスに含まれる不純物が
基板に拡散することを抑制することができる。例えば、
上述のようにＳｉ−Ｂ−Ｏ系ガラスを用いて絶縁層４２
を形成する場合であっても、シリコン酸化膜中でのＢ
（ボロン）の拡散速度は非常に遅いため、摂氏１２００
度のアニール処理を数時間行っても、不純物拡散抑制膜
として１００ｎｍ程度の酸化膜厚があれば不純物の拡散
を抑制することができる。
の領域２２Ａにのみ不純物を拡散して電気伝導度を高め
電極にする。この電極形成工程は、すでに述べた他の実
施の形態と同じであるので説明を省略する。本実施の形
態にかかる回路基板２２は、電気的絶縁領域を形成する
ガラス等の絶縁層４２と出発基板４０との間に不純物拡
散抑制膜７１を設けたので、上記絶縁層４２から基板に
不純物が拡散することを抑制することができる。特に、
絶縁層４２を形成する前に上記不純物拡散抑制層７１を
溝４１の内壁面および出発基板４０表面に形成するの
で、絶縁層４２を形成する際に基板が高温のアニールプ
ロセスにさらされても、上記ガラスに含まれる不純物が
基板に拡散することを抑制することができる。例えば、
上述のようにＳｉ−Ｂ−Ｏ系ガラスを用いて絶縁層４２
を形成する場合であっても、シリコン酸化膜中でのＢ
（ボロン）の拡散速度は非常に遅いため、摂氏１２００
度のアニール処理を数時間行っても、不純物拡散抑制膜
として１００ｎｍ程度の酸化膜厚があれば不純物の拡散
を抑制することができる。
【００５７】このように絶縁材料のガラスからの不純物
拡散を抑制することによって、シリコン基板に拡散した
不純物のために異方性エッチングのエッチングレートが
極度に遅くなったり、基板中の不純物濃度が高くなって
集積回路が形成できなくなる等の問題を回避することが
できる。
拡散を抑制することによって、シリコン基板に拡散した
不純物のために異方性エッチングのエッチングレートが
極度に遅くなったり、基板中の不純物濃度が高くなって
集積回路が形成できなくなる等の問題を回避することが
できる。
【００５８】[第１０の実施の形態]次に本発明の第１０
の実施の形態として、回路基板に厚さ方向に異なる不純
物濃度を有するシリコン基板を用いた回路基板について
図３３〜図３６を参照して説明する。本実施の形態にお
いては出発基板としてシリコンエピタキシャルウェハを
使用する。図３３に示すように、このシリコンエピタキ
シャルウェハ８０は、エピタキシャル基板８０ｂ上にエ
ピタキシャル層８０ａを成長させたものである。ここで
エピタキシャルウェハ８０はその厚さ方向で不純物濃度
が異なり、エピタキシャル層８０ａの比抵抗は１Ωｃｍ
であるのに対し、エピタキシャル基板８０ｂの比抵抗は
０．００２Ωｃｍと、より低抵抗となっている。なお、
本実施の形態においては、エピタキシャル層８０ａとエ
ピタキシャル基板８０ｂの導電型は同じにしてある。こ
れは仮に導電型が異なる場合には、エピタキシャル層８
０ａとエピタキシャル基板８０ｂとの接合面にＰＮ接合
が形成されてしまい、後述するように裏面取り出し電極
を形成した際にオーミックか導通が取れなくなってしま
うからである。
の実施の形態として、回路基板に厚さ方向に異なる不純
物濃度を有するシリコン基板を用いた回路基板について
図３３〜図３６を参照して説明する。本実施の形態にお
いては出発基板としてシリコンエピタキシャルウェハを
使用する。図３３に示すように、このシリコンエピタキ
シャルウェハ８０は、エピタキシャル基板８０ｂ上にエ
ピタキシャル層８０ａを成長させたものである。ここで
エピタキシャルウェハ８０はその厚さ方向で不純物濃度
が異なり、エピタキシャル層８０ａの比抵抗は１Ωｃｍ
であるのに対し、エピタキシャル基板８０ｂの比抵抗は
０．００２Ωｃｍと、より低抵抗となっている。なお、
本実施の形態においては、エピタキシャル層８０ａとエ
ピタキシャル基板８０ｂの導電型は同じにしてある。こ
れは仮に導電型が異なる場合には、エピタキシャル層８
０ａとエピタキシャル基板８０ｂとの接合面にＰＮ接合
が形成されてしまい、後述するように裏面取り出し電極
を形成した際にオーミックか導通が取れなくなってしま
うからである。
【００５９】本実施の形態においても裏面電極を形成す
るには、先に述べた実施の形態（実施の形態１）と同
様、エッチングによりエピタキシャルウェハ８０にエピ
タキシャル層８０ａ側から溝４１を形成し（図３３）、
その溝４１にＴＥＯＳ−ＣＶＤ装置等により絶縁層４２
を埋め込んだ後（図３４）、上記エピタキシャルウェハ
８０をエピタキシャル基板８０ｂ側から研磨することに
よって絶縁層４２の両端がエピタキシャルウェハ８０の
両面に露出するようにして上記絶縁層４２で囲まれた第
１の領域８０１と前記絶縁層４２の外部の第２の領域８
０２に絶縁分離する（図３５）。この絶縁層４２で囲ま
れた第１の領域８０１は裏面取り出し電極として用いる
ことができる。なお、このときのエピタキシャル基層８
０ａとエピタキシャル基板８０ｂの厚さはそれぞれ５μ
ｍと５００μｍである。
るには、先に述べた実施の形態（実施の形態１）と同
様、エッチングによりエピタキシャルウェハ８０にエピ
タキシャル層８０ａ側から溝４１を形成し（図３３）、
その溝４１にＴＥＯＳ−ＣＶＤ装置等により絶縁層４２
を埋め込んだ後（図３４）、上記エピタキシャルウェハ
８０をエピタキシャル基板８０ｂ側から研磨することに
よって絶縁層４２の両端がエピタキシャルウェハ８０の
両面に露出するようにして上記絶縁層４２で囲まれた第
１の領域８０１と前記絶縁層４２の外部の第２の領域８
０２に絶縁分離する（図３５）。この絶縁層４２で囲ま
れた第１の領域８０１は裏面取り出し電極として用いる
ことができる。なお、このときのエピタキシャル基層８
０ａとエピタキシャル基板８０ｂの厚さはそれぞれ５μ
ｍと５００μｍである。
【００６０】この結果、エピタキシャルウェハ８０表面
で第１の領域８０１の面積が０．０１ｍｍ2 （０．１ｍ
ｍ角のエリアに相当）の場合には、上記第１の領域８０
１からなる裏面取り出し電極の抵抗値は、エピタキシャ
ル層８０ａで１Ω、エピタキシャル基板８０ｂで５Ω、
計６Ωとなる。なお、本実施の形態では、絶縁領域とし
て作用する絶縁層４２を形成するのに溝４１を形成する
方法を用いたが、これに代えて実施の形態２で説明した
ように小さな筒状に形成された複数の絶縁層を形成する
方法や、実施の形態３で説明したように同心円状に形成
された径が異なる２つの筒状部を形成する方法によって
絶縁領域を形成してもよい。さらに、実施の形態５〜７
で説明したように、電気的絶縁領域を形成する絶縁層４
２を多結晶シリコン層４３を挟んだ層状構造としてもよ
いことはいうまでもない。
で第１の領域８０１の面積が０．０１ｍｍ2 （０．１ｍ
ｍ角のエリアに相当）の場合には、上記第１の領域８０
１からなる裏面取り出し電極の抵抗値は、エピタキシャ
ル層８０ａで１Ω、エピタキシャル基板８０ｂで５Ω、
計６Ωとなる。なお、本実施の形態では、絶縁領域とし
て作用する絶縁層４２を形成するのに溝４１を形成する
方法を用いたが、これに代えて実施の形態２で説明した
ように小さな筒状に形成された複数の絶縁層を形成する
方法や、実施の形態３で説明したように同心円状に形成
された径が異なる２つの筒状部を形成する方法によって
絶縁領域を形成してもよい。さらに、実施の形態５〜７
で説明したように、電気的絶縁領域を形成する絶縁層４
２を多結晶シリコン層４３を挟んだ層状構造としてもよ
いことはいうまでもない。
【００６１】図３６は、本実施の形態にかかる回路基板
の表面に絶縁層８１および配線パターン８２を、裏面に
電極パッド８３を形成した例を示す図である。配線パタ
ーン８２と電極パッド８３とが裏面取り出し電極（第１
の領域８０１）によって電気的に接続されている。この
ように比抵抗の低いエピタキシャル基板を持つエピタキ
シャルウェハを用いることによって、裏面取り出し電極
の抵抗値を低く押さえることができる。したがって、第
１の領域８０１に不純物を厚さ方向に高濃度に拡散させ
る際に生じるコストの上昇や基板のコンタミネーション
の問題を回避することができる。また、基板全体を比抵
抗の小さい基板材料で構成して導電性を持たせた基板で
は裏面取り出し電極の抵抗の問題を解決できても集積回
路の作成を行うことができなかったが、本実施の形態に
かかる回路基板ではエピタキシャルウェハの上面の比較
的高抵抗のエピタキシャル層８０ａに集積回路等の回路
を行うことができる。
の表面に絶縁層８１および配線パターン８２を、裏面に
電極パッド８３を形成した例を示す図である。配線パタ
ーン８２と電極パッド８３とが裏面取り出し電極（第１
の領域８０１）によって電気的に接続されている。この
ように比抵抗の低いエピタキシャル基板を持つエピタキ
シャルウェハを用いることによって、裏面取り出し電極
の抵抗値を低く押さえることができる。したがって、第
１の領域８０１に不純物を厚さ方向に高濃度に拡散させ
る際に生じるコストの上昇や基板のコンタミネーション
の問題を回避することができる。また、基板全体を比抵
抗の小さい基板材料で構成して導電性を持たせた基板で
は裏面取り出し電極の抵抗の問題を解決できても集積回
路の作成を行うことができなかったが、本実施の形態に
かかる回路基板ではエピタキシャルウェハの上面の比較
的高抵抗のエピタキシャル層８０ａに集積回路等の回路
を行うことができる。
【００６２】さらに裏面取り出し電極の抵抗を下げるた
めには、エピタキシャル層８０ａの厚さを薄くしてもよ
いが、上記第１の領域８０１にエピタキシャル層８０ａ
の側から不純物拡散を行っても良いことはいうまでもな
い。この場合、同一導電型の不純物を薄いエピタキシャ
ル層８０ａのみに拡散させれば足りるので、不純物拡散
に要する時間は基板の厚さ方向に深く拡散させる場合に
比べて格段に短くて済み、コストの上昇を抑えることが
できる。
めには、エピタキシャル層８０ａの厚さを薄くしてもよ
いが、上記第１の領域８０１にエピタキシャル層８０ａ
の側から不純物拡散を行っても良いことはいうまでもな
い。この場合、同一導電型の不純物を薄いエピタキシャ
ル層８０ａのみに拡散させれば足りるので、不純物拡散
に要する時間は基板の厚さ方向に深く拡散させる場合に
比べて格段に短くて済み、コストの上昇を抑えることが
できる。
【００６３】一方、上記第１の領域８０１のエピタキシ
ャル層８０ａに不純物を拡散することによって、このエ
ピタキシャル層８０ａの導電型を選択することもでき
る。この場合にはエピタキシャル層８０ａの導電型を不
純物拡散によってエピタキシャル基板８０ｂの導電型と
一致させることができるので、エピタキシャルウェハ８
０を形成するエピタキシャル層８０ａとエピタキシャル
基板８０ｂの導電型は必ずしも一致していなくても良
い。すなわち、厚さ方向にＰＮ接合を持った基板に対し
ても本発明を適用することができ、基板の選択の幅が広
がる。このようなＰＮ接合を有する基板から本発明にか
かる回路基板を形成した場合には、例えば圧力センサ等
のダイアフラムを形成する際に使用される電界エッチス
トップ技術を適用する事が可能になるなどのメリットが
ある。
ャル層８０ａに不純物を拡散することによって、このエ
ピタキシャル層８０ａの導電型を選択することもでき
る。この場合にはエピタキシャル層８０ａの導電型を不
純物拡散によってエピタキシャル基板８０ｂの導電型と
一致させることができるので、エピタキシャルウェハ８
０を形成するエピタキシャル層８０ａとエピタキシャル
基板８０ｂの導電型は必ずしも一致していなくても良
い。すなわち、厚さ方向にＰＮ接合を持った基板に対し
ても本発明を適用することができ、基板の選択の幅が広
がる。このようなＰＮ接合を有する基板から本発明にか
かる回路基板を形成した場合には、例えば圧力センサ等
のダイアフラムを形成する際に使用される電界エッチス
トップ技術を適用する事が可能になるなどのメリットが
ある。
【００６４】［第１１の実施の形態］次に本発明の第１
１の実施の形態として、ＳＯＩ（Silicon On Insulato
r）ウェハを用いた回路基板について図３７〜図４１を
参照して説明する。本実施の形態で用いるＳＯＩウェハ
９０は、図３７に示すように、二つの半導体層、すなわ
ちＳＯＩ基台ウェハ９０ａとＳＯＩ活性層９０ｃとこれ
らの半導体層の間に設けられた酸化膜層９０ｂとからな
る。ここでＳＯＩ基台ウェハ９０ａは高い不純物濃度を
有し導電性を持っている。なお、ＳＯＩ基台ウェハ９０
ａとＳＯＩ活性層９０ｃの導電型は同一であっても逆導
電型であってもよい。
１の実施の形態として、ＳＯＩ（Silicon On Insulato
r）ウェハを用いた回路基板について図３７〜図４１を
参照して説明する。本実施の形態で用いるＳＯＩウェハ
９０は、図３７に示すように、二つの半導体層、すなわ
ちＳＯＩ基台ウェハ９０ａとＳＯＩ活性層９０ｃとこれ
らの半導体層の間に設けられた酸化膜層９０ｂとからな
る。ここでＳＯＩ基台ウェハ９０ａは高い不純物濃度を
有し導電性を持っている。なお、ＳＯＩ基台ウェハ９０
ａとＳＯＩ活性層９０ｃの導電型は同一であっても逆導
電型であってもよい。
【００６５】本実施の形態においては、まず、ＳＯＩ基
台ウェハ９０ａ側からシリコンディープエッチャでシリ
コンのトレンチエッチングを行い、ＳＯＩ基台ウェハ９
０ａの表面から酸化膜層９０ｂまで連続しかつこのＳＯ
Ｉ基板面に平行な面内において閉じた溝４１を形成する
（図３７）。このときシリコンと酸化膜のエッチングの
選択比は２００：１と高い比率であるので、溝４１を形
成するための上記トレンチエッチングは酸化膜層９０ｂ
でエッチストップすることができる。
台ウェハ９０ａ側からシリコンディープエッチャでシリ
コンのトレンチエッチングを行い、ＳＯＩ基台ウェハ９
０ａの表面から酸化膜層９０ｂまで連続しかつこのＳＯ
Ｉ基板面に平行な面内において閉じた溝４１を形成する
（図３７）。このときシリコンと酸化膜のエッチングの
選択比は２００：１と高い比率であるので、溝４１を形
成するための上記トレンチエッチングは酸化膜層９０ｂ
でエッチストップすることができる。
【００６６】しかる後に、この溝４１にＴＥＯＳ−ＣＶ
Ｄ装置等により絶縁層４２を埋め込み絶縁領域を形成す
る（図３８）。その結果、ＳＯＩ基台ウェハ９０ａは、
絶縁領域として作用する絶縁層４２によって、絶縁層４
２に囲まれた第１の領域９０ａ１とその外側の第２の領
域９０ａ２に絶縁分離される。後述するように、この絶
縁層４２で囲まれた第１の領域９０ａ１は裏面取り出し
電極として用いられる。次いでＳＯＩウェハ９０のＳＯ
Ｉ基台ウェハ９０ａ側を研磨することによってＳＯＩ基
台ウェハ９０ａ上に形成された絶縁層４２を取り除く。
その結果、溝４１に埋め込まれた絶縁層４２がＳＯＩ基
台ウェハ９０ａ表面に露出する（図３９）。このような
処理を行った後にＳＯＩウェハ９０のＳＯＩ活性層９０
ｃに必要な集積回路の作り込みを行う（図４０）。
Ｄ装置等により絶縁層４２を埋め込み絶縁領域を形成す
る（図３８）。その結果、ＳＯＩ基台ウェハ９０ａは、
絶縁領域として作用する絶縁層４２によって、絶縁層４
２に囲まれた第１の領域９０ａ１とその外側の第２の領
域９０ａ２に絶縁分離される。後述するように、この絶
縁層４２で囲まれた第１の領域９０ａ１は裏面取り出し
電極として用いられる。次いでＳＯＩウェハ９０のＳＯ
Ｉ基台ウェハ９０ａ側を研磨することによってＳＯＩ基
台ウェハ９０ａ上に形成された絶縁層４２を取り除く。
その結果、溝４１に埋め込まれた絶縁層４２がＳＯＩ基
台ウェハ９０ａ表面に露出する（図３９）。このような
処理を行った後にＳＯＩウェハ９０のＳＯＩ活性層９０
ｃに必要な集積回路の作り込みを行う（図４０）。
【００６７】そして、最終的な配線パターンを形成する
前に、絶縁領域を形成する絶縁層４２で囲まれたＳＯＩ
基台ウェハの第１の領域９０ａ１（裏面取り出し電極）
に対応して、ＳＯＩ活性層９０ｃおよび酸化膜層９０ｂ
にコンタクトホールを形成する。このコンタクトホール
を形成するプロセスは、ＳＯＩ活性層９０ｃの所定の場
所に異方性エッチング等の方法でエッチングを行い、酸
化膜層９０ｂを露出させる。そして、この酸化膜層９０
ｂの上記裏面取り出し電極に対応する部分をフッ酸等の
ウェットエッチング又はドライエッチングによって選択
的に取り除く。しかる後にＳＯＩウェハ９０の両面に絶
縁層９１を成膜してコンタクトホールを形成する。最後
に図４１に示すようにＳＯＩウェハ９０のＳＯＩ基台ウ
ェハ９０ａ側のコンタクトホールに電極パッド９２を形
成するとともに、ＳＯＩ活性層９０ｃ側に配線パターン
９３を形成することによって、裏面取り出し電極を備え
たＳＯＩウェハ９０を用いた回路基板を得ることができ
る。
前に、絶縁領域を形成する絶縁層４２で囲まれたＳＯＩ
基台ウェハの第１の領域９０ａ１（裏面取り出し電極）
に対応して、ＳＯＩ活性層９０ｃおよび酸化膜層９０ｂ
にコンタクトホールを形成する。このコンタクトホール
を形成するプロセスは、ＳＯＩ活性層９０ｃの所定の場
所に異方性エッチング等の方法でエッチングを行い、酸
化膜層９０ｂを露出させる。そして、この酸化膜層９０
ｂの上記裏面取り出し電極に対応する部分をフッ酸等の
ウェットエッチング又はドライエッチングによって選択
的に取り除く。しかる後にＳＯＩウェハ９０の両面に絶
縁層９１を成膜してコンタクトホールを形成する。最後
に図４１に示すようにＳＯＩウェハ９０のＳＯＩ基台ウ
ェハ９０ａ側のコンタクトホールに電極パッド９２を形
成するとともに、ＳＯＩ活性層９０ｃ側に配線パターン
９３を形成することによって、裏面取り出し電極を備え
たＳＯＩウェハ９０を用いた回路基板を得ることができ
る。
【００６８】なお、ＳＯＩ基台ウェハ９０ａのトレンチ
エッチングを行う際にＳＯＩ活性層９０ｃの機械的強度
が十分でない場合には、最終的に必要な厚さよりも厚い
ＳＯＩ活性層９０ｃを有するＳＯＩウェハを使用し、溝
４１をガラス等の絶縁層４２で埋め込んだ後にＳＯＩ活
性層を研磨してその厚さを調整すればよい。このように
ＳＯＩ活性層９０ｃの表面を研磨することで、集積回路
を作り込む面の清浄性を確保することも可能である。ま
た、電気的絶縁領域である絶縁層４２を形成するのに、
先に実施の形態２または実施の形態３で説明したよう
に、小さな筒状に形成された複数の絶縁層を形成する方
法や、同心円状に形成された径が異なる２つの筒状部を
形成する方法を用いてもよい。さらに、実施の形態５〜
７で説明したように、電気的絶縁領域を形成する絶縁層
４２を多結晶シリコン層４３を挟んだ層状構造としても
よいことはいうまでもない。
エッチングを行う際にＳＯＩ活性層９０ｃの機械的強度
が十分でない場合には、最終的に必要な厚さよりも厚い
ＳＯＩ活性層９０ｃを有するＳＯＩウェハを使用し、溝
４１をガラス等の絶縁層４２で埋め込んだ後にＳＯＩ活
性層を研磨してその厚さを調整すればよい。このように
ＳＯＩ活性層９０ｃの表面を研磨することで、集積回路
を作り込む面の清浄性を確保することも可能である。ま
た、電気的絶縁領域である絶縁層４２を形成するのに、
先に実施の形態２または実施の形態３で説明したよう
に、小さな筒状に形成された複数の絶縁層を形成する方
法や、同心円状に形成された径が異なる２つの筒状部を
形成する方法を用いてもよい。さらに、実施の形態５〜
７で説明したように、電気的絶縁領域を形成する絶縁層
４２を多結晶シリコン層４３を挟んだ層状構造としても
よいことはいうまでもない。
【００６９】本実施の形態にかかる回路基板によれば、
高い不純物濃度のＳＯＩ基台ウェハ９０ａと低い不純物
濃度のＳＯＩ活性層９０ｃの間に酸化膜層９０ｂが存在
するので、基板を熱処理する際において上記２つの層の
間で不純物が拡散することを防ぐことができる。また、
ＳＯＩ活性層９０ｃの比抵抗を大きくし、ここに集積回
路を作り込むことができる。また、裏面取り出し電極と
なる第１の領域９０ａ１に不純物を拡散させる必要がな
いので、不純物拡散の工程が不要となり、製造工程の短
縮とコストの削減を図ることができる。
高い不純物濃度のＳＯＩ基台ウェハ９０ａと低い不純物
濃度のＳＯＩ活性層９０ｃの間に酸化膜層９０ｂが存在
するので、基板を熱処理する際において上記２つの層の
間で不純物が拡散することを防ぐことができる。また、
ＳＯＩ活性層９０ｃの比抵抗を大きくし、ここに集積回
路を作り込むことができる。また、裏面取り出し電極と
なる第１の領域９０ａ１に不純物を拡散させる必要がな
いので、不純物拡散の工程が不要となり、製造工程の短
縮とコストの削減を図ることができる。
【００７０】
【発明の効果】本発明によれば、導電性を有する基板の
内部を耐熱性の絶縁材料によって電気的に絶縁分離して
いるので、電気的絶縁領域によって囲まれた導電性領域
を電極として用いることができ、裏面側から電極を取り
出すことができる。したがって、ワイヤボンディングが
不要になる。また、不純物拡散によって電極を形成して
いるので、電極材料を基板に埋め込む必要がなく、ま
た、薄膜メンブレン等の製作に先だって上記電極を形成
するので、集積回路作製プロセスにおけるコンタミネー
ションの問題、薄膜メンブレンの破壊等の問題を解消す
ることができる。
内部を耐熱性の絶縁材料によって電気的に絶縁分離して
いるので、電気的絶縁領域によって囲まれた導電性領域
を電極として用いることができ、裏面側から電極を取り
出すことができる。したがって、ワイヤボンディングが
不要になる。また、不純物拡散によって電極を形成して
いるので、電極材料を基板に埋め込む必要がなく、ま
た、薄膜メンブレン等の製作に先だって上記電極を形成
するので、集積回路作製プロセスにおけるコンタミネー
ションの問題、薄膜メンブレンの破壊等の問題を解消す
ることができる。
【００７１】また、本発明によれば、厚さ方向で異なる
不純物濃度分布を有する半導体基板に電気的絶縁領域を
設けることによって、裏面取り出し電極を形成する際の
不純物拡散をより短時間でできるので製造コストを削減
することができる。また、基板の不純物濃度の低い側に
集積回路等を作りつけることができる。
不純物濃度分布を有する半導体基板に電気的絶縁領域を
設けることによって、裏面取り出し電極を形成する際の
不純物拡散をより短時間でできるので製造コストを削減
することができる。また、基板の不純物濃度の低い側に
集積回路等を作りつけることができる。
【００７２】また、本発明によれば、不純物拡散抑制膜
を備えることによって、特に絶縁材料による基板のコン
タミネーションを低減することができる。
を備えることによって、特に絶縁材料による基板のコン
タミネーションを低減することができる。
【００７３】また、本発明によれば、電気的絶縁領域を
絶縁層の間に多結晶シリコン層を備えた層状構造とする
ことによって、シリコン基板と前記絶縁領域の熱膨張係
数の差によって電極部に発生する応力を小さくして破壊
を防止する。したがって、回路基板の信頼性を向上させ
るとともに、従来よりさらに広い温度範囲でのプロセス
を可能にする。
絶縁層の間に多結晶シリコン層を備えた層状構造とする
ことによって、シリコン基板と前記絶縁領域の熱膨張係
数の差によって電極部に発生する応力を小さくして破壊
を防止する。したがって、回路基板の信頼性を向上させ
るとともに、従来よりさらに広い温度範囲でのプロセス
を可能にする。
【図１】 本発明の第１の実施の形態に係る回路基板を
用いた検出器の透視図である。
用いた検出器の透視図である。
【図２】 上記検出器の平面図である。
【図３】 図２のIII −III 線断面図である。
【図４】 図２のＩＶ−ＩＶ線拡大断面図である。
【図５】 第１の実施の形態にかかる回路基板と電極の
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
【図６】 第１の実施の形態にかかる回路基板と電極の
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
【図７】 第１の実施の形態にかかる回路基板と電極の
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
【図８】 第１の実施の形態にかかる回路基板と電極の
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
【図９】 第１の実施の形態にかかる回路基板と電極の
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
製造方法を説明するための図（（ａ）は平面図、（ｂ）
は断面図）である。
【図１０】 第１の実施の形態にかかる回路基板と電極
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
【図１１】 第２の実施の形態にかかる回路基板と電極
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
【図１２】 第２の実施の形態にかかる回路基板と電極
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
【図１３】 第２の実施の形態にかかる回路基板と電極
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
【図１４】 第２の実施の形態にかかる回路基板と電極
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
【図１５】 第２の実施の形態にかかる回路基板と電極
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
【図１６】 第３の実施の形態にかかる回路基板と電極
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
【図１７】 第３の実施の形態にかかる回路基板と電極
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
の製造方法を説明するための図（（ａ）は平面図、
（ｂ）は断面図）である。
【図１８】 本発明の第４の実施の形態にかかる検出器
の断面図である。
の断面図である。
【図１９】 本発明の第５の実施の形態にかかる検出器
の断面図である。
の断面図である。
【図２０】 本発明の第５の実施の形態にかかる検出器
の断面図である。
の断面図である。
【図２１】 本発明の第５の実施の形態にかかる回路基
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
【図２２】 本発明の第５の実施の形態にかかる回路基
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
【図２３】 本発明の第５の実施の形態にかかる回路基
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
【図２４】 本発明の第５の実施の形態にかかる回路基
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
【図２５】 本発明の第５の実施の形態にかかる回路基
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
【図２６】 本発明の第５の実施の形態にかかる回路基
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
【図２７】 本発明の第５の実施の形態にかかる回路基
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
【図２８】 本発明の第６の実施の形態にかかる回路基
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
【図２９】 本発明の第７の実施の形態にかかる回路基
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
板と電極の製造方法を説明するための図（（ａ）は平面
図、（ｂ）は断面図）である。
【図３０】 本発明の第８の実施の形態を示す検出器の
断面図である。
断面図である。
【図３１】 本発明の第９の実施の形態を示す平面図
（ａ）と断面図（ｂ）である。
（ａ）と断面図（ｂ）である。
【図３２】 本発明の第９の実施の形態を示す平面図
（ａ）と断面図（ｂ）である。
（ａ）と断面図（ｂ）である。
【図３３】 本発明の第１０の実施の形態にかかる回路
基板と電極の製造方法を説明するための図である。
基板と電極の製造方法を説明するための図である。
【図３４】 本発明の第１０の実施の形態にかかる回路
基板と電極の製造方法を説明するための図である。
基板と電極の製造方法を説明するための図である。
【図３５】 本発明の第１０の実施の形態にかかる回路
基板と電極の製造方法を説明するための図である。
基板と電極の製造方法を説明するための図である。
【図３６】 本発明の第１０の実施の形態にかかる回路
基板と電極の製造方法を説明するための図である。
基板と電極の製造方法を説明するための図である。
【図３７】 本発明の第１１の実施の形態にかかる回路
基板と電極の製造方法を説明するための図である。
基板と電極の製造方法を説明するための図である。
【図３８】 本発明の第１１の実施の形態にかかる回路
基板と電極の製造方法を説明するための図である。
基板と電極の製造方法を説明するための図である。
【図３９】 本発明の第１１の実施の形態にかかる回路
基板と電極の製造方法を説明するための図である。
基板と電極の製造方法を説明するための図である。
【図４０】 本発明の第１１の実施の形態にかかる回路
基板と電極の製造方法を説明するための図である。
基板と電極の製造方法を説明するための図である。
【図４１】 本発明の第１１の実施の形態にかかる回路
基板と電極の製造方法を説明するための図である。
基板と電極の製造方法を説明するための図である。
【図４２】 従来の電極の製造方法を説明するための図
である。
である。
【図４３】 他の従来の電極の製造方法を説明するため
の図である。
の図である。
２１…シリコーン樹脂、２２…回路基板、２２Ａ…第１
の領域、２２Ｂ…第２の領域、２２Ｃ…第３の領域、２
３…実装基板側電極、２４…絶縁層、２５…ダイアフラ
ム、２６…被測定流体、２８Ａ，２８Ｂ…測温抵抗体、
２９…ヒータ、３０…流体温度検出用抵抗体、３１…電
極、３２…コンタクト用金属薄膜、３３…絶縁領域、３
５…裏面側電極パッド、３６…半田、３７…保護膜、４
０…出発基板、４１…溝、４２…絶縁層、４２’…微粉
末、４３…多結晶シリコン層、４５…絶縁層、４６…拡
散窓、４７…拡散膜、５０…穴、５１…穴間の基板材料
部分、５２…絶縁体、５３…マスキング材料、６…実装
基板、６０…回路基板、６１Ａ，６１Ｂ…筒状部、６１
Ｃ…連結部、６２…絶縁層、６３…環状穴、６３ａ…切
欠き開放部、７１…不純物拡散抑制膜、８０…シリコン
エピタキシャルウェハ、８０ａ…エピタキシャル層、８
０ｂ…エピタキシャル基板、８１…絶縁層、８２…配線
パターン、８３…電極パッド、９０…ＳＯＩウェハ、９
０ａ…ＳＯＩ基台ウェハ、９０ｂ…酸化膜層、９０ｃ…
ＳＯＩ活性層、９１…絶縁層、９２…電極パッド、９３
…配線パターン。
の領域、２２Ｂ…第２の領域、２２Ｃ…第３の領域、２
３…実装基板側電極、２４…絶縁層、２５…ダイアフラ
ム、２６…被測定流体、２８Ａ，２８Ｂ…測温抵抗体、
２９…ヒータ、３０…流体温度検出用抵抗体、３１…電
極、３２…コンタクト用金属薄膜、３３…絶縁領域、３
５…裏面側電極パッド、３６…半田、３７…保護膜、４
０…出発基板、４１…溝、４２…絶縁層、４２’…微粉
末、４３…多結晶シリコン層、４５…絶縁層、４６…拡
散窓、４７…拡散膜、５０…穴、５１…穴間の基板材料
部分、５２…絶縁体、５３…マスキング材料、６…実装
基板、６０…回路基板、６１Ａ，６１Ｂ…筒状部、６１
Ｃ…連結部、６２…絶縁層、６３…環状穴、６３ａ…切
欠き開放部、７１…不純物拡散抑制膜、８０…シリコン
エピタキシャルウェハ、８０ａ…エピタキシャル層、８
０ｂ…エピタキシャル基板、８１…絶縁層、８２…配線
パターン、８３…電極パッド、９０…ＳＯＩウェハ、９
０ａ…ＳＯＩ基台ウェハ、９０ｂ…酸化膜層、９０ｃ…
ＳＯＩ活性層、９１…絶縁層、９２…電極パッド、９３
…配線パターン。
Claims (13)
- 【請求項１】 半導体基板にこの半導体基板の表面から
裏面まで連続しかつ前記半導体基板面に平行な面内にお
いて閉じた耐熱性の絶縁材料からなる電気的絶縁領域を
備え、 この電気的絶縁領域は、 前記半導体基板を前記電気的絶縁領域に囲まれた第１の
領域と前記電気的絶縁領域の外側の第２の領域とを電気
的に絶縁分離し、 前記第１の領域は、導電性を持つように高い不純物濃度
を有することを特徴とする回路基板。 - 【請求項２】 導電性を有する基板にこの基板の表面か
ら裏面まで連続しかつ前記基板面に平行な面内において
閉じた耐熱性の絶縁材料からなる電気的絶縁領域を備
え、 この電気的絶縁領域は 前記基板を前記電気的絶縁領域に囲まれた第１の領域と
前記電気的絶縁領域の外側の第２の領域とを電気的に絶
縁分離し、 前記第２の領域は、 その表裏面が絶縁膜で被覆されたことを特徴とする回路
基板。 - 【請求項３】 前記半導体基板は、厚さ方向で不純物濃
度分布の異なる同一導電型の半導体基板であることを特
徴とする請求項１記載の回路基板。 - 【請求項４】 厚さ方向で不純物濃度分布が異なる同一
導電型の半導体基板であって、この半導体基板の表面近
傍に不純物濃度の低い低不純物濃度領を、裏面近傍に前
記低不純物濃度領域と同一導電型でより高い不純物濃度
の高不純物濃度領域を有し、この高不純物濃度領域の厚
さが前記低不純物濃度領域の厚さよりも厚い半導体基板
に、この半導体基板の表面から裏面まで連続しかつ前記
半導体基板面に平行な面内において閉じた耐熱性の絶縁
材料からなる電気的絶縁領域を備え、 前記半導体基板は、 前記電気的絶縁領域によってこの電気的絶縁領域に囲ま
れた第１の領域と前記電気的絶縁領域の外側の第２の領
域とに電気的に絶縁分離されたことを特徴とする回路基
板。 - 【請求項５】 前記半導体基板の前記第１の領域の低不
純物濃度領域に前記同一導電型の不純物を拡散したこと
を特徴とする請求項４記載の回路基板。 - 【請求項６】 前記半導体基板は、厚さ方向にＰＮ接合
を有する半導体基板であり、 前記第１の領域は、同一導電型の高い不純物濃度を有し
導電性を持つことを特徴とする請求項１記載の回路基
板。 - 【請求項７】 二つの半導体層とこれらの半導体層の間
に設けられた酸化膜層とからなり、一つの半導体層が高
い不純物濃度を有して導電性を持つ基板であって、 導電性を有する前記一つの半導体層は、 その表面から前記酸化膜層まで連続しかつ前記基板面に
平行な面内において閉じた耐熱性の絶縁材料からなる電
気的絶縁領域を備え、この電気的絶縁領域によって前記
電気的絶縁領域に囲まれた第１の領域と前記電気的絶縁
領域の外側の第２の領域とに電気的に絶縁分離され、 前記酸化膜層と他の半導体層は、 前記一つの半導体層の第１の領域に対応してコンタクト
ホールを備えることを特徴とする回路基板。 - 【請求項８】 前記基板はシリコン基板であり、 前記電気的絶縁領域を形成する絶縁材料はガラスである
ことを特徴とする請求項１乃至請求項７記載のいずれか
に記載された回路基板。 - 【請求項９】 前記ガラスは、Ｓｉ−Ｂ−Ｏ系ガラスで
あることを特徴とする請求項８記載の回路基板。 - 【請求項１０】 前記シリコン基板と前記電気的絶縁領
域を形成するガラスとの間に不純物拡散抑制膜を設けた
ことを特徴とする請求項８または請求項９記載の回路基
板。 - 【請求項１１】 前記電気的絶縁領域は絶縁層の間に多
結晶シリコン層を備えた層状構造をなすことを特徴とす
る請求項８乃至請求項１０のいずれかに記載された回路
基板。 - 【請求項１２】 半導体基板表面にこの半導体基板面に
平行な面内において閉じた溝を形成する工程と、 この溝を耐熱性の絶縁材料で埋めて電気的絶縁領域を形
成する工程と、 前記半導体基板を裏面から前記溝に到達するまで研磨
し、前記半導体基板自体を前記電気的絶縁領域に囲まれ
た第１の領域とこの電気的絶縁領域の外側の第２の領域
とを電気的に絶縁分離する工程と、 前記半導体基板のうち前記電気的絶縁領域に囲まれた第
１の領域に不純物を拡散させることによって導電性を持
たせる工程とからなることを特徴とする回路基板の製造
方法。 - 【請求項１３】 厚さ方向にＰＮ接合を有する半導体基
板に、耐熱性の絶縁材料からなり、この半導体基板の表
面から裏面まで連続しかつ前記半導体基板面に平行な面
内において閉じた電気的絶縁領域を形成し、前記半導体
基板をこの電気的絶縁領域に囲まれた第１の領域とこの
電気的絶縁領域の外側の第２の領域とに電気的に絶縁分
離する工程と、 前記半導体基板のうち前記電気的絶縁領域に囲まれた第
１の領域に不純物を拡散させることによって導電性を持
たせる工程とを含み、 前記第１の領域に不純物を拡散させることによって導電
性を持たせる工程は、 前記第１の領域の一の導電型を有する部分に他の導電型
の不純物を拡散させることによって前記第１の領域が前
記他の導電型で導電性を持つようにすることを特徴とす
る回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09153698A JP3418548B2 (ja) | 1997-04-03 | 1998-04-03 | 回路基板およびその製造方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8505997 | 1997-04-03 | ||
| JP28387197 | 1997-10-16 | ||
| JP4938798 | 1998-03-02 | ||
| JP9-85059 | 1998-03-02 | ||
| JP10-49387 | 1998-03-02 | ||
| JP9-283871 | 1998-03-02 | ||
| JP09153698A JP3418548B2 (ja) | 1997-04-03 | 1998-04-03 | 回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317474A true JPH11317474A (ja) | 1999-11-16 |
| JP3418548B2 JP3418548B2 (ja) | 2003-06-23 |
Family
ID=27462346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09153698A Expired - Lifetime JP3418548B2 (ja) | 1997-04-03 | 1998-04-03 | 回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3418548B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003526207A (ja) * | 2000-02-28 | 2003-09-02 | コミツサリア タ レネルジー アトミーク | 基板の２つの面間の電気的接続および製造工程 |
| JP2006521022A (ja) * | 2003-03-21 | 2006-09-14 | シレックス マイクロシステムズ アーベー | 基板中の電気的接続 |
| JP2007212199A (ja) * | 2006-02-07 | 2007-08-23 | Yamatake Corp | センサのパッケージ構造及びこれを有するフローセンサ |
| JP2008516252A (ja) * | 2005-09-20 | 2008-05-15 | ビ−エイイ− システムズ パブリック リミテッド カンパニ− | センサー装置 |
| JP2008164586A (ja) * | 2006-12-04 | 2008-07-17 | Canon Inc | センサ、及びその製造方法 |
| JP2008541434A (ja) * | 2005-05-04 | 2008-11-20 | アイスモス テクノロジー コーポレイション | ウエハを貫通するビアを有するシリコンウエハ |
| JP2009505382A (ja) * | 2005-08-11 | 2009-02-05 | フラウンホーファーゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシユング エー．フアー． | 半導体基板及びその製造方法 |
| JP2011512643A (ja) * | 2007-10-15 | 2011-04-21 | アイメック | 電気的相互接続の製作方法、及び該方法で製作されたデバイス |
| JP2012533750A (ja) * | 2009-07-22 | 2012-12-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 短レスポンス時間及び高感度を持つ熱流センサ集積回路 |
| JP2015503239A (ja) * | 2011-12-09 | 2015-01-29 | アイピーディーアイエイ | インターポーザデバイス |
| CN107873014A (zh) * | 2015-07-02 | 2018-04-03 | 凯奥尼克公司 | 具有贯穿基板互连的电子系统以及mems器件 |
| JP2018137255A (ja) * | 2017-02-20 | 2018-08-30 | 新日本無線株式会社 | 電子デバイスの製造方法 |
| JP2020163558A (ja) * | 2019-03-06 | 2020-10-08 | 株式会社村田製作所 | ビアを有するキャップを含むｍｅｍｓ構造体 |
-
1998
- 1998-04-03 JP JP09153698A patent/JP3418548B2/ja not_active Expired - Lifetime
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231173A (ja) * | 2000-02-28 | 2012-11-22 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 基板の２つの表面の電気的接続およびその方法 |
| JP2003526207A (ja) * | 2000-02-28 | 2003-09-02 | コミツサリア タ レネルジー アトミーク | 基板の２つの面間の電気的接続および製造工程 |
| EP1609180B1 (en) * | 2003-03-21 | 2013-04-17 | Silex Microsystems AB | Electrical connections in substrates |
| JP2006521022A (ja) * | 2003-03-21 | 2006-09-14 | シレックス マイクロシステムズ アーベー | 基板中の電気的接続 |
| JP2008541434A (ja) * | 2005-05-04 | 2008-11-20 | アイスモス テクノロジー コーポレイション | ウエハを貫通するビアを有するシリコンウエハ |
| JP2009505382A (ja) * | 2005-08-11 | 2009-02-05 | フラウンホーファーゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシユング エー．フアー． | 半導体基板及びその製造方法 |
| JP2008516252A (ja) * | 2005-09-20 | 2008-05-15 | ビ−エイイ− システムズ パブリック リミテッド カンパニ− | センサー装置 |
| JP2007212199A (ja) * | 2006-02-07 | 2007-08-23 | Yamatake Corp | センサのパッケージ構造及びこれを有するフローセンサ |
| JP2008164586A (ja) * | 2006-12-04 | 2008-07-17 | Canon Inc | センサ、及びその製造方法 |
| US8336381B2 (en) | 2006-12-04 | 2012-12-25 | Canon Kabushiki Kaisha | Sensor and method of manufacturing the same |
| JP2011512643A (ja) * | 2007-10-15 | 2011-04-21 | アイメック | 電気的相互接続の製作方法、及び該方法で製作されたデバイス |
| JP2012533750A (ja) * | 2009-07-22 | 2012-12-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 短レスポンス時間及び高感度を持つ熱流センサ集積回路 |
| US9072464B2 (en) | 2009-07-22 | 2015-07-07 | Koninklijke Philips N.V. | Thermal flow sensor integrated circuit with low response time and high sensitivity |
| JP2015503239A (ja) * | 2011-12-09 | 2015-01-29 | アイピーディーアイエイ | インターポーザデバイス |
| CN107873014A (zh) * | 2015-07-02 | 2018-04-03 | 凯奥尼克公司 | 具有贯穿基板互连的电子系统以及mems器件 |
| JP2018520893A (ja) * | 2015-07-02 | 2018-08-02 | キオニクス，インコーポレイテッド | 基板貫通相互接続部及びｍｅｍｓデバイスを備えた電子システム |
| US10829366B2 (en) | 2015-07-02 | 2020-11-10 | Kionix, Inc. | Electronic systems with through-substrate interconnects and MEMS device |
| CN107873014B (zh) * | 2015-07-02 | 2022-04-15 | 凯奥尼克公司 | 具有贯穿基板互连的电子系统以及mems器件 |
| JP2018137255A (ja) * | 2017-02-20 | 2018-08-30 | 新日本無線株式会社 | 電子デバイスの製造方法 |
| JP2020163558A (ja) * | 2019-03-06 | 2020-10-08 | 株式会社村田製作所 | ビアを有するキャップを含むｍｅｍｓ構造体 |
| US12043542B2 (en) | 2019-03-06 | 2024-07-23 | Murata Manufacturing Co., Ltd. | MEMS structure including a cap with a via |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3418548B2 (ja) | 2003-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475821B2 (en) | Circuit substrate, detector, and method of manufacturing the same | |
| US6228675B1 (en) | Microcap wafer-level package with vias | |
| US5767578A (en) | Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation | |
| US6472240B2 (en) | Methods of semiconductor processing | |
| US4625561A (en) | Silicon capacitive pressure sensor and method of making | |
| KR100232410B1 (ko) | 표면장착 및 플립칩 기술을 이용한 집적회로 및 그 형성방법 | |
| JP3418548B2 (ja) | 回路基板およびその製造方法 | |
| JPS63308386A (ja) | 半導体装置とその製造方法 | |
| EP0192488A2 (en) | Semiconductor sensor and method of manufacturing the same | |
| US20040079163A1 (en) | Membrane pressure sensor containing silicon carbide and method of manufacture | |
| EP2201336B1 (en) | Solid state microanemometer device and method of fabrication | |
| JP4271751B2 (ja) | 電子装置および電子装置のためのメンブレンを形成する方法 | |
| JP2003501657A (ja) | 低消費電力センサ | |
| JPH0258259A (ja) | 半導体装置の製造方法 | |
| JPH11186566A (ja) | 微小装置の製造方法 | |
| CN114858215B (zh) | 一种多传感器组合结构及其加工方法、组合传感器 | |
| KR100264518B1 (ko) | 압력센서의 제조방법 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JP3156681B2 (ja) | 半導体歪みセンサ | |
| KR100578259B1 (ko) | 전자장치및전자장치용막형성방법 | |
| KR0161774B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100264517B1 (ko) | 압력센서의 제조방법 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS60130165A (ja) | 半導体装置 | |
| JPS59229866A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |