JP2018520893A - 基板貫通相互接続部及びｍｅｍｓデバイスを備えた電子システム - Google Patents

基板貫通相互接続部及びｍｅｍｓデバイスを備えた電子システム Download PDF

Info

Publication number
JP2018520893A
JP2018520893A JP2017564569A JP2017564569A JP2018520893A JP 2018520893 A JP2018520893 A JP 2018520893A JP 2017564569 A JP2017564569 A JP 2017564569A JP 2017564569 A JP2017564569 A JP 2017564569A JP 2018520893 A JP2018520893 A JP 2018520893A
Authority
JP
Japan
Prior art keywords
substrate
insulating
region
interconnect
insulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017564569A
Other languages
English (en)
Other versions
JP6840681B2 (ja
Inventor
ジー． アダムス，スコット
ジー． アダムス，スコット
ダブリュー． ブラックマー，チャールズ
ダブリュー． ブラックマー，チャールズ
Original Assignee
キオニクス，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キオニクス，インコーポレイテッド filed Critical キオニクス，インコーポレイテッド
Publication of JP2018520893A publication Critical patent/JP2018520893A/ja
Application granted granted Critical
Publication of JP6840681B2 publication Critical patent/JP6840681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Micromachines (AREA)

Abstract

【課題】基板貫通相互接続部及びＭＥＭＳデバイスを備えた電子システムに関するシステム、方法、及びコンピュータプログラム製品を提供する。【解決手段】第１の表面と第２の表面とを有する基板内に形成された相互接続部であって、この相互接続部は、バルク領域と、第１の表面から第２の表面まで延びるビアと、第１の表面を通って基板内に延び、ビアの周りの閉じたループを画定する絶縁構造であって、少なくとも１つの固体部分によって分離されたシーム部分を含む絶縁構造と、絶縁構造から第２の表面に向かって延びる絶縁領域であって、バルク領域からビアを分離する絶縁領域と、を含み、絶縁構造と絶縁領域は共同で、ビアとバルク領域との間の電気的隔離を提供する。【選択図】図６Ａ

Description

[0001] 本発明は、一般に、電子システムに関し、詳細には、相互接続部を備えた電子システムに関する。
[0002] 基板貫通ビア（ｔｈｒｏｕｇｈ−ｓｕｂｓｔｒａｔｅ ｖｉａ）としても知られるシリコン貫通ビア（ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ ｖｉａ）（ＴＳＶ）は、基板内に形成された相互接続構造であって、基板を完全に通過して垂直電気接続を提供するものである。
[0003] ＴＳＶアーキテクチャをカテゴリー化するための手法は複数存在する。１つのカテゴリー化は、ＣＭＯＳ又はＭＥＭＳデバイス製作プロセスに関してＴＳＶ製作プロセスがいつ実行されるかに基づくものである。例えば、ＴＳＶファーストアーキテクチャでは、ある基板内にＣＭＯＳ又はＭＥＭＳデバイスを形成する前に同じ基板内にＴＳＶが完全に形成される。ＴＳＶミドルアーキテクチャでは、まずＴＳＶが部分的に形成され、次にＣＭＯＳ又はＭＥＭＳデバイスを形成又は部分的に形成した後にＴＳＶが完成される。
[0004] もう１つのカテゴリー化は、基板貫通伝導に使用される導電材料に基づくものである。一例では、基板内に穴がエッチングされ、誘電体で裏打ちされる。その穴は銅などの導電材料で充填される。その後の製作ステップでは、充填された導電ＴＳＶプラグの最上部及び最下部への電気接点が作られる。他の例では、環などの閉じたパターンで基板を部分的に通って連続トレンチがエッチングされる。次にそのトレンチは誘電材料で部分的に充填される。金属トレース及びビア開口部を使用して、取り囲まれたシリコンへの電気接続部が作られる。その後の製作ステップでは、基板が裏返され、ボンドパッド又ははんだバンプなどの電気接続部が作られ、連続トレンチと交差する第２のトレンチがエッチングされ、それにより、周囲の基板と、誘電材料で充填された閉じた輪郭内部のシリコンプラグと、の間の唯一の残存電気接続部が除去される。同様のプロセスは米国特許第６８１５８２７号に記載されている。
[0005] 代替プロセスでは、周囲の基板より低い抵抗率をプラグ内に作り出すためにシリコンプラグがドープされる。同様のプロセスは米国特許第７２２７２１３号及び第６８３８３６２号に記載されている。
[0006] ＴＳＶは、互いに積み重ねられた２つ以上の基板を電気的に結合できることと、従来の相互接続部と比較して性能が優れていることと、により、一般に集積回路の３Ｄ／２．５Ｄ集積化に使用される。しかしながら、これらの利点にもかかわらず、現在、製作するのに費用がかかりすぎるために、この分野で広く使用されているわけではない。従って、従来のＴＳＶ構造より低い製作コストを有する新しいＴＳＶ構造が必要である。
[0007] 一実施形態により、第１の表面と第２の表面とを有する基板内に形成された相互接続部はバルク領域（ｂｕｌｋ ｒｅｇｉｏｎ）を含む。ビアは第１の表面から第２の表面まで延びる。絶縁構造（ｉｎｓｕｌａｔｉｎｇ ｓｔｒｕｃｔｕｒｅ）は、第１の表面を通って基板内に延び、ビアの周りの閉じたループを画定し、その絶縁構造は少なくとも１つの固体部分（ｓｏｌｉｄ ｐｏｒｔｉｏｎ）によって分離されたシーム部分（ｓｅａｍ ｐｏｒｔｉｏｎ）を含む。更に、絶縁領域（ｉｎｓｕｌａｔｉｎｇ ｒｅｇｉｏｎ）は絶縁構造から第２の表面に向かって延びる。絶縁領域はバルク領域からビアを分離し、絶縁構造と絶縁領域は共同でビアとバルク領域との間の電気的隔離を提供する。
[0008] 他の実施形態により、電子コンポーネントは第１の表面と第２の表面とを有する基板を含み、基板は基板内に形成された相互接続部を含む。相互接続部はバルク領域を含む。ビアは第１の表面から第２の表面まで延びる。絶縁構造は、第１の表面を通って基板内に延び、ビアの周りの閉じたループを画定し、その絶縁構造は少なくとも１つの固体部分によって分離されたシーム部分を含む。更に、絶縁領域は絶縁構造から第２の表面に向かって延びる。絶縁領域はバルク領域からビアを分離し、絶縁構造と絶縁領域は共同でビアとバルク領域との間の電気的隔離を提供する。
[0009] 他の実施形態により、第１の表面と第２の表面とを有する基板内に相互接続部を形成する方法が提供される。この方法は、第１の表面に隣接し、基板内のビアの周りの閉じたループを画定する絶縁構造を形成することと、絶縁領域が絶縁構造に接触し、基板のバルク領域からビアを分離するように、第２の表面に隣接する絶縁領域を形成することとを含む。絶縁構造の形成は、第１の表面から始めて基板をエッチングしてトレンチを形成することと、トレンチを充填してシーム部分を形成することと、基板の一部分を固体部分に変換して閉じたループを形成することと、を含む。
[0010] 本発明の更なる特徴及び利点並びに本発明の様々な実施形態の構造及び動作は添付図面に関連して以下に詳細に記載されている。本発明は本明細書に記載されている特定の実施形態に限定されないことは注目に値する。このような実施形態は例示目的のみのために本明細書に提示されている。追加の実施形態は、本明細書に含まれる教示に基づいて当業者にとって明らかになるであろう。
[0011] 本明細書に取り入れられ、本明細書の一部を形成する添付図面は、本発明を例示するものであり、その説明とともに、更に本発明の原理を説明し、当業者が本発明を作成し使用できるようにする働きをする。
[0012]一実施形態による電子システムを示している。 [0013]一実施形態による電子コンポーネントを示している。 [0014]一実施形態によるマイクロチップを示している。 [0015]他の実施形態によるマイクロチップを示している。 [0016]他の実施形態による電子コンポーネントを示している。 [0017]一実施形態により基板内に形成されたＴＳＶの上面図を示している。 [0018]一実施形態によるシーム部分の隔離された上面図を示している。 [0019]異なる１組のラベルが付いた図２ＡのＴＳＶを示している。 [0020]一実施形態により線Ｄ’に沿って取られた図２ＡのＴＳＶの断面図を示している。 [0021]一実施形態による図２Ｄの絶縁構造の断面図を示している。 [0022]一実施形態により線Ｅ’に沿って取られた図２ＡのＴＳＶの断面図を示している。 [0023]図２Ａ〜図２Ｅの絶縁構造の隔離された図を示している。 [0024]他の実施形態による絶縁構造の隔離された図を示している。 [0025]他の実施形態による絶縁構造の隔離された図を示している。 [0026] 他の実施形態による絶縁構造の隔離された図を示している。 [0027]他の実施形態によるＴＳＶの断面図を示している。 [0028]他の実施形態によるＴＳＶの断面図を示している。 [0029]一実施形態によりＴＳＶ及びＭＥＭＳデバイスを含むマイクロチップの断面図を示している。 [0030]他の実施形態によりＴＳＶ及びＭＥＭＳデバイスを含むマイクロチップの断面図を示している。 [0031]一実施形態によりトレンチを形成した後に部分的に製作されたＴＳＶを示している。 [0031]一実施形態によりトレンチを形成した後に部分的に製作されたＴＳＶを示している。 [0031]一実施形態によりトレンチを形成した後に部分的に製作されたＴＳＶを示している。 [0032]一実施形態により絶縁構造を形成した後に部分的に製作されたＴＳＶを示している。 [0032]一実施形態により絶縁構造を形成した後に部分的に製作されたＴＳＶを示している。 [0032]一実施形態により絶縁構造を形成した後に部分的に製作されたＴＳＶを示している。 [0033]一実施形態により絶縁領域を形成した後のＴＳＶ２００を示している。 [0033]一実施形態により絶縁領域を形成した後のＴＳＶ２００を示している。 [0033]一実施形態により絶縁領域を形成した後のＴＳＶ２００を示している。 ［００３４］一実施形態により図２Ａ〜図２ＥのＴＳＶを製作する方法を示すフローチャートである。 [0035]一実施形態により基板内にＴＳＶ及びＭＥＭＳデバイスを形成するための製作プロセスを示している。 [0035]一実施形態により基板内にＴＳＶ及びＭＥＭＳデバイスを形成するための製作プロセスを示している。 [0035]一実施形態により基板内にＴＳＶ及びＭＥＭＳデバイスを形成するための製作プロセスを示している。 [0035]一実施形態により基板内にＴＳＶ及びＭＥＭＳデバイスを形成するための製作プロセスを示している。 [0035]一実施形態により基板内にＴＳＶ及びＭＥＭＳデバイスを形成するための製作プロセスを示している。 [0035]一実施形態により基板内にＴＳＶ及びＭＥＭＳデバイスを形成するための製作プロセスを示している。 [0035]一実施形態により基板内にＴＳＶ及びＭＥＭＳデバイスを形成するための製作プロセスを示している。 [0035]一実施形態により基板内にＴＳＶ及びＭＥＭＳデバイスを形成するための製作プロセスを示している。 [0036]一実施形態によりＴＳＶ及びＭＥＭＳデバイスを備えたマイクロチップの断面の３Ｄ表現を示している。
[0037] 次に、添付図面に関連して本発明について説明する。図面では、同様の番号は一般に同一又は同様の要素を示している。更に、一般に、参照番号の左端の数字（複数も可）はその参照番号が最初に現れる図面を識別するものである。
Ｉ．概要
[0038] 本発明の諸実施形態は、結果として得られるＴＳＶ構造のコストを低減し、強度を改善するものである。諸実施形態では、１つ以上の固体部分を使用して絶縁構造の単一シーム部分を複数のセグメントに分割して、ＴＳＶ構造の結果として得られる強度を強化する。また、諸実施形態では、ＭＥＭＳデバイス製作プロセスとプロセスステップを共用してコストを更に低減することもでき、同じ基板内にＴＳＶ及びＭＥＭＳデバイスを形成するために追加のプロセスステップを必要としない可能性がある。
[0039] 以下の詳細な説明では、本発明と一貫している諸実施形態を例示するために添付図面を参照する。記載されている実施形態（複数も可）並びに本明細書において「１つの実施形態」、「一実施形態」、「一実施形態例」などの言及は、記載されている実施形態（複数も可）が特定の特徴、構造、又は特性を含む可能性があるが、すべての実施形態が必ずしもその特定の特徴、構造、又は特性を含むわけではないことを示す。その上、このような語句は必ずしも同じ実施形態を指しているわけではない。更に、特定の特徴、構造、又は特性が一実施形態に関して記載されている場合、明示的に記載されているかどうかにかかわらず、このような特徴、構造、又は特性を他の実施形態に関して実施することは当業者の知識の範囲内であることは言うまでもない。
[0040] 本明細書に記載されている諸実施形態は、例示目的のために提供されており、限定的ではない。その他の実施形態も可能であり、本発明の精神及び範囲の範囲内で諸実施形態に対する変更を行うことができる。従って、詳細な説明は本発明を制限するためのものではない。むしろ、本発明の範囲は特許請求の範囲及びその同等物のみに従って定義される。
[0041] 諸実施形態に関する以下の詳細な説明は、当業者の知識を適用することにより、不当な実験なしに、本発明の精神及び範囲を逸脱せずに、その他のものが様々な適用例のためにこのような模範的な諸実施形態を容易に変更及び／又は適合できるように、本発明の一般的な性質を完全に明らかにすることになるであろう。従って、このような適合及び変更は、本明細書に提示されている教示及び指導に基づいて、模範的な諸実施形態の意味及び複数の同等物の範囲内になるものである。本明細書の用語又は語句が本明細書の教示に照らして当業者によって解釈されるべきであるように、本明細書の語句又は用語は制限ではなく記述目的のものであることを理解されたい。
[0042] 当業者であれば、この説明が多くの様々な半導体デバイスに適用可能であり、特定のタイプの半導体デバイスに制限すべきではないことを認識するであろう。様々な実施形態についてより詳細に説明する前に、この説明全体を通して使用される可能性のある特定の用語について更なる説明を示すものとする。
ＩＩ．用語
[0043] 金属線、トレース、ワイヤ、相互接続部、導体、信号経路、及び信号媒体という用語はすべて関連している。上記で列挙した関連用語は、一般に交換可能であり、特定のものから一般的なものへという順に示されている。この分野では、金属線は時にはトレース、ワイヤ、ライン、相互接続部、又は単純に金属と呼ばれる。アルミニウム（Ａｌ）、銅（Ｃｕ）、ＡｌとＣｕの合金、Ａｌ、Ｃｕ、及びシリコン（Ｓｉ）の合金、タングステン（Ｗ）、ニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、及び窒化タンタル（ＴａＮ）などであって、これらに限定されない金属線は、電気回路を相互接続するための信号経路を提供する導体である。金属及び非金属のいずれでも、その他の導体はマイクロ電子デバイスで使用可能である。ドープ多結晶シリコン、ドープ単結晶シリコン（このようなドーピングが熱拡散又はイオン注入によって達成されたかどうかにかかわらず、単純に拡散と呼ばれる場合が多い）、チタン（Ｔｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、及び耐火金属シリサイドなどの材料はその他の導体の例である。
[0044] 本明細書で使用されるＦＥＴは金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を指す。ｎチャネルＦＥＴは本明細書ではＮＦＥＴと呼ばれる。ｐチャネルＦＥＴは本明細書ではＰＦＥＴと呼ばれる。シリコンウェーハなど、バルク基板内に形成されるＦＥＴは４つの端子、即ち、ゲート、ドレイン、ソース、及びボディを有する。
[0045] 本明細書で使用される基板は、様々なプロセス操作によって所望のマイクロ電子構成に変形された基本的加工物である物理的対象を指す。集積回路の製造に使用される典型的な基板はウェーハである。ウェーハは、半導体材料（例えば、バルクシリコン）、非半導体材料（例えば、ガラス）、又は半導体材料と非半導体材料の組み合わせ（例えば、シリコン・オン・インシュレータ（ＳＯＩ））で作ることができる。半導体業界では、バルクシリコンウェーハは、集積回路及びＭＥＭＳの製造のために非常に一般的に使用される基板である。
[0046] 本明細書で使用される垂直という用語は、基板の表面に対して実質的に垂直であることを意味する。
[0047] 「エッチ」又は「エッチング」又は「エッチバック」という用語は一般に、エッチングが完了した後に材料の少なくとも一部分が残存するように、材料にパターン形成する製作プロセスを記述するものである。例えば、一般に半導体材料にエッチングするプロセスは、半導体材料の上にマスキング層（例えば、フォトレジスト又はハードマスク）をパターン形成するステップと、その後、もはやマスク層によって保護されていない半導体材料の領域を除去するステップと、任意選択でマスク層の残りの部分を除去するステップと、を伴う。一般に、除去するステップは、マスク層に対するより半導体材料に対する方が高い「選択性」を有する「エッチング液」を使用して行われる。このため、マスクによって保護された半導体材料の領域は、エッチングプロセスが完了した後に残存することになるであろう。しかしながら、上記のものは例示目的で提供されており、限定的ではない。他の例では、エッチングは、マスクを使用しないが、エッチングプロセスが完了した後に依然として材料の少なくとも一部分を残すプロセスも指す場合がある。
[0048] 「付着させる（ｄｅｐｏｓｉｔ）」又は「配置する（ｄｉｓｐｏｓｅ）」という用語は、材料の層を基板に付加する行為を記述するものである。このような用語は、熱成長、スパッタリング、蒸発、化学蒸着、エピタキシャル成長、原子層堆積、電気メッキなどを含むが、これらに限定されない、任意の可能な層形成技法を記述するためのものである。
[0049] 一実施形態では、基板内に及び／又は基板上に製作されたデバイスは基板のいくつかの領域にある可能性があり、これらの領域は互いに排他的でなくてもよい。即ち、いくつかの実施形態では、１つ以上の領域の複数部分が重なり合う可能性がある。
ＩＩＩ．電子システムの例
[0050] 図１Ａは、一実施形態による電子システム１００を示している。電子システム１００はプリント配線板（ＰＷＢ）１０１と電子コンポーネント１０２とを含む。図１Ａに示されている電子システム１００は、単純にするために１つのＰＷＢ１０１と１つの電子コンポーネント１０２のみを含む。しかしながら、本明細書の説明に基づいて当業者によって理解されるように、電子システム１００は任意の数のＰＷＢと任意の数の電子コンポーネントを含むことができる。電子コンポーネント１０２はＰＷＢ１０１に電気的に結合することができ、２つ以上の電子コンポーネントが存在する実施形態では、ＰＷＢ１０１は１つのコンポーネントを他のコンポーネントに電気的に結合するために１組の相互接続部を更に含むことができる。
Ａ．電子コンポーネントの例
[0051] 図１Ｂは、一実施形態による電子コンポーネント１０２Ａを示している。電子コンポーネント１０２Ａは、マイクロチップ１０４を含み、パッケージ基板１０３を更に含むことができる。図１Ｂに示されている電子コンポーネント１０２Ａは、１つのパッケージ基板１０３と１つのマイクロチップ１０４のみを含む。しかしながら、本明細書の説明に基づいて当業者によって理解されるように、電子コンポーネント１０２Ａは任意の数のパッケージ基板と任意の数のマイクロチップを含むことができる。マイクロチップ１０４はパッケージ基板１０３の上に配置されるように図１Ｂに示されているが、代替実施形態では、マイクロチップ１０４は完全に又は部分的にパッケージ基板１０３内に存在することができる。
[0052] 更に図１Ｂを参照すると、パッケージ基板１０３は、ラミネート基板、ＦＲ４基板、セラミック、シリコン、又はガラス基板を備えたランドグリッドアレイ（ＬＧＡ）パッケージにすることができるが、これに限定されず、マイクロチップ１０４は、集積回路（ＩＣ）、ＭＥＭＳ専用チップ、又は集積ＭＥＭＳチップにすることができるが、これに限定されない。
[0053] 他の実施形態により、電子コンポーネント１０２Ａは、パッケージ基板１０３の上に、完全にパッケージ基板１０３内に、又は部分的にパッケージ基板１０３内に配置された第２のマイクロチップを更に含むことができる。第２のマイクロチップは、例えば、特定用途向け集積回路（ＡＳＩＣ）にすることができる。マイクロチップ１０４は、少なくとも１つの相互接続構造を使用して第２のマイクロチップに電気的に結合することができる。相互接続構造は、例えば、マイクロチップ１０４と接触する第１の端部と、第２のマイクロチップと接触する第２の端部と、を備えたワイヤボンドにすることができる。代替的に、マイクロチップ１０４は、一実施形態によりパッケージ基板１０３を通って第２のマイクロチップに電気的に結合することができる。例えば、マイクロチップ１０４は、はんだボールの第１のアレイを使用してパッケージ基板１０３に電気的に結合することができ、パッケージ基板１０３は、はんだボールの第２のアレイを使用して第２のマイクロチップに電気的に結合することができる。
Ｂ．マイクロチップの例
[0054] 図１Ｃは、一実施形態によるマイクロチップ１０４Ａを示している。マイクロチップ１０４Ａは、裏面１０６ａを有する基板１０６と、基板貫通ビア（ＴＳＶ）２００と、を含み、マイクロチップ１０４Ａは超微細加工デバイス（ｍｉｃｒｏ−ｆａｂｒｉｃａｔｅｄ ｄｅｖｉｃｅ）１０５を更に含むことができる。ＴＳＶ２００は導電性構造と絶縁構造とを含む。絶縁構造は導電性構造から基板１０６を電気的に絶縁する。更に、ＴＳＶ２００は超微細加工デバイス１０５に電気的に結合することができ、ＴＳＶ２００は図１Ｂのパッケージ基板１０３又はマイクロチップ１０４Ａの裏面１０６ａ上に存在する可能性のあるデバイスにも電気的に結合することができる。
[0055] 更に図１Ｃを参照すると、超微細加工デバイス１０５は、完全に基板内に、完全に基板の上に、又は部分的に基板内に形成することができる。超微細加工デバイス１０５は、電界効果トランジスタ（ＦＥＴ）又は微小電気機械システム（ＭＥＭＳ）デバイスにすることができるが、これらに限定されない。ＭＥＭＳデバイスは、ＭＥＭＳ加速度計又はＭＥＭＳジャイロスコープにすることができるが、これらに限定されない。
[0056] 図１Ｄは、他の実施形態によるマイクロチップ１０４Ｂを示している。マイクロチップ１０４Ｂは、図１Ｃのマイクロチップ１０４Ａを含み、キャップ１０８を更に含む。キャップ１０８は一実施形態によりハーメチックシールを提供することができる。また、キャップ１０８は深さ１１０ａを有する凹所１１０も含むことができる。このような凹所はキャップ１０８が超微細加工デバイス１０５に接触するのを防止する。超微細加工デバイス１０５がＭＥＭＳデバイスであり、それが可動部を有する可能性がある一例では、追加の動作空間を提供するように深さ１１０ａを増加することができる。
[0057] 更に図１Ｄを参照すると、キャップ１０８の存在は、上部から超微細加工デバイス１０５に物理的にアクセスするのを防止することができる。しかしながら、超微細加工デバイス１０５をＴＳＶ２００に電気的に結合することにより、超微細加工デバイス１０５はマイクロチップ１０４Ａの裏面１０６ａからＴＳＶ２００を通って電気的に結合することができる。
[0058] 更に図１Ｄを参照すると、マイクロチップ１０４Ｂは、キャップ１０８をマイクロチップ１０４Ａに結合するために使用される結合構造１１２を更に含むことができる。また、マイクロチップ１０４Ｂは第１の接着層１０９ａ及び第２の接着層１０９ｂも含むことができる。このような事例では、第１の接着層１０９ａは結合構造１１２とキャップ１０８との間に配置することができ、第２の接着層１１０は結合構造１１２とマイクロチップ１０４Ａとの間に配置することができる。接着層１０９ａ及び１０９ｂの存在は、キャップ１０８とマイクロチップ１０４Ａとの間の接着強さを改善することができる。
[0059] 一例では、結合構造１１２はガラスフリットにすることができ、第１の接着層１０９ａ及び第２の接着層１０９ｂは、アルミニウムなどであって、これに限定されない金属層にすることができる。代替的に、結合構造１１２はアルミニウム・ゲルマニウム共晶で作ることができ、第１及び第２の接着層１０９ａ及び１０９ｂは窒化チタンで作ることができる。他の実施形態により、第１及び第２の接着層１０９ａ及び１０９ｂはそれぞれ複数の層を含むことができる。
[0060] 一実施形態により、マイクロチップ１０４Ｂは、キャップ１０８がマイクロチップ１０４Ａとパッケージ基板（例えば、図１Ｂのパッケージ基板１０３）との間に位置決めされるようにパッケージ基板に対して向きを定めることができる。その上、ＴＳＶ２００は、例えば、ワイヤボンドを使用して、パッケージ基板又は同じパッケージ基板上の他のチップ（例えば、電子コンポーネント１０２Ａの第２のマイクロチップ）に電気的に結合することができる。代替的に、マイクロチップ１０４Ｂは、マイクロチップ１０４Ａがキャップ１０８とパッケージ基板との間に位置決めされるようにパッケージ基板に対して向きを定めることができ、ＴＳＶ２００は、例えば、はんだボールのアレイを使用して、パッケージ基板に電気的に結合することができる。
Ｃ．電子コンポーネントの例
[0061] 図１Ｅは、他の実施形態による電子コンポーネント１０２Ｂを示している。電子コンポーネント１０２Ｂは、図１Ｂの電子コンポーネント１０２Ａを含み、インターポーザ（ｉｎｔｅｒｐｏｓｅｒ）１０７を更に含む。インターポーザ１０７は、ＴＳＶ２００を含み、パッケージ基板１０３とマイクロチップ１０４との間に配置することができる。パッケージ基板１０３及びマイクロチップ１０４はインターポーザ１０７のＴＳＶ２００を通って電気的に結合することができる。インターポーザ１０７は、シリコン又はガラスで作ることができるが、これらに限定されない。
ＩＶ．ＴＳＶの例
[0062] 図２Ａは、一実施形態により基板２０７内に形成されたＴＳＶ２００の上面図を示している。ＴＳＶ２００は、ビア２０１と、バルク領域２０２と、第１の幅２０６ａを有する隔離構造（ｉｓｏｌａｔｉｎｇ ｓｔｒｕｃｔｕｒｅ）２０６と、を含む。隔離構造２０６は固体部分２０４とシーム部分２０５とを含む。シーム部分２０５は、外部絶縁体（ｏｕｔｅｒ ｉｎｓｕｌａｔｏｒ）２０５ａと、シーム２０５ｂと、内部絶縁体（ｉｎｎｅｒ ｉｎｓｕｌａｔｏｒ）２０５ｃと、を含み、シーム２０５ｂは外部絶縁体２０５ａと内部絶縁体２０５ｃとの間に位置決めされる。シーム部分２０５と固体部分２０４は共同でビア２０１を取り囲む閉じたループを形成する。
[0063] 固体部分２０４、外部絶縁体２０５ａ、及び内部絶縁体２０５ｃは、１つ以上の絶縁誘電材料、例えば、二酸化ケイ素で作ることができる。ビア２０１は、導体又は半導体材料、例えば、シリコン又はドープシリコンで作ることができる。
[0064] 図２Ｂは、図２Ａのシーム部分２０５の隔離された図を示している。シーム部分２０５は第１の端部２０５ｄと第２の端部２０５ｅとを有し、両方の端部はシーム２０５ｂと接触している。
[0065] 図２Ｃは、図２Ａに示されているＴＳＶ２００の上面図を示している。図２Ｄ〜図２Ｅは、それぞれ線Ｄ’及びＦ’に沿って取られたＴＳＶ２００の断面図を示している。
[0066] 図２Ｄ及び図２Ｅは、図２Ｃの線Ｄ’に沿って取られたＴＳＶ２００の断面図を示している。ＴＳＶ２００は、幅２０８ａと深さ２０８ｂとを有する絶縁領域２０８を更に含む。絶縁構造のシーム部分２０５は深さ２０６ｂを有する。ビア２０１は第１の表面２０１ａと第２の表面２０１ｂとを有し、基板２０７は第１の表面２０７ａと第２の表面２０７ｂとを有する。シーム部分２０５は、厚さ２０５ｈを有する底部絶縁体（ｂｏｔｔｏｍ ｉｎｓｕｌａｔｏｒ）２０５ｇを更に含む。他の実施形態では、シーム部分２０５はボイド（ｖｏｉｄ）２０５ｆを更に含むことができる。絶縁領域２０８は基板２０７の第２の表面２０７ｂを通って基板２０７内に延びて、シーム部分２０５の底部絶縁体２０５ｇに接触する。他の実施形態では、絶縁領域２０８は、底部絶縁体２０５ｇが絶縁領域２０８内に突出するように、シーム部分２０５の底部絶縁体２０５ｇを越えて延びる場合もある。
[0067] 更に図２Ｄ及び図２Ｅを参照すると、絶縁領域２０８の幅２０８ａは絶縁構造２０６の幅２０６ａより大きくなるように示され、絶縁領域２０８の深さ２０８ｂは絶縁構造２０６の深さ２０６ｂより大きくなるように示されている。しかしながら、代替実施形態では、絶縁領域２０８の深さ２０８ｂは絶縁構造２０６の深さ２０６ｂと等しいか又はそれより小さくすることができ、絶縁領域２０８の幅２０８ａは絶縁構造２０６の幅２０６ａと等しいか又はそれより小さくすることができる。
[0068] ボイド２０５ｆは、シーム２０５ｂと底部絶縁体２０５ｇとの間に位置決めされ、外部絶縁体２０５ａ、内部絶縁体２０５ｃ、及び底部絶縁体２０５ｇによって囲まれたボリュームとして画定される。シーム２０５ｂは、外部絶縁体２０５ａと内部絶縁体２０５ｃとの境界面であって、機械的に融解せず、単に接触しているだけのものである。シーム部分２０５の底部絶縁体２０５ｇは外部絶縁体２０５ａと内部絶縁体２０５ｃの両方に対して機械的に融解する。
[0069] 絶縁領域２０８は、空気、窒素、アルゴン、又は酸素などであって、これらに限定されない気体材料で作ることができる。底部絶縁体２０５ｇは１つ以上の絶縁誘電材料、例えば、二酸化ケイ素で作ることができ、固体部分２０４、外部絶縁体２０５ａ、内部絶縁体２０５ｃ、及び底部絶縁体２０５ｇはすべて同じ絶縁誘電材料で作ることができる。他の実施形態では、固体部分２０４、外部絶縁体２０５ａ、内部絶縁体２０５ｃ、及び底部絶縁体２０５ｇはそれぞれ、少なくとも１つの材料が絶縁誘電材料である複数の材料で作ることができる。
[0070] 図２Ｆは、図２Ｃの線Ｆ’に沿って取られたＴＳＶ２００の断面図を示している。この図は、上記のように、シーム２０５ｂが外部絶縁体２０５ａと内部絶縁体２０５ｃとの境界面であって、機械的に融解せず、単に接触しているだけのものであり、ボイド２０５ｆが外部絶縁体２０５ａ、内部絶縁体２０５ｃ、及び底部絶縁体２０５ｇによって囲まれたボリュームとして画定されることを示している。
[0071] 従って、ビア２０１とバルク領域２０２が絶縁構造２０６全体によって一緒に保持されているにもかかわらず、ビア２０１をバルク領域２０２に機械的に接続しているのは、絶縁構造２０６の底部絶縁体２０５ｇ及び固体部分２０４のみである。その結果、底部絶縁体２０５ｇの厚さ２０５ｈを増加することによるか、固体部分２０４の幅２０４ａを増加することによるか、又は固体部分の数を増加することにより、機械的信頼度を改善することができる。
Ｖ．絶縁構造の例
[0072] 図３Ａは、単一の固体部分２０４によって分離されたシーム部分２０５を含む、図２Ａ〜図２Ｅの絶縁構造２０６の隔離された図を示している。上記のように、シーム部分２０５は第１の端部２０５ｄと第２の端部２０５ｅとを有し、第１の端部２０５ｄと第２の端部２０５ｅはどちらもシーム２０５ｂに接触している。固体部分２０４は、シーム部分２０５とともに閉じたループを形成し、シーム部分２０５の第１の端部２０５ｄ及び第２の端部２０５ｅと接触している。絶縁構造２０６は正方形の形状を有することができる。他の実施形態では、絶縁構造２０６は、長方形、円形、又は楕円形の形状を有することができる。
[0073] 図３Ｂは、他の実施形態による絶縁構造３０２を示している。絶縁構造３０２は上記の絶縁構造２０６と同様のものである。従って、絶縁構造３０２と２０６との相違点のみについて本明細書で説明する。絶縁構造３０２はシーム部分３０３と４つの固体部分３０６ａ〜３０６ｄとを含む。シーム部分３０３は４つの固体部分３０６ａ〜３０６ｄによって４つのセグメントに分離され、シーム部分３０３と４つの固体部分３０６ａ〜３０６ｄは共同で閉じたループを形成する。
[0074] 上記のように、固体部分の数を増加することにより、機械的信頼度を改善することができる。従って、絶縁構造３０２は絶縁構造２０６と比較して改善された機械的信頼度を有する可能性がある。
[0075] 図３Ｃは、他の実施形態による絶縁構造３３２を示している。絶縁構造３３２は上記の絶縁構造２０６と同様のものである。従って、絶縁構造３３２と２０６との相違点のみについて本明細書で説明する。絶縁構造３３２は、内部領域３３８と、固体部分３３６と、第１の端部３３３ａ、第２の端部３３３ｂ、第１の側面３３３ｃ、及び第２の側面３３３ｄを有するシーム部分３３３と、を含む。固体部分３３６とシーム部分３３２は共同で内部領域３３８を取り囲む閉じたループを形成する。第１の端部３３３ａと第２の端部３３３ｂは内部領域３３８に向かって内側に屈曲している。代替実施形態では、第１及び第２の端部３３３ａ及び３３３ｂは内部領域３３８から離れるように屈曲する場合もある。固体部分３３６はシーム部分３３３の第１及び第２の端部３３３ａ及び３３３ｂに接触している。第１及び第２の側面３３３ｃ及び３３３ｄは実質的に互いに平行にすることができる。
[0076] シーム部分３３３の屈曲端部３３３ａ及び３３３ｂは、絶縁構造の製作中にシーム部分２０５の直線端部２０５ｄ及び２０５ｅより優れた利点を提供することができる。例えば、最新のフォトリソグラフィプロセスによって使用される光近接効果補正（ＯＰＣ）技法により、２つの端部２０５ｄ及び２０５ｅは正確にパターン形成しにくい可能性があり、意図された設計とは異なる可能性がある。このような事例では、固体部分２０４は形成しにくい可能性がある。しかしながら、シーム部分３３３の２つの側面３３３ｃ及び３３３ｄは端部３３３ａ及び３３３ｂと比較してより正確にパターン形成できるので、屈曲端部３３３ｃ及び３３３ｄはこの問題を解決することができる。
[0077] 図３Ｄは、他の実施形態による絶縁構造３４２を示している。絶縁構造３４２は上記の絶縁構造３３２と同様のものである。従って、絶縁構造３４２と３３２との相違点のみについて本明細書で説明する。絶縁構造３４２はシーム部分３４３と４つの固体部分３４６ａ〜３４６ｄとを含み、シーム部分３４３は４つの固体部分３４６ａ〜３４６ｄによって４つの部分に分離されている。従って、シーム部分３４３は８つの端部３４６ａ〜３４６ｈを有する。それぞれの端部は内部領域３４８に向かって内側に屈曲している。代替実施形態では、それぞれの端部は内部領域３４８から離れるように屈曲する場合もある。固体部分３４６ａ〜３４６ｄはシーム部分３４３のそれぞれ２つの端部に接触している。固体部分３４６と４つのシーム部分３４２ａ〜３４２ｄは共同で内部領域３４８を取り囲む閉じたループを形成する。
[0078] 図３Ａ〜図３Ｄの絶縁構造２０６、３０２、３３２，及び３４２は、例証となる例として１つ又は４つの固体部分を含む。しかしながら、本明細書の説明に基づいて当業者によって理解されるように、絶縁構造は任意の数の固体部分を有することができる。
ＶＩ．ＴＳＶの例
[0079] 図４は、他の実施形態によるＴＳＶ４００の断面図を示している。ＴＳＶ４００は上記のＴＳＶ２００と同様のものである。従って、ＴＳＶ２００と４００との相違点のみについて本明細書で説明する。ＴＳＶ４００は、第１の表面４０１ａ及び第２の表面４０１ｂを有するビア４０１と、バルク領域４０２と、第１のワイヤ４０３と、幅４０４ａを有するビアパッド４０４と、絶縁構造４０６と、絶縁領域４０８と、を含む。
[0080] 絶縁構造４０６は、バルク領域４０２の上に延びて、第１のワイヤ４０３をバルク領域４０２から電気的に絶縁することができる。第１のワイヤ４０３は第１の表面４０１ａを通ってビア４０１に電気的に結合される。ビアパッド４０４は第２の表面４０１ｂの上に配置され、第２の表面４０１ｂ全体を覆うことができる。代替的に、ビアパッド４０４は第２の表面４０１ｂの一部分を覆う場合もある。絶縁領域４０８が気体材料で作られる一例では、ビアパッド４０４は第２の表面４０１ｂを越えて延びない可能性がある。
[0081] 第１のワイヤ４０３は導電材料で作ることができる。例えば、第１のワイヤ４０３は、銅又はアルミニウムなどであって、これらに限定されない金属で作ることができる。ビアパッド４０４は導電材料で作ることができる。例えば、ビアパッドは、銅又はアルミニウムなどであって、これらに限定されない金属で作ることができる。他の実施形態では、ビアパッド４０４は複数の材料で作ることができる。例えば、ビアパッド４０４は多層アンダーバンプメタライゼーション（ＵＢＭ）にすることができる。
[0082] 図５は、他の実施形態によるＴＳＶ５００の断面図を示している。ＴＳＶ５００は上記のＴＳＶ４００と同様のものである。従って、ＴＳＶ５００と４００との相違点のみについて本明細書で説明する。ＴＳＶ５００は、幅５０１ａを有するビア５０１と、幅５０４ａを有するビアパッド５０４と、上部部分４０８ａ及び下部部分４０８ｂを有する絶縁領域４０８と、を含む。下部部分４０８ｂは固体絶縁材料で作ることができ、上部部分４０８ａは気体材料で作ることができる。
[0083] 下部部分４０８ｂはバルク領域４０２の上に延びることができる。一実施形態により、下部部分４０８ｂはビア５０１の一部分の上に配置することができる。ビアパッド５０４はバルク領域４０２、絶縁領域４０８、及びビア５０１の一部分の上に配置される。ビアパッド５０４の幅５０４ａはビア５０１の幅５０１ａより大きくすることができる。ビアパッド５０４はビア５０１に電気的に結合され、下部部分４０８ｂによってバルク領域４０２から電気的に絶縁される。
[0084] いくつかのパッケージング技術にはパッドの寸法に関する要件がある。しかも、図４のＴＳＶ４００は、ビアパッド４０４の幅４０４ａより小さい幅４０１ａのビア４０１を備えていない可能性があるので、パッケージング要件はビア４０１に関する最小幅を課す可能性がある。これに反して、図５のＴＳＶ５００は上記のようにビア５０１の幅５０１ａより大きい幅５０４ａのビアパッド５０４を有する可能性がある。従って、ＴＳＶ５００のサイズは、パッケージング要件によって制限されずに低減することができる。
ＶＩＩ．マイクロチップの例
[0085] 図６Ａは、一実施形態によるマイクロチップ６００の断面図を示している。マイクロチップ６００はワイヤ６０３とＴＳＶ６０１とＭＥＭＳデバイス６０２とを含む。ＴＳＶ６０１は上記のＴＳＶ５００と同様のものである。従って、ＴＳＶ６０１と５００との相違点のみについて本明細書で説明する。ＴＳＶ６０１の絶縁構造６０６は隔離接合部分（ｉｓｏｌａｔｉｏｎ ｊｏｉｎｔ ｐｏｒｔｉｏｎ）６０６ａを更に含み、ＭＥＭＳデバイス６０２は第１の部分６０２ａと第２の部分６０２ｂとを含む。一例では、ＭＥＭＳデバイス６０２は、第１の部分６０２ａと第２の部分６０２ｂが互いに電気的に絶縁されていることを必要とする。絶縁構造６０６の隔離接合部分６０６ａはこのような電気絶縁を提供する。
[0086] 更に図６Ａを参照すると、隔離接合部分６０６ａは基板６０７の第１の表面６０７ａを通って基板６０７内に延び、ＭＥＭＳデバイス６０２の第１の部分６０２ａと第２の部分６０２ｂとの間に位置決めされる。隔離接合部分６０６ａは第１の部分６０２ａの上に配置することができる。更に、隔離接合部分６０６ａは、製作コストを低減するために、絶縁構造６０６と同時に形成することができる。
[0087] 更に図６Ａを参照すると、ワイヤ６０３はビア６０１及び第２の部分６０２ｂに電気的に結合されるが、絶縁構造６０６は第１の部分６０２ａからワイヤ６０３を電気的に絶縁する。他の実施形態により、ワイヤ６０３は、絶縁構造６０６、ビア６０１、第１の部分６０２ａ、又は第２の部分６０２ｂの上に配置することができる。
[0088] 一実施形態により、ＭＥＭＳ６０２は、隔離接合部分６０６ａを含む絶縁構造６０６の形成後であって、絶縁領域６０８の形成前に形成することができる。いくつかの実施形態では、ＭＥＭＳ６０２は、ワイヤ６０３の形成後であって、絶縁領域６０８の形成前に形成することができる。ＭＥＭＳ６０２の一例は、参照により全体として本明細書に取り入れられる米国特許第８６６４７３１号によって開示されているＭＥＭＳデバイスにすることができる。一実施形態により、マイクロチップ６００は図１Ｄに示されているようにキャップを更に含むことができる。このような実施形態では、マイクロチップ６００は、キャップを基板６０７に結合するために結合構造及び接着層を更に含むことができる。
[0089] 図６Ｂは、一実施形態によるマイクロチップ６１０の断面図を示している。マイクロチップ６１０は、幅６１１ａを有する側部トレンチ（ｓｉｄｅ ｔｒｅｎｃｈ）６１１を更に含むことを除いて、上記のマイクロチップ６００と同様のものである。側部トレンチ６１１の存在は、シリコン領域６１２のチッピングを低減することができる。
[0090] 側部トレンチ６１１の幅６１１ａは絶縁領域６０８の幅６０８ａより小さく、深さ６１１ａは絶縁領域６０８の深さより小さくすることができ、それにより側部トレンチ６１１の上に何らかのシリコンが残る。いくつかの実施形態では、これは、側部トレンチ６０１と絶縁領域６０８が同時にエッチングされた時に発生するエッチング遅れ効果による可能性がある。側部トレンチ６１１の上のシリコンの存在は、基板ダイシングプロセス中に形成された亀裂が絶縁領域６０８内に広がるのを防止することができる。
ＶＩＩＩ．ＴＳＶの製作プロセスの例
[0091] 図７Ａ〜図７Ｃは、一実施形態により、基板２０７内に幅７０１ａを有するトレンチ７０１を形成した後に部分的に製作されたＴＳＶ２００を示している。トレンチ７０１と基板部分７０２は共同で内部領域７０３を取り囲む閉じたループを形成する。図７Ａは上面図を示し、図７Ｂ及び図７Ｃはそれぞれ図７Ａの線Ｂ’及びＣ’に沿って取られた断面図を示している。
[0092] トレンチ７０１は、幅７０１ａ、内部側壁７０１ｂ、及び外部側壁７０１ｃを有する。トレンチ７０１は、基板２０７の材料をエッチングするのに適した従来のエッチング方法によって形成することができる。例えば、リアクティブイオンエッチング（ＲＩＥ）又はボッシュ法などであって、これらに限定されないドライエッチングプロセスを実行して、トレンチ３０１の形成のために基板２０７の材料を除去することができる。
[0093] 図８Ａ〜図８Ｃは、一実施形態により、トレンチ７０１を充填してシーム部分２０５を形成し、基板部分７０２を固体部分２０４に変換することにより絶縁構造２０６を形成した後に部分的に製作されたＴＳＶ２００を示している。図８Ａは上面図を示し、図８Ｂ及び図８Ｃはそれぞれ図８Ａの線Ｂ’及びＣ’に沿って取られた断面図を示している。
[0094] トレンチ７０１は、絶縁誘電材料で充填してシーム部分２０５を形成することができる。上記のように、絶縁誘電材料は、例えば、二酸化ケイ素又はその他の適切な絶縁誘電材料にすることができる。絶縁誘電材料が二酸化ケイ素である一例では、酸化プロセスを実行してトレンチ７０１を充填することができる。この酸化プロセスは基板のシリコン表面を消費して二酸化ケイ素を形成する。このプロセスの結果として得られる体積拡大により、トレンチ７０１の側壁７０１ｂ及び７０１ｃが互いに侵食して、最終的にトレンチを閉鎖する。シリコンの一部が消費されるので、絶縁構造２０６の幅２０６ａはトレンチ７０１の幅７０１ａより大きくなる可能性がある。一実施形態により、このプロセス中にトレンチ７０１が不完全に充填され、シーム部分２０５内にシーム２０５ｂ及びボイド２０５ｆを形成する可能性がある。ボイド２０５ｆは図８Ｂに示されているが、代替実施形態ではシーム部分２０５内にボイドがない場合もある。同じプロセス中に又は別個のプロセスにおいて、例えば、トレンチ７０１の充填に関して上記で記載されているものと同じ酸化プロセスを使用して、基板部分７０２も完全に消費され、固体部分２０４に変換される。
[0095] 図９Ａ〜図９Ｃは、一実施形態により絶縁領域２０８を形成した後のＴＳＶ２００を示している。図９Ａは下面図を示し、図９Ｂ及び図９Ｃはそれぞれ図９Ａの線Ｂ’及びＣ’に沿って取られた断面図を示している。
[0096] 深さ２０８ｂを有する絶縁領域２０８は、基板２０７の材料をエッチングするのに適した従来のエッチング方法によって形成することができる。例えば、リアクティブイオンエッチング（ＲＩＥ）又はボッシュ法などであって、これらに限定されないドライエッチングプロセスを実行して、絶縁領域２０８の形成のために基板２０７の材料を除去することができる。
[0097] 他の実施形態では、絶縁領域２０８を形成するために使用されるエッチングプロセスは底部絶縁体２０５ｇの材料を除去しない可能性がある。従って、上記のように、絶縁領域２０８は、底部絶縁体２０５ｇが絶縁領域２０８内に突出するようにシーム部分２０５の底部絶縁体２０５ｇを越えて延びる可能性がある。
[0098] 他の実施形態では、基板２０７は第２の表面２０７ｂから基板２０７の一部分を除去することにより薄型化することができる。基板２０７の薄型化は、例えば、物理的研削、化学的エッチング、又は化学的機械的平坦化（ＣＭＰ）プロセスによって実行することができる。一実施形態では、この薄型化プロセスは絶縁領域２０８の形成前に実行することができる。いくつかのエッチングプロセスはエッチングされたフィーチャのアスペクト比を制限するので、基板２０７の従来の薄型化は、より小さい深さ２０６ｂ及び幅２０８ａを備えた絶縁領域２０８を可能にする場合がある。従って、いくつかの実施形態では、絶縁領域２０８の深さ２０８ｂは絶縁構造２０６の深さ２０６ｂと等しいか又はそれより小さくすることができ、絶縁領域２０８の幅２０８ａは絶縁構造２０６の幅２０６ａと等しいか又はそれより小さくすることができる。
[0099] 図１０は、一実施形態により図２Ａ〜図２Ｅに示されているＴＳＶ２００を製作する方法を示すフローチャートである。単に例示目的のために、図１０に示されている諸ステップについては、図７Ａ〜図７Ｃ、図８Ａ〜図８Ｃ、及び図９Ａ〜図９Ｃに示されている製作プロセスの例に関連して説明する。
[0100] ステップ１０１０では、エッチングプロセスにより、図７Ａ〜図７Ｃに示されているように、基板２０７の第１の表面２０７ａにトレンチ７０１が形成される。このエッチングプロセスは、一実施形態により基板２０７の材料を除去するために、リアクティブイオンエッチング（ＲＩＥ）にすることができるが、これに限定されない。
[0101] ステップ１０２０では、図８Ａ〜図８Ｃに示されているように、トレンチ７０１が充填されてシーム部分２０５を形成し、基板部分７０２を固体部分２０４に変換する。トレンチ７０１の充填は、例えば、熱酸化を使用して、基板２０７から直接、二酸化ケイ素などの熱酸化物を成長させることにより実行することができる。基板部分７０２の固体部分２０４への変換は、例えば、熱酸化を使用して、基板２０７から直接、二酸化ケイ素などの熱酸化物を成長させることにより実行することができる。熱酸化プロセスは、二酸化ケイ素を形成するために基板部分７０２を完全に消費する。
[0102] ステップ１０３０では、エッチングプロセスにより、図９Ａ〜図９Ｃに示されているように、基板２０７の表面２０７ｂに絶縁領域２０８が形成される。このエッチングプロセスは、一実施形態により基板２０７の材料を除去するために、リアクティブイオンエッチング（ＲＩＥ）にすることができるが、これに限定されない。
ＩＸ．ＴＳＶ及びＭＥＭＳの製作プロセスの例
[0103] ＴＳＶ及びＭＥＭＳデバイスの両方を形成するための製作プロセスの他の例について説明する。
[0104] このプロセスは、図１１Ａに示されているウェーハパターンから始まる。図１１Ａは、シリコン１１１２をほとんど取り囲むセグメントトレンチ（ｓｅｇｍｅｎｔｅｄ ｔｒｅｎｃｈ）１１１１を備えたＴＳＶトレンチ開口パターンの例を示している。最終的に、このプロセスは周囲のシリコン１１１３からシリコン１１１２を分離する。
[0105] 図１１Ａは、短い隔離セグメント対１１１６のための開口部も示している。典型的な寸法は、長さ４μｍ、幅１．２μｍ程度であり、１μｍだけ分離されている。隔離セグメント対１１１６は、自立形のＭＥＭＳ構造を周囲のシリコン１１１３から最終的に隔離するためのものである。線Ｂ’に沿って取られた断面図は、製作プロセスを詳述するために図１１Ｂ〜図１１Ｇに示されている。上記のように、一般に１１１５及び１１１７によって示されている狭いシリコン空間は最終的に絶縁構造及び隔離接合の構造強さを強化するブリッジ部分を形成する。
[0106] ボッシュシリコンエッチングを使用して、図１１Ａのパターン１１１１がシリコン内に転写されると、図１１Ｂに示されているようにトレンチ１１３１及び１１３７が形成される。図１１Ａのほとんど取り囲まれているシリコン１１１２はシリコン１１３５として図１１Ｂに示されている。図１１Ｂのトレンチ開口部１１３７は、自立形のＭＥＭＳ構造を隔離するためにセグメント隔離接合の１つが形成される場所を示している。
[0107] その後のステップでは、図１１Ｃに示されているように２つの酸化フロントが各対の隣接トレンチ壁面から合流したことにより図１１Ｂのトレンチ１１３１が閉鎖するまで二酸化ケイ素が成長する。酸化フロントのこの合流時にシーム１１５８が形成される。シーム１１５８はバルク二酸化ケイ素材料より弱い可能性がある。２つの対向する酸化フロントは機械的に融解されないので、図１１Ｃは、断面を通って充填されないものとしてシーム１１５８を示している。酸化プロセス後、図１１Ｂの狭いシリコン部分１１３２は完全に酸化し、図１１Ｃに示されているようにブリッジ部分１１５２を形成する。
[0108] その後のステップでは、図１１Ｄに示されているように、上部酸化物１１５３内にビア開口部１１７１及び１１７３が開けられる。金属トレース１１７２はビア開口部１１７１を通ってＴＳＶ構造に接続する。最終的な自立形のＭＥＭＳ構造位置は一般に位置１１７４によって示される。
[0109] その後のステップでは、図１１Ｅに示されているように、第２の層間誘電体１１８１が付着させられ、パターン形成される。更に、ボンディング界面を提供するために、金属層１１８２も付着させられ、パターン形成される。自立形のＭＥＭＳ構造１１９１は、例えば、その全体が参照により本明細書に取り入れられる米国特許第８３１９２５４号に記載されている一連の処理ステップを使用して作成される。
[0110] その後のステップでは、図１１Ｆに示されているように、ガラスフリット１２０２を使用して蓋１２００が基板１２０６に結合される。金属層１２０１及び１１８２は接着を促進するための界面層を形成する。基板１２０６に蓋１２００を結合するために、アルミニウム・ゲルマニウム共晶などの代替材料を使用することができるであろう。シリコン凹所１２０３は、自立形のＭＥＭＳ構造１１９１がシリコンストップ１２０４にぶつかる前にその必要な動作範囲内を移動できるようにするために使用される。
[0111] 一緒に結合されると、２つの理由で基板の表面１２０５を研削することができる。第１に、縮小し続ける家電製品に収まるように、ＭＥＭＳスタックの全厚を低減する必要がある。第２に、表面１２０５を研削することにより、絶縁領域を形成するためにエッチングする必要があるシリコンの厚さが低減される。
[0112] 図１１Ｇは、ＴＳＶ構造を完成するためのステップを示している。第１に、ＴＳＶ構造１２２４の端部に金属ボンドパッド１２２１が形成される。第２に、隔離構造１２２５の底面が露出されるまで、シリコン内に隔離領域１２２２がエッチングされる。プロセスのこの時点では、ＴＳＶ１２２４は周囲のシリコン１１１３から電気的に隔離される。更に、ＴＳＶ構造１２２４は固体部分１１５２を使用する絶縁構造のセグメント化によって強化される。ＴＳＶ構造１２２４は、ビア開口部１１７１、金属トレース１１７２、及びビア開口部１１７３を通って自立形のＭＥＭＳ１１９１に電気的に接続される。自立形のＭＥＭＳ１１９１は、セグメント隔離接合１１２６によって周囲のシリコン１１１３から隔離される。
[0113] ＴＳＶ構造１２２４に隣接するシリコンのチッピングを低減するために、絶縁領域１２２２の幅より小さい幅でトレンチ１２２３がエッチングされる。より小さいトレンチ幅を使用することにより、結果として得られるトレンチ深さはエッチング遅れ効果によるものほど大きくない。終点検出は、絶縁構造１２２５が露出されたが、上部酸化物１１５３にぶつかる前に残りのシリコン１２２７のすべてがエッチングされるわけではないことを確認するために、このプロセスの重要な部分である。残りのシリコン１２２７を残しておくことは、結果として得られるＴＳＶ構造１２２４の強度を増す際に有用である。
[0114] 図１１Ｈは、ＴＳＶ構造１２２４の寸法を縮小することができ、従って、全システムコストを低減すると思われる任意選択の製作プロセスを示している。図１１Ｇでは、ボンドパッド１２２１のサイズは、パッド１２２１の表面上にボンドワイヤを配置するためにパッケージング業者が要求する最小サイズによって決定される。基板１２０６のエッチングされた裏面に絶縁層１３３３が付着させられる場合、絶縁層１３３３内でビア開口部１３３０を開けることができ、金属１３３１を付着させてパターン形成して、一般に位置１３３２に示されているボンドパッドを形成できるであろう。この任意選択の処理ステップはＴＳＶ構造１２２４のサイズ及び全システムコストを低減する可能性がある。更に、ワイヤボンディングは位置１３３２で行うことができるであろう。
[0115] 図１２は、一実施形態によりＴＳＶ１２２４及びＭＥＭＳデバイス１１９１を備えたマイクロチップの断面の３Ｄ表現を示している。蓋１２００とデバイス基板１２０６は一緒に結合されている。断面図では、ＴＳＶ構造１２２４及び隣接する自立形のＭＥＭＳデバイス１１９１を示している。
Ｘ．結論
[0116] 概要及び要約書の項ではなく、詳細な説明の項は特許請求の範囲を解釈するために使用するためのものであることを認識されたい。概要及び要約書の項は、発明者（複数も可）によって企図された本発明の１つ以上の模範的な実施形態を明記している可能性があるが、すべての模範的な実施形態を明記しているわけではなく、従って、いずれの点でも本発明及び特許請求の範囲を制限するためのものではない。
[0117] 本発明は、指定の機能及びそれらの関係の実施形態を示す機能構成要素を用いて上述されている。これらの機能構成要素の境界は、説明の便宜のために本明細書で任意に画定されている。指定の機能及びそれらの関係が適切に実行される限り、代替境界を画定することができる。
[0118] 特定の実施形態の上記の説明は、当業者の知識を適用することにより、不当な実験なしに、本発明の一般的な概念を逸脱せずに、その他のものが様々な適用例のためにこのような特定の実施形態を容易に変更及び／又は適合できるように、本発明の一般的な性質を完全に明らかにすることになるであろう。従って、このような適合及び変更は、本明細書に提示されている教示及び指導に基づいて、開示されている諸実施形態の意味及び複数の同等物の範囲内になるものである。本明細書の用語又は語句が教示及び指導に照らして当業者によって解釈されるべきであるように、本明細書の語句又は用語は制限ではなく記述目的のものであることを理解されたい。
[0119] 本発明の広さ及び範囲は、上記の模範的な実施形態のいずれでも制限されるべきではなく、以下の特許請求の範囲及びそれと同等のものによってのみ画定されるべきである。

Claims (20)

  1. 第１の表面と第２の表面とを有する基板内に形成された相互接続部であって、
    バルク領域と、
    前記第１の表面から前記第２の表面まで延びるビアと、
    前記第１の表面を通って前記基板内に延び、前記ビアの周りの閉じたループを画定する絶縁構造であって、前記絶縁構造が少なくとも１つの固体部分によって分離されたシーム部分を含む、絶縁構造と、
    前記絶縁構造から前記第２の表面に向かって延びる絶縁領域であって、前記絶縁領域が前記バルク領域から前記ビアを分離する、絶縁領域と、を含み、
    前記絶縁構造と前記絶縁領域が共同で、前記ビアと前記バルク領域との間の電気的隔離を提供する、相互接続部。
  2. 前記シーム部分が、少なくとも１つのシームと少なくとも１つのボイドとを含む、請求項１に記載の相互接続部。
  3. 前記シーム部分が、複数の固体部分によって分離される、請求項１に記載の相互接続部。
  4. 前記第１の表面に沿った前記絶縁構造の断面が、長方形である、請求項１に記載の相互接続部。
  5. 前記第１の表面に沿った前記絶縁構造の断面が、楕円である、請求項１に記載の相互接続部。
  6. 前記シーム部分が、第１の端部と第２の端部とを有し、
    前記第１及び第２の端部が、前記ビアに向かって内側に屈曲している、請求項１に記載の相互接続部。
  7. 前記絶縁領域が、気体材料を含む、請求項１に記載の相互接続部。
  8. 前記固体部分が、二酸化ケイ素を含む、請求項１に記載の相互接続部。
  9. 前記絶縁領域が、前記絶縁構造に隣接する上部部分と、前記第２の表面及び前記上部部分に隣接する下部部分と、を含む、請求項１に記載の相互接続部。
  10. 前記下部部分が、固体材料を含む、請求項９に記載の相互接続部。
  11. パッド領域を更に含み、
    前記下部部分が、前記バルク領域の上に延び、
    前記パッド領域が、前記ビア領域及び前記下部部分の一部分の上に配置される、請求項１０に記載の相互接続部。
  12. 前記ビアが、ドープシリコンを含む、請求項１に記載の相互接続部。
  13. 前記第２の表面に沿った前記パッド領域の第１の断面積が、前記第２の表面に沿った前記ビアの第２の断面積より大きい、請求項１１に記載の相互接続部。
  14. 電子コンポーネントであって、
    第１の表面と第２の表面とを有する基板を含み、
    前記基板が、前記基板内に形成された相互接続部を含み、
    前記相互接続部が、
    バルク領域と、
    前記第１の表面から前記第２の表面まで延びるビアと、
    前記第１の表面を通って前記基板内に延び、前記ビアの周りの閉じたループを画定する絶縁構造であって、前記絶縁構造が少なくとも１つの固体部分によって分離されたシーム部分を含む、絶縁構造と、
    前記絶縁構造から第２の表面に向かって延びる絶縁領域であって、前記絶縁領域が前記バルク領域から前記ビアを分離する、絶縁領域と、を含み、
    前記絶縁構造と前記絶縁領域が共同で、前記ビアと前記バルク領域との間の電気的隔離を提供する、電子コンポーネント。
  15. 前記基板が、微小電気機械デバイスを更に含み、
    前記微小電気機械デバイスの第１の部分が、前記ビアに電気的に結合される、請求項１４の電子コンポーネント。
  16. 前記相互接続部の前記絶縁構造が、前記微小電気機械デバイスの第２の部分を前記相互接続部から電気的に隔離する、請求項１５に記載の電子コンポーネント。
  17. パッケージ基板とチップとを更に含み、
    前記基板が、前記パッケージ基板上にあり、
    前記チップが、前記基板上にあり、
    前記基板の前記相互接続部が、前記チップを前記パッケージ基板に電気的に結合する、請求項１４に記載の電子コンポーネント。
  18. 第１の表面と第２の表面とを有する基板内に相互接続部を形成する方法であって、
    前記第１の表面に隣接し、前記基板内のビアの周りの閉じたループを画定する絶縁構造を形成することを含み、
    前記絶縁構造の形成が、
    前記第１の表面から始めて前記基板をエッチングしてトレンチを形成することと、
    前記トレンチを充填してシーム部分を形成することと、
    前記基板の一部分を固体部分に変換して前記閉じたループを形成することと、
    前記絶縁領域が前記絶縁構造に接触し、前記基板のバルク領域から前記ビアを分離するように、前記第２の表面に隣接する絶縁領域を形成することと、
    を含む、方法。
  19. 前記絶縁領域の下部部分内及び前記第２の表面上の前記バルク領域の第１の部分の上に絶縁材料を配置することと、
    前記下部部分、前記第１の部分、及び前記ビアの第３の部分の上に導電材料を配置してパッド領域を形成することと、
    を更に含む、請求項１８に記載の方法。
  20. 前記パッド領域が、前記第２の表面に沿った前記ビアの断面積より大きい、請求項１９に記載の方法。
JP2017564569A 2015-07-02 2016-06-28 基板貫通相互接続部及びｍｅｍｓデバイスを備えた電子システム Active JP6840681B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/790,378 US10315915B2 (en) 2015-07-02 2015-07-02 Electronic systems with through-substrate interconnects and MEMS device
US14/790,378 2015-07-02
PCT/US2016/039859 WO2017004063A1 (en) 2015-07-02 2016-06-28 Electronic systems with through-substrate interconnects and mems device

Publications (2)

Publication Number Publication Date
JP2018520893A true JP2018520893A (ja) 2018-08-02
JP6840681B2 JP6840681B2 (ja) 2021-03-10

Family

ID=56411912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017564569A Active JP6840681B2 (ja) 2015-07-02 2016-06-28 基板貫通相互接続部及びｍｅｍｓデバイスを備えた電子システム

Country Status (7)

Country Link
US (2) US10315915B2 (ja)
EP (1) EP3317223B1 (ja)
JP (1) JP6840681B2 (ja)
KR (1) KR20180024006A (ja)
CN (1) CN107873014B (ja)
TW (1) TWI737619B (ja)
WO (1) WO2017004063A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020163558A (ja) * 2019-03-06 2020-10-08 株式会社村田製作所 ビアを有するキャップを含むｍｅｍｓ構造体
JP2022502271A (ja) * 2018-09-26 2022-01-11 Ｉｇｎｉｔｅ株式会社 Ｍｅｍｓパッケージ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924881B (zh) * 2015-08-18 2020-07-31 三菱电机株式会社 半导体装置
WO2018039962A1 (en) * 2016-08-31 2018-03-08 Boe Technology Group Co., Ltd. Radiation detector and fabricating method thereof
JP2018137255A (ja) * 2017-02-20 2018-08-30 新日本無線株式会社 電子デバイスの製造方法
US10793427B2 (en) * 2017-04-04 2020-10-06 Kionix, Inc. Eutectic bonding with AlGe
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
CN109378296B (zh) * 2018-10-11 2020-12-01 深圳市修颐投资发展合伙企业（有限合伙） 电子零件与基板互连方法
CN109399552B (zh) * 2018-11-27 2024-04-02 苏州锐杰微科技集团有限公司 一种微机电系统红外探测器的制作方法
KR102435965B1 (ko) 2020-12-29 2022-08-25 울산과학기술원 비지도 학습 기반의 신경망을 이용한 물체 형상 인식 시스템 및 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317474A (ja) * 1997-04-03 1999-11-16 Yamatake Corp 回路基板およびその製造方法
JP2003526207A (ja) * 2000-02-28 2003-09-02 コミツサリア タ レネルジー アトミーク 基板の２つの面間の電気的接続および製造工程
US20030224565A1 (en) * 2002-01-16 2003-12-04 Khalil Najafi Method of making a thick microstructural oxide layer and device utilizing same
JP2006521022A (ja) * 2003-03-21 2006-09-14 シレックス マイクロシステムズ アーベー 基板中の電気的接続
JP2010251365A (ja) * 2009-04-10 2010-11-04 Denso Corp 半導体装置およびその製造方法
JP2013251539A (ja) * 2012-05-30 2013-12-12 Samsung Electronics Co Ltd シリコン貫通ビアの構造物およびその形成方法
JP2014504963A (ja) * 2011-02-14 2014-02-27 キオニクス，インコーポレイテッド 強化された微小電気機械システム・デバイス及びその製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100199368B1 (ko) * 1996-06-21 1999-06-15 김영환 반도체 소자 제조용 콘택 마스크
US6028347A (en) * 1996-12-10 2000-02-22 Digital Equipment Corporation Semiconductor structures and packaging methods
US6163065A (en) * 1997-12-31 2000-12-19 Intel Corporation Energy-absorbing stable guard ring
EP1062684B1 (en) 1998-01-15 2010-06-09 Cornell Research Foundation, Inc. Trench isolation for micromechanical devices
US6480385B2 (en) * 2000-09-13 2002-11-12 Intel Corporation Electronic assembly and cooling thereof
DE10104868A1 (de) * 2001-02-03 2002-08-22 Bosch Gmbh Robert Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
EP2560199B1 (en) 2002-04-05 2016-08-03 STMicroelectronics S.r.l. Process for manufacturing a through insulated interconnection in a body of semiconductor material
US7728339B1 (en) 2002-05-03 2010-06-01 Calient Networks, Inc. Boundary isolation for microelectromechanical devices
JP4025605B2 (ja) * 2002-08-30 2007-12-26 富士通株式会社 半導体装置及びその製造方法
TW558672B (en) * 2002-09-12 2003-10-21 Nanya Technology Corp Mask for defining a guard ring pattern
JP3802523B2 (ja) * 2003-09-10 2006-07-26 株式会社東芝 半導体装置
EP1517166B1 (en) * 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
JP4776195B2 (ja) * 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US20070102792A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Multi-layer crack stop structure
JP2008053320A (ja) * 2006-08-22 2008-03-06 Nec Electronics Corp 半導体装置およびその製造方法
JP5110885B2 (ja) 2007-01-19 2012-12-26 キヤノン株式会社 複数の導電性の領域を有する構造体
JP5563186B2 (ja) * 2007-03-30 2014-07-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8159254B2 (en) * 2008-02-13 2012-04-17 Infineon Technolgies Ag Crack sensors for semiconductor devices
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
KR101581431B1 (ko) * 2009-09-04 2015-12-30 삼성전자주식회사 가드링들을 갖는 반도체 칩들 및 그 제조방법들
US8647920B2 (en) * 2010-07-16 2014-02-11 Imec Vzw Method for forming 3D-interconnect structures with airgaps
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
EP2463896B1 (en) * 2010-12-07 2020-04-15 IMEC vzw Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device
US8319254B2 (en) 2011-02-14 2012-11-27 Kionix, Inc. Micro-electromechanical system devices
US8513767B2 (en) 2011-03-21 2013-08-20 Globalfoundries Singapore Pte. Ltd. Package interconnects
JP2012216812A (ja) * 2011-03-31 2012-11-08 Elpida Memory Inc 半導体装置及びその製造方法
JP2012256785A (ja) * 2011-06-10 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法
JP5972537B2 (ja) * 2011-07-27 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR101959284B1 (ko) * 2011-11-18 2019-03-19 삼성전자주식회사 반도체 장치 및 그 형성방법
US8569115B1 (en) * 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8772126B2 (en) * 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
DE102013014881B4 (de) * 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
US8987067B2 (en) * 2013-03-01 2015-03-24 International Business Machines Corporation Segmented guard ring structures with electrically insulated gap structures and design structures thereof
US9070683B2 (en) * 2013-06-20 2015-06-30 Freescale Semiconductor, Inc. Die fracture detection and humidity protection with double guard ring arrangement
CN104241249B (zh) * 2013-06-21 2017-03-22 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构及其制作方法
US9082781B2 (en) * 2013-10-03 2015-07-14 International Business Machines Corporation Semiconductor article having a zig-zag guard ring and method of forming the same
US9347846B2 (en) * 2014-03-25 2016-05-24 Kionix, Inc. Capacitance-based pressure sensor including pressure vessel(s)

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317474A (ja) * 1997-04-03 1999-11-16 Yamatake Corp 回路基板およびその製造方法
JP2003526207A (ja) * 2000-02-28 2003-09-02 コミツサリア タ レネルジー アトミーク 基板の２つの面間の電気的接続および製造工程
US20030224565A1 (en) * 2002-01-16 2003-12-04 Khalil Najafi Method of making a thick microstructural oxide layer and device utilizing same
JP2006521022A (ja) * 2003-03-21 2006-09-14 シレックス マイクロシステムズ アーベー 基板中の電気的接続
JP2010251365A (ja) * 2009-04-10 2010-11-04 Denso Corp 半導体装置およびその製造方法
JP2014504963A (ja) * 2011-02-14 2014-02-27 キオニクス，インコーポレイテッド 強化された微小電気機械システム・デバイス及びその製造方法
JP2013251539A (ja) * 2012-05-30 2013-12-12 Samsung Electronics Co Ltd シリコン貫通ビアの構造物およびその形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022502271A (ja) * 2018-09-26 2022-01-11 Ｉｇｎｉｔｅ株式会社 Ｍｅｍｓパッケージ
JP7266914B2 (ja) 2018-09-26 2023-05-01 Ｉｇｎｉｔｅ株式会社 Ｍｅｍｓパッケージ
JP2020163558A (ja) * 2019-03-06 2020-10-08 株式会社村田製作所 ビアを有するキャップを含むｍｅｍｓ構造体
JP7052812B2 (ja) 2019-03-06 2022-04-12 株式会社村田製作所 ビアを有するキャップを含むｍｅｍｓ構造体

Also Published As

Publication number Publication date
US20170001858A1 (en) 2017-01-05
JP6840681B2 (ja) 2021-03-10
KR20180024006A (ko) 2018-03-07
CN107873014A (zh) 2018-04-03
US10315915B2 (en) 2019-06-11
TW201703200A (zh) 2017-01-16
TWI737619B (zh) 2021-09-01
US20180222746A1 (en) 2018-08-09
EP3317223B1 (en) 2021-03-03
CN107873014B (zh) 2022-04-15
US10829366B2 (en) 2020-11-10
WO2017004063A1 (en) 2017-01-05
EP3317223A1 (en) 2018-05-09

Similar Documents

Publication Publication Date Title
JP6840681B2 (ja) 基板貫通相互接続部及びｍｅｍｓデバイスを備えた電子システム
US10629568B2 (en) Stacked integrated circuits with redistribution lines
US11616008B2 (en) Through-substrate via structure and method of manufacture
CN109411443B (zh) 垂直堆叠晶圆及其形成方法
JP4366510B2 (ja) 垂直型接続部を使用したチップおよびウェハ集積方法
US8367472B2 (en) Method of fabricating a 3-D device
US9834436B2 (en) Cap and substrate electrical connection at wafer level
TW201405738A (zh) 具有穿孔內墊層的積體電路組件以及結合此電路組件的方法
US9462402B2 (en) Monolithic complementary metal-oxide semiconductor (CMOS)-integrated silicon microphone
CN109712959B (zh) Mems与ic装置的单块整合
CN109835868B (zh) 微机电系统封装体及其制造方法
US10163758B1 (en) Semiconductor structure and manufacturing method for the same
US11174156B2 (en) Bonding process for forming semiconductor device structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210217

R150 Certificate of patent or registration of utility model

Ref document number: 6840681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250