TW201405738A - 具有穿孔內墊層的積體電路組件以及結合此電路組件的方法 - Google Patents

具有穿孔內墊層的積體電路組件以及結合此電路組件的方法 Download PDF

Info

Publication number
TW201405738A
TW201405738A TW102120121A TW102120121A TW201405738A TW 201405738 A TW201405738 A TW 201405738A TW 102120121 A TW102120121 A TW 102120121A TW 102120121 A TW102120121 A TW 102120121A TW 201405738 A TW201405738 A TW 201405738A
Authority
TW
Taiwan
Prior art keywords
wafer
perforations
layer
circuit assembly
face
Prior art date
Application number
TW102120121A
Other languages
English (en)
Inventor
John F Mcdonald
Original Assignee
Rensselaer Polytech Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rensselaer Polytech Inst filed Critical Rensselaer Polytech Inst
Publication of TW201405738A publication Critical patent/TW201405738A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Abstract

提供積體電路組件及其製作方法。積體電路組件包括第一晶片及第二晶片，其包括各自的正表面，其中第一晶片及第二晶片以面對面接觸設置相連結。積體電路組件包括配置成穿過第一晶片及第二晶片的穿孔。穿孔被第一晶片及第二晶片各自的至少一種材料所圍繞。封裝穿孔的至少一部分的墊層是形成於穿孔及至少一種圍繞穿孔的材料之間。

Description

三維積體結構中降低直通矽穿孔之應力的共形鍍膜彈性墊的使用 【相關申請案交叉參考】
本申請案是有關於美國臨時申請案序號61/689,531，題為三維積體結構中降低直通矽穿孔之應力的共形鍍膜彈性墊的使用。本美國臨時申請案是於2012年6月7日提出申請，其內容以全文引用的方式併入本文中。
本發明是有關於一種三維(3D)積體電路組件，且特別是有關於一種具有墊層的三維(3D)積體電路組件。
今日的積體電路通常包括許多(上至百萬，或更多)積體組件及裝置，然而，對於一個特定的產品，在單一積體基板上(或積體電路，亦被稱作為晶片)滿足所有電路或性能的需求有時是不可能的。因此，二個或更多的基板可能被需要的。另外，製造製程的限制有時決定了用於生產不同組件的二個或更多的基板的使用。接著，在多個基板上的電路的內連線(interconnection)成為主要的挑戰。晶片之間可能有數百個連線的需求，為了允許高速度 的操作，需要保持連線的低電阻及短的路徑長，以最小化電感及電容的影響。雖然已知數種內連線配置和製程，仍有許多需要特殊的、複雜的製程或昂貴的結構。
此外，隨著積體電路上的組件及裝置數目不斷增加，存在晶片上導線(on-chip wire)的數目及複雜度的增加，所述晶片上導線被使用於連接各種組件及裝置、以及連接內部組件及裝置至外部電路。這些內連線可能是空間消耗(space-consuming)，迫使這些內連線的長度增加，而引入更多沿著這些晶片上導線訊息傳輸的延遲。引入額外的導線層可導致連線長度的縮減，但這種額外的導線層的形成或製造可能需要額外的或複雜的製程步驟。此外，如欲販賣產品，製作內連線的成本通常是決定內連線數目的關鍵因素。
減少內連線長度(以及對應的導線延遲、導線間的耦合電容(coupling capacitance)、損耗機制(loss mechanisms)及其他不必要的線路)的一個方法為：以三維(3D)空間配置的方式，安置欲內連線的裝置。部分二維(2D)空間配置的連線壅塞是來自於無法最佳化置放欲連接的組件。3D配置允許組件及裝置達到最佳擺置的可能性增加。然而，為了得到線路短化的最大效益，線路必須經由電路體積任意處的3D堆疊電路之間的穿孔而被垂直導向，且此些線路不只在堆疊的周圍。圖1繪示一個3D晶片堆疊，其具有堆疊內部中的垂直穿孔，晶片堆疊100包含基板110、120、130及140，垂直穿孔的例子如穿孔112、114及116所示。
另一個利用面對面堆疊的兩個基板的3D設置，如圖2A及2B所示。詞彙「面對面」意味著包含裝置及其接點(contact)的基板的表面(稱作「面」)將會面向彼此連結。如圖所示，兩個基板210及220已經校準且透過他們彼此面向的的相對面而連結。在這種設置中，可使用穿孔以形成內連線。穿孔可穿過一個或更多的基板210、220以形成內連線。若基板由矽所製成，則穿過基板的穿孔可稱做為直通矽穿孔(through silicon via；TSV)。以往，TSV是由不同於形成基板的材料所組成。因此，當形成穿孔的材料及形成基板的材料被加熱時，可能會有問題產生。
因此，形成一個改善的集成積體電路組件及內連線的結構與方法是必要的。較佳地說，這種結構與方法使得3D電路能夠暴露於增加的溫度。
根據此發明的態樣，提供一個積體電路組件。積體電路組件包括第一晶片及第二晶片。第一晶片具有包括至少一第一裝置的正表面及背表面。第二晶片具有包括至少一第二裝置的正表面。第一晶片及第二晶片以面對面接觸設置相連結。積體電路組件更包括穿孔(Via)。穿孔具有支柱(pillar)部分，其中支柱部分配置成穿過第一晶片及第二晶片。穿孔被第一晶片及第二晶片各自的至少一材料所圍繞。封裝穿孔的至少一部份的墊層，墊層形成於穿孔及圍繞穿孔的至少一材料之間。
根據本發明的其他態樣，提供一種第一晶片及第二晶片 的內連結方法。此方法包括連結步驟(bonding step)、形成步驟(forming step)及沈積步驟(depositing step)。第一晶片及第二晶片的內連結方法的第一步驟包括以面對面設置連結第一晶片及第二晶片。第二步驟包括形成至少部分位於第一晶片及第二晶片中的穿孔，其中穿孔被相應的第一晶片及第二晶片的至少一材料所圍繞。第三步驟包括沈積墊層於穿孔的一部分上，其中墊層形成於穿孔及圍繞穿孔的至少一材料之間。
100‧‧‧晶片堆疊
110‧‧‧基板
112‧‧‧穿孔
114‧‧‧穿孔
116‧‧‧穿孔
120‧‧‧基板
130‧‧‧基板
140‧‧‧基板
210‧‧‧基板
220‧‧‧基板
300‧‧‧基板
301‧‧‧晶片
302‧‧‧表面
304‧‧‧表面
310‧‧‧基板
311‧‧‧晶片
312‧‧‧表面
314‧‧‧表面
316‧‧‧接觸層
318‧‧‧接觸層
320‧‧‧連結層
322‧‧‧介電層
324‧‧‧介電層
326‧‧‧金屬化層
328‧‧‧金屬化層
330‧‧‧夾套
400‧‧‧基板
401‧‧‧晶片
410‧‧‧基板
411‧‧‧晶片
412‧‧‧表面
416‧‧‧接觸層
418‧‧‧接觸層
420‧‧‧連結層
422‧‧‧介電層
424‧‧‧介電層
426‧‧‧金屬化層
428‧‧‧金屬化層
429‧‧‧內緣
430‧‧‧夾套
431‧‧‧外緣
440‧‧‧金屬保護層
443‧‧‧壁
444‧‧‧開口
446‧‧‧層
447‧‧‧開口
448‧‧‧金屬保護層
449‧‧‧壁
450‧‧‧通道
451‧‧‧介電部分
458‧‧‧阻障層
459‧‧‧墊層
460‧‧‧銅
461‧‧‧黏合促進劑
462‧‧‧金屬保護層
463‧‧‧開口
464‧‧‧溝渠
465‧‧‧表面
467‧‧‧內部部分
468‧‧‧釘頭
469‧‧‧外部分
471‧‧‧壁
478‧‧‧表面
479‧‧‧表面
502‧‧‧直通矽穿孔
504‧‧‧晶方
506‧‧‧墊層
510‧‧‧突起
512‧‧‧銅
附圖並不傾向於依比例繪製。圖式中，以相似數目代表繪示於各種圖型中的相同或幾乎相同的組件。為簡潔起見，圖式中並未標示出所有組件。圖式中：圖1是堆疊的內部中具有垂直穿孔的傳統3D晶片堆疊概略繪圖。
圖2A及2B分別為概略繪圖，圖2A為整體製造(monolithic fabrication)的傳統3D晶方組件的面對面晶圓基板校準的校準動作，圖2B為整體3D電路層疊的二個經校準基板的面對面連結。
圖3A至3C為晶片校準及面對面連結的一個實例、以及其中一個晶片內的基板的背側薄化的剖面概略繪圖。
圖4A至4U為根據本發明的一個態樣，具有深支柱釘頭(nail-head)穿孔的二晶片結構的製作步驟的剖面概略繪圖；及 圖5A至5C為位於晶方內的直通矽穿孔的一個實例的剖面概略繪圖。
本發明並不限於建構的細節的應用、以及闡述於下列描述或表示於圖示的組件的排列。本發明可以其他方式實施，且可以多種方式被實行和實踐。此外，本文所用的措辭和術語是為了達到描述的目的，而不應該被認為是限制性的。本文中所使用的「包括(include/comprise)」或「具有(have)」、「含有(contain)」、「涉及(involve)」、和其他此類變化，是為了涵蓋其後列出的項目及其等同物以及額外的項目。在本申請案中，片語「A和B中的至少一者」相當於A和/或B，也就是單指A或單指B或A與B兩者。
應該注意到，在描述以下半導體結構時，「在...上」會被用於描述裝置和層的配置、以及與兩者相關之特徵。此時，「在...上」並不限於「直接在...上」之解釋，也不排除結構或至少部分結構配置在層內、或中介層存在的可能性。因此，就實際狀況，「在...上」可以包括「在...中」、「一部分在...中」以及「覆蓋在...上」等的意思。
更應該注意到，就本申請案而言，「基板」指的是一種支撐物，在其上面、裡面、或其內部的某部分內，可以形成層、結構、和/或裝置。本文中使用的「晶片」是指一種加上基板，以及任何在所述基板之上、之中、或一部分中所形成的層、結構或裝 置。「晶片」一般通常指「晶方」或「積體電路」，但積體電路可能包括額外的構件例如導線結構、接合導線及封裝；而積體電路可能包括一封裝中的多個晶片。
提供一種積體電路組件的三維密集結構。亦提供一種上述結構的製造方法。此結構包括具有前表面的第一基板(有時叫晶圓)，在第一基板上或第一基板中可形成組件及裝置，因此形成第一晶片。晶片的面會對應到晶片的主動側，或具有元件和/或裝置的一側。此結構更包括具有前表面的第二基板，在第二基板上或第二基板中可形成組件和裝置，因此形成第二晶片。第二晶片的面對應到晶片的主動側或具有組件和/或裝置的一側。第一晶片與第二晶片以晶片彼此面對的相應面連結在一起。
提供一個連接兩晶片的金屬化層的深穿孔(名為「支柱(pillar)」穿孔)，其至少會形成部分在其中一個晶片的單一溝渠(trench)內。根據一些實施例，晶片藉由合適的連結劑(如適當的黏合劑)而相連結。支柱穿孔可穿過其中一個晶片的基板而形成，因此在基板的背面暴露出支柱。根據一些實施例，第一面對面連結的晶片對可藉由適當的設置，以與第二面對面連結的晶片對相連結，因此形成多晶片積體電路組件。舉例來說，在一些實施例中，第一面對面連結的晶片堆疊的基板的背表面(具有已暴露支柱)，將被視為新的面，其後續可與第二面對面連結的晶片堆疊的基板的背表面進行面對面連結。
提供一個三維積體電路組件的內連線，以及形成此內連 線的方法。此內連線可採取的形式為一種可使第一晶片的金屬層與第二晶片的金屬層連接的深穿孔，其中第一晶片和第二晶片以面對面設置相連結。在一些實施例中，穿孔至少部分配置於夾套(collet)的開口處，夾套提供接點給第一晶片金屬層。夾套可為環狀結構(ring-like structure)，其可採用封閉(但未必圓形)外型的形式。或者，夾套可包括一個或更多的斷點(break)，形成穿孔通過的分段外型。根據一實施例，此穿孔包括兩部分。第一部分是支柱，其至少部分形成於單一通道中，且支柱從第一晶片的層延伸至第二晶片的層。穿孔的第二部分包括一種接觸夾套的「釘頭」結構，且穿孔的第二部分具有比穿孔的支柱部分更大的剖面面積。
提供一個連接面對面設置晶片中的金屬層的低阻抗穿孔。此穿孔包括一種單一通道結構，且因此佔據3D組件中相對少量的晶片面積或體積。根據一些實施例，晶片連結在一起後才製造穿孔。晶片連結在一起後，兩晶片或其中之一的基板可被薄化，以促進穿孔的製造。根據一些實施例，晶片連結前沒有形成部分的穿孔。也就是說，穿孔是在晶片校準及連結後才形成。此種「後穿孔」(vias in last)的作法，使得許多在穿孔結構製造時為確保接觸良好且可確保穿孔、通道以及其他製造結構的表面潔淨的清洗製程得以實施。此結構的製作也不昂貴，其使用與半導體製造的相同製程，且由於此結構相對短的長度，其允許高密度穿孔陣列的形成及展現了低的電感。因為大部分金屬也是為熱傳導性的，這些相同電性的穿孔也可做為熱途徑(thermal pathway)，以增加3D 組件內部熱的移除。這些金屬中，通常銅在室溫時具有最高導電性及熱傳導性。穿孔大致上也可具有從高寬比製程(high-aspect-ratio processing)所獲得的垂直側壁。銅的使用可幫助垂直側壁的形成。
應該理解到，本發明所列出的態樣及實施例並不需要為區別性的，但他們可以任何適當的結合被實行。同樣地，本發明並不限於本文中明確描述的態樣及實施例，但能夠為額外的及替代的態樣及實施例，對本發明所屬技術領域具有通常知識者而言將是顯而易見的。
校準、連結及背側薄化
深支柱釘頭穿孔是已知的。深支柱釘頭穿孔的一個實例，見「三維面對面積體電路組件(THREE-DIMENSIONAL FACE-AGAINST-FACE INTERGRATION ASSEMBLY)」，美國專利序號7,453,150。供說明用途，本發明的墊層將被描述與深支柱釘頭穿孔相關。然而，本發明的態樣並不限於深支柱釘頭穿孔。本發明所屬技術領域具有通常知識者將了解的是，本發明的態樣可被使用做為深支柱釘頭支柱，(如美國專利序號7,453,150所描述)，亦可使用做為其他穿孔。
為了製造深支柱釘頭穿孔，需要得到面對面連結設置的兩晶片，其中至少一個晶片基板的背側被研磨。面對面設置提供優於其他已知的設置(例如背對面設置(back-against-face configuration))。舉例來說，相較於背對面設置來說，面對面設置 提供的一個優勢為，包括允許(permit)頂基板(top substrate)在與底基板校準後的頂基板的薄化。當使用面對面設置在校準過程時，相較於面對背設置(face-against-back)中所用的基板來說，因為頂基板是厚的(即非經薄化的)，此頂基板不太可能彎曲、伸展、翹曲(warp)或起泡(blister)。因此，相較於使用其他的設置而言，更可準確地校準使用面對面設置的電路(如面對背設置的晶片)。然而，本發明並不限於達到此設置的特定方法。現在描述一個非限制的實例。
連結前，可在兩基板的一者或兩者上進行製程以提供所需的組件、金屬化層(metallization layer)等，從而形成二晶片。參照圖3A，晶片301包括一個具有前表面304及背表面302的基板300。基板300是矽基板，但可以是任何其他類型的基板，做為本發明並不限於此。基板300的厚度為t00，其可以小至600至800微米或任何其他厚度，做為本發明並不限於此。介電層324(其可具有低介電常數K)可形成於前表面304上。介電層324可為二氧化矽或任何其他適當的金屬間介電(inter-metallic dielectric；IDM)材料，做為本發明並不限於此。一個或多個金屬化層328可形成於介電層324內，且可由銅、鋁或任何其他適當的導電材料所形成，如本發明所屬技術領域具有通常知識者所知道的。
接觸層318，可被使用以提供金屬化層328及基板300之間的歐姆接點(ohmic contact)，可於基板300的前表面304上形成接觸層318。接觸層318可由鎢或任何其他適當的接觸金屬 (contact metal)所形成。可使用接觸金屬以避免肖特基二極體(Schottky diode)的形成來取代與裝備於基板內或基板面上的裝置終端(device terminals)的歐姆接點。如本發明所屬技術領域具有通常知識者所知，可使用適當的介面冶金(interface metallurgy)來形成接觸層318及確保接觸層318與基板300及金屬化層328的適當接觸。
晶片311包括一個具有前表面314及背表面312的基板310。基板310是矽基板，但可以是任何其他類型的基板，做為本發明並不限於此。基板310的厚度為t10，其可以小至600至800微米或任何其他厚度，做為本發明並不限於此。介電層322(其可具有低介電常數K)可形成於前表面314上。介電層322可為SiO2或任何其他適當的金屬間介電材料(inter-metallic dielectric material)，做為本發明並不限於此。如本發明所屬技術領域具有通常知識者所知道的是，一個或多個金屬化層326可形成於介電層322內，且可由銅、鋁或任何其他適當的導電材料所形成。接觸層316，可被使用以提供金屬化層326及基板310之間的歐姆接點，可形成於基板310的前表面314上。接觸層316可由鎢或任何其他適當的接觸金屬所形成。如本發明所屬技術領域具有通常知識者所知，可使用適當的介面冶金來形成接觸層316及確保接觸層316與基板310及金屬化層326的適當接觸。
夾套330至少部分地形成於介電層322內。此夾套可接觸金屬化層326。此夾套330可由銅、鋁或任何其他適當的、可與 深支柱釘頭穿孔及金屬化層326形成良好接觸的材料所形成。
預計以面對面設置來連結二晶片301及311，可能需要各種製程步驟。各晶片的正表面應盡可能地被研磨至平坦。使用深溝渠蝕刻製程可將背側校準標記形式的溝渠蝕刻，使其部分進入將成為二晶片堆疊中薄化基板的搭配體。這些溝渠將在薄化製程中被暴露，此時標記將成為可見的，且對薄化基板搭配體的背側微影來說是有用的。最後，晶片的前側需被製做為待黏合狀態，例如是藉由表面的電漿活化或藉由蒸氣或液體應用方法化學黏合塗布。此黏合劑應該對黏合至晶片的面來說為化學特定(chemically specific)、對黏合至第二黏合層來說為含有的潛在化學性(latent chemistry)的，但在晶片對晶片校準及將黏合劑嵌入連結物的處理(handling)時，此黏合劑是能夠以乾燥狀態存在的。
校準前，將例如是連結層320(示於圖3B)四連結層塗布在一個或兩個面上。連結層320可以是矽氧烷型聚合膠層。然而，可使用替代的連結層，例如環氧樹脂、聚亞醯胺、聚甲基矽氧烷、苯並環丁烯、矽氧烷共聚物、聚苯二甲基(polyxylylene)或任何其他連結層。也可藉由電漿的活化表面以增進連結製備。使用展現出高熱穩定性、低熱膨脹係數、良好黏合性、對蝕刻的低抗性和/或低降解(degradation)的連結層是需要的。可視結構的應用傾向及環境來搜尋這些性質的任意者或這些性質的組合，且本發明並不受限於此。
由於面對面的設置，在一個實施方法中可使用兩個成像 器(imager)來進行校準。可於晶片下方配置第一成像器，且第一成像器可看成是基板310的前表面314。可於晶片上配置第二成像器，且可看成是基板300的前表面304。雖然可使用其他距離及校準標記的數目或其他校準技術，但可在各基板上校準兩個校準標記，這些標記與彼此分隔的距離為約基板直徑的3/4，做為本發明並不限於此。
在晶片校準後，他們可被置於晶圓座(chuck)的連結物內，此晶圓座經適當設計以保持二晶片在水平(x-y)方向的校準，同時將二晶片維持用於連結製程的z方向上的少量分離，以完成連結製程。可藉由任何適當的方法進行連結。在一實施例中，連結物從二基板的底側加熱此二基板，接著仔細地在z方向一起移動二基板，同時維持他們的x-y校準。由於基板300及310的標示厚度，基板可為實質上剛性的，以促進他們的連結無折皺(wrinkling)、張裂(cracking)、或其他持久性的損害。圖3B表示完整的面對面設置。
圖3C繪示圖3B的面對面設置，其中基板310已從背表面312進行薄化。可藉由任何適於薄化矽的方法來進行薄化，例如研磨(lapping)、濕式蝕刻或電漿薄化。基板310的起始厚度為t10現在則具有薄化的厚度t10’，相較於穿過t10而言，透過t10’將更容易蝕刻出孔洞或溝渠。薄化的基板也可展現比非薄化基板更大的光學透光度，因此可促進進一步的光學製程和/或校準。薄化的厚度t10’可以是200埃至10微米，或任何其他適當的經減少的厚度。 若薄化後的剩餘厚度仍太大，以致於無法獲得方位校準(registration)資訊，可以使用特殊的基板製程步驟，以從基板的前表面嵌入深溝渠特徵，這些深溝渠特徵將在薄化後被暴露出來，接著被用於方位校準。
此薄化基板應該具有高均勻性的厚度。這可透過任何適當的方法來獲得。例如，一個方法是使用蝕刻製程，其可在內埋氧化層(buried oxide layer)選擇性地停止蝕刻或實質上減慢蝕刻製程，例如是一般在絕緣層上矽(SOI)晶圓製程所使用的方法。特別是，可使用具有對比蝕刻電阻(contrasting etch resistances)的材料來使用SOI技術以形成基板310。對比蝕刻電阻可促進基板310的均勻薄化。
如果晶圓基板不是SOI結構，則可選擇例如是矽鍺合金層或重摻雜層的其他內埋層以足夠減慢或實質上中止薄化製程。例如，雖然末繪示，基底310起始時可包括矽基板、薄沈積矽鍺層及成長於矽鍺層上的磊晶矽。前表面314可對應為磊晶層的表面，而背表面312對應為矽基板的表面。在將晶片301及311以面對面設置連結後，薄化製程可開始作用以薄化矽基板(停止於沈積的矽鍺層)，因此可剩下的矽鍺層及磊晶層的完整無缺。
其他薄化的方法可涉及從晶圓的面側(face side)加入額外的深溝渠結構，以合適的材料填滿深溝渠結構，此合適的材料在薄化製程會被暴露出，且它不是放慢蝕刻製程，就是做為用於所需厚度已局部達成的區域性薄化(regional thinning)的訊號指示 器。例如，基板310可包括自前表面314所形成立柱(stud)，立柱可為適當材料(例如是鎢)。在從背表面312薄化基板310及連結後，立柱的尖端可暴露出來並且以礙任何進一步的薄化、或以其他方式指示出薄化已完整。可以用例如是區域性電漿捲流(plasma plume)來使用這種技術，藉由殘留氣分析器或其他傳信物(signaling means)，來感測穿過深溝渠隔離(deep trench isolation，DTI)結構中的材料侵蝕的深溝渠隔離(DTI)暴露。
可視所使用的停止層(stopping layer)類型來選擇薄化基板的方法，反之亦然。藉由採用上述的非限制實例的製程，可得到具有均勻薄化基板的面對面連結設置。
形成具有釘頭的支柱
根據本發明的態樣，現在將描述一個示範的製造流程。以下描述的製造程序僅是在許多其他可能的實施例中的一個實施例。應該理解到這種特定實例的意圖並非是限制。本領域中具有通常知識者將理解的是，根據本發明的態樣，也可使用各種其他製造流程。
示範的製造程序將被描述與具有釘頭的支柱穿孔的形成相關，假定面對面連結且薄化的設置為起始點(例如圖3C的結構)。為簡潔起見，將在適當處列出特定的值和/或製程的特性(例如是外觀比、蝕刻液、結構尺寸等)。此外應該理解到所討論的製程步驟順序是為了說明而非限制性的，且可以各種順序進行步驟。可加入額外的製程步驟，且並非所有本文中所討論的步驟都 是必需的。
製程流程
圖4A-4U繪示製造深支柱釘頭穿孔的程序，此深支柱釘頭穿孔是用以連接面對面設置相連結晶片的金屬層。圖4A-4U描示出許多也在圖3A-3C繪示、以及上述的元件。在這種情況，描示在圖4A-4U的元件應被標示4開頭的元件符號(如420)以對應至圖3A-3C所描示的3開頭的元件(如320)。
圖4A繪示一個類似圖3C的面對面設置，其中基板410已從背表面412被薄化。金屬保護層440可沈積在已薄化基板410的背表面上。在矽基板410後續的蝕刻期間，金屬保護層可提供附加的蝕刻抗性。金屬保護層可由鉬、鎳或任何其他適當的保護材料所形成。這個層的化學性最好是與製程中所採用的其他層的蝕刻化學性相異(orthogonal)，以避免在移除保護層時破壞到其他層。可於金屬保護層440上形成罩幕層(未繪示)。可沈積或藉由任何適當的方法來形成罩幕層，其可以是光阻層或任何其他適當的材料。罩幕層經圖案化以形成用於蝕刻金屬保護層440的蝕刻罩幕。
在圖4B中，深支柱釘頭穿孔的製造隨著在已薄化基板410的開口444的蝕刻進行。需要使用高異向性的蝕刻技術，其可為濕式蝕刻或乾式蝕刻，做為本發明並不限於此。舉例來說，可使用SF6做為蝕刻液。如圖4B所示，開口444的壁443與夾套430的外緣431大約地校準。壁443與夾套430的外緣431的良好 校準可促進釘頭(稍後繪示)與夾套430之間形成良好的接點，然而這並不一定是需要的。期望的是開口444的壁443不與外緣431的外端校準，這可能導致蝕刻期間在夾套外形成不想要的通道。
如圖4C所示，已藉由任意適當的方法移除金屬保護層440(示於圖4B)。
圖4D繪示基板410中開口444的回填(back-filling)。至少部分地進行回填是為了避免在深支柱穿孔(稍後顯示)與基板410之間形成肖特基障壁接點(Schottky-barrier junction)，如將更清楚地見於圖4F中。基板410中開口444的回填可包括沈積或以其他方式形成層446(其可以是SiO2或任何其他適當的介電材料)通常是氧化物。可藉由進行化學氣相沈積(CVD)或任何其他適當的沈積或選擇性成長製程來形成層446。形成層446後，可進行化學機械研磨(CMP)或任何其他適當的平坦化製程，以使得層446的上表面與基板410的背表面412實質上共平面。
圖4E表示已圖案化且罩幕層已移除的金屬保護層448。舉例來說，若罩幕層是由光阻形成，則其可藉由灰化而移除。金屬保護層可用任何適當蝕刻技術來蝕刻，包括濕式蝕刻或乾式蝕刻技術，做為本發明並不限於此。圖案化後，金屬保護層形成後續製程的蝕刻罩幕。圖案化包括直接在夾套430上方形成的開口447。如繪示，開口447的壁449經配置以使得開口447的寬度比夾套430窄，夾套430的寬度由內緣429定義。
圖4F繪示形成通道450的早期階段。通道450是藉由穿 過回填層446及介電層422的蝕刻所形成。在這個階段，通道450延伸至連結層420。可藉由使用任何適當的蝕刻液的定向性蝕刻(例如深反應離子蝕刻(deep reactive ion etch，DRIE))來形成通道450。舉例來說，如果介電層422及回填層446是SiO2，則可使用任何氟化甲基類候選物，例如是是CF4、CF3H或CFH3。這些蝕刻液可在具有或沒有氬時使用。感應耦合電漿(inductively coupled plasma，ICP)蝕刻也可附加於或取代DRIE的使用。在一實施例中，通道450的形成是使用重複沈積及蝕刻步驟的波希法製程(Bosch process)，其中蝕刻步驟可使用DRIE或ICP。
通道450的校準是介電部分451留在通道450及夾套430之間。當通道450稍後被填滿以形成深支柱穿孔時，介電部分451可防止內緣429及夾套430之間金屬的成長。
如圖4G所示，藉由使用例如以任何適當的蝕刻液的DRIE或ICP來蝕刻連結層420以持續形成通道450。如果連結層420是聚合性膠層，則氧可做為蝕刻液(可能由波希再氧化(Bosch reoxidation)而增強)。視連結層420的組成物而定，以及所使用的蝕刻類型，在這個步驟時，橫向蝕刻(lateral ethc)可能伴隨著垂直蝕刻。然而，横向蝕刻並不是所需要的，且本發明並不限於此。需要的是最小化横向蝕刻的量。
圖4H繪示持續形成通道450。使用具有適當蝕刻液的DRIE或ICP來蝕刻介電層424。蝕刻可藉由波希法再次繼續進行。如果介電層424是SiO2，則可使用任何氟化甲基類候選物，例如 是CF4、CF3H或CFH3。可在有或沒有氬時使用這些蝕刻液。蝕刻繼續進行到金屬化層428，其可做為正常的蝕刻終點。
隨著通道450的完成，可藉由任何適當的方法從基板410的背表面412移除金屬保護層448。製程隨著深支柱釘頭穿孔的形成而繼續進行。如圖4I所示，阻障層458沈積在通道450的壁及底層上。阻障層458可為W、Ti、Ta、TiN、TaN或任何其他適當的材料，且可使用阻障層458以防止稍後沈積的支柱材料擴散至周圍介電層422及424、以及連結層420之中。可藉由高共形的CVD製程來沈積、或藉由原子層沈積阻障層458，因此阻障層458可非常地薄。
接著，將黏合促進劑反應物塗佈至通道450。可將黏合促進劑反應物塗佈至阻障層458、或任何其他位在通道450上的材料。黏合促進劑反應物將黏合促進劑461固定至阻障層458、或任何其他位在通道450上的材料。如圖4J所示，黏合促進劑461附加在通道450的周邊(perimeter)。在較佳實施例中，黏合促進劑反應物可以是SiO2或任何其他材料，且是使用化學氣相沈積(CVD)或任何其他適當的方法，將黏合促進劑反應物塗佈至阻障層458。根據本發明的態樣，黏合促進劑461可為A-174，或任何其他用於促進黏合的材料。
圖4K繪示塗佈至通道450的墊層459。墊層459可被塗佈至整個通道450的周邊，或只塗佈至通道450的一部分。此外，墊層459可被沈積在黏合促進劑461上、或任何在通道450的其 他材料上(包括通道450的周邊本身)。在一個較佳實施例中，墊層459是由氣相沈積聚合物(VDP)，或任何其他材料組成。在一個更佳實施例中，墊層459可由聚對二甲苯(Parylene)組成。墊層459被用於提供通道450及圍繞通道450的材料之間的墊、緩衝和/或阻障。為說明之用，墊層459在以下將描述與簡化的圖5A至5C相關。
圖5A顯示傳統通道的型態，像是位在晶方504內的直通矽穿孔(TSV)502。在一個較佳實施例中，晶方504可由矽(Si)或一些其他的材料所製作。直通矽穿孔502可以是本發明所屬技術領域具有通常知識者作穿孔時所使用的金屬，例如是銅(Cu)或鎢(W)。一般而言，由於銅對電流的低抗性及熱傳導性，銅是較佳的金屬。因將以下將討論銅，且僅供說明用途。
如以上所述，直通矽穿孔502及晶方504一般而言是由不同材料所形成的，例如晶方是由矽所形成，而TSV則為銅。結果，當傳統的直通矽穿孔502及傳統的晶方504被加熱時，可產生不想要的問題。例如，當加熱直通矽穿孔502及晶方504時(例如在銲接製程期間)，直通矽穿孔502中的銅可膨脹的程度，大於由矽形成的晶方504的膨脹程度。這是由於在直通矽穿孔502內的銅，具有比組成晶方504的矽還要大的熱膨脹係數。加熱期間，銅的熱膨脹係數所造成的直通矽穿孔502中銅的膨脹，在圖5B中繪示為元件512。
此外，在直通矽穿孔502中的銅具有比圍繞直通矽穿孔 502的矽晶方504還低的維克氏硬度(Vickers hardness)。換句話說，形成直通矽穿孔502的銅比周圍形成晶方504的矽軟。因為擴張的銅(以元件512描繪)比周圍的矽晶方504軟，在直通矽穿孔502中擴張的銅無法移動矽晶方504，至少不會破壞或使晶方504破裂。結果，在材料加熱的期間，擴張的銅可形成直通矽穿孔502尾端的突起510。銅的突起(在圖5B中描繪為元件510)可導致晶片故障。
本發明可消除或減輕從直通矽穿孔502尾端的銅的突起510。圖5C顯示本發明的一個實施例。如圖5C所示，墊層506被塗佈於直通矽穿孔502及晶方504之間。舉例來說，當每個材料各自被加熱時，墊層506承受由銅直通矽穿孔502及矽晶方504所施加的力。例如，墊層506可由彈性的和/或軟的材料形成，以承受加熱期間銅直通矽穿孔502的膨脹的。此外，墊層506傾向於可在溫度偏離(temperature excursion)停止時，實質上保持它自己的形狀/大小。
在較佳實施例中，墊層506較佳為間接地透過黏合促進劑而附加在直通矽穿孔502上(如以上討論)。在一些實施例中，墊層可由例如是聚對二甲苯的氣相沈積聚合物所組成。更多氣相沈積聚合物的實例可包括聚對二甲苯-X(Parylene-X)、聚對二甲苯雙聚體(Parylene dimer)等。因為聚對二甲苯是軟的且具有彈性的，塗佈聚對二甲苯做為墊層506使得在溫度上升時，直通矽穿孔502內的銅可以在最小抗性下膨脹，且當溫度偏離停止時，可以回復 到它先前的厚度。此外，由於聚對二甲苯的軟度和彈性度，墊層506在溫度偏離結束時，將至少彈性地回復到它實質上的正常厚度。藉由在直通矽穿孔502及晶方504之間提供軟的和/或彈性的墊層506，直通矽穿孔502及晶方504可暴露在高溫中，而不會導致TSV的材料從TSV通道尾端突起。藉由消除或減輕銅從直通矽穿孔502的突起，可產生較少直通矽穿孔502和/或晶方504的破壞。
回到圖4K，將墊層459(例如是聚對二甲苯等)塗佈在通道450上，較佳塗佈在沈積於通道450上的阻障層458上。然而墊層459並不限於此。墊層459可被塗佈在任何形成在通道450中的材料上(包括通道450本身)。如以上所示，在較佳實施例中，墊層459可由聚對二甲苯或其他軟的和/或彈性的材料組成，此材料提供通道450及其周圍材料之間的墊和/或屏障。
如圖4L所繪示，墊層459和/或阻障層458應從通道450的底層移除。在一實施例中，可使用偏差定向性蝕刻(bias directional etch)以從通道450的底層移除阻障層458和/或墊層459(例如是聚對二甲苯)。
在圖4M至4O中，製程隨著從通道450底部向上的銅460的鍍覆(plating)而繼續進行。因為銅在通道內的側向成長可導致空隙的成長，且因此會增加穿孔的電阻及降低性能，故較佳為垂直地用銅填滿通道。銅可由液體的製程或CVD來鍍覆，做為本發明並不受限於此。
如圖4N所示，將銅460繼續鍍覆約至連結層420的頂部。
如圖4O所示，銅460被鍍覆大約至通道450的頂部。以銅460來填充通道450，銅460延伸至大約與基板410的背表面412同平面的高度。
圖4P表示已圖案化且罩幕層已移除的金屬保護層462。舉例來說，如果罩幕層是光阻形成，則可藉由灰化移除。可用任何適當的蝕刻液蝕刻金屬保護層，包括濕式蝕刻或乾式蝕刻，做為本發明並不限於此。圖案化後，金屬保護層形成後續製程的蝕刻罩幕。圖案化包括例如開口463的開口。在繪示的實施例中，開口463的壁471在夾套430上校準。
如圖4Q所繪示，溝渠464被蝕刻穿過層446(見圖4E)，完全地或部分地移除層446以及一部分的介電層422，使得溝渠464的底部與夾套430的上表面465恰好重合。可進行清洗步驟，以移除任何在溝渠464蝕刻期間，形成在夾套430的上表面465上的碎屑。
如圖4R所示，墊層459、阻障層458和/或類似的層，從通道450的頂側被移除。特別是，墊層459和/或阻障層458從通道450的每個頂側被移除，起始於溝渠464的底表面478且終止於溝渠464的頂表面479。附著促進劑反應物及附著促進劑也可從通道450的頂側被移除。舉例來說，墊層459和/或阻障層458，從通道450的頂側被移除，因此可發生通道450的頂側及形成於溝渠464內的釘頭之間的傳導。
如圖4S所示，阻障層458可沈積在溝渠464上，以防止銅擴散至周圍的層內。沈積在溝渠464上的阻障層可與上述阻障層及沈積在通道450的側部及底層的阻障層的材料相同。此外，根據本發明的態樣，墊層459可沈積在溝渠464中，以提供溝渠464及圍繞溝渠464的材料(包括基板410)之間的軟的和/或有彈性的墊。如上所述，墊層459可為聚對二甲苯，或其他在整篇說明書中所描述的材料，其用於提供通道450及周圍材料之間軟的和/或有彈性的墊。同時，也可藉由任何適當的方法移除金屬保護層462。銅接著地被鍍覆或沈積以形成釘頭468的內部部分467，其為圖4S所表示的初期階段。
圖4T表示從釘頭468的外部分469的底層移除墊層459、阻障層458等。也可從外部分469的底層移除附著促進劑及附著促進劑反應物(未繪示)。可使用許多本領域具有通常知識者所知道的方法(例如定向性蝕刻)以從釘頭的底層移除墊層459、阻障層458等。根據本發明態樣的定向性蝕刻可包括(但並不限於)經施偏壓的氧電漿和/或氬蝕刻。從釘頭468的外部分469的底層移除墊層459、阻障層458等，因此從位於釘頭468的外部分469中的金屬(例如銅)到位於釘頭468的外部分469下方的夾套430之間，可存在完整的電路。
如圖4U所示，可接著以金屬(例如銅)來填充釘頭468。可以非均勻方式進行釘頭468的金屬(例如銅)填充，而留下過量的銅。可藉由任何適當的製程移除過量的銅，例如是化學機械研磨 法(CMP)。釘頭468的頂表面應該大約與基板410的背表面412同位準，且頂釘頭468的表面易於形成外部接點。
應該理解的是，目前描述的說明性製程流程是非限制性的，且對於本領域具有通常知識者而言，額外的或替代的流程是易於想到的。視步驟的實際步驟的順序、或實際使用的蝕刻液而定，某些步驟可以是非必要的。舉例來說，視蝕刻液而定，金屬保護層和/或罩幕層可能是不需要的。此外，雖然將基板描述為矽，仍可能使用其他材料的基板。如果基板是矽之外的材料(例如碳化矽或砷化鎵)，則蝕刻液及條件、介電層、膠層等全都需要適當地改變。這樣的改變與改良並不背離發明的靈感，且對於這種改變的適應是在半導體製造領域具有通常知識者的能力範圍內。
也應該理解的是，可在沒有夾套時、或在有夾套做為部分的深支柱釘頭穿孔時形成深支柱釘頭穿孔。換句話說，深支柱釘頭穿孔與夾套並不一定是不同的結構，且本發明並不限於此。
已經描述本發明的至少一個實施例的許多態樣，應該理解的是，各種變化、改良與改善是容易被本領域具有通常知識者想到的。這樣的變化、改良與改善傾向於是本揭露的部分，且傾向於本發明的精神和範圍內。因此，以上闡述及圖示僅做為舉例的方法。
400‧‧‧基板
410‧‧‧基板
412‧‧‧表面
426‧‧‧金屬化層
428‧‧‧金屬化層
430‧‧‧夾套
450‧‧‧通道
458‧‧‧阻障層
459‧‧‧墊層
468‧‧‧釘頭

Claims (28)

  1. 一種積體電路組件，包括：第一晶片，具有包括至少一第一裝置的正表面、以及背表面；第二晶片，具有包括至少一第二裝置的正表面，所述第一晶片及所述第二晶片以面對面接觸設置做連結；穿孔，包括支柱部分，所述支柱部分以穿過所述第一晶片及所述第二晶片的方式配置，其中所述穿孔被所述第一晶片及所述第二晶片的各自的至少一材料所包圍；以及墊層，封裝所述穿孔的至少一部分，所述墊層形成於所述穿孔及圍繞所述穿孔的所述至少一材料之間。
  2. 如申請專利範圍第1項所述的積體電路組件，其中所述墊層是軟的或彈性的。
  3. 如申請專利範圍第1項所述的積體電路組件，其中形成所述墊層的材料為蒸氣可沈積聚合物。
  4. 如申請專利範圍第3項所述的積體電路組件，其中所述蒸氣可沈積聚合物為聚對二甲苯。
  5. 如申請專利範圍第1項所述的積體電路組件，其中：包括所述支柱部分的所述穿孔包括底層；以及所述墊層並不存在於所述穿孔的所述底層。
  6. 如申請專利範圍第1項所述的積體電路組件，其中促進所述墊層至所述穿孔的黏合的黏合促進劑是配置於所述穿孔的至少一部分。
  7. 如申請專利範圍第6項所述的積體電路組件，其中所述黏合促進劑為A-174。
  8. 如申請專利範圍第1項所述的積體電路組件，其中所述穿孔由金屬所形成。
  9. 如申請專利範圍第8項所述的積體電路組件，其中所述金屬包括銅。
  10. 如申請專利範圍第9項所述的積體電路組件，更包括阻障層，所述阻障層封裝至少一部分的所述穿孔，且被配置以防止銅擴散至圍繞所述穿孔的所述材料中。
  11. 如申請專利範圍第10項所述的積體電路組件，其中所述墊層形成於所述阻障層及包括所述穿孔的所述金屬之間。
  12. 如申請專利範圍第1項所述的積體電路組件，更包括：連結層，用以所述面對面接觸設置的方式將所述第一晶片的面及所述第二晶片的面彼此連結；以及通過所述連結層的所述穿孔。
  13. 一種多晶圓電路組件，包括：第一晶圓，具有包括至少一第一裝置的正表面及背表面；第二晶圓，具有包括至少一第二裝置的正表面，所述第一晶圓及所述第二晶圓以面對面接觸設置做連結；穿孔，包括支柱部分，所述支柱部分以穿過所述第一晶圓及所述第二晶圓的方式配置，其中所述穿孔被相應的所述第一晶圓 及所述第二晶圓的至少一材料所包圍；以及墊層，封裝至少部分的所述穿孔，所述墊層形成於所述穿孔及圍繞所述穿孔的至少一所述材料之間。
  14. 如申請專利範圍第13項所述的多晶圓電路組件，其中所述墊層是軟的或彈性的。
  15. 如申請專利範圍第13項所述的多晶圓電路組件，其中形成所述墊層的材料為蒸氣可沈積聚合物。
  16. 如申請專利範圍第15項所述的多晶圓電路組件，其中所述蒸氣可沈積聚合物為聚對二甲苯。
  17. 如申請專利範圍第13項所述的多晶圓電路組件，其中：包括所述支柱部分的所述穿孔包括底層；以及所述墊層並不存在於所述穿孔的所述底層。
  18. 如申請專利範圍第13項所述的多晶圓電路組件，其中所述穿孔由金屬所形成。
  19. 一種第一晶片及第二晶片的內連結方法，包括：將第一晶片及第二晶片以面對面設置做連結；在所述第一晶片及所述第二晶片中至少一部分形成穿孔，其中所述穿孔被第一晶片及所述第二晶片的各自的至少一材料圍繞；以及沈積墊層至所述穿孔的其中一部分，其中所述墊層是形成於所述穿孔及圍繞所述穿孔的所述至少一材料之間。
  20. 如申請專利範圍第19項所述的第一晶片及第二晶片的內連結方法，其中所述墊層是軟的或彈性的。
  21. 如申請專利範圍第19項所述的第一晶片及第二晶片的內連結方法，其中形成所述墊層的材料為蒸氣可沈積聚合物。
  22. 如申請專利範圍第21項所述的第一晶片及第二晶片的內連結方法，其中所述蒸氣可沈積聚合物為聚對二甲苯。
  23. 如申請專利範圍第19項所述的第一晶片及第二晶片的內連結方法，更包括從所述支柱的底層移除所述墊層，所述墊層是形成於所述穿孔及圍繞所述穿孔的所述至少一材料之間。
  24. 如申請專利範圍第19項所述的第一晶片及第二晶片的內連結方法，其中促進所述墊層至所述穿孔的黏合的黏合促進劑是配置於所述穿孔的至少一部分。
  25. 如申請專利範圍第24項所述的第一晶片及第二晶片的內連結方法方法，其中所述黏合促進劑為A-174。
  26. 如申請專利範圍第19項所述的第一晶片及第二晶片的內連結方法，其中所述穿孔由金屬所形成。
  27. 如申請專利範圍第19項所述的第一晶片及第二晶片的內連結方法，其中所述穿孔穿過連結層，所述連結層是用來將所述第一晶片的面及所述第二晶片的面彼此連結。
  28. 如申請專利範圍第19項所述的第一晶片及第二晶片的內連結方法，更包括： 在沈積將所述墊層沈積在所述穿孔上之前，以阻障層封裝所述穿孔，所述阻障層被配置以防止銅擴散至圍繞所述穿孔的所述材料中。
TW102120121A 2012-06-07 2013-06-06 具有穿孔內墊層的積體電路組件以及結合此電路組件的方法 TW201405738A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261689531P 2012-06-07 2012-06-07

Publications (1)

Publication Number Publication Date
TW201405738A true TW201405738A (zh) 2014-02-01

Family

ID=49712618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120121A TW201405738A (zh) 2012-06-07 2013-06-06 具有穿孔內墊層的積體電路組件以及結合此電路組件的方法

Country Status (7)

Country Link
US (1) US20150145144A1 (zh)
EP (1) EP2859585A4 (zh)
JP (1) JP2015524172A (zh)
KR (1) KR20150022987A (zh)
CN (1) CN104396009A (zh)
TW (1) TW201405738A (zh)
WO (1) WO2013184880A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757059B (zh) * 2021-01-11 2022-03-01 南亞科技股份有限公司 晶圓對晶圓內連線結構及其製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860229B1 (en) * 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US9087821B2 (en) 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9929050B2 (en) 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
JP6390404B2 (ja) * 2014-12-15 2018-09-19 富士通株式会社 電子装置及び電子装置の製造方法
KR102387948B1 (ko) 2015-08-06 2022-04-18 삼성전자주식회사 Tsv 구조물을 구비한 집적회로 소자
CN105390446B (zh) * 2015-11-26 2018-10-16 上海集成电路研发中心有限公司 一种三维cmos集成电路的制备方法
US9728506B2 (en) 2015-12-03 2017-08-08 Globalfoundries Inc. Strain engineering devices using partial depth films in through-substrate vias
US9899260B2 (en) * 2016-01-21 2018-02-20 Micron Technology, Inc. Method for fabricating a semiconductor device
US10811305B2 (en) * 2016-09-22 2020-10-20 International Business Machines Corporation Wafer level integration including design/co-design, structure process, equipment stress management, and thermal management
CN112204738A (zh) * 2018-05-28 2021-01-08 株式会社大赛璐 半导体装置的制造方法
US10651157B1 (en) * 2018-12-07 2020-05-12 Nanya Technology Corporation Semiconductor device and manufacturing method thereof
US11201136B2 (en) 2020-03-10 2021-12-14 International Business Machines Corporation High bandwidth module
CN114981962A (zh) * 2020-04-17 2022-08-30 华为技术有限公司 一种半导体结构及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4262967B2 (ja) * 2001-11-29 2009-05-13 富士通株式会社 不良コンデンサのメッキ除去方法
US6790775B2 (en) * 2002-10-31 2004-09-14 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US20050051489A1 (en) * 2003-08-20 2005-03-10 California Institute Of Technology IC-processed polymer nano-liquid chromatography system on-a-chip and method of making it
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
JP2011009407A (ja) * 2009-06-25 2011-01-13 Seiko Epson Corp 半導体装置、電子部品、半導体装置の製造方法
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
KR101692434B1 (ko) * 2010-06-28 2017-01-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN102446886B (zh) * 2010-09-30 2014-10-15 中国科学院微电子研究所 3d集成电路结构及其形成方法
US9245824B2 (en) * 2013-04-18 2016-01-26 Globalfoundries Inc. Through-vias for wiring layers of semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757059B (zh) * 2021-01-11 2022-03-01 南亞科技股份有限公司 晶圓對晶圓內連線結構及其製造方法
US11488840B2 (en) 2021-01-11 2022-11-01 Nanya Technology Corporation Wafer-to-wafer interconnection structure and method of manufacturing the same

Also Published As

Publication number Publication date
KR20150022987A (ko) 2015-03-04
US20150145144A1 (en) 2015-05-28
EP2859585A4 (en) 2016-01-27
CN104396009A (zh) 2015-03-04
WO2013184880A1 (en) 2013-12-12
EP2859585A1 (en) 2015-04-15
JP2015524172A (ja) 2015-08-20

Similar Documents

Publication Publication Date Title
TW201405738A (zh) 具有穿孔內墊層的積體電路組件以及結合此電路組件的方法
US7453150B1 (en) Three-dimensional face-to-face integration assembly
TWI702659B (zh) 傳導阻障直接混合型接合
US6897125B2 (en) Methods of forming backside connections on a wafer stack
US7388277B2 (en) Chip and wafer integration process using vertical connections
US8354737B2 (en) Small area, robust silicon via structure and process
US8034713B2 (en) Method for stacking and interconnecting integrated circuits
CN101558483B (zh) 三维ic方法和器件
JP3895595B2 (ja) 背面接触により電気コンポーネントを垂直に集積する方法
JP4979320B2 (ja) 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
TW201209897A (en) Composite wafer semiconductor device and method of forming the same
EP2831913B1 (en) Method of providing a via hole and routing structure
JP2018520893A (ja) 基板貫通相互接続部及びｍｅｍｓデバイスを備えた電子システム
KR101679736B1 (ko) 센서 패키징 및 그 제조 방법
JP5389464B2 (ja) 半導体装置の製造方法
CN107275310B (zh) 一种半导体器件电连接结构及其制造方法
KR100548578B1 (ko) 시스템 인 패키지의 비아패턴 형성방법
CN108615704B (zh) 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用
Wang Through‐substrate Vias
JP2024501399A (ja) ファンアウトパッケージまたは相互接続ブリッジのための転写可能ピラー構造