JP3802523B2

JP3802523B2 - 半導体装置

Info

Publication number: JP3802523B2
Application number: JP2003318389A
Authority: JP
Inventors: 健太郎渡邊
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-09-10
Filing date: 2003-09-10
Publication date: 2006-07-26
Anticipated expiration: 2023-09-10
Also published as: JP2005086084A; US20050051869A1; US6921959B2

Description

本発明は、半導体装置に係り、特に半導体集積回路内に配置されたインダクタに適用して有効な技術に関する。

ＲＦ（Radio Frequency）用途の半導体集積回路では、回路素子としてインダクタを用いることがある。このインダクタは、例えば半導体基板上に積層された多層配線層を用いて形成される。

一方、上記半導体基板に形成されたＭＯＳトランジスタ等の他の回路素子から発生したノイズは、インダクタの特性に影響を及ぼす。このノイズの影響を避けるために、上記半導体基板には、インダクタを囲むようにガードリングが形成される。

図１０は、従来におけるインダクタとガードリングとを備えた半導体装置の一例を示す平面図である。図１１は、図１０に示した半導体装置におけるＶ−Ｖ線に沿った方向の断面図である。

半導体基板２の上方には、インダクタ１が形成されている。このインダクタ１は、例えばスパイラル形状を有する金属部１ａと、ビアプラグ１ｂと、金属部１ｃとから構成される。半導体基板２には、インダクタ１のスパイラル形状を有する金属部１ａを囲むようにガードリング３が形成されている。このガードリング３は、ｐ型或いはｎ型不純物を注入した拡散層により構成される。半導体基板２に形成されたガードリング３の周囲には、素子分離領域４が形成されている。

ガードリング３の上方には、ガードリング３と略同一形状の電位供給配線５が形成されている。ガードリング３と電位供給配線５とは、複数のコンタクトプラグ６により接続されている。電位供給配線５は、例えば接地電位に固定される。これにより、ガードリングは、電位供給配線５と同電位である接地電位に固定される。なお、半導体基板２とインダクタ１との間には、例えば絶縁層が形成される。

このように構成された半導体装置では、半導体基板２に形成されたＭＯＳトランジスタ等から発生するノイズがインダクタ１の特性に与える影響を防ぐことができる。

また、この種の関連技術として、インダクタのノイズ等を低減する技術が開示されている（特許文献１参照）。

ところで、インダクタ１に例えば右回りの電流が流れると、インダクタ１内部には図１０の紙面手前から奥に向かう方向に磁束が発生する。一方、インダクタ１外部にはインダクタ１内部と反対方向、つまり図１０の紙面奥から手前に向かう方向に磁束が発生する。インダクタ１に流れる電流が時間とともに変化するような場合、これに伴いインダクタ１外部の磁束も変化する。

インダクタ１外部に形成されたガードリング３内及び電位供給配線５内の磁束をΦ、起電力をＶとすると、
Ｖ＝ｄΦ／ｄｔ
となる。よって、ガードリング３内及び電位供給配線５内には、上記起電力が発生する。この起電力によって、ガードリング３及び電位供給配線５には、インダクタ１に流れる電流と逆向きの電流が流れる。これにより、インダクタ１のＬ（インダクタンス）が低下してしまう。また、ガードリング３及び電位供給配線５に流れる電流によって電力が消費され、この結果インダクタ１のＱ（Quarity Factor）が劣化してしまう。
米国特許第５９３６２９９号明細書

本発明は、上記のような事情に鑑みてなされたもので、インダクタの周囲に形成されたガードリングに流れる電流を抑制することで、インダクタのＬの低下及びＱの劣化を防止することが可能な半導体装置を提供することを目的とする。

上記目的を達成するために本発明の第１の視点に係る半導体装置は、半導体基板と、前記半導体基板の上に形成された絶縁層と、前記絶縁層の上に形成されたインダクタと、前記インダクタを囲み且つ延伸方向において波形部分が連続するように前記半導体基板に形成されたガードリングと、前記ガードリングに所定電位を供給する電位供給配線とを有する。

本発明の一視点によれば、インダクタの周囲に形成されたガードリングに流れる電流を抑制することで、インダクタのＬの低下及びＱの劣化を防止することが可能な半導体装置を提供することができる。

以下、本発明の実施の形態について図面を参照して説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置ＳＤ１の主要部を示す平面図である。図２は、図１に示した半導体装置ＳＤ１におけるＩ−Ｉ線に沿った方向の断面図である。

図２において、半導体基板２の上方には、インダクタ１が形成されている。半導体基板２は、例えばｐ型半導体基板により構成される。インダクタ１は、例えばスパイラル形状を有する金属部１ａと、ビアプラグ１ｂと、金属部１ｃとから構成される。このインダクタ１は、半導体基板２の上に積層して形成される多層配線層として形成される。なお、インダクタ１の形状は、四角形でもよいし、円形や八角形などいかなる形状でもよい。

半導体基板２には、インダクタ１のスパイラル形状を有する金属部１ａを囲むようにガードリング７が形成されている。また図１に示すように、ガードリング７は、波型の形状を有する。すなわち、ガードリング７は、インダクタ１のスパイラル形状部の外周の接線方向と並行方向だけでなく、上記接線方向と垂直方向にも形成されている。またガードリング７は、上記並行方向と上記垂直方向との夫々のセグメントが交互に接続して形成されている。

ガードリング７は、ｐ型半導体基板にｐ型不純物を注入したｐ＋拡散層により構成される。このガードリング７は、例えば酸化膜等の絶縁体（図示せず）により周囲を覆われている。またガードリング７は、サリサイド（self-aligned silicide）により形成してもよい。

半導体基板２に形成されたガードリング７の周囲には、素子分離領域４が形成される。この素子分離領域４は、例えば半導体基板内にトレンチを形成し、このトレンチ内に絶縁体を埋め込んで素子分離を行うＳＴＩ（Shallow Trench Isolation）により形成される。

ガードリング７の上方には、ガードリング７と同様に波型の形状を有する電位供給配線８が形成されている。この電位供給配線８は、ガードリング７に所定電位を供給するために用いられる。なお本実施形態では、電位供給配線８は、ガードリング７に対応した同一形状を少なくとも有している。しかし、これに限定されず、後述する複数のコンタクトプラグ９がガードリング７に接続できる位置に電位供給配線８が配置されていれば、ガードリング７と同一形状を有していなくてもよい。また、電位供給配線８は、例えば低抵抗の金属により構成される。

ガードリング７と電位供給配線８とは、複数のコンタクトプラグ９により接続されている。電位供給配線８は、例えば接地電位に固定される。これにより、ガードリング７は、電位供給配線８と同電位である接地電位に固定される。さらにガードリング７には、電位供給配線８の接地電位が上記複数のコンタクトプラグ９を介して全体に供給される。よって、ガードリング７は、全体が偏りなく接地電位に固定される。なお、半導体基板２とインダクタ１との間には、例えば絶縁層が形成される。

このように形成された半導体装置ＳＤ１では、ガードリング７の抵抗値を、図１０に示したガードリング３の抵抗値と比べて増加させることができる。ガードリング７に発生する起電力をＶ、インダクタ１によってガードリング７内に発生する磁束をΦとすると、上記起電力Ｖは、上記磁束Φの時間変化から計算でき、
Ｖ＝ｄΦ／ｄｔ
となる。ガードリング７に流れる電流値Ｉｇは、ガードリング７の抵抗値をＲｇとすると、オームの法則により、
Ｉｇ＝Ｖ／Ｒｇ
となる。ガードリング７の形状を本実施形態のように波型の形状にすることで、波型にしない場合と比較して抵抗値Ｒｇを増加させることができる。これにより、電流値Ｉｇを減少させることができる。

また、電流値Ｉｇは、インダクタ１に流れる電流と逆方向であるためインダクタ１のＬが低下する原因となる。しかし、ガードリング７を波型の形状にすることで、波型にしない場合と比較して電流値Ｉｇを減少させることで、インダクタ１のＬの低下を抑制することができる。

また、ガードリング７で消費される電力値Ｐｇは、
Ｐｇ＝Ｖ^２／Ｒｇ
となる。よって、抵抗値Ｒｇが増加することで、電力値Ｐｇを減少させることができる。これにより、インダクタ１のＱの劣化を抑制することが可能となる。

一方本実施形態では、電位供給配線８についても波型の形状を有している。このような構造にすることで、ガードリング７と同様の効果を得ることができる。

以上詳述したように本実施形態では、半導体基板２の上方には、インダクタ１が形成される。また半導体基板２には、インダクタ１を囲み且つ波型の形状を有するガードリング７が形成される。またガードリング７の上方には、ガードリング７と同様に波型の形状を有する電位供給配線８が形成され、この電位供給配線８からガードリング７に所定電位が供給される。

したがって本実施形態によれば、ガードリング７の抵抗値Ｒｇを、波型にしない場合と比べて増加させることができる。これにより、ガードリング７に流れる電流値Ｉｇが減少することで、インダクタ１のＬの低下を抑制することができる。

また、ガードリング７の抵抗値Ｒｇを増加させることで、ガードリング７により消費される電力値Ｐｇを抑制することができる。これにより、インダクタ１のＱの劣化を抑制することが可能となる。

また、電位供給配線８についてもガードリング７と同様に波型の形状を有している。よって、ガードリング７と同様の効果を得ることができる。

また、電位供給配線８をガードリング７に沿って形成し、複数のコンタクトプラグ９を介してガードリング７に接地電位を供給している。これにより、ガードリング７は、全体が偏りなく接地電位に固定される。

なお、ガードリング７は、インダクタ１のスパイラル形状部の外周の接線方向に対して並行方向と垂直方向との夫々のセグメントが直角に接続されている。しかし、ガードリング７の形状が上記接線方向に対して垂直成分を有していれば、同様の効果を得ることができる。たとえば、連続した波型の曲線であってもよい。

また、上記実施形態では、ガードリング７と電位供給配線８との両方が波型の形状を有しているが、もちろんいずれか一方のみが波型であってもよい。

また、半導体基板２は、ｎ型半導体基板により構成されてもよい。この場合、ガードリング７は、上記ｎ型半導体基板にｎ型不純物を注入したｎ＋拡散層により構成される。さらに、ガードリング７は、電位供給配線８により最も高い電位である電源電位に固定される。

（第２の実施形態）
第２の実施形態は、電位供給配線を用いずに、ガードリング７に電源端子から直接に電位を供給するようにしたものである。

図３は、本発明の第２の実施形態に係る半導体装置ＳＤ２の主要部を示す平面図である。図４は、図３に示した半導体装置ＳＤ２におけるＩＩ−ＩＩ線に沿った方向の断面図である。なお、上記第１の実施形態で説明した構成と同一部分には同一符号を付して詳しい説明は省略する。

図４において、ガードリング７の任意の１点の上方には、電源配線１１が形成されている。この電源配線１１は、接地電位を供給する接地端子（図示せず）に接続される。ガードリング７の上記任意の１点と電源配線１１とは、コンタクトプラグ１１により接続されている。

このように構成された半導体装置ＳＤ２において、ガードリング７は、上記接地電位に固定される。また、ガードリング７が波型の形状を有しているので、波型にしない場合と比較して抵抗値Ｒｇを増加させることができる。

以上詳述したように本実施形態によれば、上記第１の実施形態で示したガードリング７に電位を供給するための電位供給配線８を設けない。低抵抗な電位供給配線８をインダクタ１の周囲に配置した場合、電位供給配線８にコンタクトプラグ９を介して接続されるガードリング７の抵抗値が低下してしまう。しかし、拡散層により形成された抵抗値の高いガードリング７のみをインダクタ１の周囲に周回させることで、電位供給配線８を備えた場合と比べてガードリング７の抵抗値を増加させることができる。

また、ガードリング７を波型の形状にすることで、上記第１の実施形態と同様にインダクタ１のＬの低下とインダクタ１のＱの劣化とを抑制することができる。

なお、ガードリング７は、連続したリングを形成せず、任意の一部が切断されていてもよい。

（第３の実施形態）
第３の実施形態は、ガードリング１２と電位供給配線１３との一部を夫々切断して半導体装置ＳＤ３を構成したものである。

図５は、本発明の第３の実施形態に係る半導体装置ＳＤ３の主要部を示す平面図である。なお、上記説明した構成と同一部分には同一符号を付して詳しい説明は省略する。

半導体基板２には、インダクタ１のスパイラル形状を有する金属部１ａを囲むようにガードリング１２が形成されている。また図５に示すように、ガードリング１２は、波型の形状を有する。すなわち、ガードリング１２は、インダクタ１のスパイラル形状部の外周の接線方向と並行方向だけでなく、上記接線方向と垂直方向にも形成されている。さらに、ガードリング１２は、任意の一部が切断されている。すなわち、ガードリング１２は、連続したリングを形成していない。

ガードリング１２の上方には、ガードリング１２と同様に波型の形状を有する電位供給配線１３が形成されている。電位供給配線１３は、ガードリング１２の切断された位置に対応する部分が切断されている。

ガードリング１２と電位供給配線１３とは、上記第１の実施形態と同様に複数のコンタクトプラグ９により接続されている。電位供給配線１３は、例えば接地電位に固定される。

このように構成された半導体装置ＳＤ３によれば、ガードリング１２の抵抗値を、ガードリングが連続したリングを形成した場合と比較して増加させることができる。同様に、電位供給配線１３の一部を切断することによって、電位供給配線１３の抵抗値を、電位供給配線が連続したリングを形成した場合と比較して増加させることができる。これにより、インダクタ１のＬの低下とインダクタ１のＱの劣化とを抑制することができる。

（第４の実施形態）
第４の実施形態は、ガードリング７は連続したリングを形成し、電位供給配線１３のみ任意の一部を切断して半導体装置ＳＤ４を構成したものである。

図６は、本発明の第４の実施形態に係る半導体装置ＳＤ４の主要部を示す平面図である。なお、上記説明した構成と同一部分には同一符号を付して詳しい説明は省略する。

半導体基板２には、インダクタ１のスパイラル形状を有する金属部１ａを囲むようにガードリング７が形成されている。また図６に示すように、ガードリング７は、波型の形状を有する。

ガードリング７の上方には、ガードリング７と同様に波型の形状を有する電位供給配線１３が形成されている。さらに電位供給配線１３は、任意の一部が切断されている。すなわち、電位供給配線１３は、連続したリングを形成していない。

このように構成された半導体装置ＳＤ４では、ガードリング７の上方に一部が切断されていない電位供給配線を配置した場合と比べて、ガードリング７の抵抗値を増加させることができる。これにより、インダクタ１のＬの低下とインダクタ１のＱの劣化とを抑制することができる。

また、上記第２の実施形態で示した電位供給配線を使用しない場合と比べて、ガードリング７に偏りなく電位を供給することができる。

（第５の実施形態）
図７は、本発明の第５の実施形態に係る半導体装置ＳＤ５の主要部を示す平面図である。図８は、図７に示した半導体装置ＳＤ５におけるＩＩＩ−ＩＩＩ線に沿った方向の断面図である。図９は、図７に示した半導体装置ＳＤ５におけるＩＶ−ＩＶ線に沿った方向の断面図である。なお、上記説明した構成と同一部分には同一符号を付して詳しい説明は省略する。

図８において、半導体基板２の上方には、インダクタ１が形成されている。半導体基板２には、インダクタ１のスパイラル形状を有する金属部１ａを囲むようにガードリング１４が形成されている。また図９に示すように、ガードリング１４は、複数部分が切断されて形成されている。ガードリング１４の構成は、上記第１の実施形態で説明したガードリングと同様である。

ガードリング１４の上方には、電位供給配線１５が形成されている。また図９に示すように、この電位供給配線１５は、ガードリング１４が切断された部分に対応して形成されている。電位供給配線１５は、例えば低抵抗の金属により構成される。

ガードリング１４と電位供給配線１５とは、複数のコンタクトプラグ１６により接続されている。また図９に示すように、複数のコンタクトプラグ１６は、ガードリング１４と電位供給配線１５との夫々のセグメントが直列に接続されるように配置される。このようにして、ガードリング１４と電位供給配線１５と複数のコンタクトプラグ１６とにより、インダクタ１の周囲に全体として連続したリングが形成される。

電位供給配線１５の任意の１点の上方には、電源配線１８が形成されている。この電源配線１８は、接地電位を供給する接地端子（図示せず）に接続される。電位供給配線１５の上記任意の１点と電源配線１８とは、コンタクトプラグ１７により接続されている。これにより、ガードリング１４は、上記接地電位に固定される。

このように構成された半導体装置ＳＤ５において、ガードリング１４の夫々のセグメントと電位供給配線１５の夫々のセグメントとは、直列に接続される。一方、ガードリングと電位供給配線とが夫々連続したリングを形成した場合、ガードリングと電位供給配線とは並列に接続されることになる。この場合、ガードリングの抵抗値が低下してしまう。本実施形態では、ガードリングと電位供給配線とが１つの連続したリングを形成している。よって、ガードリングと電位供給配線とが夫々連続したリングを形成する場合と比べて、ガードリング１４と電位供給配線１５との全体の抵抗値を増加させることができる。

以上詳述したように本実施形態では、インダクタ１の周囲に複数部分が切断されたガードリング１４が形成される。またガードリング１４が切断された部分に対応して電位供給配線１５が形成される。そしてガードリング１４の夫々のセグメントと電位供給配線１５の夫々のセグメントとが直列に接続されるように複数のコンタクトプラグ１６が形成される。

したがって本実施形態によれば、ガードリングと電位供給配線とが夫々連続したリングを形成する場合と比べて、ガードリング１４と電位供給配線１５との全体の抵抗値を増加させることができる。これにより、インダクタ１のＬの低下とインダクタ１のＱの劣化とを抑制することができる。

また、複数のコンタクトプラグ１６の抵抗値と、コンタクトプラグ１６とガードリング１４との間の接触抵抗と、コンタクトプラグ１６と電位供給配線１５との間の接触抵抗との分の抵抗値を増加させることができる。

この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。

本発明の第１の実施形態に係る半導体装置ＳＤ１の主要部を示す平面図。図１に示した半導体装置ＳＤ１におけるＩ−Ｉ線に沿った方向の断面図。本発明の第２の実施形態に係る半導体装置ＳＤ２の主要部を示す平面図。図３に示した半導体装置ＳＤ２におけるＩＩ−ＩＩ線に沿った方向の断面図。本発明の第３の実施形態に係る半導体装置ＳＤ３の主要部を示す平面図。本発明の第４の実施形態に係る半導体装置ＳＤ４の主要部を示す平面図。本発明の第５の実施形態に係る半導体装置ＳＤ５の主要部を示す平面図。図７に示した半導体装置ＳＤ５におけるＩＩＩ−ＩＩＩ線に沿った方向の断面図。図７に示した半導体装置ＳＤ５におけるＩＶ−ＩＶ線に沿った方向の断面図。従来におけるインダクタとガードリングとを備えた半導体装置の一例を示す平面図。図１０に示した半導体装置におけるＶ−Ｖ線に沿った方向の断面図。

符号の説明

ＳＤ１〜５…半導体装置ＳＤ、１…インダクタ、１ａ…金属部、１ｂ…ビアプラグ、１ｃ…金属部、２…半導体基板、３，７，１２,１４…ガードリング、４…素子分離領域、５，８，１３，１５…電位供給配線、６，９，１１，１６，１７…コンタクトプラグ、１１，１８…電源配線。

Claims

半導体基板と、
前記半導体基板の上に形成された絶縁層と、
前記絶縁層の上に形成されたインダクタと、
前記インダクタを囲み且つ延伸方向において波形部分が連続するように前記半導体基板に形成されたガードリングと、
前記ガードリングに所定電位を供給する電位供給配線と、
を具備することを特徴とする半導体装置。
前記電位供給配線は、前記所定電位を供給する電源端子と前記ガードリングの１点とを接続する第１コンタクトプラグをさらに具備することを特徴とする請求項１記載の半導体装置。
前記電位供給配線は、前記ガードリングの上方で、前記ガードリングの延伸方向に沿って且つ前記延伸方向において波形部分が連続するように形成された第１配線と、前記ガードリングと前記第１配線とを接続する複数の第２コンタクトプラグとをさらに具備することを特徴とする請求項１又は２に記載の半導体装置。
前記電位供給配線は、前記ガードリングの上方で、前記ガードリングと同一形状を有するように形成された第１配線と、前記ガードリングと前記第１配線とを接続する複数の第２コンタクトプラグとをさらに具備することを特徴とする請求項１又は２に記載の半導体装置。
前記電位供給配線は、一部が切断されていることを特徴とする請求項３又は４に記載の半導体装置。