TWI549232B

TWI549232B - 半導體裝置及其製造方法

Info

Publication number: TWI549232B
Application number: TW102121052A
Authority: TW
Inventors: 朱家驊; 鄭鈞文; 李德浩; 林宗賢
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2012-06-15
Filing date: 2013-06-14
Publication date: 2016-09-11
Also published as: US20170008758A1; TW201351572A; US20130334620A1; US10160633B2; US9452924B2

Description

半導體裝置及其製造方法

本發明係有關於半導體裝置的製造，且特別是有關於一種微機電系統(micro-electro-mechanical system；MEMS)裝置的製造方法。

微機電系統(micro-electro-mechanical system；MEMS)是一種形成具有機械及電子特徵的微結構的科技。微機電系統裝置可包括多個用以完成機械功能的元件(例如：可動元件)。此外，微機電系統裝置可包括各種感測器以感應各種機械訊號，像是壓力、慣性力、及其類似的作用力，並可將機械訊號轉換為相對應的電子訊號。

舉例來說，具有加速度計的微機電系統(MEMS)裝置可包括一驗證質量(proof mass)，其與微機電系統裝置的結構連接。因應外部加速度的影響，驗證質量(proof mass)可能會偏離其中央位置(neutral position)，並且移動至微機電系統裝置結構的相對位置。利用一感測器來偵測驗證質量(proof mass)與微機電系統裝置結構之間的相對運動。此外，此感測器可產生與驗證質量(proof mass)的運動強度成正比的電子訊號。

為了降低微機電系統的生產及封裝成本，微機電系統(MEMS)可同時包括微機械裝置及電路。微機械裝置及電路特別像是互補式金氧半導體(complementary metal oxide semiconductor；CMOS)裝置，可由相同的製程形成，並可透過合適的接合技術像是共晶接合(eutectic bonding)及其類似的技術，將兩種裝置接合在一起。

微機電系統的應用包括運動感測器、壓力感測器、印表機噴嘴、或其類似物。其他微機電系統應用包括慣性力，像是用來測量線性加速度的加速度計以及用來測量角速度的陀螺儀(gyroscopes)。另外，微機電系統的應用可延伸至光學的應用，像是可移動鏡(movable mirrors)、射頻(ratio frequency；RF)應用，像是射頻開關(RF switches)、或其類似物。

本發明提供一種半導體裝置，包括一載體，具有多個孔穴；一微機電系統(micro-electro-mechanical system；MEMS)基板，接合在載體上；以及一半導體基板，接合在微機電系統基板上。其中微機電系統基板包括：一第一側，接合在載體上；一移動元件，位於一頂電極及一底電極之間；以及一第二側，具有多個接合墊。

本發明另提供一種半導體裝置的製造方法，包括：提供一微機電系統基板，此基版包括：一犧牲層，位於一第一側上；提供一載體，包括多個孔穴；將微機電系統基板的第一側接合至載體上；在微機電系統基板的一第二側上形成一第一接合材料層；提供一半導體基板，包括一第二接合材料層；以及將半導體基板接合至微機電系統基板的第二側上。

本發明又提供一種半導體裝置的製造方法，包括：提供一微機電系統裝置，包括：在微機電系統基板的一第一側上形成一第一犧牲介電層，其具有多個密封的溝槽；在第一犧牲介電層上形成多個電極及機械凸塊；在第一犧牲介電層上沉積一蒸氣氟化氫(HF)停止層；在蒸氣氟化氫(HF)停止層上沉積一第二犧牲層；以及在第二犧牲介電層上形成一接合層；提供一載體，包括多個孔穴；將微機電系統基板的第一側接合至載體上；在微機電系統基板的一第二側上形成一第一接合材料層；對微機電系統基板進行一犧牲層移除製程；提供一半導體基板，包括一第二接合材料層；以及將半導體基板接合至微機電系統基板的第二側上。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

10、15‧‧‧微機電系統(MEMS)

100、4902‧‧‧微機電系統裝置

200、4502、5102‧‧‧載體

202、902、4504、5304‧‧‧基板

204、904、4602‧‧‧介電層

204、702、1102、1502、5404‧‧‧氧化層

206、402、1002、1004、1006、1702、3702、4002‧‧‧開口

300‧‧‧互補式金氧半導體(CMOS)裝置

302‧‧‧封口

502、3802‧‧‧多晶矽層

504、1506、1604‧‧‧凸塊

506‧‧‧多晶矽結構、電極

602‧‧‧低應力氮化層

802‧‧‧接合界面層、多晶矽層

902‧‧‧矽基板

1202、1806、4506‧‧‧孔穴

1204、1206、1208‧‧‧矽膜

1504‧‧‧連接(接觸)插塞

1602‧‧‧接合材料

1802‧‧‧錨區

1902、3902‧‧‧接合材料層

2002‧‧‧底電極

2004‧‧‧頂電極

2006‧‧‧可動元件

2102、2104‧‧‧輸出墊

3502‧‧‧穿孔

3504、3506‧‧‧部分

3602‧‧‧犧牲氧化層

3604‧‧‧空氣開口

4004‧‧‧插塞

4702‧‧‧接觸導孔

4802‧‧‧接合層

5202、5602‧‧‧電子讀出結構

5302、5402‧‧‧半導體裝置

5406‧‧‧鋁銅層

5502‧‧‧接觸矽導孔

第1A圖根據一實施例顯示一微機電系統的剖面圖；第1B圖根據另一實施例顯示一微機電系統的剖面圖；第2圖根據一實施例顯示一半導體裝置的剖面圖，其基板上方的介電層中有多個開口；第3圖根據一實施例顯示對第2圖所示半導體裝置之晶圓的介電層側進行一氧化沉積製程後的剖面圖；第4圖根據一實施例顯示在第3圖所示半導體裝置的介電層中形成多個開口後的剖面圖；第5圖根據一實施例顯示在第4圖所示半導體裝置的介電層上形成一多晶矽層後的剖面圖；第6圖根據一實施例顯示在第5圖所示半導體裝置的介電層及多晶矽層上形成一低應力氮化層後的剖面圖；第7圖根據一實施例顯示對第6圖所示半導體裝置的低應力氮化層進行一氧化沉積製程後的剖面圖；第8圖根據一實施例顯示在第7圖所示半導體裝置的氧化層上形成一多晶矽層後的剖面圖；第9圖根據一實施例顯示一載體的剖面圖；第10圖根據一實施例顯示對第9圖所示半導體裝置的載體進行一蝕刻製程，並在載體之基板中形成深開口後的剖面圖；第11圖根據一實施例顯示在第10圖所示半導體裝置的表面上及開口中沉積一氧化層後的剖面圖；第12圖根據一實施例顯示對第11圖所示半導體裝置的載體進行一蝕刻製程後的剖面圖；第13圖根據一實施例顯示對第12圖所示半導體裝置的載體進行一氧化移除製程後的剖面圖；第14圖根據一實施例顯示一半導體裝置的剖面圖，其具有一微機電系統裝置堆疊在一載體上。第15圖根據一實施例顯示對第14圖所示半導體裝置的微機電系統裝置進行一薄化製程、一氧化沉積製程以及一多晶矽沉積製程後的剖面圖；第16圖根據一實施例顯示微機電系統裝置上一接合材料層的形成及圖案化；第17圖根據一實施例顯示對第16圖所示半導體裝置的微機電系統裝置結構進行定義後的剖面圖；第18圖根據一實施例顯示對第17圖所示半導體裝置的微機電系統裝置結構進行一蒸氣氟化氫(HF)製程後的剖面圖；第19圖根據一實施例顯示互補式金氧半導體(CMOS)上一接合材料層的形成及圖案化；第20圖根據一實施例顯示一半導體裝置的剖面圖，其具有一互補式金氧半導體(CMOS)堆疊在一微機電系統裝置上；第21圖根據一實施例顯示對第20圖所示半導體裝置進行一磨削製程(grinding process)後的剖面圖；第22~44圖根據另一實施例顯示製造一微機電系統裝置的中間製程；第45~52圖根據另一實施例顯示製造一微機電系統裝置的中間製程；第53圖根據另一實施例顯示一半導體裝置的剖面圖；第54圖又根據另一實施例顯示一半導體裝置的剖面圖；第55圖根據一實施例顯示對第54圖所示半導體裝置的載體之非接合側進行一圖案化製程後的剖面圖；以及第56圖根據一實施例顯示利用沉積一導電材料在第55圖所示半導體裝置中形成一電子讀出結構後的剖面圖。

以下將詳細的討論本發明較佳實施例的製造及使用。然而，應了解的是，本發明提供許多可應用的發明概念，其可應用至各種特定的內容。特定的實施例僅為說明，而非用以限定本發明之範疇。

本發明將描述關於一微機電系統(micro-electro-mechanical system；MEMS)裝置的特定實施例。然而，本發明的實施例也可應用至各種電子或機械半導體裝置上。以下各個實施例將配合圖式加以詳述。

第1A圖根據一實施例顯示一微機電系統的剖面圖。微機電系統10包括一微機電系統裝置100、一載體200、以及一互補式金氧半導體裝置300。如第1圖所示，微機電系統裝置100被夾在載體200和互補式金氧半導體裝置300之間。可用合適的接合技術像是熔合接合(fusion bonding)、共晶接合(eutectic bonding)、或其類似的技術，來將微機電系統裝置100、載體200、以及互補式金氧半導體裝置300接合在一起。

互補式金氧半導體裝置300可包括一基板。根據一實施例，互補式金氧半導體裝置300的基板可由矽形成。或者，互補式金氧半導體裝置300的基板可由其他半導體材料包括鍺化矽(SiGe)、碳化矽、或其類似材料形成。此外，其他可使用的基板包括多層(multi-layered)基板、梯度(gradient)基板、混合定向(hybrid orientation)基板、或任何前述基板之組合。

互補式金氧半導體裝置300可包括主動及被動裝置(未顯示)。如本發明所屬領域具有通常知識者所能理解的，可用各式各樣的主動及被動裝置，像是電晶體、電容器、電阻器、前述之組合、或其類似物，來產生微機電系統10在設計上的結構及功能需求。主動及被動裝置可由任何合適的方式形成。

微機電系統裝置100可包括一基板，其具有微機電系統(MEMS)特徵及功能。雖然互補式金氧半導體裝置300和微機電系統裝置100的基板不一定為相同的材料，但微機電系統裝置100的基板和互補式金氧半導體裝置300的基板可具有相似的材料。根據一實施例，可利用共晶接合(eutectic bonding)來實施接合製程。在其他實施例中，接合製程可包括其他合適的接合技術，像是熔合接合(fusion bonding)、熱壓接合(thermo-compression)、直接接合、膠黏合(glue bonding)、或其類似的技術。

載體200包括具有多個孔穴的一基板。根據一實施例，載體200的基板可由矽形成。或者，載體200可由合適的材料包括陶瓷基板、石英基板、或其類似材料所形成。

載體200可包括主動及被動裝置。如本發明所屬領域具有通常知識者所能理解的，可用各式各樣的主動及被動裝置，像是電晶體、電容器、電阻器、前述之組合、或其類似物，來產生微機電系統10在設計上的結構及功能需求。主動及被動裝置可由任何合適的方式形成。

如第1A圖所示，微機電系統裝置100和互補式金氧半導體裝置300接合在一起，並進一步地接合在載體200頂端上。根據一實施例，微機電系統裝置100和載體200可透過合適的接合技術像是熔合接合(fusion bonding)而接合在一起。

第1B圖根據一實施例顯示另一微機電系統的剖面圖。除了在微機電系統裝置100和互補式金氧半導體裝置300之間形成一額外的薄結構層外，微機電系統15的結構與第1圖所示微機電系統10的結構相似。具有此薄結構層的優點之一是可藉由此薄結構層形成軟面外(soft-out-of-plane)結構，像是彈簧，此舉有助於縮小微機電系統15的尺寸(dimension)，特別是在Z軸方向運動的機械元件。

第2~8圖根據一實施例顯示製造一微機電系統裝置的中間製程。第2圖根據一實施例顯示一半導體裝置的剖面圖，其基板上方的介電層中具有多個開口。基板202可由矽、鍺化矽、碳化矽、或其類似的材料形成。基板202可由低電阻矽形成。或者，基板202可為一絕緣體上覆矽(silicon-on-insulator；SOI)基板。絕緣體上覆矽(SOI)基板可包括在一矽基板中的絕緣體層(例如：埋藏氧化層或其類似層)上方形成的一半導體材料(例如：矽、鍺、或其類似材料)層。此外，其他可使用的基板包括多層(multi-layered)基板、梯度(gradient)基板、混合定向(hybrid orientation)基板、或前述之組合。

在基板202頂端上形成一介電層204。介電層204可由例如低介電常數(low-k)介電材料，像是氧化矽所形成。介電層204可由任何合適的習知沉積技術形成，像是塗佈、化學氣相沉積法(CVD)、電漿化學氣相沉積法(PECVD)、或其類似的技術。

第2圖更顯示介電層204的圖案化，以在介電層204中形成多個開口206。圖案化製程可藉由沉積一常用的罩幕材料(未顯示)像是位於介電層204上方的光阻(photoresist)來完成。接著，將罩幕材料圖案化並根據此圖案蝕刻介電層204以形成開口206。

第3圖根據一實施例顯示對第2圖所示半導體裝置之基板的介電層側進行一氧化沉積製程後的剖面圖。如第3圖所示，可利用氧化物將開口206的上端密封。可利用一沉積製程像是化學氣相沉積法(CVD)或其類似的技術進行氧化物沉積。特別是，藉由控制沉積製程，氧化物層的材料可用一種非順應性(non-conformable)的方式沉積。換句話說，比起沿著開口的側壁及底端，氧化物層的材料可較快速的在開口的上端堆積。這樣的製程導致在開口的上端邊緣形成一懸突結構(overhang)，隨著沉積製程的進行，此懸突結構(overhang)將融合，故密封了開口上端並形成多個封口(seams)302。

如第3圖所示，封口302內埋在氧化層204中。根據一實施例，氧化層204是微機電系統裝置的一犧牲氧化層。在微機電系統裝置的釋放製程(releasing process)過程中，封口302有助於減少微機電系統裝置的釋放時間。

第4圖根據一實施例顯示在第3圖所示半導體裝置的介電層中形成多個開口後的剖面圖。可對介電層204進行一圖案化製程以形成多個開口402。圖案化製程可藉由沉積一常用的罩幕材料(未顯示)，像是位於介電層204上方的光阻(photoresist)來完成。接著，將罩幕材料圖案化並根據此圖案蝕刻介電層204。

根據微機電系統裝置100的製程，對基板的氧化側持續進行薄化直到達到所需的厚度為止。根據一實施例，氧化層204的厚度介於約0.5微米到約5微米。薄化製程可藉由任何合適的技術來實施，像是磨削(grinding)、研磨(polishing)及/ 或化學蝕刻。根據一實施例，薄化製程可藉由化學機械研磨(chemical mechanical polishing；CMP)製程加以實施。在化學機械研磨(CMP)製程中，將一蝕刻材料和研磨材料的組合與基板的氧化側接觸，並用一研磨墊(未顯示)來研磨掉基板的一部分氧化層204，直到達到所需的厚度為止。

第5圖根據一實施例顯示在第4圖所示半導體裝置的介電層上形成一多晶矽層後的剖面圖。多晶矽層502透過合適的製程技術像是化學氣相沉積法(CVD)形成於介電層204上。多晶矽層502的厚度介於約0.1微米到約2微米。

可圖案化多晶矽層502以形成功能元件，像是電極和佈線結構(例如：多晶矽結構506)。此外，可利用過蝕刻(over-etch)製程來形成機械凸塊(例如：凸塊504)。應注意的是，多晶矽結構506可作為微機電系統裝置的底電極。如第5圖所示，電極透過多個多晶矽導孔進一步的與基板耦合。具有如第5圖中所示的多晶矽層502的優點之一是不必藉由深矽蝕刻(deep silicon etching)製程來形成位於底電極和基板之間的電性連接。

應注意的是，雖然圖中只顯示一層多晶矽層502，本發明技術領域具有通常知識者應理解可使用多層多晶矽層。或者，合適的導電材料同樣可用以形成如第5圖所示的電極和佈線結構。

第6圖根據一實施例顯示在第5圖所示半導體裝置的介電層及多晶矽層上形成一蒸氣氟化氫(HF)停止層後的剖面圖。在蒸氣氟化氫(HF)停止層沉積至半導體裝置上之前，可先對半導體裝置進行其他氧化沉積製程，特別是沉積一氧化層以覆蓋電極506及機械凸塊504。接著進行一回蝕(etch-back)製程。如此一來，可使電極506的表面暴露，而機械凸塊504仍被氧化層所覆蓋。

在對第6圖所示半導體裝置進行一回蝕(etch-back)製程後，可在此半導體裝置的多晶矽側上形成蒸氣氟化氫(HF)停止層。根據一實施例，蒸氣氟化氫(HF)停止層可為一低應力氮化層。或者，蒸氣氟化氫(HF)停止層可由其他合適的材料形成，像是碳化矽(SiC)、氮化鋁(AlN)、氧化鋁(Al₂O₃)、或其類似的材料。在本說明書中，蒸氣氟化氫(HF)停止層也可被當作一低應力氮化層。低應力氮化層602可透過合適的製程技術像是化學氣相沉積法(CVD)、低壓化學氣相沉積法(Low-Pressure CVD；LPCVD)、或其類似的技術沉積在介電層204上。

第7圖根據一實施例顯示對第6圖所示半導體裝置的低應力氮化層進行一氧化沉積製程後的剖面圖。接著，在低應力氮化層602上形成一氧化層702，如第7圖所示。氧化層702可利用眾所皆知的沉積技術像是化學氣相沉積法(CVD)、或一些其他傳統技術形成。氧化層702具有一平坦的表面。若藉由氧化沉積製程或形成製程無法獲得一足夠平坦的表面，可利用習知的化學機械研磨(CMP)製程或是回蝕(etch-back)製程以達到其平坦度。

第8圖根據一實施例顯示在第7圖所示半導體裝置的氧化層上形成一多晶矽層後的剖面圖。在氧化層702上方沉積一接合界面層802。根據一實施例，接合界面層可由矽形成。或者，接合界面層802可由任何合適的接合材料像是矽、非晶矽、摻雜矽、前述材料之結合、或其類似之材料形成。多晶矽層802透過合適的製程技術像是化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、或其類似的技術形成於氧化層702上。可圖案化多晶矽層802、氧化層702、以及低應力氮化層602，以形成連接微機電系統裝置的空氣孔穴(未顯示)的通道。

第9~13圖根據一實施例顯示製造一載體的中間製程。第9圖根據一實施例顯示一載體的剖面圖。此載體可包括一矽基板902。如第9圖所示，可在基板902的頂端上形成一介電層904。根據一實施例，介電層904可為一熱氧化層，此熱氧層是經由對載體進行熱氧化製程而形成。

第10圖根據一實施例顯示對第9圖所示半導體裝置的載體進行一蝕刻製程，並在載體之基板中形成深開口後的剖面圖。如第10圖所示，進行一深反應離子蝕刻(Deep Reactive-Ion Etching；DRIE)製程以在基板902中形成深開口1002。應注意的是，由於蝕刻負載效應(etching loading effects)，單元(cell)邊緣的寬開口(例如：開口1004和1006)比元件之中及單元中央的窄開口(例如：開口1002)還要深。

第11圖根據一實施例顯示在第10圖所示半導體裝置表面上及開口中沉積一氧化層後的剖面圖。氧化層1102可利用任何合適的氧化製程像是濕式或乾式熱氧化製程、化學氣相沉積法(CVD)、或其類似的製程形成。可利用蝕刻製程像是反應離子蝕刻(reactive ion etch；RIE)或是其他乾蝕刻、非均向(anisotropic)濕蝕刻、或任何其他合適的非均向(anisotropic)蝕刻、或圖案化製程來移除氧化層1102的底部分。結果，開口1002的底部分不被氧化。如第11圖所示，開口的側壁被氧化層1102所保護。應注意的是，形成在側壁上的保護層可被其他材料所取代，像是光阻(photoresist)、聚合物、或其類似的材料。

第12圖根據一實施例顯示對第11圖所示半導體裝置的載體進行一蝕刻製程後的剖面圖。部分的基板902可透過一蝕刻製程移除以形成孔穴1202。此蝕刻製程可為任何合適的蝕刻製程像是均向(isotropic)矽蝕刻製程。開口1002(如第11圖所示)側壁上的保護層使矽膜1204、1206、及1208免於因蝕刻製程而受到傷害。保留下來的矽膜1204、1206、及1208有助於改善熔合接合(fusion bonding)的接合比，以下會藉由第14圖加以描述。

第13圖根據一實施例顯示對第12圖所示半導體裝置的載體進行一氧化移除製程後的剖面圖。如第13圖所示，第12圖所示的氧化層已由一合適的移除製程移除，像是濕蝕刻製程。移除製程在載體的頂表面持續進行，直到曝露出基板為止。應注意的是，可視情況決定是否要進行氧化移除製程。熔合接合(fusion bonding)製程可接合一具有氧化接合界面層的載體與一微機電系統裝置。

第14-18圖根據一實施例顯示將微機電系統(MEMS)裝置接合在載體上的中間製程。第14圖顯示一半導體裝置的剖面圖，其具有一微機電系統裝置堆疊在一載體上。可透過合適的接合技術像是熔合接合(fusion bonding)、陽極接合(anodic bonding)、共晶接合(eutectic bonding)、或其類似的技術，將微機電系統裝置與載體接合在一起。根據一實施例，可在接合界面層802(位於MEMS裝置上)與載體的頂表面之間進行一熔合接合(fusion bonding)製程，以將微機電系統裝置與載體接合在一起。

第15圖根據一實施例顯示對第14圖所示半導體裝置的微機電系統裝置的頂表面進行一薄化製程的剖面圖。如第15圖所示，可對微機電系統裝置的頂側持續進行一磨削製程(grinding process)，直到達到所需的厚度為止。根據一實施例，微機電系統裝置的厚度介於約5微米到約60微米。

將氧化層1502透過合適的製程技術像是化學氣相沉積法(CVD)或其類似的技術沉積在微機電系統裝置頂端上。接著，根據連接插塞1504和機械凸塊1506的位置，將氧化層1502圖案化。接著，為了形成連接插塞1504和機械凸塊1506，對氧化層1502進行一蝕刻製程以形成多個開口。在氧化層1502頂端上沉積一導電層(未顯示)，此導電層由多晶矽形成。將導電材料填入開口以形成接觸插塞1504和機械凸塊1506。如第15圖所示，接觸插塞1504與基板電性耦合。可利用一化學機械研磨(CMP)製程來移除微機電系統裝置頂端上的導電層，直到氧化層1502曝露出來為止。

第16圖為根據一實施例顯示微機電系統裝置上一接合材料層的形成及圖案化。接合材料層形成於氧化層1502上方。接合材料1602可由鋁銅、鍺、金、類似的材料、或前述之組合形成。接合材料1602可由物理氣相沉積法(PVD)像是濺鍍(sputtering)、蒸鍍(evaporation)、其類似方法、或前述之組合、或其他可接受的方法形成。可利用可接受的微影製程來圖案化接合材料1602。此外，如第16圖所示，可實施一過蝕刻(over-etch)製程來移除部份的機械凸塊1506以形成機械凸塊1604。

第17圖根據一實施例顯示對第16圖所示半導體裝置的微機電系統裝置結構進行定義後的剖面圖。將部分的氧化層和微機電系統裝置的基板移除以定義微機電系統的結構。如第17圖所示，微機電系統裝置的基板被多個深開口1702劃分為數個獨立的區域。

第18圖為根據一實施例顯示對第17圖所示半導體裝置的微機電系統裝置結構進行一蒸氣氟化氫(HF)製程後的剖面圖。微機電系統裝置的氧化層被當作一犧牲氧化層，犧牲氧化層可被施以氟化氫(HF)蒸氣蝕刻製程。結果，部分的犧牲氧化層被移除。應注意的是，要被移除的犧牲氧化層部分取決於佈局設計。

如第18圖所示，多晶矽插塞可保護錨區(anchor region)，像是錨區1802。氟化氫(HF)蒸氣蝕刻製程後，載體的密封孔穴，像是孔穴1806，與微機電系統裝置的開口連接。實施蒸氣氟化氫(HF)蝕刻製程的優點之一是來自氟化氫(HF)蒸氣的乾釋放製程(drying releasing process)有助於降低眾所皆知的微機電系統製程議題，靜摩擦問題(stiction problem)的發生。

第19~21圖根據一實施例顯示將互補式金氧半導體(CMOS)接合至微機電系統裝置上的中間製程。第19圖根據一實施例顯示互補式金氧半導體上一接合材料層的形成及圖案化。互補式金氧半導體裝置可包括一基板，此基板可更包括各種電線(未顯示)。形成在基板上的電線可為任何適用於特定應用的電線。根據一實施例，此電線可包括各種n-型金氧半導體(n-type metal-oxide semiconductor；NMOS)裝置、及/或p-型金氧半導體(p-type metal-oxide semiconductor；PMOS)裝置，像是電晶體、電容器、電阻器、二極體、光二極體、熔絲、或其類似物。此電線可透過內連線以執行一種或多種功能，這些功能可包括記憶體結構(memory structure)、處理結構(processing structure)、感測器、放大器、功率分配(power distribution)、輸入/輸出電路、或其類似的功能。本發明領域具有通常知識者可了解以上所示實施例僅是為了進一步解釋本發明，而非用以限制本發明。

在互補式金氧半導體裝置上方形成一接合材料層1902。根據一實施例，接合材料層1902可由鋁銅、鍺、金、其類似的材料、或前述之組合形成。接合材料層1902可作為之後接合製程中的共晶接合(eutectic bonding)材料。接合材料層1902可由物理氣相沉積法(PVD)、或其他可接受的方法形成，且可利用可接受的微影製程將其圖案化。

第20圖根據一實施例顯示一半導體裝置的剖面圖，其具有一互補式金氧半導體堆疊在一微機電系統裝置上。互補式金氧半導體裝置300接合在微機電系統裝置100上。可透過接合材料1602(位於MEMS裝置100上)和接合材料1902(位於CMOS裝置300上)之間的共晶接合(eutectic bonding)將互補式金氧半導體裝置300和微機電系統裝置100接合在一起。如第20圖所示，透過共晶接合(eutectic bonding)製程，可動元件(例如：可動元件2006)可位於頂電極2004和底電極2002之間。

根據一實施例，在接合力大於30kN和溫度高於400℃的條件下，可獲得一良好的接合強度。根據一實施例，可利用一真空腔室作為接合腔室。然而，根據另一實施例，接合腔室具有大氣壓力。

第21圖根據一實施例顯示對第20圖所示半導體裝置進行一磨削製程(grinding process)後的剖面圖。對載體200的底側持續進行一磨削製程(grinding process)，直到曝露出輸入墊2102及輸出墊2104為止。輸入墊2102及輸出墊2104與互補式金氧半導體裝置300的積體電路電性耦合。此外，輸入墊2102及輸出墊2104也可與外部電路(未顯示)電性耦合。

第22~44圖根據另一實施例顯示製造一微機電系統裝置的中間製程。第22~34圖所示微機電系統裝置和載體的製程和第2~14圖所示的製程相似，因此不在此加以贅述。

第35圖為根據一實施例顯示在第34圖所示半導體裝置之微機電系統裝置的基板中形成多個穿孔(through openings)後的剖面圖。在微機電系統裝置的頂表面上進行一薄化製程，並持續磨削(grinding)直到達到所欲的厚度。根據一實施例，微機電系統裝置的厚度介於約5微米到約60微米。

接著，進行一蝕刻步驟以蝕刻微機電系統(MEMS)裝置的基板，並形成穿孔(through-openings)3502。蝕刻步驟可利用深反應離子蝕刻(Deep Reactive-Ion Etching；DRIE)進行。穿孔(through-openings)3502可將基板的一些部分(例如：部分3504)與基板的其他部分(例如：部分3506)物理及電性上隔離。

第36圖根據一實施例顯示對第35圖所示半導體裝置進行一氧化沉積製程後的剖面圖。氧化沉積製程可形成一犧牲氧化層3602，其可由任何合適的製程技術像是化學氣相沉積法(CVD)、低壓四乙氧基矽烷沉積法(LPTEOS)、電漿化學氣相沉積法(PECVD)、高密度電漿化學氣相沉積法(HDPCVD)、或其類似的技術形成。應注意的是，犧牲氧化層3602可透過多次的氧化沉積製程及其相應的回蝕(etch-back)製程形成。此外，如第36圖所示，犧牲氧化層3602中可形成一空氣開口3604。

第37圖根據一實施例顯示對如第36圖所示半導體裝置的犧牲氧化層進行一圖案化製程後的剖面圖。利用圖案化製程形成犧牲氧化層3602中的開口3702。此圖案化製程可透過沉積一常用的罩幕材料(未顯示)完成，像是犧牲氧化層3602上方的光阻。接著，圖案化罩幕材料，並根據這些圖案將犧牲氧化層3602圖案化以形成開口3702。

第38圖根據一實施例顯示在如第37圖所示半導體裝置的犧牲氧化層上形成一多晶矽層後的剖面圖。在此結構上方形成一多晶矽層3802，其包括在開口3702內部(未顯示，請參照第37圖)。如第38圖所示，多晶矽層3802不僅填充開口3702，也覆蓋了微機電系統裝置的頂表面。

第39圖根據一實施例顯示微機電系統(MEMS)裝置上一接合材料層的形成及圖案化。此接合材料層3902可由鋁銅、鍺、金、其類似材料、或前述之組合形成。接合材料層3902 可由物理氣相沉積法(PVD)、或其類似的製程形成，並可利用可接受的微影製程將其圖案化。

第40圖根據一實施例顯示對第39圖所示半導體裝置的多晶矽層進行一蝕刻製程後剖面圖。多晶矽層3802(如第38圖所示)的圖案化製程是透過沉積一常用的罩幕材料(未顯示)像是光阻而完成。接著，將罩幕材料圖案化，根據這些圖案將多晶矽層3802回蝕刻(etch-back)以移除微機電系統裝置之上部分的多晶矽層3802，並留下多晶矽插塞，像是插塞4004及開口4002。

第41圖根據一實施例顯示對第40圖所示半導體裝置的犧牲氧化層進行一蒸氣氟化氫(HF)製程後的剖面圖。第41圖所示的製程步驟與第17圖所描述的製程步驟相似，故不在此加以贅述。

第42~44圖根據一實施例顯示將互補式金氧半導體裝置接合至微機電系統裝置頂端上的中間製程。將互補式金氧半導體裝置接合至微機電系統裝置頂端上的製程與第18~20圖所述相似，故不在此加以贅述。

第45~52圖根據另一實施例顯示製造一微機電系統裝置的中間製程。第45~52圖所示的製程步驟可應用於其他半導體結構，像是形成微機電系統裝置的內連線，包括電子讀出(electrical readouts)及其類似物。

第45圖根據一些實施例顯示對第12與32圖所示半導體裝置的載體進一步實施一非均向蝕刻(anisotropic etching)製程後的剖面圖。第45圖所示的載體4502與第1A圖所示的載體 200相似。載體4502的基板4504的材料可與第9圖所示的基板902所用的材料相同。根據一實施例，基板4504為一低電阻矽基板。

如第45圖所示，將部分的基板4504移除以形成孔穴4506上方的溝槽(trench)及突出導孔(via extrusions)。孔穴4506上方的溝槽(trench)及突出導孔(via extrusions)可由蝕刻製程像是反應離子蝕刻(reactive ion etch；RIE)或其他乾蝕刻、非均向濕蝕刻、或任何其他合適的非均向蝕刻或圖案化製程來形成。利用溝槽(trench)及突出導孔(via extrusions)形成微機電系統裝置的電子讀出內連線，以下將以第52圖加以描述此裝置。

第46圖根據一實施例顯示在利用介電層將如第45圖所示的溝槽(trench)及突出導孔(via extrusions)密封後的半導體裝置剖面圖。介電層4602可由例如低介電常數介電材料，像是氧化矽形成。根據一實施例，介電層為一氧化層，其可由合適的半導體製程像是化學氣相沉積法(CVD)、或其類似製程形成。

第47圖根據一實施例顯示在第46圖所示半導體裝置的介電層中形成接觸導孔(contact vias)後的剖面圖。多個接觸導孔4702可透過圖案化製程形成於介電層4602中。接觸導孔可由合適的材料像是鎢、或其類似材料形成。

第48圖根據一實施例顯示在第47圖所示半導體裝置的氧化物及接觸導孔上沉積及圖案化一接合層後的剖面圖。接合層4802可由鍺、或其類似材料形成。將接合層4802圖案化以曝露出孔穴，進而降低壓力。

第49圖根據一實施例顯示將一微機電系統裝置接合至如第48圖所示之半導體裝置頂端上後的剖面圖。在對微機電系統(MEMS)裝置和半導體裝置進行接合製程前，可沉積並圖案化一接合層於微機電系統裝置4092上，此接合層包括合適的接合材料，像是鋁銅。透過合適的接合製程像是共晶接合(eutectic bonding)製程，導電接合界面被安置在半導體裝置和微機電系統裝置4092之間。例如，接合界面可包括一共晶合金，其由第一接合層包括：鍺，和第二接合層包括：鋁銅合金之間的一共晶接合(eutectic bonding)反應所形成。

第50圖根據一實施例顯示對如第49圖所示半導體裝置進行一磨削製程(grinding process)後的剖面圖。對載體4502的未接合側持續進行一磨削製程(grinding process)，直到溝槽(trench)及突出導孔(via extrusions)曝露出來為止。磨削製程(grinding process)可透過合適的磨削技術來實施，包括矽磨削、化學機械研磨法、蝕刻、或其類似的方法。

第51圖根據一實施例顯示利用一介電層將如第50圖所示半導體裝置的溝槽(trench)及突出導孔(via extrusions)密封，並圖案化此介電層以形成接觸矽導孔(contact-to-silicon vias)的剖面圖。介電層5102可為一氧化層，其可透過合適的半導體製程技術形成，像是化學氣相沉積法(CVD)、或其類似的方法。

第52圖根據一實施例顯示在如第51圖所示的半導體裝置的導體之未接合側上方形成電子讀出結構的剖面圖。透過合適的沉積製程像是化學氣相沉積法(CVD)、物理氣相沉積法(PVD)，將導電材料像是鋁銅合金沉積至載體的未接合側上。進一步地，圖案化導電材料層以形成電子讀出結構5202，如第52圖所示。

第53圖根據另一實施例顯示一半導體裝置的剖面圖。除了半導體裝置5302的基板5304不包括孔穴外，半導體裝置5302的結構與第52圖所示半導體裝置相似。換句話說，第12圖所示的均向蝕刻(isotropic etching)製程並未被運用在基板5304上。第53圖所示形成半導體裝置5302的其他製程階段與第46~52圖所描述相似，故不在此加以贅述。

第54圖又根據另一實施例顯示一半導體裝置的剖面圖。除了溝槽(trench)及突出導孔(via extrusions)被氧化層5404及鋁銅層5406密封外，半導體裝置5402的結構與第51圖所示的半導體裝置相似。

第55圖根據一實施例顯示對第54圖所示半導體裝置的載體之非接合側進行一圖案化製程後的剖面圖。對氧化層5404及鋁銅層5406進行圖案化製程以形成接觸矽導孔(contact-to-silicon)5502。

第56圖根據一實施例顯示沉積一導電材料至如第55圖所示之半導體裝置中以形成一電子讀出結構後的剖面圖。可將導電材料像是鋁銅沉積至接觸矽導孔(contact-to-silicon)5502上，以形成微機電系統裝置的電子讀出結構5602。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧微機電系統(MEMS)

100‧‧‧微機電系統裝置

200‧‧‧載體

300‧‧‧互補式金氧半導體(CMOS)裝置

Claims

一種半導體裝置，包括：一載體，具有多個孔穴；以及一微機電系統(micro-electro-mechanical system；MEMS)基板，接合在該載體上，其中該微機電系統基板包括：一第一側，接合在該載體上；一移動元件，位於一頂電極及一底電極之間；一第二側，具有多個接合墊；以及一半導體基板，接合在該微機電系統基板上。
如申請專利範圍第1項所述之半導體裝置，其中該微機電系統基板包括多個空氣通道，其與該載體之該些孔穴耦合，其中每一個該些孔穴包括一孔穴突出(extrusion)。
如申請專利範圍第1項所述之半導體裝置，尚包括：一第一介電層，沉積在該微機電系統基板的該第一側上；一蒸氣氟化氫(HF)停止層，形成於該介電層上方；一第二介電層，形成於該蒸氣氟化氫(HF)停止層上方；以及一接合層，形成於該第二介電層上方。
如申請專利範圍第1項所述之半導體裝置，尚包括：一互補式金氧半導體(CMOS)接合層，位於該半導體基板上，其中該互補式金氧半導體(CMOS)接合層為導體。
如申請專利範圍第1項所述之半導體裝置，其中：該載體的一孔穴的一第一側被一第一密封層密封；以及該載體的該孔穴的一第二側被一第二密封層密封，其中該孔穴的該第二側為該載體之一未接合側。
一種半導體裝置的製造方法，包括：提供一微機電系統(micro-electro-mechanical system；MEMS)基板，包括：一犧牲層，位於一第一側上，其中該犧牲層具有多個密封的溝槽，該些密封的溝槽內埋於該犧牲層中且由該犧牲層所封閉；提供一載體，包括多個孔穴；將該微機電系統基板的該第一側接合至該載體上；在該微機電系統基板的一第二側上形成一第一接合材料層；提供一半導體基板，包括一第二接合材料層；以及將該半導體基板接合至該微機電系統基板的該第二側上。
如申請專利範圍第6項所述之半導體裝置的製造方法，尚包括：將一第一介電層沉積至該微機電系統基板的該第一側上；將一蒸氣氟化氫(HF)停止層沉積至該第一介電層上；將一第二介電層沉積至該蒸氣氟化氫(HF)停止層上；以及在該第二介電層上形成一接合層。
如申請專利範圍第6項所述之半導體裝置的製造方法，尚包括：將一第三介電層沉積至該載體上；透過一蝕刻製程在該載體中形成多個開口；在該些開口的側壁上形成一介電保護層；以及透過一均向(isotropic)蝕刻製程擴大該些開口。
如申請專利範圍第6項所述之半導體裝置的製造方法，尚包括：從該微機電系統基板的該第二側形成多個微機電系統開口於該微機電系統基板中；沉積一第三介電層以填充該些微機電系統開口；在該第三介電層上形成一薄導電層；在該薄導電層上形成該第一接合材料層；以及圖案化該薄導電層，以形成多個導電元件及多個可動元件。
如申請專利範圍第6項所述之半導體裝置的製造方法，尚包括：以一第一密封層密封該載體的一孔穴的一第一側；對該載體的一第二側進行一薄化製程(thinning process)，直到曝露出該孔穴的一第二側，其中該載體的該第二側為該載體的一非接合側；以及利用一第二密封層密封該載體的該第二側。