CN107993998B - 在集成电路中形成硅穿孔(tsv) - Google Patents

在集成电路中形成硅穿孔(tsv) Download PDF

Info

Publication number
CN107993998B
CN107993998B CN201711016614.9A CN201711016614A CN107993998B CN 107993998 B CN107993998 B CN 107993998B CN 201711016614 A CN201711016614 A CN 201711016614A CN 107993998 B CN107993998 B CN 107993998B
Authority
CN
China
Prior art keywords
substrate
mems
asic
forming
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711016614.9A
Other languages
English (en)
Other versions
CN107993998A (zh
Inventor
T·K·努南
陈立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107993998A publication Critical patent/CN107993998A/zh
Application granted granted Critical
Publication of CN107993998B publication Critical patent/CN107993998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本公开提供了在集成电路中形成硅穿孔(TSV)。描述具有硅穿孔(TSV)的集成电路基板。TSV是延伸通过其中形成集成电路的硅基板的孔。TSV可以在集成电路基板上形成集成电路之前形成，从而允许使用可以以相对小的尺寸制造的通孔材料。集成电路基板可以与具有微机电系统(MEMS)器件的基板结合。在某些这种情况下，集成电路基板的电路可远离MEMS基板，因为TSV可以提供从集成电路基板的电路侧到MEMS器件的电连接。

Description

在集成电路中形成硅穿孔(TSV)
技术领域
本申请涉及在集成电路晶片上形成硅穿孔(TSV)。
背景技术
硅穿孔是延伸通过基板以提供从基板的一侧到另一侧的电连接的孔。专用集成电路(ASIC)基板有时包括TSV以用于从基板的一侧向另一侧提供电气通信。微机电系统(MEMS)有时形成在与ASIC基板分开的基板上，然后与ASIC基板结合。
发明内容
描述具有硅穿孔(TSV)的集成电路基板。TSV是延伸通过其中形成集成电路的硅基板的孔。TSV可以在集成电路基板上形成集成电路之前形成，从而允许使用可以以相对小的尺寸制造的通孔材料。集成电路基板可以与具有微机电系统(MEMS)器件的基板结合。在某些这种情况下，集成电路基板的电路可远离MEMS基板，因为TSV可以提供从集成电路基板的电路侧到MEMS器件的电连接
在某些实施方案中，公开设备。设备包括微机电系统(MEMS)基板。MEMS基板包括MEMS器件。设备还包括具有器件表面的专用集成电路(ASIC)基板、在所述器件表面对面的背面、器件表面上的ASIC、和使器件表面连接背面的硅穿孔(TSV)。MEMS基板和ASIC基板结合在ASIC基板的背面处，使得器件表面远离MEMS基板。
在某些实施方案中，公开形成包括专用集成电路(ASIC)的器件的方法。该方法包括在基板上形成任何金属特征之前，在基板中形成TSV，然后在基板中形成TSV之后，在基板的器件表面中形成ASIC部件。
在某些实施方案中，公开形成包括专用集成电路的器件的方法。该方法包括使用至少一个加工步骤在大于450℃的第一温度下在基板中形成硅穿孔(TSV)。该方法还包括使用低于第一温度的温度来形成专用集成电路的晶体管。
附图说明
将参考以下附图描述本申请的各个方面和实施例。应当理解，附图不一定按比例绘制。出现在多个图中的项目在其出现的所有图中由相同的附图标记表示。
图1是描述用于制造结合微机电系统(MEMS)晶片的专用集成电路(ASIC)晶片的工艺流程的流程图，其中ASIC晶片包括硅穿孔。
图2A-2S描述制造结合MEMS晶片的ASIC晶片的制造顺序的横截面视图，其中ASIC晶片包括硅穿孔。
图3在顶视图中描述其中形成有多个硅穿孔的示例性硅晶片。
具体实施方式
本申请的方面涉及专用集成电路(ASIC)的硅穿孔(TSV)的形成。在ASIC基板上形成集成电路之前，包括在形成集成电路的任何金属部件之前，可以在ASIC基板中形成硅穿孔。硅穿孔可以是能够承受用于随后处理ASIC的电路部件(例如多晶硅)的温度的导电材料。使用多晶硅作为硅穿孔的材料可以促进相对窄的硅穿孔的制造，从而节省ASIC基板上的空间。在一些实施方案中，ASIC基板可以与具有微机电系统(MEMS)器件的基板接合，并且ASIC的电路可以控制和/或感测MEMS器件的操作。
根据本申请的方面，包括与MEMS基板结合的ASIC基板的结合结构被布置成使得ASIC的电路在ASIC基板的远离MEMS基板的表面上。可以通过在ASIC基板中形成的硅穿孔，在MEMS基板上的ASIC和MEMS器件之间提供电气通信。硅穿孔可以在ASIC基板上制造ASIC的电路部件之前形成，并且可以由能够承受随后用于形成ASIC的处理温度的材料形成，例如多晶硅。在某些情况下，配置接合结构使得ASIC面向远离MEMS器件可改善ASIC基板和MEMS基板之间腔体的压力控制，因为与制造ASIC相关的除气不限于腔体内，而是而是远离腔体。在ASIC基板的面向外的ASIC电路接合到MEMS基板上可以额外地提供了简化对ASIC电路上的电接触的访问以执行例如电测量或故障分析的优点。
根据本申请的方面，ASIC基板上的硅穿孔的制造以及ASIC基板与包括MEMS器件的基板的结合可以在ASIC基板和MEMS器件各自的一部分各晶片。晶片可以包括ASIC和MEMS器件的多个实例，使得可以同时形成多个结合的ASIC-MEMS器件。随后，粘结ASIC和MEMS晶片可以被切割(切割)或以其他方式分离，以形成各自包含ASIC和MEMS器件的结合结构。如上所述在晶片尺寸上制造结构可以降低生产成本并简化各个器件的制造。
以下进一步描述上述方面和实施例以及附加方面和实施例。这些方面和/或实施方案可以单独使用、一起使用、或两种或多种的任何组合使用，因为该应用不限于此。
图1是示出在形成ASIC电路之前在ASIC晶片中形成一个或多个TSV的示例性方法100的流程图，然后根据本申请的方面将ASIC晶片与MEMS晶片结合。方法100包括：在晶片中形成TSV的动作102；行为104，在晶片中形成ASIC部件；和动作106，将ASIC晶片与MEMS晶片结合。以下提供进一步的细节。
如上所述，动作102涉及在晶片中形成一个或多个TSV。晶片可以是单一半导体硅晶片。在一些实施方案中，并且可以用作ASIC基板，用于在动作104中随后形成ASIC电路。在至少一些实施例中期望将ASIC基板与一个或多个其他基板电连接，例如具有MEMS器件的基板。发明人已经认识到并且认识到，当ASIC基板与另一个基板结合时，在ASIC基板中包括硅穿孔允许高性能器件的低成本晶片级封装。与单独的基于模具的封装方法相比，晶片级封装提供了整体封装尺寸的缩小，从而可以提供比通过单模处理技术可实现的更小的最终用户器件。硅穿孔可以在ASIC基板中的晶片级使用，以将硅晶片的一个表面的成分与硅晶片的相对表面上的成分电连接。然后将硅晶片的相对表面以与TSV提供的晶片之间的电连通的叠层方式与其它晶片接合。TSV提供高性能互连，具有较低的电阻，可与填充通孔的导电材料的短路互连距离和高导电率。
在动作102处形成TSV可以包括在晶片中形成凹陷。凹部的宽度或直径可以由沉积在晶片表面上的掩模层中的图案的宽度或直径限定。任何合适的半导体制造技术可以用于沉积和图案化掩模层。在一些实施方案中，掩模层中的图案是蚀刻掩模，并且凹部的深度可以通过经过图案化掩模的蚀刻工艺来限定。可以使用任何合适的半导体制造技术沿着晶片的厚度方向蚀刻去除晶片材料。优选地，使用各向异性蚀刻工艺，使得蚀刻凹槽沿着其通过晶片的长度具有基本上恒定的横截面形状和/或尺寸(宽度、直径或其它尺寸)。凹陷的深度可以通过蚀刻的持续时间来控制。
在一些实施方案中，在晶片中形成凹部之后，图1中的动作102还包括用导电材料填充凹部以形成TSV的导电部分。导电填充材料可以是与半导体制造工艺兼容的任何导电材料，例如与互补金属氧化物半导体(CMOS)制造技术相容的材料。例如，用于填充在基板中形成的凹部的导电材料可以是金属、金属合金、诸如TiN的导电陶瓷化合物或掺杂的半导体或半导体合金。可以使用任何合适的沉积技术将导电填充材料沉积到凹部中。
在一个示例中，填充材料是使用溅射、化学气相沉积(CVD)或任何其它合适的多晶硅沉积工艺沉积在凹槽中的掺杂硅(例如多晶硅)。根据本申请的方面，与使用其他填充材料(例如电镀金属)相比可以实现更小的通孔直径，将导电多晶硅(或更一般地，硅)作为通孔中的填充材料可以形成。具有较小直径的TSV可以允许在晶片上的相同表面积内的较高密度的组件和互连，导致性能提高和/或降低成本。在一些实施方案中，多晶硅沉积工艺可以是具有至少一个加工步骤的高温沉积工艺，工艺温度大于450℃、超过550℃、超过650℃、超过750℃、在450℃至1200℃之间，或任何温度或温度范围。多晶硅填充材料可以在沉积过程中掺杂p型或n型，以增加填充材料的导电性。在一些实施方案中，沉积的掺杂多晶硅填充物可以进行高温激活退火工艺以激活掺杂剂以进一步增强导电性并提高TSV互连的电性能。在一些实施方案中，高温掺杂剂激活退火工艺可以是至少一个加工步骤的高温退火，工艺温度大于550℃、超过650℃、超过750℃、超过850℃、在550℃和1200℃之间、或温度范围内的任何温度或范围。退火可以在比进行沉积的温度高的温度下进行。
根据一些实施方案，在动作102处在晶片中形成TSV可另外包括在沉积导电填充材料之前形成覆盖形成的凹部内部的隔离衬垫材料。隔离衬垫可以将导电填充材料与周围的晶片材料电隔离。可以提供足够的隔离衬垫材料的厚度，使得导电填充材料和晶片之间的电容耦合减小。在一些实施方案中，隔离衬垫材料发生氧化。在一个示例中，隔离衬垫氧化硅是热生长氧化硅(在本文中简称为“热氧化物”)。在另一个实例中，使用原硅酸四乙酯(TEOS)沉积隔离衬垫氧化硅。
应当理解，在动作102的结尾，ASIC的电路部件尚未形成。在至少一些这样的实施例中，在完成动作102之前不形成ASIC的金属特征。
在动作104中，ASIC部件形成在晶片中。ASIC部件可以包括形成在半导体晶片中的多个晶体管部件，以执行特定应用处理。ASIC部件还可以包括形成在晶片的表面上的多个导电互连以及进一步沉积在晶片表面上的层，以连接多个晶体管元件。在一些实施方案中，在半导体晶片中形成晶体管部件包括使半导体晶片图形化以形成晶体管沟道，用掺杂剂掺杂半导体晶片的一个或多个部分，和/或用于激活晶体管中的掺杂剂的高温掺杂剂激活退火工艺。
ASIC的组件可以形成在晶片的第一表面上，其可以被称为器件表面、前表面(或“正面”)、处理表面、或通过其他类似的术语。晶片的相对表面，其可以被称为背面、后表面、或通过其它类似的术语，可能缺少电路部件。然而，可以在晶片的背面上提供诸如通过TSV的电连接。
根据本申请的方面，在行为104之前形成ASIC电路之前，在ASIC基础中形成TSV，包括在形成ASIC电路的任何半导体和金属部件之前。本发明人已经认识到，在ASIC基板中形成了ASIC部件，不希望使晶片经受高热预算的高温处理步骤，以使热循环期间具有不同热膨胀系数的材料之间的应力发展最小化，以及防止材料在高温下穿过基板扩散。因此，在形成TSV之前形成ASIC的电路部件将排除在高于ASIC电路部件被处理的温度下处理的TSV材料的使用。因此，在晶片上形成任何ASIC部件之前形成上述关于动作102的TSV首先允许使用用于沉积导电TSV填充材料(例如，掺杂多晶硅)的高温工艺，后沉积掺杂剂激活退火的导电填充材料，并用于形成隔离衬垫材料，同时避免诸如ASIC电路中材料的热应力和扩散的风险。
此外，在形成任何ASIC部件之前在晶片中形成TSV可以简化ASIC互连方案的设计，并允许在孔附近或直接在孔之上的信号路由，以增加ASIC基板上相同表面区域内的ASIC部件的空中密度。
在动作106，ASIC晶片被结合到MEMS晶片，使得ASIC晶片中的ASIC电路与MEMS晶片中的器件部件电连通。MEM晶片可以包括一个或多个MEMS传感器，作为非限制性示例，用于检测位移和/或在一个或多个平移和旋转轴中的加速度。本申请不限于所使用的特定类型的MEMS器件。在一些实施方案中，MEMS传感器可以是加速度计或高性能陀螺传感器。MEMS传感器可以包括一个或多个可移动部件。在一些实施方案中，可移动部件包括由MEMS晶片支撑在一个或多个固定部分上的悬浮硅膜。可移动部件还包括一个或多个自由移动部分，例如当MEMS器件是谐振器时。在一个示例中，可移动部件包括硅绝缘体(SOI)MEMS晶片上的硅膜谐振器。
在一些实施方案中，当ASIC晶片与MEMS晶片结合时，该键在MEMS器件(例如，围绕MEMS谐振器)周围产生气密封。密封件可能是期望的，以提供其中MEMS器件运行的真空或其它压力控制的环境(例如，惰性气体环境)。为此，腔体可以填充惰性气体，或者在被密封之前抽空到基本上低的压力水平。本发明人已经认识到，在ASIC的制造完成之后，包括在半导体制造期间使用多种化学物质处理的多个ASIC部件的ASIC基板的前侧可能显示出良好的放气。这种除气可以对ASIC晶片和MEMS晶片之间形成的腔体的受控环境产生负面影响。因此，在至少一些实施例中，优选的是，ASIC晶片的背面用于结合MEMS晶片并与MEMS器件(例如，谐振器)形成腔体，以避免腔体的污染和/或压力积聚，从而可能影响MEMS器件性能的ASIC部件脱气。在一些实施方案中，ASIC部件远离粘合MEMS晶片，TSV允许ASIC晶片前侧的ASIC部件与背面电连通，其通过该键进一步连接到MEMS晶片中的MEMS器件。也就是说，ASIC晶片的前侧远离MEMS晶片，而ASIC晶片的背面靠近MEMS晶片。
图2A-2S在横截面视图中示出了与图1的方法100一致的用于制造与MEMS晶片结合的ASIC晶片的制造顺序。
图2A-2F示出了根据本申请的实施方案在ASIC晶片中制造TSV的序列，并且表示方法100的动作102的示例实现。
如图2A所示，在硅晶片200的正面201上生长硅氧化层202。随后，用标准光刻图案和选择性蚀刻技术沉积和图案化氮化硅层204，以在暴露氧化层202的氮化硅204中形成开口205。应当理解，图2A所示的晶片200的横截面视图和下面讨论中的图2A-2F中的任一图可以仅显示晶片200的整个横向范围的一部分，仅用于说明目的。类似地，图2A-2E所示的晶片200的横截面视图未示出晶片200的完整垂直范围。
如图2B所示，通过光刻和蚀刻产生硅氧化层202中的开口207。具有开口207的氧化层202用作通孔蚀刻掩模，用于去除开口207下方的硅晶片，形成凹槽206。使用能够蚀刻到硅穿孔所需深度的深硅蚀刻工艺产生凹陷206，例如作为深反应离子蚀刻(DRIE)。在一些实施方案中，将硅晶片200蚀刻至50微米、200微米、300微米、50微米至400微米的深度、或在该范围内的任何深度或深度范围。在一些实施方案中，硅晶片200被蚀刻到表示晶片厚度的四分之一的深度、晶片厚度的三分之一、晶片厚度的一半、晶片厚度的四分之三、晶片的整个厚度、或晶片厚度的四分之一和整个晶片厚度之间的任何深度。
如图2C所示，在凹槽206的侧壁和氮化物掩模204的开口205内的晶片200的前侧表面上生长隔离氧化层208。氧化层208也在凹槽206的底部生长(未示出)。在一些实施方案中，氧化层208通过干或湿硅氧化工艺生长。在氧化过程中，氮化物掩模204的开口205用作掩模以停止在开口205外部的晶片200的前侧表面上的氧化层208的生长。在一些实施方案中，将氧化层208生长至厚度至少1.6μm(例如，在1微米至5微米之间或在该范围内的任何值)，以在凹槽206和晶片200内的导电材料之间提供直接电隔离和电容隔离。可选地，氧化层208可以使用任何合适的氧化物沉积技术形成，例如TEOS。
仍然参考图2C，由于凹槽206的侧壁上的氧化层208的生长，通孔凹部209具有比凹部206的直径或宽度W小的直径或宽度W。在一些实施方案中，宽度W在5至10μm之间、5至20μm之间、10至20μm之间、或任何其它合适的值。在至少一个实施方案中，宽度W小于凹部209的深度。最终通过图2A-2F的过程形成的硅穿孔可以是具有比宽度更大的深度的高长宽比通孔。一些例子长宽比包括5:1、10:1、20:1、大于20:1、10:1和20:1之间的任何值或范围。
如图2D所示，填充物210(例如，多晶硅)沉积在通孔凹槽209内，作为将形成TSV的导电部分的导电填充材料。多晶硅沉积工艺可以是高温沉积工艺，其中至少一个加工步骤的温度大于450℃、超过550℃、超过650℃、超过750℃、在450℃至1200℃之间，或在这样的范围内的任何值。多晶硅填充材料可以在沉积过程中掺杂p型或n型，以增加填充材料的导电性。在一些实施方案中，沉积的掺杂多晶硅填充物可以进行高温激活退火工艺以激活掺杂剂以进一步增强导电性并提高TSV互连的电性能。在一些实施方案中，高温掺杂剂激活退火工艺可以是具有至少一个加工步骤的高温退火，其温度大于550℃、超过650℃、超过750℃、高于850℃、高于850℃、550℃和1200℃之间、或在此范围内的任何值。退火可以在比进行沉积的温度高的温度下进行。
在这个阶段，可以任选地执行硅CMP。可选择地，可以执行覆盖硅回蚀步骤以从氮化物掩模204的表面去除多晶硅。在一个实施方案中，执行CMP和硅回蚀步骤。然而，替代方案是可能的。
如图2E所示，氮化物掩模层204通过例如热磷蚀刻被剥离。钝化层212沉积在整个晶片表面上、覆盖通孔凹槽中的顶表面、暴露的开口和侧壁。在一些实施方案中，钝化层212由使用TEOS沉积的氧化硅形成。
如图2F所示，执行抛光步骤以使图2E中的结构的顶部平坦化，使得隔离氧化层208和钝化层212的顶表面与晶片200的前侧基本上共面(或齐平)。在一些实施方案中，使用化学机械抛光(CMP)进行平坦化。例如，可以进行氧化物CMP步骤以使结构的表面平坦化，停止在氧化层202上。然后可以使用氢氟酸(HF)酸浸来剥离氧化层202。如图2F所示，TSV的深度D被定义为衬在凹槽206的底部和晶片200的前侧201之间的隔离氧化层208之间的距离。
图2A至2F的制造可以在硅晶片200上进行，而晶片上没有ASIC部件，包括半导体晶体管沟道和导电互连。换句话说，在图2F中，在形成任何ASIC部件之前，在晶片200中形成具有直径W和深度D以及包括填充物210的导电部分(例如，掺杂多晶硅)的TSV。结果，在至少一些实施例中避免了用于形成TSV的高温处理步骤期间ASIC部件的热应力和扩散。如图2F所示的具有TSV的晶片200可随后被处理以形成ASIC部件并成为ASIC基板，如下图所示。应当理解，为了简单起见，即使在形成ASIC之前，术语“ASIC基板”和类似的术语用于描述其中将形成或将要形成ASIC的基板。
图2G-2M示出了在晶片200中形成ASIC部件的顺序，并且因此表示方法100的动作104的示例性实现。
如图2G所示，可以使用标准半导体制造在硅晶片200的前侧201处形成多个半导体晶体管214。在一些实施方案中，晶体管214可以包括源极部分214a和漏极部分214b，具有合适的掺杂类型和水平。晶体管214经由垂直互连216电连接到多个导电互连件218。晶体管214可另外包括用于控制晶体管沟道的源极和漏极部分214a、214b之间的电流的栅极部分215。门215也经由垂直互连216电连接到互连件218。互连216、218形成在硅晶片200的表面上方，并且使用任何合适的半导体处理技术嵌入并由电介质层220支撑。在一些实施方案中，互连216和218是多个金属互连层224的第一层，其用于在晶片200的表面上的不同位置处的各种ASIC部件(例如晶体管214)之间布线电信号。金属互连225的顶层进一步嵌入电介质钝化层222中。
如图2G所示，ASIC部件通过垂直互连216电连接到具有TSV的填充物210。该连接允许ASIC部件通过TSV的填充210在硅晶片200的背面203(图2H的标记)处与组件进行电气通信。在一些实施方案中，形成钝化层212中的开口以允许垂直互连216与填充物210的顶部接触。在一些实施方案中，可以使用任何合适的平面化技术，例如化学机械抛光，在制造上述附加层之前平坦化一层。
如图2H所示，载波基板226可以临时接合到图2G所示的结构的顶部。使用载体基板可以为晶片200提供机械支撑，允许晶片200的背面203进一步处理。在一些实施方案中，载体基板226可以是手柄晶片。
图2I示出了在晶片200的背面203上的处理结果。图2I所示的结构相对于图2H所示的结构的方向被倒置。如图2I所示，可以进行研磨和平坦化步骤以去除晶片200的背面203处的材料，使得TSV的填充物210与背面203平齐地暴露。可以使用任何合适的蚀刻和平面化技术。蚀刻通孔D1的深度在后侧203的研磨之后限定。在一些实施方案中，TSV深度D1可以在100μm和200μm之间、或在100μm和150μm之间或在50μm和100μm之间。在一些实施方案中，TSV的长宽比或TSV深度D1与宽度W之间的比例可以为5:1、或10:1、或20:1、大于20:1、10:1和20:1之间、或在此范围内的任何值或值范围。
如图2J所示，可以进一步蚀刻晶片200的背侧203的一部分以产生腔体凹部228。钝化层230可沉积在覆盖整个暴露表面的背侧203上。在一些实施方案中，钝化层230可以是氧化硅，并且可以使用任何合适的氧化物沉积技术进行沉积。
如图2K所示，开口232被图案化并在钝化层230中蚀刻以暴露部分TSV填充物210A。开口233被图案化并蚀刻在钝化层230中，以露出用于腔体凹部228下面的TSV的导电TSV填充物210B的部分。如下文将更详细地讨论的，导电填充物210A和210B是与填充物210相同的导电材料导电填充物210A和210B可以用作将晶片200中的ASIC部件与可能起不同功能的电极连接的导体。
在图2L中，导电触点234被沉积并在开口232的顶部上形成图案以提供与导电TSV填充物210A的电连接。包含导电TSV填充物210A的TSV将晶片200中的ASIC部件与晶片200的背面203上的电极234连接。导电触点236被沉积并在开口233的顶部上形成图案，以提供与腔体凹部228下方的导电TSV填充物210B的电连接。在一些实施方案中，接触电极236可以用于提供跨腔体凹部228的电场或电偏压到腔体的相对表面处的MEMS元件。
如图2M所示，腔体238可以在ASIC基板200中被图案化和蚀刻，以在有源MEMS区域外部提供更大的腔体。
图2N-2S示出了用于将ASIC晶片与MEMS晶片结合的制造顺序，因此表示方法100的动作106的示例实现。这里，作为ASIC晶片的晶片200与MEMS晶片300接合。
如图2N所示，MEMS晶片300可以通过一系列键240与晶片200的背侧上的部件结合。在图2N中的示例中，MEMS晶片300的前侧310包括多个导电和介电层，其具有连接到前侧310中的各种部件的导电构件302、304、306和308。在一些实施方案中，导电构件302、304、306和/或308可以与MEMS晶片300上的互连层连接。在一些实施方案中，MEMS晶片300可以包括MEMS传感器元件，其为惯性传感器、陀螺仪传感器或其他形式的惯性传感器提供用于应用的加速度和/或位移信号。然而，随着可以实现各种MEMS器件，MEMS晶片300上包括的MEMS器件的类型不限于这里描述的各个方面。当与晶片200结合时，可以在MEMS晶片300中的MEMS传感器元件和晶片200中的ASIC电路之间形成电连接，用于在MEMS传感器和ASIC之间传送传感器数据和/或控制信号，以及为传送的传感器数据提供信号处理。
如图2N所示，MEMS晶片300的导电构件302和304可以与ASIC基板的背面对准并结合到相应的电极234。在一些实施方案中，该键可以是使用键合金属或金属合金240的金属共晶键。在一些实施方案中，将MEMS晶片300与晶片200接合可以限定腔体228的两个相对的表面，其中电极236在晶片200的背面203上，导电构件308在MEMS晶片300的正面上。在至少一些实施方案中也可以为深的腔室238，腔体238也可以与导体构件306相对，其中腔体238位于晶片200的表面。在一些实施方案中，导电构件308可以包括支撑在MEMS晶片300上的一个或多个固定锚固件上的悬挂移动部分。导电构件308的移动部分可以具有沿着垂直于MEMS晶片300和ASIC基板200的表面的轴的位移。
在一些实施方案中，当MEMS晶片300(例如构件304)上的导电构件可以与完全环绕空腔的晶片200结合时形成密封环(未示出)。尽管提供了密封环作为示例，但是从沿着垂直于MEMS晶片的轴线的俯视图观察时，导电构件304可以是任何形状，并且可以形成用于密封件的任何合适的几何形状。密封空腔238和228可以包括低气体压力和/或惰性气体，以防止气体反应物和污染物对MEMS传感器性能的负面影响。在一些实施方案中，通过将诸如晶体管214的ASIC部件和金属互连层224放置在晶片200的远离MEMS晶片300的前侧201上，空腔238和228中的压力可以被保留，并且不受来自ASIC部件的脱气的影响。因此，腔体内的低压可以在长时间内保持。因此，MEMS传感器器件的性能可以在较长时间内保持相对较小或不漂移，而没有来自ASIC部件的脱气的负面影响。
图2O示出了图2N的反向取向(上下颠倒或围绕水平轴翻转)的结构，以及在移除载体基板226之后。可以使用任何合适的晶片去除技术去除载体基板226。
如图2P所示，可以在电介质钝化层222中形成开口242以暴露金属互连225的部分。可以使用任何合适的图案化和蚀刻技术来产生开口242并去除任何掩模层。
如图2Q所示，可以在介电钝化层222的顶部上沉积和图案化金属再分配层244并与暴露的金属互连225接触。
如图2R所示，焊料掩模层246沉积在金属再分配层244和电介质钝化层222的顶部上。焊接掩模层246可以通过任何合适的图案化和蚀刻技术进行图案化，以形成开口247，以暴露金属再分布层244的部分。焊接掩模层246可以是任何合适的保护材料，以保护电极和迹线，例如金属再分配层244，以防止在焊接期间的意外短路。在一些实施方案中，焊接掩模层246可以包括聚合物材料。
如图2S所示，焊球248可以形成在焊料掩模层246中的开口247中。根据图2A-2S中的示例性实施例的完成的封装可以包括大量的包含MEMS传感器器件和与MEMS晶片结合的ASIC晶片上的相应的ASIC电路，以及可选地具有密封的金属密封。在一些实施方案中，只有一个结合步骤用于将ASIC晶片上的所有芯片与MEMS晶片结合。结合步骤可以将MEMS传感器和ASIC基板与外部环境污染物密封并保护，同时使用ASIC晶片中的TSV在MEMS传感器部件和ASIC电路之间进行高性能互连。接合晶片可以在晶片尺寸下使用晶片探针进行测试，在切割和单独的模具销售之前具有高通量和高效率，这消除了许多昂贵的组装步骤以及与单个模具的封装和测试相关的材料。
应当理解，图2A-2S所示的制造顺序的结果是封装的MEMS器件，其中帽包括ASIC基板。ASIC的电路部件远离MEMS基板，并通过在ASIC形成之前形成的ASIC基板中的TSV连接到MEMS器件。
结合图1和2A-2S描述的制造技术允许在形成ASIC部件之前在ASIC基板中形成TSV。在至少一些实施方案中，制造TSV涉及与CMOS前端处理兼容的材料。因此，所描述的方法可以在合适的CMOS铸造中进行。
图3示出了在形成多个TSV 431和432之后的ASIC晶片400的示意性俯视图。如图3中的示例所示，TSV可以在晶片400中制造在任何合适的位置，以在与TSV横向相邻的ASIC部件之间形成互连件，并且在包含将要结合到ASIC晶片的MEMS器件的晶片上的导电部件之间形成互连。在一些实施方案中，尽管应该理解，在TSV 431和432中可以使用任何合适的图案、尺寸、形状或导电填充材料，TSV可以布置在一个或多个在两个正交方向上延伸的阵列中。虽然没有明确地示出，TSV 431和432中所示的每个孔可以包括晶片400中的凹部和凹部内的导电填充物。具有相应填充的每个凹槽可以统称为一个通孔。根据本申请的方面，使用与上面结合图2A-2S中的示例性图表描述的基本上相同的处理，可以在晶片表面上的预先指定的位置上用TSV处理多晶片如晶片400。多个晶片可以在制造期间顺序地、基本上并行处理或两者处理。所示的TSV可以对应于不同的模具，使得晶片级处理可以同时提供多个管芯。将ASIC晶片300接合到互补的MEMS晶片可以提供可以被分割的多个封装的MEMS器件。这样的晶片尺寸处理允许低成本晶片级芯片级封装高性能器件，例如与MEMS基板结合的ASIC基板。
本申请的方面可用于形成各种终端用户应用的各种器件。例如，如本申请的方面所提供的ASIC基板与MEMS基板相连接。ASIC基板可以用作MEMS基板的帽，包括用于与MEMS基板上的MEMS器件交互的电路。MEMS器件可以是陀螺仪、压力传感器、加速度计、谐振器或其他类型的MEMS器件。因此，可以提供封装的MEMS陀螺仪、压力传感器、加速度计和谐振器以及其他可能的器件。
上述器件可用于各种应用。例如，可以提供用于医疗保健监测、工业应用和汽车应用的传感器。根据本申请的实施方案，使用本文描述的技术形成的加盖MEMS加速度计可以用于车辆中以感测车辆的加速度。在另一个实施例中，封装的MEMS能量收集器可用于工业机械(例如，电动机)上以从环境环境中收集能量。收获的能量可用于为控制机械运行的电路供电。
已经描述了本申请的至少一个实施例的几个方面，应当理解，本领域技术人员将容易想到各种改变、修改和改进。例如，电路和透晶孔可以在任何合适的基板中制造，例如III-V基板。尽管讨论了使用结合到用于MEMS传感器应用的MEMS晶片的ASIC的实施例，但是本公开的应用不限于MEMS传感器器件。例如，本申请的方面可以应用于光子集成电路(PIC)、环境或生物医学传感器、或任何使用非均匀集成的基板的应用。
术语“约”可能意指在目标值的±20％内，在一些实施方案中；在目标值的±10％内，在一些实施方案中；在目标值的±5％内，一些实施方案中；并且在一些实施例中在目标值的±2％内。术语“约”可以包括目标值。

Claims (16)

1.一种包括专用集成电路ASIC的设备，包括：
微机电系统MEMS基板，包括MEMS器件；以及
ASIC基板，具有器件表面、在所述器件表面对面的背面、所述器件表面上的所述ASIC、在所述背面上的电极以及由导电多晶硅形成并且使所述器件表面连接到所述背面上的所述电极的硅穿孔TSV；
其中，所述MEMS基板和所述ASIC基板结合在所述ASIC基板的背面处，使得所述器件表面远离所述MEMS基板，所述MEMS基板和所述ASIC基板在它们之间限定密封的腔体，所述TSV通过所述密封的腔体与所述MEMS基板分离，并且所述电极被定位成跨越所述密封的腔体在所述MEMS器件正对面。
2.根据权利要求1所述的设备，其中所述TSV的长宽比在12:1至30:1之间。
3.根据权利要求1所述的设备，其中，所述MEMS器件设置在所述密封的腔体中。
4.根据权利要求3所述的设备，其中所述MEMS器件是惯性传感器。
5.根据权利要求1所述的设备，其中所述MEMS基板是具有MEMS器件的多个实例的MEMS晶片，其中所述ASIC基板是具有ASIC的多个实例的ASIC晶片，并且其中所述MEMS晶片和所述ASIC结合在一起。
6.一种形成包括专用集成电路ASIC的器件的方法，该方法包括：
在基板上形成任何金属特征之前，在所述基板中形成硅穿孔TSV；和
在所述基板中形成所述TSV之后，在所述基板的器件表面中形成ASIC部件，并且在所述基板的在所述器件表面对面的背面上形成电极，以使得所述TSV将所述器件表面连接到所述电极，
在形成所述ASIC部件之后，将包括所述TSV的基板与包括MEMS器件的基板结合以在它们之间限定密封的腔体，并且以使得所述器件表面面向远离包括所述MEMS器件的基板，并且所述电极被定位成跨越所述密封的腔体在所述MEMS器件的正对面，其中
所述TSV通过所述密封的腔体与包括所述MEMS器件的基板分离。
7.根据权利要求6所述的方法，其中在基板中形成所述TSV包括在所述基板的器件表面中形成任何ASIC部件之前，在基板中形成TSV。
8.根据权利要求6所述的方法，其中在基板中形成所述TSV包括形成通过所述基板的至少一部分的导电路径。
9.根据权利要求6所述的方法，其中在基板中形成所述TSV包括形成导电多晶硅的TSV。
10.根据权利要求6所述的方法，其中在基板中形成所述TSV包括在第一温度下形成TSV的导电部分，并且其中在器件表面中形成ASIC部件在低于所述第一温度的第二温度下进行。
11.根据权利要求10所述的方法，其中在第一温度下形成TSV的导电部分包括在第一温度下执行TSV的退火。
12.根据权利要求11所述的方法，其中所述MEMS器件设置在所述密封的腔体中。
13.一种形成包括专用集成电路的器件的方法，该方法包括：
在大于450℃的第一温度下使用至少一个处理步骤在基板中形成硅穿孔TSV；
在包括所述TSV的基板的器件表面处使用小于所述第一温度的温度来形成专用集成电路的晶体管；
在基板的在所述器件表面对面的背面上形成电极，以使得所述TSV将所述器件表面连接到所述电极，以及
将包括所述TSV的基板结合到包括微机电系统MEMS器件的基板以限定密封的腔体，以使得包括所述TSV的基板的器件表面面向远离包括所述MEMS器件的基板，并且所述电极被定位成跨越所述密封的腔体在所述MEMS器件正对面，其中
所述TSV通过所述密封的腔体与包括所述MEMS器件的基板分离。
14.根据权利要求13所述的方法，其中形成硅穿孔包括形成掺杂的多晶硅TSV。
15.根据权利要求13所述的方法，其中所述至少一个处理步骤包括退火。
16.根据权利要求13所述的方法，其中所述MEMS器件设置在所述密封的腔体中。
CN201711016614.9A 2016-10-26 2017-10-26 在集成电路中形成硅穿孔(tsv) Active CN107993998B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/334,619 US11097942B2 (en) 2016-10-26 2016-10-26 Through silicon via (TSV) formation in integrated circuits
US15/334,619 2016-10-26

Publications (2)

Publication Number Publication Date
CN107993998A CN107993998A (zh) 2018-05-04
CN107993998B true CN107993998B (zh) 2021-08-17

Family

ID=61971402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711016614.9A Active CN107993998B (zh) 2016-10-26 2017-10-26 在集成电路中形成硅穿孔(tsv)

Country Status (3)

Country Link
US (1) US11097942B2 (zh)
CN (1) CN107993998B (zh)
TW (1) TWI744398B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108341394B (zh) * 2017-01-24 2020-11-20 苏州明皜传感科技有限公司 微机电系统装置
CN111377395B (zh) * 2018-12-27 2023-09-08 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
CN111377392B (zh) * 2018-12-27 2023-08-25 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
CN111377393B (zh) * 2018-12-27 2023-08-25 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
DE102022208515A1 (de) 2022-08-17 2024-02-22 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Siliziumschichtsystems mit elektrischen Verbindungen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525278B2 (en) * 2011-08-19 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device having chip scale packaging
CN103373695A (zh) * 2012-04-18 2013-10-30 台湾积体电路制造股份有限公司 Mems器件结构及其形成方法
CN105314592A (zh) * 2005-03-18 2016-02-10 因文森斯公司 晶片封装环境中制作al/ge键合的方法及由其生产的产品

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905920B2 (en) * 2000-09-04 2005-06-14 Seiko Epson Corporation Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
US7939941B2 (en) 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
US7968975B2 (en) * 2008-08-08 2011-06-28 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
US8158456B2 (en) 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
EP2599136A1 (en) * 2010-07-26 2013-06-05 Fujifilm Corporation Forming a device having a curved piezoelectric membrane
US20120024713A1 (en) 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte
US8805132B2 (en) * 2010-12-08 2014-08-12 International Business Machines Corporation Integrated circuit package connected to a data transmission medium
US8987137B2 (en) 2010-12-16 2015-03-24 Lsi Corporation Method of fabrication of through-substrate vias
US9018094B2 (en) 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
KR101195271B1 (ko) * 2011-04-29 2012-11-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20120123919A (ko) * 2011-05-02 2012-11-12 삼성전자주식회사 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지
US20130252440A1 (en) 2011-09-26 2013-09-26 Applied Materials, Inc. Pretreatment and improved dielectric coverage
CN103050436B (zh) 2011-10-17 2017-10-10 新科金朋有限公司 形成具有扩展基底的导电柱的半导体器件和方法
EP2745315A1 (en) * 2011-10-17 2014-06-25 Koninklijke Philips N.V. Through-wafer via device and method of manufacturing the same
CN102583219A (zh) 2012-03-29 2012-07-18 江苏物联网研究发展中心 一种晶圆级mems器件的真空封装结构及封装方法
US20130299950A1 (en) * 2012-05-11 2013-11-14 Sematech, Inc. Semiconductor structure with buried through substrate vias
US8963336B2 (en) * 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
DE102013014881B4 (de) * 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
CN103922267A (zh) 2013-01-10 2014-07-16 深迪半导体(上海)有限公司 一种基于mems的惯性传感器生产及晶圆级封装工艺
US9470710B2 (en) * 2013-02-27 2016-10-18 Texas Instruments Incorporated Capacitive MEMS sensor devices
US9469527B2 (en) * 2013-03-14 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US20140357050A1 (en) * 2013-06-03 2014-12-04 United Microelectronics Corp. Method of forming isolating structure and through silicon via
DE112013003153T5 (de) 2013-06-28 2015-05-13 Intel IP Corporation Mikroelektromechanisches System (MEMS) auf anwendungspezifischer integrierter Schaltung (ASIC)
US9252054B2 (en) * 2013-09-13 2016-02-02 Industrial Technology Research Institute Thinned integrated circuit device and manufacturing process for the same
KR102136844B1 (ko) * 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법
US20150102437A1 (en) * 2013-10-14 2015-04-16 Freescale Semiconductor, Inc. Mems sensor device with multi-stimulus sensing and method of fabrication
US20150137323A1 (en) 2013-11-15 2015-05-21 United Microelectronics Corp. Method for fabricating through silicon via structure
KR20150101762A (ko) * 2014-02-27 2015-09-04 에스케이하이닉스 주식회사 반도체 장치
US9312205B2 (en) * 2014-03-04 2016-04-12 International Business Machines Corporation Methods of forming a TSV wafer with improved fracture strength
US9688529B2 (en) * 2014-06-10 2017-06-27 Qorvo Us, Inc. Glass wafer assembly
FR3026560B1 (fr) * 2014-09-30 2016-10-28 Commissariat Energie Atomique Structure d'encapsulation pourvue d'un capot et d'un substrat, pour connecter au moins un nano-objet sur une face du substrat et en reprendre le contact au travers du capot, et procede de fabrication de la structure
DE102014223850A1 (de) 2014-11-24 2016-05-25 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105314592A (zh) * 2005-03-18 2016-02-10 因文森斯公司 晶片封装环境中制作al/ge键合的方法及由其生产的产品
US8525278B2 (en) * 2011-08-19 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device having chip scale packaging
CN103373695A (zh) * 2012-04-18 2013-10-30 台湾积体电路制造股份有限公司 Mems器件结构及其形成方法

Also Published As

Publication number Publication date
TW201827327A (zh) 2018-08-01
US11097942B2 (en) 2021-08-24
CN107993998A (zh) 2018-05-04
TWI744398B (zh) 2021-11-01
US20180111823A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
CN107993998B (zh) 在集成电路中形成硅穿孔(tsv)
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US10160633B2 (en) MEMS devices and fabrication methods thereof
US10273147B2 (en) MEMS components and method of wafer-level manufacturing thereof
US9346666B2 (en) Composite wafer semiconductor
US9085455B2 (en) MEMS devices and methods for forming same
TWI571428B (zh) 積體電路與感測裝置之積體電路的形成方法
US9359194B2 (en) MEMS devices, packaged MEMS devices, and methods of manufacture thereof
CN107265388B (zh) 一种适合表面贴装工艺的压阻式复合传感器及其制造方法
US10155655B2 (en) MEMS devices and fabrication methods thereof
US10160640B2 (en) Mechanisms for forming micro-electro mechanical system device
US9567206B2 (en) Structures and formation methods of micro-electro mechanical system device
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant