CN101038911A - 半导体叠层电容器 - Google Patents

Abstract

本发明公开了一种半导体叠层电容器，其特征在于包括：在半导体器件上形成的至少一层金属层；填充在所述金属层之间电介质层；所述金属层之间具有至少一个金属互连孔。本发明的半导体叠层电容器相对于MIM电容器减少了一次掩膜工艺，从而大大降低了生产成本。

Description

半导体叠层电容器

技术领域

本发明涉及半导体测试技术领域，特别涉及一种在测试半导体器件分布电容特性的过程中用以替代MIM(金属-绝缘体-金属)电容器的半导体金属叠层电容器。

背景技术

随着半导体器件制造业的飞速发展，半导体器件已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连层，其中多个互连金属层互相堆叠，并且层间绝缘膜置于其间，然后在层间绝缘膜中形成互联沟槽和连接孔，并用导电材料例如铜(Cu)、钨(W)填充所述互联沟槽和连接孔，以形成互连多层金属层的互连金属导线。多层互连结构的各个金属层和层间电介质也构成了许多电容，这些电容中即包括在形成多层互连结构时形成的金属引线之间、金属层与层间电介质之间的杂散电容，也包括互连金属和绝缘层之间形成的电容。由于互连层的导体为金属结构，因此形成在互连层之间的电容为金属-绝缘体-金属结构，将具有这种结构的电容器称为金属-绝缘体-金属(MIM)电容器。MIM电容器在混合信号器件及逻辑器件例如模拟数字转换(ADC)或数字模拟转换(DAC)电路、射频(RF)电路、模拟电路、高功率微处理器(MPU)以及动态随机存取存储单元等器件中用于储存电荷和匹配电容。

一个MIM电容具有金属板和金属板之间的电介质，这些金属板的形成通常是使用互连层的金属导体。在用于制造具有MIM电容器的半导体器件的方法中，申请号为200410100720.1的中国专利申请介绍了一种MIM电容器的形成方法。图1为说明半导体器件中MIM电容器的制造方法的剖面图。如图1所示，在绝缘层10上形成约6000的金属层。金属层通过掩膜光刻被图案化，以在同一平面上形成MINI电容器的下金属线15和下电极20。在其上涂敷电介质膜40。在电介质膜40上淀积金属至超过1500的厚度并构图，以在电介质膜40上形成上电极50。在电介质膜40和上电极50上形成金属间电介质(inter-metal-dielectric，IMD)层60。在IMD层60中形成连接到下金属线15的第一通孔70、连接到下电极20的第二通孔72以及连接到上电极50的第三通孔74。在IMD层60上淀积金属至约3000的厚度。金属被构图，由此形成分别连接到第一、第二和第三通孔70、72和74的上金属线80、82和84。

在检测半导体器件的性能是否满足设计要求的阶段，需要对器件的频率响应一致性进行测试，这种测试要借助在半导体器件中形成MIM电容器来实现。从上述MIM电容器的制造过程可知，形成MIM电容器上电介质的步骤包括等离子刻蚀，由于在电介质膜40上构图上电极50，第一和第二通孔70和72的深度不同于第三通孔74的深度，因此需要具有相当高选择性的刻蚀工艺。如果分开地形成第一和第二通孔70和72以及第三通孔74，那么需要另一掩模，由此使刻蚀工艺复杂化，可见，在MIM电容器的制造过程中至少需要两次掩膜工艺，其制造成本是相对较高的。

发明内容

因此，本发明的目的在于提供一种用于测试半导体器件频率一致性且易于制造的电容器，来取代MIM电容器，以解决现有技术中制造MIM电容器进行器件测试成本较高的问题。

为达到上述目的，本发明提供的半导体叠层电容器包括：

在半导体器件上形成的至少一层金属层；

填充在所述金属层之间的电介质层；

所述金属层之间具有至少一个金属互连孔。

所述金属层包括至少一个金属电极板。

所述金属电极板为梳状结构。

所述金属电极板为蛇状结构。

所述金属层为梳状电极板与蛇状电极板的组合结构。

所述金属层为两个或两个以上梳状电极板的组合结构。

所述电介质层至少包括氧化硅或氮化硅。

所述电介质层填充在电极板的缝隙中。

本发明提供的另一种半导体叠层电容器包括：

在半导体器件上形成的至少一个电极板；

填充在所述电极板之间的电介质层；以及

连接所述电极板的至少一个金属互连孔。

所述电极板为梳状结构。

所述电极板为蛇状结构。

所述电极板为梳状电极和/或蛇状电极的组合结构。

所述电介质层至少包括氧化硅或氮化硅。

所述电介质层填充在电极板的缝隙中。

与现有技术相比，本发明具有以下优点：

本发明的半导体叠层电容器的电极板以与器件表面平行的方式布置在被测半导体器件中，电极板之间具有电介质，多层电极板和电介质组成叠层状电容结构。两层电极板和之间的电介质形成一组电容，每个电极板具有一个电极引出端。这样形成的电容省去了制作通孔形成金属电极引线的步骤，而这一步骤在MIM电容器的制造过程中需要进行掩膜工艺来完成。因此本发明的半导体叠层电容器相对于MIM电容器具有结构简单且成本低的优点。

本发明的半导体叠层电容器的电极板的结构形式多样灵活，即可以是梳状结构，也可以是蛇状结构，电极板和电极板之间即可以是梳状结构的组合，也可以是梳状结构与蛇状结构的组合。可以根据实际半导体器件匹配程度和频率响应测试需要，设计不同的电极板组合形式，通过电极板之间的灵活的电容组合方式，从而得到不同的匹配电容值。

附图说明

图1为现有半导体器件中MIM电容器的结构示意图；

图2为本发明半导体叠层电容器的纵向剖面图；

图3本发明半导体叠层电容器梳状电极板的结构示意图；

图4为本发明半导体叠层电容器梳状电极板与蛇状电极板组合形式示意图；

图5为本发明半导体叠层电容器的梳状与蛇状电极板的另一种组合形式示意图；

图6为由本发明半导体叠层电容器组的结构示意图。

具体实施方式

电容器经常用于半导体器件中作为储存电荷的元件，电容器主要包含两个以上绝缘体互相隔开的导电平板，电容值、或是单位旋加电压于电容器所包含的电荷数量是由许多参数而定，例如平板的面积、平板的距离以及平板间绝缘体的介电常数。电容器用于滤波装置、模拟/数字转换器、存储器装置、控制应用及许多其它类型的半导体装置。其中一种电容器为金属/绝缘体/金属(MIM)电容器，经常用于混合讯号装置及逻辑装置，在各种不同的半导体装置中，MIM电容器用以储存电荷，且经常作为存储器装置的储存节点(Storage Node)，MIM电容器主要是在半导体晶圆上以水平方式来形成，在两个平板夹持一平行于晶圆表面的介电层。一般而言，其中一金属平板位于半导体装置的金属化层或是金属内联线层上。然而MIM电容器在制造过成中需要利用掩膜形成金属线和电极，其工艺相对复杂。在器件的设计和性能测试阶段，用MIM电容器来作为器件的匹配电容，制造成本相对较高。因此，为了降低被测器件的制造成本，本发明的半导体叠层电容器采用梳状或蛇状电极，多层金属电极平行排列，电介质层置于其间，具有相对简单的结构和制造工艺。通过设计电极板的面积和不同的电极组合方式调整电容，获得设计期望的匹配电容值，以代替MIM电容器。

图2为本发明半导体叠层电容器的纵向剖面结构示意图。如图2所示，本发明的叠层电容器被置于半导体器件结构中，与其它被测器件一起，利用常规工艺例如氧化、光刻、刻蚀等工艺形成。用形成金属导线的方法，在金属层上形成具有不同形状的电极板。在制造半导体集成电路的过程中，金属导线是用来交互连接半导体晶片上的器件电路中的多个元件，用来在半导体晶片上沉积金属导线图案的一般过程包括：在硅晶片衬底上沉积导电层；利用标准光刻技术形成具有所需金属导线图案的光刻胶或其它掩膜；对该晶片衬底进行干蚀刻过程，以将未受到掩膜覆盖的区域的导电层移除，而留下具有掩膜图案的金属层电极板；以及通常利用等离子刻蚀等工艺来去除掩膜层，以暴露出金属电极板的表面。一般地，在晶片衬底上连续沉积电气导体与绝缘材料之间的多个交替层，而且晶片上的不同层的导体层间彼此可电气连接。通过在绝缘层中蚀刻出介层窗或开口，以及在介层窗中填充铝、钨或其它金属，可在导体层之间建立电气连接。本发明的叠层电容器包括金属层和电介质层，且金属层和电介质层为多层叠加在一起。即首先淀积一层金属层，在金属层上刻蚀出不同数量和形状的电极板，然后在金属层上生长电介质层，例如氧化硅或氮化硅；在电介质层上再淀积金属层，可根据设计需要继续生长电介质层和金属层，形成多层结构的电容器。本发明的如图2所示的实施例中金属层为8层，从M1至M8，电介质填充于金属层之间。这里，金属层可以是包括一个电极板，也可以是由多个电极板组成的电极板组合结构。在各层金属层的电极板之间还形成有连接相邻两个电极板的金属互连孔，使得两个电极板形成电气连接。

如前所述，金属层M可以根据匹配电容值的设计需要，由一个电极板或多个电极板组成。本发明的叠层电容器的电极板可以是梳状、蛇状或它们的组合。图3本发明半导体叠层电容器梳状电极板的结构示意图。图3所示的梳状电极板由两个梳状电极板穿插在一起组成，每个电极板包括引出端30和33，电极31和32，电极31和32的数量根据设计要求确定。在电极31和32之间填充有电介质，因此在每个电极31和32之间就会形成电容。这样，引出端30和33之间得到的电容值就是每个电极31和32之间电容值的组合。根据电极数量的不同，电极板的引出端30和33之间的输出电容就会得到不同的电容值，这种组合方式是非常灵活的。这仅仅是单层电极板的输出电容，实际上由于电介质是填充在每层电极的缝隙和各个电极层之间的，因此不仅在每层的电极之间会形成电容，而且在两层或多层电极之间也会形成电容。这种单层电容和多层电容的组合输出，使得本发明的叠层电容器具有灵活多样的输出电容值。

图4为本发明半导体叠层电容器梳状与蛇状电极板组合形式示意图。如图4所示，梳状电极41和蛇状电极42彼此插接。图5为为本发明半导体叠层电容器的梳状与蛇状电极板的另一种组合形式的示意图。如图5所示，梳状电极52和53与蛇状电极51的这种彼此插接的组合方式，在梳状电极52和53之间形成了两个电容C1和C2，相比较图3所示的结构，在不增加很多电极板面积的情况下，形成的电容数量较之增加了一倍。因此电容的组合方式也更加丰富多样。

图6为由本发明半导体叠层电容器组的结构示意图。如图6所示，电容器C1和C2是由多个梳状电极板组合在一起形成的电容结构。在本发明的半导体叠层电容器当中，这不仅在同一层的电极板可以是上述组合结构，而且在多层电极板的每层都可以是这种组合形式的电容结构，其中电极板的面积、电极数量都可以根据设计要求布置和选用。由于电介质填充在每层电极板之间和电极板的缝隙中，本发明的叠层电容器电容值的组合方式即包括电极板电极之间的电容组合，例如C1和C2；又包括各层电极板电极之间的电容组合。因此，本发明的半导体叠层电容器具有相当丰富的电容组合方式，非常有利于在器件测试阶段的器件之间的电容匹配。例如，在频率响应测试过程中，由于工艺条件等诸多因素的影响，器件的参数一致性很难达到非常的水平，因此需要通过调整匹配电容，对电路中器件的输入输出阻抗匹配特性、频率响应特性等进行一致性的调整。利用本发明的电容器进行匹配时，令被测器件与电容器相连，由于电容组合方式非常灵活，可以得到不同的电容值，通过调整电容器的输出电容，使不同器件之间的频率响应特性达到匹配，相对于MIM电容，提高了调试工作的效率，同时大大降低了测试成本。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1、一种半导体叠层电容器，其特征在于包括：

在半导体器件上形成的至少一层金属层；

填充在所述金属层之间的电介质层；

所述金属层之间具有至少一个金属互连孔。

2、如权利要求1所述的半导体叠层电容器，其特征在于：所述金属层包括至少一个金属电极板。

3、如权利要求2所述的半导体叠层电容器，其特征在于：所述金属电极板为梳状结构。

4、如权利要求2所述的半导体叠层电容器，其特征在于：所述金属电极板为蛇状结构。

5、如权利要求2、3或4所述的半导体叠层电容器，其特征在于：所述金属层为梳状电极板与蛇状电极板的组合结构。

6、如权利要求2或3所述的半导体叠层电容器，其特征在于：所述金属层为两个或两个以上梳状电极板的组合结构。

7、如权利要求1所述的半导体叠层电容器，其特征在于：所述电介质层至少包括氧化硅或氮化硅。

8、如权利要求7所述的半导体叠层电容器，其特征在于：所述电介质层填充在电极板的缝隙中。

9、一种半导体叠层电容器，其特征在于包括：

在半导体器件上形成的至少一个电极板；

填充在所述电极板之间的电介质层；以及

连接所述电极板的至少一个金属互连孔。

10、如权利要求9所述的半导体叠层电容器，其特征在于：所述电极板为梳状结构。

11、如权利要求9所述的半导体叠层电容器，其特征在于：所述电极板为蛇状结构。

12、如权利要求10或11所述的半导体叠层电容器，其特征在于：所述电极板为梳状电极和/或蛇状电极的组合结构。

13、如权利要求9所述的半导体叠层电容器，其特征在于：所述电介质层至少包括氧化硅或氮化硅。

14、如权利要求13所述的半导体叠层电容器，其特征在于：所述电介质层填充在电极板的缝隙中。

Images