CN101681721A - 缠绕指状电容器 - Google Patents

缠绕指状电容器 Download PDF

Info

Publication number
CN101681721A
CN101681721A CN200880018543A CN200880018543A CN101681721A CN 101681721 A CN101681721 A CN 101681721A CN 200880018543 A CN200880018543 A CN 200880018543A CN 200880018543 A CN200880018543 A CN 200880018543A CN 101681721 A CN101681721 A CN 101681721A
Authority
CN
China
Prior art keywords
group
capacitance structure
capacitor
conductive fingers
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880018543A
Other languages
English (en)
Other versions
CN101681721B (zh
Inventor
戴维·邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101681721A publication Critical patent/CN101681721A/zh
Application granted granted Critical
Publication of CN101681721B publication Critical patent/CN101681721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明揭示集成电路中的电容结构。所述电容结构形成于衬底上。每一电容结构包括第一导电指状物和第二导电指状物。所述第一和第二导电指状物彼此平行地布置且通过介电材料而彼此分离。所述第一指状物连接到第一互连件，且所述第二导电指状物连接到第二互连件。第一电容器由所述多个电容结构的具有耦合在一起的相应互连件的所第一群组形成。第二电容器由所述多个电容结构的具有耦合在一起的相应互连件的第二群组形成。所述第一群组的所述电容结构与所述第二群组的所述电容结构缠绕。

Description

缠绕指状电容器
技术领域
本描述涉及缠绕电容器，且更特定来说，涉及形成于半导体衬底上的匹配的缠绕电容器对。
背景技术
电容器为集成电路的重要组件。形成于半导体衬底上的典型电容器包括通过薄介电膜分离的第一导电层/元件和第二导电层/元件。在许多电路中，通过以下方式形成电容器：形成不同电容器的组，所述不同电容器的组接着经组合以形成彼此匹配的较大电容器，例如，各自包括较小电容器的组的两个较大电容器。较小电容器的组的组合意在使整个半导体结构上的系统变化最终得到平衡。
举例来说，如果光刻工艺用于通过在晶片层中形成图案而制造晶片，则光致抗蚀剂经由承载所要图案的光学掩膜而选择性地暴露于光。经暴露的光致抗蚀剂可接着经选择性地移除以在衬底中产生具有特征的图案，所述特征在理想状况下准确复制光学掩膜的图案。接着可在光致抗蚀剂已被移除的那些区域中执行衬底的后续蚀刻或沉积。然而，在晶片制造中的步骤中的一者或一者以上期间遇到处理误差。举例来说，光掩膜制造期间的污染，嵌入于衬底、光致抗蚀剂或其它所涉及材料中的杂质在图案化工艺后可能在图案中引起缺陷。此外，掩膜可能具有固有缺陷，其导致在晶片上形成的所得图案中的不一致。
用于形成电容器的一种常规技术为使用交叉指型(interdigital)或缠绕指型(interdigitated)电容板或“指状物”。缠绕指型指状物准许许多电容器在共同半导体衬底上的大规模集成。然而，固有透镜和/或中心边缘偏差可能在较大电容器对之间引入失配。举例来说，尺寸变化可能在晶片的表面上出现，其导致形成于衬底上的个别电容器的电容的变化，例如，关于衬底长度、宽度和厚度的不一致。因此，形成于衬底上的第一位置处的电容器的电容可能实质上与形成于衬底上的第二位置处的第二电容器的电容偏离。
参看图1，半导体衬底上的缠绕指型电容器布置100可有效地利用衬底上的可用空间。电容器布置100包括第一导电结构和第二导电结构。第一导电结构包括互连区110，其相对于半导体衬底横向(例如，在图1中从左到右)延伸且相对于上面形成有结构的衬底纵向延伸。第一导电结构还包括多个导电指状物115a到115b，其大体上垂直于互连区110且远离互连区110(例如，在图1中垂直地)延伸。
第二导电结构包括互连件120和多个导电指状物125a到125c。如图1中可见，指状物125a到125c还垂直于且远离相应互连件120而延伸。此外，指状物125a到125c与指状物115a到115b互相缠绕以在第一导电结构与第二导电结构之间形成电容器阵列。绝缘材料130充当通过衬底上的每一对平行但相反的指状物125a、115a等形成的电容器之间的电介质。
相对较长的导体或“指状物”115a到115b、125a到125c可越过形成于相应指状物115a到115b、125a到125c之间的间隙(GF、GE)提供输入端口与输出端口之间的耦合，或晶体管(未图示，但其可与互连件连接)之间的耦合。常规上，指状物115a到115b、125a到125c之间的间隙(GF)和指状物末端处的间隙(GE)为相同的。指状物的长度(L)和宽度(W)将(例如)通过增加或减小电容器板(例如，指状物)的有效面积而影响电容器阵列的电容。此外，由于导体安装于衬底上，所以衬底的特性还将影响电容。举例来说，绝缘材料的介电常数(εr)的变化将影响电特性。此外，导体的厚度(例如，图1中的“W”)和沉积于衬底上的导电材料的电阻率(ρ)也将影响电特性。
因此，缠绕指型电容器布置100的电容可以许多方式变化。一般来说，通过增加电容器板/指状物的所得面积(例如，增加导体的长度L)和/或导体的深度而获得电容的增加。指状物数目和指状物长度的增加分别增加电容器和所要衬底的宽度和长度。设计目标通常为在合理面积内以设计频率提供所要电容。关于间隙GE、GF，电容通常随着间隙减小而增加，但最小间隙常规上通过在制造期间可实现的最小可重复间隙来限制。减小指状物的宽度通常减小所要面积，增加线路的特性阻抗，且降低有效电容。
参看图2，说明用以解决工艺变化并生产匹配电容器的常规布置。来自不同布局位置的电容器组经连接以使相对于晶片的跨度(例如，如图2中所描绘，沿衬底的长度L)出现的系统变化最终得到平衡。形成两个电容器。第一电容器由电容器1A(Cap 1A)和电容器1B(Cap 1B)形成。第二电容器由电容器2A(Cap 2A)和电容器2B(Cap 2B)形成。电容器1A和1B以及电容器2A和2B定位于为电容器组分配的区域的邻近隅角中，且经互连(例如，交叉连接)以使相对于晶片的跨度L出现的系统变化最终得到平衡。个别电容器1A、1B、2A和2B可各自包括例如图1中所示的电容器阵列。另外，跨度L可为100微米长，其足够大以使系统透镜和裸片内的变化可见，裸片内的变化并未通过电容器(1A、1B、2A和2B)的简单的交叉连接而得以补偿。因此，第一电容器和第二电容器仍可能未准确匹配。
发明内容
本发明的示范性实施例针对电容结构和用于制造具有导电指状物的电容器的方法。
因此，本发明的实施例可包括集成电路，所述集成电路具有形成于衬底上的多个电容结构。每一电容结构包括第一导电指状物和第二导电指状物。第一导电指状物和第二导电指状物彼此平行地布置且通过介电材料而彼此分离。第一指状物连接到第一互连件，且第二导电指状物连接到第二互连件。第一电容器由多个电容结构的具有共同互连件的第一群组形成。第二电容器由多个电容结构的具有共同互连件的第二群组形成。第一群组的电容结构与第二群组的电容结构缠绕。
本发明的另一实施例可包括具有第一电容器布置和第二电容器布置的电容结构。第一电容器布置包括具有朝向半导体结构的中心线延伸的指状物的第一总线，和具有朝向半导体结构的中心线延伸的指状物的第二总线。第一总线和第二总线实质上彼此平行地延伸，且第一总线的指状物和第二总线的指状物彼此交替交插。第二电容器布置包括具有朝向半导体结构的中心线延伸的指状物的第三总线，和具有朝向半导体结构的中心线延伸的指状物的第四总线。第三总线和第四总线实质上彼此平行地延伸。第三总线的指状物和第四总线的指状物彼此交替交插，且第一电容器布置的指状物与第二电容器的指状物交替缠绕。
本发明的又一实施例可包括一种用于制造电容器的方法。所述方法包括在衬底上形成多个电容结构。每一电容结构包括第一导电指状物和第二导电指状物，其中所述第一导电指状物和所述第二导电指状物彼此平行地布置且通过介电材料分离，且其中第一指状物连接到第一互连件，且第二导电指状物连接到第二互连件。第一电容器由多个电容结构的具有耦合在一起的相应互连件的第一群组形成。第二电容器由多个电容结构的具有耦合在一起的相应互连件的第二群组形成。第一群组的电容结构与第二群组的电容结构缠绕。
附图说明
呈现附图以辅助描述本发明的实施例，且提供附图以仅用于实施例的说明且并非限于实施例。
图1为并入有电容器的缠绕指型阵列的衬底的示意图。
图2为处于交叉连接配置的常规匹配的电容器对的示意图。
图3为由导电指状物形成的缠绕电容器的阵列的示意图。
图4为互连件和导电指状物的三维视图。
图5A到图5D为缠绕电容器的替代配置的框图。
具体实施方式
在针对本发明的特定实施例的以下描述和相关图式中揭示本发明的方面。在不脱离本发明的范围情况下，可设计出替代实施例。另外，将不详细描述本发明的众所周知的组件，或将省略所述组件，以免使本发明的相关细节模糊不清。
词语“示范性”在本文中用以指“充当实例、例子或说明”。本文中描述为“示范性”的任何实施例不必被解释为比其它实施例优选或有利。同样，术语“本发明的实施例”并非要求本发明的所有实施例包括所论述的特征、优点或操作模式。
如在背景技术中所论述，形成(例如，透镜、遮罩、蚀刻)和材料(例如，衬底的介电性质)的变化可导致在衬底上以阵列形成的电容器的实质失配。为了补偿此变化，本发明的实施例提供一种缠绕设计，其中每一指状物经缩放，使得在整个结构上的系统透镜和裸片内变化最终得到平衡。替代如在常规设计中使用的组合来自不同布局位置的电容器组，每一电容器的个别指状物经缠绕以使任何系统变化最终得到平衡。举例来说，如图3中所说明，形成于半导体衬底上的电容结构200包括彼此缠绕的第一电容结构C1-A、第二电容结构C2-A、第三电容结构C1-B和第四电容结构C2-B。如本文中所使用，术语缠绕通常是指每一电容器(例如，C1、C2)的电容结构(例如，C1-A、C2-A)的交替图案。
参看图3，第一电容结构C1-A包括互连件210和220以及多个导电指状物(a1、a2)，所述多个导电指状物(a1、a2)垂直于且远离互连件220而延伸且导电指状物(b1)垂直于且远离互连件210而延伸。第二电容结构C2-A包括互连件230和240以及多个导电指状物(c1、c2)，缩水多个导电指状物(c1、c2)垂直于且远离互连件230而延伸且导电指状物(d1)垂直于且远离互连件240而延伸。第三电容结构C1-B包括互连件210和220以及多个导电指状物(a3、a4)，所述多个导电指状物(a3、a4)垂直于且远离互连件220而延伸且导电指状物(b2)垂直于且远离互连件210而延伸。第四电容结构C2-B包括互连件230和240以及多个导电指状物(c3、c4)，所述多个导电指状物(c3、c4)垂直于且远离互连件230而延伸且导电指状物(d2)垂直于且远离互连件240而延伸。如从图3将了解，导电指状物(a1到a4，b1到b2，c1到c4和d1到d2)实质上彼此平行且大体上垂直于互连件210、220、230和240而布置。然而，本发明的实施例并不限于此配置，且可实施提供到适当指状物的连接的互连件相对于指状物的任何布置。
衬底上的绝缘材料250形成导电指状物与互连件之间的电介质。在替代实施例中，绝缘/介电材料250可为衬底自身。如上所述，多个指状物和电介质形成电容结构C1-A、C2-A、C1-B和C2-B。电容结构C1-A和C1-B与电容结构C2-A和C2-B缠绕。使在电容结构200的跨度(L)上的电容结构C1-A、C2-A、C1-B和C2-B中的任何系统变化(例如，由于与个别裸片、透镜效应、掩膜偏差有关的几何形状的不一致而引起的系统变化)最终得到平衡。举例来说，每一指状物(例如，a1、b1等)可小于一微米宽，使得在结构200上的系统透镜和裸片内的变化最终得到平衡。然而，可使用其它尺寸值，所述尺寸值适合于在形成结构中使用的特定尺度(例如，90nm、65nm、45nm)、材料和工艺。此外，可通过改变每一电容结构(例如，C1-A、C2-A)的指状物之间的指状物间隙GF(例如，a2与c1之间的间隙)而控制指状物(例如，a2与c1)之间的寄生电容。另外，可通过调整指状物(例如，c2)与互连件240之间的末端间隙X而控制指状物与互连件(或总线)之间的寄生电容。
互连件(或总线)210、220、230和240为导电组件，例如，沉积或另外形成于衬底上的细金属线。互连件210、220、230和240电连接到相应指状物，但不连接到与其它导电结构相邻的指状物。举例来说，互连件210电连接到仅指状物a1到a4。因此，虽然在图3中示意性描绘为横向延伸越过衬底的跨度，但个别互连件可形成于衬底的多个层上，例如，相对于指状物和/或彼此形成于各种深度处。因此，互连件210和220可电连接到相应指状物且沉积于衬底的第一层上。互连件230和240可电连接到相应指状物C1到C4和d1到d2，且相对于互连件210和220处于较低或较高深度。
举例来说，参看图4，提供互连件相对于指状物的三维说明。说明互连件210和220处于指状物a1、b1和a2上方。互连件210和220实质上彼此平行且实质上垂直于指状物a1、b1和a2而行进。互连件210和220分别通过导体212、222和224而连接到指状物。而且，如所说明，互连件210和220形成于指状物的相同末端上。然而，实施例可包括相对于指状物和彼此处于各种位置的互连件。举例来说，互连件可以不同组合形成于各种层上。此外，互连件中的一者或一者以上可在避免与相邻互连件和来自另一导电结构的指状物接触的路径中(例如，在避免与邻近指状物或互连件接触的阶梯状波形图案中)在与指状物相同的层上被路由。因此，本发明的实施例并不限于所说明的布置。
举例来说，介电材料250可由任何已知介电材料形成，例如，二氧化硅、具有碳掺杂的多孔二氧化硅、氮化硅、碳化硅、氧化钛。同样，举例来说，导电指状物和互连件可由任何导电材料形成，例如，铜或铝。虽然上面形成有电容器200的衬底可为几百微米长，但个别电容结构可由具有小于1微米(例如，70到100nm)宽的宽度W且具有若干微米长(例如，＞15)微米长的长度的指状物形成。虽然互连件在图3中示意性描绘为薄于对应指状物，但可将指状物的宽度和互连件的宽度的尺寸设计为适当宽度以有助于指状物之间的导电。因此，仅提供所论述的尺寸和所说明的尺寸关系以有助于本发明的实施例的论述，且不应解释为将本发明的实施例限制于任何特定材料、尺寸值和/或尺寸关系。
返回参看图3，第一电容器和第二电容器可由缠绕电容结构C1-A、C2-A、C1B、C2-B和未明确说明的额外缠绕电容结构形成。每一电容器可具有从微微法拉到毫微微法拉(femtofarad)范围内的电容。在图3中仅说明两个匹配电容器。然而，可通过缠绕连接到额外互连件的额外电容结构而添加额外电容器。另外，本发明的实施例并不限于如图所示的说明使电容结构交替的缠绕(即，每隔一电容结构经耦合以形成一个电容器)。本发明的实施例可包括缠绕图案，其对于在与另一电容器的类似元件缠绕之前连续布置的一个电容器来说，可具有任意数目的电容结构和/或指状物。另外，可改变缠绕水平，例如，在预期工艺/衬底变化为高的区域中可使用一对一的缠绕水平，在预期变化较小或对于到其它组件的连接、路由等为有益的区域中可使用较小缠绕(即，同一电容器的更多指状物彼此邻近地布置)。
从前述内容中将了解，本发明的实施例并不限于图3的所说明实例。举例来说，如上所论述，每一电容结构的指状物数目并不限于所说明的三个指状物，且可具有两个或两个以上指状物。因此，本发明的实施例可包括具有形成于衬底上的多个电容结构(例如，C1-A、C2-A)的集成电路。每一电容结构包括第一导电指状物(例如，a1)和第二导电指状物(例如，b1)。第一和第二导电指状物彼此平行地布置且通过介电材料250彼此分离。第一指状物连接到第一互连件(例如，220)，且第二导电指状物连接到第二互连件(例如，210)。第一电容器由多个电容结构的具有共同互连件(例如，210、220)的第一群组(C1-A、C1-B)形成。第二电容器由多个电容结构的具有共同互连件(例如，230、240)的第二群组(C2-A、C2-B)形成。第一群组的电容结构与第二群组的电容结构缠绕。如上所论述，缠绕可经配置以使得每隔一电容结构为第一群组的成员(例如，形成第一电容器)，或缠绕可在跨度上变化(参见(例如)图5C和图5D)。
缠绕电容器可以多种不同方式形成于衬底上。举例来说，衬底可由例如二氧化硅的介电材料形成，且导电元件可接着经图案化并沉积于衬底上。介电材料的上覆层可接着沉积于导电元件上方以用介电材料填充任何间隙。或者，介电层可形成于硅衬底上。金属/导电层可沉积于介电层上，且(例如)使用光刻图案化以形成每一电容器的互连件和/或指状物。或者，互连件可沉积于含有指状物的层上方和/或下方。举例来说，互连件可形成于交替层上，以路由互连件跨越导体的跨度而不干扰其它电容器的相邻指状物或互连件。先前描述仅是出于说明目的而提供，且本发明的实施例并不限于本文中所论述的用于形成缠绕电容器的任何特定工艺。
因此，本发明的另一实施例可包括一种用于制造电容器的方法。所述方法可包括在衬底上形成多个电容结构。每一电容结构包括第一导电指状物和第二导电指状物，其中所述第一和第二导电指状物彼此平行地布置且通过介电材料分离，且其中第一指状物连接到第一互连件，且第二导电指状物连接到第二互连件。第一电容器由多个电容结构的具有共同互连件的第一群组形成。第二电容器由多个电容结构的具有共同互连件的第二群组形成，且第一群组的电容结构与第二群组的电容结构缠绕。
参看图5A，还可形成缠绕、匹配的电容器对的多层或堆叠的布置。举例来说，可通过形成多层电容器布置200而重复所述布置。层内和/或层之间的个别电容器可经互连以形成处于多种组合中的串联和/或并行的多个电容器。缠绕电容器和每一电容器内的指状物可用以正规化在整个晶片上的工艺变化。任一层中的指状物可遵循如下表达的图案，其中ε表示导电指状物之间的绝缘或介电层：
A1-ε-B1-ε-A2-ε-C1-ε-D1-ε-C2-ε-A3-ε-B2-ε-A4-ε-C3-ε-D2-ε-C4。
参看图5B，在另一实施例中，第一层510中的第一群组的电容结构(例如，C1-A1、C1-B1等)与第二层520中的第一群组的电容结构(例如，C1-A2、C1-B2等)偏移。另外，如所说明，第三层530可含有每一层的互连件。因此，本发明的另一方面可包括连接到相同互连件的第一层510中的第一群组的电容结构(例如，C1-A1、C1-B1等)和第二层520中的第一群组的电容结构(例如，C1-A2、C1-B2等)，所述互连件形成于第一层510与第二层520之间的第三层530中。因此，共同互连件(或总线)可用以耦合两个层(510、520)中的电容结构(例如，C1-A1、C1-A2等)，所述电容结构形成单一电容器(例如，C1)。
图5C说明一实施例，所述实施例使得第一群组的电容结构(例如，C1-A、C1-B等)与第二群组的电容结构(例如，C2-A、C2-B等)缠绕，使得每隔一电容结构为第一群组(C1-A、C1-B等)的成员。然而，电容结构的大小可经改变以允许较小缠绕。举例来说，电容结构C1-C可具有比C1-A多的指状物，其有效地减小电容结构的缠绕，且C1-C和C2-C更易经受归因于工艺变化的失配。同样，在图5D中，通过使电容结构经布置以使得图案被改变而使得两个结构(例如，C1-C和C1-D)彼此邻近来实现类似结果。因此，在本发明的实施例中，缠绕可在电容装置(例如，匹配的对)上改变。如上文所论述，已知具有高变化的区域将最可能具有较高度的缠绕，且具有较低变化的区域(例如，归因于工艺或材料)可具有较小缠绕，同时仍维持两个电容器之间的高度匹配的电容。具有较小缠绕的区域可促进路由、到其它组件的连接等。
因此，虽然在单一电容器内仍可能存在系统变化，但由于(例如，在光刻工艺中)导电图案在晶片上被重复，所以所产生的变化将最终在晶片的跨度上得到平衡。而且，将了解，本发明的实施例并不限于所说明的布置。举例来说，如上文所论述，堆叠配置中的层可具有不同的电容结构序列，可与邻近层偏移，和/或可具有较多或较少缠绕。因此，本发明的实施例并不限于本文中所说明的特定布置。
虽然前述揭示内容展示本发明的说明性实施例，但请注意：在不脱离如由所附权利要求书界定的本发明的范围的情况下，可在本文中作出各种改变和修改。举例来说，本文中所论述的电容装置和结构包括嵌入于集成电路中的匹配的电容器对。因此，本发明的实施例可包括与电容结构组合的有效元件(例如，晶体管)。使用匹配的电容器和/或具特定比率的电容器的一种此类示范性集成电路为开关电容积分器(switched-capacitorintegrator)。
另外，无需以任何特定次序执行根据本文中所描述的本发明的实施例的方法的功能、步骤和/或动作。此外，虽然可以单数形式描述或主张本发明的元件，但除非明确陈述限于单数形式，否则还涵盖复数形式。

Claims (20)

1.一种集成电路，其包含：
形成于衬底上的多个电容结构，其中每一电容结构包括：
第一导电指状物，和
第二导电指状物，其中所述第一和第二导电指状物彼此平行地布置且通过介电材料而彼此分离，且其中所述第一指状物连接到第一互连件，且所述第二导电指状物连接到第二互连件，
第一电容器，其由所述多个电容结构的具有共同互连件的第一群组形成；以及
第二电容器，其由所述多个电容结构的具有共同互连件的第二群组形成，
其中所述第一群组的所述电容结构与所述第二群组的所述电容结构缠绕。
2.根据权利要求1所述的集成电路，其中所述多个电容结构中的至少一者包括：
第三导电指状物，其中所述第一、第二和第三导电指状物彼此平行地布置且通过介电材料而彼此分离，且其中所述第一和第三导电指状物经由所述第一互连件连接，且所述第二导电指状物连接到所述第二互连件。
3.根据权利要求1所述的集成电路，其中所述第一群组的所述电容结构与所述第二群组的所述电容结构缠绕，且每隔一电容结构是所述第一群组的成员。
4.根据权利要求1所述的集成电路，其中所述第一群组的所述电容结构与所述第二群组的所述电容结构缠绕，且至少两个邻近电容结构是所述第一群组的成员。
5.根据权利要求1所述的集成电路，其中每一电容结构的所述导电指状物与邻近电容结构中的邻近导电指状物平行。
6.根据权利要求5所述的集成电路，其中邻近电容结构的导电指状物之间的间隔大于每一电容结构内的所述导电指状物之间的所述间隔。
7.根据权利要求1所述的集成电路，其中所述导电指状物中的每一者具有与用以形成所述电容结构的工艺和/或材料的系统变化的特征尺寸成比例的宽度。
8.根据权利要求7所述的集成电路，其中所述导电指状物中的每一者具有一微米或更小的宽度。
9.根据权利要求1所述的集成电路，其进一步包含：
第三电容器，其由所述多个电容结构的具有耦合在一起的相应互连件的第三群组形成，其中所述第一群组、所述第二群组和所述第三群组的所述电容结构各彼此缠绕。
10.根据权利要求1所述的集成电路，其中所述电容结构经连接以形成匹配的电容器对。
11.根据权利要求10所述的集成电路，其中所述匹配的电容器对耦合到至少一个有效元件。
12.根据权利要求1所述的集成电路，其中所述介电材料由所述衬底形成。
13.根据权利要求1所述的集成电路，其中所述第一群组和所述第二群组形成于第一和第二层中，且其中所述第一群组和第二群组在所述第一和第二层中的每一者上缠绕。
14.根据权利要求13所述的集成电路，其中所述第一层中的所述第一群组的所述电容结构与所述第二层中的所述第一群组的电容结构偏移。
15.根据权利要求13所述的集成电路，其中所述第一层中的所述第一群组的所述电容结构和所述第二层中的所述第一群组的所述电容结构连接到相同互连件，所述互连件位于所述第一层与第二层之间。
16.一种电容结构，其包含：
第一电容器布置，其包括：
第一总线，其具有从所述第一总线朝向所述电容结构的中心线延伸的指状物；以及
第二总线，其具有从所述第二总线朝向所述电容结构的所述中心线延伸的指状物，
其中所述第一总线和所述第二总线实质上彼此平行地延伸，且其中所述第一总线的所述指状物和所述第二总线的所述指状物彼此交替地交插，
第二电容器布置，其包括：
第三总线，其具有从所述第三总线朝向所述电容结构的所述中心线延伸的指状物；以及
第四总线，其具有从所述第四总线朝向所述电容结构的所述中心线延伸的指状物，
其中所述第三总线和所述第四总线实质上彼此平行地延伸，且其中所述第三总线的所述指状物和所述第四总线的所述指状物彼此交替地交插，
其中所述第一电容器布置的指状物与所述第二电容器布置的指状物交替地缠绕。
17.根据权利要求16所述的结构，其中所述第一和第二电容器布置的邻近指状物之间的间隔大于每一电容布置内的所述指状物之间的所述间隔。
18.一种用于制造电容器的方法，所述方法包含：
在衬底上形成多个电容结构，其中每一电容结构包括：
第一导电指状物，和
第二导电指状物，其中所述第一和第二导电指状物彼此平行地布置且通过介电材料而彼此分离，且其中所述第一指状物连接到第一互连件，且所述第二导电指状物连接到第二互连件，
由所述多个电容结构的具有共同互连件的第一群组形成第一电容器；
由所述多个电容结构的具有共同互连件的第二群组形成第二电容器；以及
使所述第一群组的所述电容结构与所述第二群组的所述电容结构缠绕。
19.根据权利要求18所述的方法，其进一步包含：
布置邻近电容结构以在所述邻近电容结构的导电指状物之间形成间隔，所述间隔大于每一电容结构内的所述导电指状物之间的所述间隔。
20.根据权利要求18所述的方法，其中缠绕进一步包含：
以不同等级使所述电容结构缠绕，其中来自所述第一群组的所述电容结构中的至少一部分彼此邻近。
CN2008800185439A 2007-06-06 2008-05-28 缠绕指状电容器 Active CN101681721B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/758,763 US8207569B2 (en) 2007-06-06 2007-06-06 Intertwined finger capacitors
US11/758,763 2007-06-06
PCT/US2008/064983 WO2008154159A1 (en) 2007-06-06 2008-05-28 Intertwined finger capacitors

Publications (2)

Publication Number Publication Date
CN101681721A true CN101681721A (zh) 2010-03-24
CN101681721B CN101681721B (zh) 2012-01-11

Family

ID=39731586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800185439A Active CN101681721B (zh) 2007-06-06 2008-05-28 缠绕指状电容器

Country Status (7)

Country Link
US (1) US8207569B2 (zh)
EP (1) EP2162889B1 (zh)
JP (3) JP2010529678A (zh)
KR (1) KR101122995B1 (zh)
CN (1) CN101681721B (zh)
TW (1) TW200908149A (zh)
WO (1) WO2008154159A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646669A (zh) * 2011-02-16 2012-08-22 台湾积体电路制造股份有限公司 利用调谐电感器的电容式临近通信
CN103545287A (zh) * 2012-07-10 2014-01-29 联华电子股份有限公司 半导体结构
CN106104800A (zh) * 2014-02-28 2016-11-09 高通股份有限公司 定向finfet电容器结构
CN106575648A (zh) * 2014-08-14 2017-04-19 赛灵思公司 集成电路中的电容器结构
CN107464805A (zh) * 2016-06-02 2017-12-12 台湾积体电路制造股份有限公司 具有交错的导电部件的集成电路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160019A1 (en) * 2007-12-20 2009-06-25 Mediatek Inc. Semiconductor capacitor
US8255858B2 (en) * 2008-11-26 2012-08-28 Broadcom Corporation Method for adjusting capacitance of capacitors without affecting die area
WO2012056607A1 (ja) * 2010-10-26 2012-05-03 パナソニック株式会社 容量配列体およびそれを備えた信号処理装置
US8836079B2 (en) 2013-01-24 2014-09-16 Qualcomm Incorporated Metal-on-metal (MoM) capacitors having laterally displaced layers, and related systems and methods
KR101487591B1 (ko) * 2013-03-04 2015-01-29 주식회사 동부하이텍 Mom 커패시터
US9059052B2 (en) 2013-05-16 2015-06-16 International Business Machines Corporation Alternating open-ended via chains for testing via formation and dielectric integrity
CN105095533B (zh) * 2014-04-22 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种建立金属-绝缘体-金属电容模型的方法
JP5863892B2 (ja) * 2014-07-07 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
FR3053156B1 (fr) * 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
WO2018004563A1 (en) * 2016-06-29 2018-01-04 Intel IP Corporation High quality factor capacitor
WO2018079042A1 (ja) * 2016-10-26 2018-05-03 株式会社村田製作所 キャパシタ
WO2018102598A1 (en) 2016-12-02 2018-06-07 Carver Scientific, Inc. Memory device and capacitive energy storage device
US10770539B2 (en) * 2018-09-25 2020-09-08 Nxp B.V. Fingered capacitor with low-K and ultra-low-K dielectric layers
US10770457B2 (en) 2018-11-06 2020-09-08 Nxp Usa, Inc. Compensated alternating polarity capacitive structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536857A (ja) * 1991-07-30 1993-02-12 Toshiba Corp 半導体集積回路実装基板
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US6383858B1 (en) * 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6385033B1 (en) 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
JP2002313937A (ja) * 2001-04-16 2002-10-25 Sony Corp 集積回路装置
US7095072B2 (en) * 2003-01-16 2006-08-22 Nec Electronics Corporation Semiconductor device with wiring layers forming a capacitor
JP2004241762A (ja) * 2003-01-16 2004-08-26 Nec Electronics Corp 半導体装置
JP3851898B2 (ja) * 2003-09-26 2006-11-29 株式会社東芝 容量素子を含む電子回路装置
JP2005286254A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 半導体容量装置
US7022581B2 (en) 2004-07-08 2006-04-04 Agere Systems Inc. Interdigitaded capacitors
JP4615962B2 (ja) * 2004-10-22 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
JP4805600B2 (ja) * 2005-04-21 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
FR2888394A1 (fr) 2005-07-08 2007-01-12 Commissariat Energie Atomique Dispositif capacitif a volume capacitif optimise
US7561407B1 (en) * 2005-11-28 2009-07-14 Altera Corporation Multi-segment capacitor
US8133792B2 (en) * 2006-07-04 2012-03-13 United Microelectronics Corp. Method for reducing capacitance variation between capacitors

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646669A (zh) * 2011-02-16 2012-08-22 台湾积体电路制造股份有限公司 利用调谐电感器的电容式临近通信
CN103545287A (zh) * 2012-07-10 2014-01-29 联华电子股份有限公司 半导体结构
CN103545287B (zh) * 2012-07-10 2017-06-06 联华电子股份有限公司 半导体结构
CN106104800A (zh) * 2014-02-28 2016-11-09 高通股份有限公司 定向finfet电容器结构
CN106104800B (zh) * 2014-02-28 2018-11-30 高通股份有限公司 定向finfet电容器结构
CN106575648A (zh) * 2014-08-14 2017-04-19 赛灵思公司 集成电路中的电容器结构
CN106575648B (zh) * 2014-08-14 2020-02-18 赛灵思公司 集成电路中的电容器结构
CN107464805A (zh) * 2016-06-02 2017-12-12 台湾积体电路制造股份有限公司 具有交错的导电部件的集成电路

Also Published As

Publication number Publication date
JP2010529678A (ja) 2010-08-26
CN101681721B (zh) 2012-01-11
US20080304205A1 (en) 2008-12-11
JP2014099617A (ja) 2014-05-29
KR20100029819A (ko) 2010-03-17
TW200908149A (en) 2009-02-16
JP5866330B2 (ja) 2016-02-17
KR101122995B1 (ko) 2012-03-14
EP2162889A1 (en) 2010-03-17
JP2016040831A (ja) 2016-03-24
US8207569B2 (en) 2012-06-26
EP2162889B1 (en) 2016-03-16
WO2008154159A1 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
CN101681721B (zh) 缠绕指状电容器
US8039923B2 (en) Interdigitated capacitors
US7545022B2 (en) Capacitor pairs with improved mismatch performance
US7956438B2 (en) Integrated capacitor with interlinked lateral fins
US7990676B2 (en) Density-conforming vertical plate capacitors exhibiting enhanced capacitance and methods of fabricating the same
JP5385989B2 (ja) 互い違いになっている積層されたセグメントを有する集積キャパシタ
US7161228B1 (en) Three-dimensional integrated capacitance structure
CN100468731C (zh) 半导体叠层电容器
US20100090308A1 (en) Metal-oxide-metal capacitors with bar vias
CN103247592A (zh) Mom电容器及其制作方法
US20080265369A1 (en) Semiconductor Capacitor Structure
US7327011B2 (en) Multi-surfaced plate-to-plate capacitor and method of forming same
KR100644526B1 (ko) 엠보싱형 커패시터의 제조 방법
JP2011066284A (ja) スタック型ｍｉｍキャパシタおよびその製造方法
KR19990024542A (ko) 가변 용량 커패시터 및 그 제조 방법
WO2003103029A1 (en) A capacitor device formed on a substrate, integrated circuit com prising such a device and method for manufacturing a capacitor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant