CN107464805A - 具有交错的导电部件的集成电路 - Google Patents

具有交错的导电部件的集成电路 Download PDF

Info

Publication number
CN107464805A
CN107464805A CN201710348361.9A CN201710348361A CN107464805A CN 107464805 A CN107464805 A CN 107464805A CN 201710348361 A CN201710348361 A CN 201710348361A CN 107464805 A CN107464805 A CN 107464805A
Authority
CN
China
Prior art keywords
conductive component
conductive
integrated circuit
component
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710348361.9A
Other languages
English (en)
Other versions
CN107464805B (zh
Inventor
张丰愿
陈胜雄
黄博祥
张钧皓
陈俊臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107464805A publication Critical patent/CN107464805A/zh
Application granted granted Critical
Publication of CN107464805B publication Critical patent/CN107464805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路包含至少一个第一导电部件和至少一个第二导电部件。第二导电部件具有至少一个延伸部，以及第二导电部件的延伸部从第一导电部件在第二导电部件上的投影凸出。集成电路还包含至少一个第三导电部件，以及至少一个第一导电通孔，第一导电通孔电连接第三导电部件和第二导电部件的延伸部。本发明实施例涉及具有交错的导电部件的集成电路。

Description

具有交错的导电部件的集成电路
技术领域
本发明实施例涉及具有交错的导电部件的集成电路。
背景技术
基于计算机辅助单元的设计已被开发为用于设计大规模IC，例如专用集成电路(ASIC)以及栅极阵列。单元是已作为构件被预设计和预验证的电路。在标准单元设计中，单元库中的每个不同单元可具有有效几何图形、栅极以及金属平面。标准单元或者栅极阵列单元的示例包含反相器、NAND栅极、NOR栅极、触发电路以及其它相似的逻辑电路。
集成电路设计包含两个步骤：布局和布线。在布局步骤中，决定了单元的位置和取向。在布线步骤中，将互连件和导电部件添加在单元上的连接端口。
发明内容
根据本发明的一些实施例，提供了一种集成电路，包括：至少一个第一导电部件，具有至少一个端部；至少一个第二导电部件，具有至少一个延伸部，所述第一导电部件的所述端部在所述第二导电部件上具有投影，所述第二导电部件的延伸部从所述第一导电部件的所述端部在所述第二导电部件上的投影凸出；至少一个第三导电部件；以及至少一个第一导电通孔，电连接所述第三导电部件和所述第二导电部件的延伸部。
根据本发明的另一些实施例，还提供了一种集成电路，包括：多个第一导电部件，每个所述第一导电部件具有第一端，所述第一导电部件的所述第一端彼此对齐；以及多个第二导电部件，每个所述第二导电部件具有第一端，所述第二导电部件的所述第一端彼此对齐，其中，所述第一导电部件和所述第二导电部件被设置为形成交错配置。
根据本发明的又一些实施例，还提供了一种使用处理器配置集成电路布局的方法，所述方法包括：使用所述处理器，产生多个导电部件；使用所述处理器，延伸至少一个所述导电部件的长度以形成交错配置；产生基于所述集成电路布局制造集成电路的指令组；以及将所述指令组存储于永久的机器可读存储介质中。
附图说明
结合附图阅读以下详细说明，可更好地理解本发明的各方面。应注意到，根据本行业中的标准惯例，各种部件未按比例绘制。实际上，为论述清楚，各部件的尺寸可任意增加或减少。
图1A至图1C分别是根据本发明的一些实施例的设计具有交错导电部件的单元布局的方法的不同阶段的示意性俯视图。
图2是根据本发明的一些实施例的单元的示意性俯视图。
图3A和图3B分别是根据本发明的一些实施例的设计具有交错导电部件的单元布局的方法的不同阶段的示意性俯视图。
图4A至图4C分别是根据本发明的不同实施例的单元布局的示意性俯视图。
图5是根据本发明的一些实施例的集成电路的示意性俯视图。
图6是根据本发明的一些其它实施例的集成电路的示意性俯视图。
图7A至图7C分别是根据本发明的一些实施例的制造单元的方法的不同步骤的示意图。
图8是产生一个或者多个以上描述的布局实施例的处理系统。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
参考图1A至图1C，其分别是根据本发明的一些实施例设计具有交错导电部件的单元布局的方法的不同阶段的示意性俯视图。设计方法开始于图1A，其中单元布局100，例如标准单元的布局，是从单元库中获得的。单元布局100具有边界110。边界110基本上成矩形形状。边界110包含上边缘112、下边缘114以及相对侧边116和118。单元高度H限定在上边缘112和下边缘114之间。(请注意，当边界110的上边缘112在图中被描述为朝上时，旋转单元布局100不会改变所示元件的功能和相对位置。如图中所描述的，边界110的下边缘114显示朝下；但是，即使方向不同时，也不会改变下边缘114的位置。)
单元布局100包含限定在边界110内的多个标准导电部件120。在一些实施例中，标准导电部件120被设置为基本上彼此平行以及基本上等间距间隔开。例如，图1A图示了限定在单元布局100的边界110内的四个标准导电部件120。在一些其它实施例中，标准导电部件120的数量可根据不同的设计需求改变。相邻标准导电部件120间的间隔可根据设计规则决定。
在一些实施例中，标准导电部件120具有基本相同的长度L1。标准导电部件120可彼此对齐。也就是说，标准导电部件120被设置在基本相同的水平。如图1A所显示的，标准导电部件120的顶端122与线LT对齐，以及标准导电部件120的底端124与线LB对齐。
在一些实施例中，标准导电部件120是5节距(pitch)导电部件布线，其指的是每个标准导电部件120具有五个接入点。接入点是导电部件可被连接至另一个导电部件的位置。接入点的数量对于决定布线能力很重要，例如布线密度和布线灵活性。
参考图1B。图1A中的标准导电部件120是收缩的并且变成收缩标准导电部件120’。如图1B所示，收缩标准导电部件120’是缩短的。因此，至少一个收缩标准导电部件120’的上边缘122和下边缘124之间的间隔小于线LT和线LB之间的间隔。收缩标准导电部件120’存在于线LT和线LB之间的空间内。因此，通过收缩图1A中的标准导电部件120可以创建一些额外空间。在一些实施例中，收缩标准导电部件120’仍然具有基本相同的长度L2，其中收缩标准导电部件120’的长度L2小于标准导电部件120(如图1A所示)的长度L1(如图1A所示)。
参考图1C。上延伸部126和下延伸部128被分别添加至收缩标准导电部件120’。在一些实施例中，每个收缩标准导电部件120’均添加了延伸部，例如，上延伸部126和下延伸部128。如图1C所示，上延伸部126被添加至一些收缩标准导电部件120’，以及下延伸部128被添加至其它收缩标准导电部件120’。添加了下延伸部128的收缩标准导电部件120’在本文指的是第一导电部件130。添加了上延伸部126的收缩标准导电部件120’在本文指的是第二导电部件140。
在一些实施例中，第一导电部件130和第二导电部件140具有基本相同的长度L3。第一导电部件130和第二导电部件140的长度L3可与标准导电部件120(如图1A所示)的长度L1相似，或者长于或短于标准导电部件120(如图1A所示)的长度L1。第一导电部件130和第二导电部件140的长度L3短于边界110的单元高度H。
在一些实施例中，第一导电部件130可以存在于更靠近边界110的下边缘114的位置，以及第二导电部件140可以存在于更靠近边界110的上边缘112的位置。也就是说，从第一导电部件130的顶端132至边界110的上边缘112的第一间隔d1大于从第二导电部件140的顶端142至边界110的上边缘112的第二间隔d2。从第一导电部件130的底端134至边界110的下边缘114的第三间隔d3小于从第二导电部件140的底端144至边界110的下边缘114的第四间隔d4。在一些实施例中，由于第二导电部件140从第一导电部件130的顶端132凸出，第一导电部件130从第二导电部件140的底端144中凸出。在一些实施例中，每个第一导电部件130的顶端132和底端134均位于边界110之内，以及每个第二导电部件140的顶端142和底端144均位于边界110之内。
现参考图1A和图1C。第一导电部件130和第二导电部件140是交错的，以便根据包含第一导电部件130和第二导电部件140的布局形成的导电部件之间的电容小于根据包含标准导电部件120的布局形成的导电部件之间的电容。
参考图2，其是根据本发明的一些实施例的单元的示意性俯视图。单元200是根据图1A至图1C讨论设计的单元布局100制成的。单元200包含了边界210、至少一个第一导电部件220和至少一个第二导电部件230。边界210具有上边缘212、下边缘214以及相对侧边216、218。
第一导电部件220和第二导电部件230被设置在边界210中彼此平行，以及第一导电部件220和第二导电部件230是交错的。在一些实施例中，第一导电部件220和第二导电部件具有基本相同的长度。第一导电部件220和第二导电部件230是由导电材料制成的。在一些实施例中，第一导电部件220和第二导电部件230由金属制成，例如铜、钨、铝或者它们的组合。第一导电部件220和第二导电部件230是线型的。
在一些实施例中，第一导电部件220和第二导电部件230是交替排列的。每个第一导电部件220被设置于两个第二导电部件230之间。每个第二导电部件230被设置于两个第一导电部件220之间。当俯视时，第一导电部件220和第二导电部件230是交错的。在一些其它实施例中，第一导电部件220和第二导电部件230的顺序不是交替的。
在一些实施例中，每个第一导电部件220具有第一主体部226和第一延伸部228，以及每个第二导电部件230具有第二主体部236和第二延伸部238。第一导电部件220的端部(例如，顶端222)在第二导电部件230上具有投影，以及第二导电部件230的第二延伸部238从第一导电部件220的端部在第二导电部件230上的投影凸出。位于第二导电部件230的第二延伸部238远侧的端部(例如，底端234)在第一导电部件220上具有投影，以及位于第一导电部件220的端部(例如，顶端222)远侧的第一延伸部228从第二导电部件230的端部在第一导电部件220上的投影凸出。
单元200提供的接入点的数量可以通过引入延伸部228和238增加。例如，每个第一导电部件220可具有五个接入点，以及每个第二导电部件230可具有五个接入点。由于第一导电部件220被设置为更靠近单元200的下边缘214，以及第二导电部件230被设置为更靠近单元200的上边缘212，部分第一导电部件220从第二导电部件230中凸出，例如第一延伸部228，以及部分第二导电部件230从第一导电部件220中凸出，例如第二延伸部238。这种设置可增加接入点的数量。
例如，每个第一主体部226可具有四个接入点，以及每个第一延伸部228可具有一个接入点。每个第二主体部236可具有四个接入点，以及每个第二延伸部238可具有一个接入点。因此，单元200提供了六节距接入点(例如，包含由每个第一延伸部228提供的一个接入点、由每个第一(第二)主体部226(236)提供的四个接入点以及由每个第二延伸部238提供的一个接入点)，其大于每个第一导电部件220或者每个第二导电部件230本身的接入点的数量。
参考图3A和图3B，其分别是根据本发明的一些实施例设计具有交错导电部件的单元布局的方法的不同阶段的示意性俯视图。方法开始于图3A，其中单元布局300，例如标准单元布局，是从单元库中获得的。单元布局300具有边界310以及存在于边界310之内的多个标准导电部件320a-320f。在一些实施例中，单元布局300中的标准导电部件320a-320f可分别具有不同的长度。例如，标准导电部件320a在标准导电部件320a-320f中可能具有最长的长度，以及标准导电部件320d在标准导电部件320a-320f中可能具有最短的长度。在一些实施例中，至少两个标准导电部件320a-320f，例如标准导电部件320c和320f，可具有基本相同的长度。在一些实施例中，标准导电部件320a-320f彼此不对齐，例如，标准导电部件320a-320f交错排列于单元布局300中。
参考图3B，根据预期的布线布局，至少一个延伸部330被添加至至少一个标准导电部件320。延伸部330被添加至一些标准导电部件320以提供额外的接入点。例如，上延伸部330a被添加至标准导电部件320a,下延伸部330b被添加至标准导电部件320b，以及下延伸部330d被添加至标准导电部件320e。每个延伸部330的长度可相同或者不同。由于延伸部330的长度、位置以及数量可根据预期的布线布局改变，设计灵活性和布线效率可相应地提高。
在一些实施例中，包含标准导电部件320a-320f以及相应的延伸部330a、330b以及330d的导电部件340a-340f位于单元布局300的边界内。导电部件340a-340f设置于单元布局300的上边缘312和下边缘314之间。在一些实施例中，导电部件340a-340f设置为彼此平行并且彼此基本上等间距间隔开。在一些实施例中，每个导电部件340a-340f的长度可不同，并且导电部件340a-340f彼此不对齐。在一些实施例中，导电部件340a-340f可以以交错方式设置。因此，显示于相邻导电部件340a-340f之间的电容可被相应减小。
参考图4A至图4C，其分别是根据本发明的不同实施例的单元布局的示意性俯视图。例如，如图4A所示，单元布局400a包含六个导电部件421a-426a，其连续排列于边界410中。在一些实施例中，导电部件421a-426a具有基本相同的长度，以及导电部件421a-426a是平行排列的。导电部件421a-426a可分别包含主体部430和上延伸部432或者下延伸部434。在一些实施例中，主体部430被设置在相同的层级处以及具有基本相同的长度。上延伸部432和下延伸部434根据预期的布线布局被有选择地添加至相对应的主体部430。因此，一些导电部件421a-426a从其它导电部件凸出。例如，导电部件421a和424a存在于更靠近边界410的上边缘412的位置，并且导电部件421a和424a的上部从其它导电部件(例如，导电部件422a、423a、425a和426a)凸出。换句话说，导电部件422a、423a、425a和426a存在于更靠近边界410的下边缘414的位置，并且导电部件422a、423a、425a和426a的下部从其它导电部件(例如，导电部件421a和424a)凸出。
在一些其它实施例中，例如图4B中的单元布局400b，单元布局400b包含六个导电部件421b-426b，其连续排列于边界410中。在一些实施例中，单元布局400b是从单元库中获得的标准单元，并且交错导电部件421b-426b是单元布局400b中的原始导电部件。
还是在其它实施例中，如图4C所示，导电部件被随机排列在边界中。单元布局400c可具有六个导电部件421c-426c，其以平行排列的方式连续排列于边界410中。导电部件421c-426c可具有不同的长度，并且导电部件421c-426c可被设置在不同的层级处。在一些实施例中，至少一个导电部件421c-426c延伸穿过边界410的边缘。例如，导电部件424c的下部延伸穿过边界410的下边缘414，以及导电部件425c的上部延伸穿过边界410的上边缘412。在一些实施例中，单元布局400c是从单元库中获得的标准单元，并且交错导电部件421c-426c是单元布局400c中的原始导电部件。
应该理解图4A至图4C中论述的实施例是通过示例，这样本领域技术人员可更好的理解以下的详细描述。本领域技术人员可轻松地使用本发明作为基础，用于设计或者修改其它工艺和结构。本领域技术人员还应认识到，这种等效结构并不背离本发明的精神和范围，并且其可以在不背离本发明的精神和范围内进行各种更改、替换和变更。
参考图5，其是根据本发明的一些实施例的集成电路的示意性俯视图。集成电路500包含多个单元。例如，集成电路500包含第一单元510和第二单元550。第二单元550垂直邻接于第一单元510上。在一些实施例中，第一单元510和第二单元550具有基本相同的布局。
第一单元510具有第一边界520、多个第一导电部件530以及多个第二导电部件540。第一边界520具有用于在其之间限定单元高度的第一上边缘522和第二下边缘524。第一导电部件530和第二导电部件540设置于第一边界520中。第一导电部件530和第二导电部件540具有相同长度。由于第二导电部件540设置为更靠近第一下边缘524，第一导电部件530设置为更靠近第一上边缘522。
第二单元550包含第二边界560、多个第三导电部件570以及多个第四导电部件580。第二边界560具有用于在其之间限定单元高度的第二上边缘562和第二下边缘564。第二下边缘564与第一上边缘522重叠。换句话说，第一单元510和第二单元550之间的共同边界可被视为第二下边缘564和第一上边缘522。第三导电部件570和第四导电部件580设置于第二边界560中。第三导电部件570和第四导电部件580具有相同长度。由于第四导电部件580设置为更近于第二下边缘564，第三导电部件570设置为更近于第二上边缘562。
第一导电部件530、第二导电部件540、第三导电部件570和第四导电部件580呈矩形形状。第一导电部件530、第二导电部件540、第三导电部件570和第四导电部件580是平行排列的。
在一些实施例中，第一导电部件530可延伸穿过第一上边缘522，以及第二导电部件540可延伸穿过第一下边缘524。第三导电部件570可延伸穿过第二上边缘562，以及第四导电部件580可延伸穿过第二下边缘564。从第二下边缘564至第三导电部件570的底端574的间隔d3’大于从第一导电部件530的顶端532至第一上边缘522的间隔d1’，这样第三导电部件570与第一导电部件530隔开。从第二导电部件540的顶端542至第一上边缘522的间隔d2’大于从第二下边缘564至第四导电部件580的底端584的间隔d4’，这样第二导电部件540与第四导电部件580隔开。
在一些实施例中，第一导电部件530、第二导电部件540、第三导电部件570和第四导电部件580可以是存储在单元库中的标准单元的原始导电部件。在一些其它实施例中，第一导电部件530、第二导电部件540、第三导电部件570和第四导电部件580可包含主体部和延伸部，其中主体部可是标准单元中的标准导电部件或者收缩标准导电部件。第一导电部件530、第二导电部件540、第三导电部件570和第四导电部件580的数量、比例和设置可根据不同的设计规则和不同的需求改变。
参考图6，其是根据本发明的一些其它实施例的集成电路的示意性俯视图。集成电路，例如图5论述的集成电路500，还包含了多个横向导电部件600a-600c和导电通孔610a-610c，导电通孔610a-610c用于互连横向导电部件600a-600c和导电部件530、540、570和580。横向导电部件600a-600c和导电通孔610a-610c的布局可通过工具设计，例如通过EDA工具。第一导电部件530、第二导电部件540、第三导电部件570和第四导电部件580存在于金属一线中。横向导电部件600a～600d存在于金属二线中。
横向导电部件600a被用于在第二导电部件540的延伸部(例如，第二导电部件540从第一导电部件530中凸出的部分)互连至少两个第二导电部件540。第二导电部件540的延伸部和横向导电部件600a交叉于导电通孔610a,并且导电通孔610a将第二导电部件540电连接至横向导电部件600a。在一些实施例中，横向导电部件600b至少互连第一导电部件530和第二导电部件540的任意两个，例如，第一导电部件530和横向导电部件600b交叉于导电通孔610b，并且导电通孔610b电连接第一导电部件530至横向导电部件600b。横向导电部件600c被用于至少互连第三导电部件570和第四导电部件580的任意两个，例如，一个第三导电部件570和一个第四导电部件580分别在导电通孔610c处与横向导电部件600c交叉，并且导电通孔610c电连接第三导电部件570、第四导电部件580以及横向导电部件600c。横向导电部件600d被用于在第三导电部件570的延伸部(例如，第三导电部件570从第四导电部件580中凸出的部分)互连至少两个第三导电部件570。第三导电部件570的延伸部和横向导电部件600d交叉于导电通孔610d,并且导电通孔610d电连接第三导电部件570至横向导电部件600d。
在一些实施例中，导电部件530、540、570、580的凸出部分的长度大于或者等于相邻的两个横向导电部件600a-600d之间的节距P。节距P可被视为引脚层(pin layer)上方的线层之间的最小间隔，例如610d的中心线和610c的中心线之间的距离。在一些实施例中，节距P小于或等于64nm。在一些实施例中，第三导电部件570的底端和第二导电部件540的顶端之间的间隔d5大于或者等于第一导电部件530以及第三导电部件570间的间隙g和导电部件600d以及导电部件600e之间的节距P的总和，例如，d5≥(g+P)。
然而，集成电路的单元布局仅仅通过示例，本领域的技术人员可以认识到其它单元布局，例如图3A、图4A至图4C中论述的单元布局，或者任何其它合适的具有交错导电部件设置的单元布局，可被用于集成电路中以提供额外的布线资源以及提高布线灵活性。
参考图7A至图7C，其中图7A至图7C分别是根据本发明的一些实施例制造单元的方法的不同步骤的示意图。参考图7A，提供了单元布局。例如，为了容易理解，单元布局700设计为如图1A至图1C描述的。在一些实施例中，由于导电部件之间的间隔是微小的，两个掩模被用来制造导电部件。例如，在图7B中，第一掩模用于制造导电部件710的奇数行(或者偶数行)。如图7C所示，导电部件710的奇数行(或者偶数行)形成之后，第二掩模用于制造导电部件710的偶数行(或者奇数行)。
参考图8，其是产生一个或者多个以上描述的布局实施例的处理系统。处理系统800包含处理器802，其可包含中央处理单元、输入/输出电路、信号处理电路以及易失和/或非易失性存储器。处理器802从输入器件804中接收输入，例如用户输入。输入器件804可包含一个或者多个键盘、鼠标、平板电脑、接触灵敏的表面、触针、麦克风等。处理器802也可从永久的机器可读存储介质808中接收输入，例如标准单元、单元库、模型等。永久的机器可读存储介质可本地地位于处理器802上，或者可远程于处理器802，其中，处理器802和永久的机器可读存储介质808之间的通信通过网络发生，例如电话网络、因特网、局域网、广域网等。永久的机器可读存储介质808可包含一个或多个硬盘、磁存储器、光存贮器、非易失性存储器等。永久的机器可读存储介质808可能包含数据库软件，用于组织存储于永久的机器可读存储介质808上的数据和指令。处理系统800可包含输出器件806，例如一个或者多个显示器、扬声器等，用于向用户输出信息。如上所述，处理器802产生集成电路的布局。该布局可存储于永久的机器可读存储介质808中。一个或者多个集成电路制造机器，例如光掩模发生器810，可以在本地或者通过网络，也可以直接或者通过例如处理器802的中间处理器与永久的机器可读存储介质808通信。在一些实施例中，光掩模发生器810产生一个或者多个光掩模，其被用于制造集成电路，符合存储于永久的机器可读存储介质808中的布局。
导电部件在单元中没有设置于相同的层级处，其中一些导电部件具有从其它导电部件中凸出的部分，这样由于导电部件的延伸部可被视为额外接入点，从而使得单元的接入点可以增加。
根据本发明的一些实施例，集成电路包含具有至少一个端部的至少一个第一导电部件，以及具有至少一个延伸部的至少一个第二导电部件。第一导电部件的端部在第二导电部件上具有投影，以及第二导电部件的延伸部从第一导电部件的端部在第二导电部件上的投影凸出。集成电路还包含至少一个第三导电部件，以及至少一个第一导电通孔，第一导电通孔电连接第三导电部件和第二导电部件的延伸部。
根据一些实施例，集成电路包含多个第一导电部件和多个第二导电部件。每个第一导电部件具有第一端，并且第一导电部件的第一端彼此对齐。每个第二导电部件具有第一端，并且第二导电部件的第一端彼此对齐。第一导电部件和第二导电部件设置为形成交错配置。
根据一些实施例，使用处理器配置集成电路布局的方法包括：使用该处理器产生多个导电部件；使用该处理器延伸至少一个导电部件的长度以形成交错配置；产生用于基于集成电路布局制造集成电路的一组指令；以及将该组指令存储于非永久机器可读存储介质。
根据本发明的一些实施例，提供了一种集成电路，包括：至少一个第一导电部件，具有至少一个端部；至少一个第二导电部件，具有至少一个延伸部，所述第一导电部件的所述端部在所述第二导电部件上具有投影，所述第二导电部件的延伸部从所述第一导电部件的所述端部在所述第二导电部件上的投影凸出；至少一个第三导电部件；以及至少一个第一导电通孔，电连接所述第三导电部件和所述第二导电部件的延伸部。
在上述集成电路中，所述第三导电部件和所述第二导电部件的延伸部交叉于所述第一导电通孔。
在上述集成电路中，所述第二导电部件具有位于所述第二导电部件的延伸部远侧的端部，所述第一导电部件具有位于所述第一导电部件的所述端部的远侧的至少一个延伸部，所述第二导电部件的所述端部在所述第一导电部件上具有投影，以及所述第一导电部件的延伸部从所述第二导电部件的所述端部在所述第一导电部件上的投影凸出。
在上述集成电路中，还包括：第四导电部件；以及第二导电通孔，电连接所述第四导电部件和所述第一导电部件的所述延伸部。
在上述集成电路中，所述第四导电部件和所述第一导电部件的延伸部交叉于所述第二导电通孔。
在上述集成电路中，还包括：第五导电部件，具有与所述第一导电部件的延伸部的端部对齐的端部；以及第三导电通孔，电连接所述第四导电部件和所述第五导电部件。
在上述集成电路中，还包括：至少一个第四导电部件，具有与所述第二导电部件的延伸部的端部对齐的端部；以及至少一个第二导电通孔，电连接所述第三导电部件和所述第四导电部件。
在上述集成电路中，所述第一导电部件、所述第二导电部件和所述第三导电部件是线型的。
在上述集成电路中，所述第一导电部件与所述第二导电部件平行。
在上述集成电路中，所述第一导电部件由金属制成。
在上述集成电路中，所述第二导电部件由金属制成。
根据本发明的另一些实施例，还提供了一种集成电路，包括：多个第一导电部件，每个所述第一导电部件具有第一端，所述第一导电部件的所述第一端彼此对齐；以及多个第二导电部件，每个所述第二导电部件具有第一端，所述第二导电部件的所述第一端彼此对齐，其中，所述第一导电部件和所述第二导电部件被设置为形成交错配置。
在上述集成电路中，还包括：多个第三导电部件，每个所述第三导电部件具有端部，所述第三导电部件的所述端部彼此对齐，其中，所述第一导电部件、所述第二导电部件和所述第三导电部件被设置为形成交错配置。
在上述集成电路中，每个所述第一导电部件具有位于相应的第一导电部件的第一端远侧的第二端，并且所述第一导电部件的第二端彼此对齐。
在上述集成电路中，每个所述第二导电部件具有位于相应的第二导电部件的第一端远侧的第二端，并且所述第二导电部件的第二端彼此对齐。
在上述集成电路中，所述第一导电部件具有相同的长度。
在上述集成电路中，所述第二导电部件具有相同的长度。
根据本发明的又一些实施例，还提供了一种使用处理器配置集成电路布局的方法，所述方法包括：使用所述处理器，产生多个导电部件；使用所述处理器，延伸至少一个所述导电部件的长度以形成交错配置；产生基于所述集成电路布局制造集成电路的指令组；以及将所述指令组存储于永久的机器可读存储介质中。
在上述方法中，还包括：使用所述处理器，在所述延伸之前，缩小至少一个所述导电部件的长度。
在上述方法中，所述延伸将至少一个所述导电部件延伸为跨过所述集成电路布局的单元边界。
上述内容概述了多个实施例的特征，从而使得本领域技术人员可更好地了解本发明的各方面。本领域技术人员应理解，其可以轻松地将本发明作为基础，用于设计或修改其他工艺或结构，从而达成与本文实施例所介绍的相同目的和/实现相同的优点。本领域技术人员还应认识到，这种等效结构并不背离本发明的精神和范围，并且其可以进行各种更改、替换和变更而不背离本发明的精神和范围。

Claims (10)

1.一种集成电路，包括：
至少一个第一导电部件，具有至少一个端部；
至少一个第二导电部件，具有至少一个延伸部，所述第一导电部件的所述端部在所述第二导电部件上具有投影，所述第二导电部件的延伸部从所述第一导电部件的所述端部在所述第二导电部件上的投影凸出；
至少一个第三导电部件；以及
至少一个第一导电通孔，电连接所述第三导电部件和所述第二导电部件的延伸部。
2.根据权利要求1所述的集成电路，其中，所述第三导电部件和所述第二导电部件的延伸部交叉于所述第一导电通孔。
3.根据权利要求1所述的集成电路，其中，所述第二导电部件具有位于所述第二导电部件的延伸部远侧的端部，所述第一导电部件具有位于所述第一导电部件的所述端部的远侧的至少一个延伸部，所述第二导电部件的所述端部在所述第一导电部件上具有投影，以及所述第一导电部件的延伸部从所述第二导电部件的所述端部在所述第一导电部件上的投影凸出。
4.根据权利要求3所述的集成电路，还包括：
第四导电部件；以及
第二导电通孔，电连接所述第四导电部件和所述第一导电部件的所述延伸部。
5.根据权利要求4所述的集成电路，其中，所述第四导电部件和所述第一导电部件的延伸部交叉于所述第二导电通孔。
6.根据权利要求4所述的集成电路，还包括：
第五导电部件，具有与所述第一导电部件的延伸部的端部对齐的端部；以及
第三导电通孔，电连接所述第四导电部件和所述第五导电部件。
7.根据权利要求1所述的集成电路，还包括：
至少一个第四导电部件，具有与所述第二导电部件的延伸部的端部对齐的端部；以及
至少一个第二导电通孔，电连接所述第三导电部件和所述第四导电部件。
8.根据权利要求1所述的集成电路，其中，所述第一导电部件、所述第二导电部件和所述第三导电部件是线型的。
9.一种集成电路，包括：
多个第一导电部件，每个所述第一导电部件具有第一端，所述第一导电部件的所述第一端彼此对齐；以及
多个第二导电部件，每个所述第二导电部件具有第一端，所述第二导电部件的所述第一端彼此对齐，其中，所述第一导电部件和所述第二导电部件被设置为形成交错配置。
10.一种使用处理器配置集成电路布局的方法，所述方法包括：
使用所述处理器，产生多个导电部件；
使用所述处理器，延伸至少一个所述导电部件的长度以形成交错配置；
产生基于所述集成电路布局制造集成电路的指令组；以及
将所述指令组存储于永久的机器可读存储介质中。
CN201710348361.9A 2016-06-02 2017-05-17 具有交错的导电部件的集成电路 Active CN107464805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/171,862 2016-06-02
US15/171,862 US10312192B2 (en) 2016-06-02 2016-06-02 Integrated circuit having staggered conductive features

Publications (2)

Publication Number Publication Date
CN107464805A true CN107464805A (zh) 2017-12-12
CN107464805B CN107464805B (zh) 2021-10-15

Family

ID=60327638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710348361.9A Active CN107464805B (zh) 2016-06-02 2017-05-17 具有交错的导电部件的集成电路

Country Status (5)

Country Link
US (2) US10312192B2 (zh)
KR (2) KR20170136960A (zh)
CN (1) CN107464805B (zh)
DE (1) DE102016118811B4 (zh)
TW (1) TWI676256B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518009A (zh) * 2018-05-21 2019-11-29 三星电子株式会社 包括马蹄足结构导电图案的集成电路
CN112466848A (zh) * 2020-11-23 2021-03-09 海光信息技术股份有限公司 电路结构和电子器件
CN113688594A (zh) * 2020-05-18 2021-11-23 元太科技工业股份有限公司 电子装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139241B2 (en) * 2016-12-07 2021-10-05 Intel Corporation Integrated circuit device with crenellated metal trace layout
US10235490B1 (en) * 2017-05-08 2019-03-19 Cadence Design Systems, Inc. Methods and systems for centering of pins during instance abutment
US10503863B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
US10515944B2 (en) 2017-11-14 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and method of generating integrated circuit layout
US20210202466A1 (en) * 2019-12-31 2021-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Layout architecture for a cell
KR20220041280A (ko) 2020-09-24 2022-04-01 삼성전자주식회사 반도체 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681721A (zh) * 2007-06-06 2010-03-24 高通股份有限公司 缠绕指状电容器
US8046730B1 (en) * 2008-08-11 2011-10-25 Cadence Design Systems, Inc. Systems and methods of editing cells of an electronic circuit design
US20130007692A1 (en) * 2011-06-29 2013-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for modeling interposer rc couplings
US20130334576A1 (en) * 2011-10-07 2013-12-19 Baysand Inc. Gate array architecture with multiple programmable regions
CN104011857A (zh) * 2011-10-07 2014-08-27 贝圣德公司 具有多个可编程区的栅极阵列架构
CN104715100A (zh) * 2013-12-12 2015-06-17 台湾积体电路制造股份有限公司 集成电路的方法和布局
CN105608243A (zh) * 2014-10-22 2016-05-25 三星电子株式会社 集成电路和设计集成电路的布局的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4953526B2 (ja) * 2001-07-27 2012-06-13 富士通セミコンダクター株式会社 タイミング優先でセル配置するｌｓｉのレイアウト方法及びその装置
JP2003188252A (ja) 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
TWI220268B (en) 2003-09-17 2004-08-11 Faraday Tech Corp Method for programming a routing layout design through one via layer
US7533361B2 (en) * 2005-01-14 2009-05-12 Cabot Corporation System and process for manufacturing custom electronics by combining traditional electronics with printable electronics
US7605767B2 (en) * 2006-08-04 2009-10-20 Raytheon Company Space-fed array operable in a reflective mode and in a feed-through mode
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
US8004042B2 (en) * 2009-03-20 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (SRAM) cell and method for forming same
JP5431223B2 (ja) * 2010-03-29 2014-03-05 東洋炭素株式会社 気体発生装置
US9501600B2 (en) 2013-05-02 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cells for predetermined function having different types of layout
US9355205B2 (en) * 2013-12-20 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of a three dimensional integrated circuit
US9613175B2 (en) 2014-01-28 2017-04-04 Globalfoundries Inc. Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit
US9767243B2 (en) 2014-05-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of layout design for integrated circuits
US9418728B2 (en) 2014-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port static random-access memory cell
WO2016209224A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Integrated circuit layout using library cells with alternating conductive lines
US10872698B2 (en) * 2015-07-27 2020-12-22 Siemens Healthcare Gmbh Method and system for enhancing medical image-based blood flow computations using physiological measurements

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681721A (zh) * 2007-06-06 2010-03-24 高通股份有限公司 缠绕指状电容器
US8046730B1 (en) * 2008-08-11 2011-10-25 Cadence Design Systems, Inc. Systems and methods of editing cells of an electronic circuit design
US20130007692A1 (en) * 2011-06-29 2013-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for modeling interposer rc couplings
US20130334576A1 (en) * 2011-10-07 2013-12-19 Baysand Inc. Gate array architecture with multiple programmable regions
CN104011857A (zh) * 2011-10-07 2014-08-27 贝圣德公司 具有多个可编程区的栅极阵列架构
CN104715100A (zh) * 2013-12-12 2015-06-17 台湾积体电路制造股份有限公司 集成电路的方法和布局
CN105608243A (zh) * 2014-10-22 2016-05-25 三星电子株式会社 集成电路和设计集成电路的布局的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
龚锐等: "异步集成电路C标准单元的设计与实现 ", 《微电子学与计算机》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518009A (zh) * 2018-05-21 2019-11-29 三星电子株式会社 包括马蹄足结构导电图案的集成电路
CN110518009B (zh) * 2018-05-21 2023-10-24 三星电子株式会社 包括马蹄足结构导电图案的集成电路
CN113688594A (zh) * 2020-05-18 2021-11-23 元太科技工业股份有限公司 电子装置
CN112466848A (zh) * 2020-11-23 2021-03-09 海光信息技术股份有限公司 电路结构和电子器件
CN112466848B (zh) * 2020-11-23 2022-08-02 海光信息技术股份有限公司 电路结构和电子器件

Also Published As

Publication number Publication date
US20170352623A1 (en) 2017-12-07
US10777505B2 (en) 2020-09-15
TWI676256B (zh) 2019-11-01
US20190096807A1 (en) 2019-03-28
CN107464805B (zh) 2021-10-15
TW201813037A (zh) 2018-04-01
DE102016118811A1 (de) 2017-12-07
KR102102422B1 (ko) 2020-06-01
KR20170136960A (ko) 2017-12-12
US10312192B2 (en) 2019-06-04
DE102016118811B4 (de) 2020-09-03
KR20190034169A (ko) 2019-04-01

Similar Documents

Publication Publication Date Title
CN107464805A (zh) 具有交错的导电部件的集成电路
US6701509B2 (en) Integrated circuit power and ground routing
US7462941B2 (en) Power grid layout techniques on integrated circuits
EP3229270A1 (en) Integrated circuit power distribution network
US20220139826A1 (en) Fishbone structure enhancing spacing with adjacent conductive line in power network
US7719115B2 (en) Semiconductor integrated circuit including a multi-level interconnect with a diagonal wire
JPH0196953A (ja) 配線構造体
Hu et al. A decomposition algorithm for circuit routing
US4947229A (en) Semiconductor integrated circuit
JP3548553B2 (ja) 半導体装置およびその内部電源端子間の電源配線方法
Ho et al. Multilevel full-chip routing for the X-based architecture
Sherwani et al. Routing in the Third Dimension: From VLSI Chips to MCMs
JPS6115395A (ja) 半導体チツプ用モジユ−ル
US11158570B2 (en) Semiconductor devices having electrostatic discharge layouts for reduced capacitance
Lass Automated printed circuit routing with a stepping aperture
CN105895617A (zh) 半导体器件、布局设计和用于制造半导体器件的方法
Liu et al. Substrate topological routing for high-density packages
Stan et al. Non-manhattan maze routing
Chang et al. X-Route: An X-architecture full-chip multilevel router
Lee An automated routing method for VLSI with three interconnection layers
Shew et al. A constrained terminals over-the-cell router
Cho High-performance physical design in multilayer packages
JP2005109294A (ja) 半導体集積回路、半導体集積回路の設計方法および設計装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant