CN112466848A - 电路结构和电子器件 - Google Patents
电路结构和电子器件 Download PDFInfo
- Publication number
- CN112466848A CN112466848A CN202011319053.1A CN202011319053A CN112466848A CN 112466848 A CN112466848 A CN 112466848A CN 202011319053 A CN202011319053 A CN 202011319053A CN 112466848 A CN112466848 A CN 112466848A
- Authority
- CN
- China
- Prior art keywords
- conductive
- conductive layer
- signal line
- circuit structure
- conductive portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种电路结构和电子器件。该电路结构包括第一环状导电结构和第二环状导电结构;该第一环状导电结构包括首尾相连的第一导电部、第二导电部、第三导电部和第四导电部;第一导电部和第三导电部位于第一导电层,第二导电部和第四导电部位于第二导电层,第一导电层和第二导电层之间设置有绝缘层,第一导电部和第二导电部通过第一过孔相连,第三导电部和第四导电部通过第二过孔相连;第二环状导电结构与第一环状导电结构旋转90度对称。由此,该电路结构可对传输的信号进行平衡性处理,以使它们获取一致性的电气参数,从而提供一种基础性的、中心对称的、图形对称的、电气对称的、参数对称的双环嵌套的电路结构。
Description
技术领域
本公开实施例涉及一种电路结构和电子器件。
背景技术
芯片设计,又称集成电路设计,是指以集成电路、超大规模集成电路为目标的设计流程。芯片设计涉及对电子器件(例如晶体管、电阻器、电容器等)、器件间互连线模型的建立。所有的器件和互连线都需安置在一块半导体衬底材料之上,这些组件通过半导体器件制造工艺(例如光刻等)安置在单一的硅衬底上,从而形成集成电路。
发明内容
本公开实施例提供一种电路结构和电子器件。该电路结构可通过第一环状导电结构传输第一信号,通过第二环状导电结构传输第二信号,从而可对第一信号和第二信号进行平衡性处理,以使它们获取一致性的电气参数。由此,该电路结构可提供一种基础性的、中心对称的、图形对称的、电气对称的、参数对称的双环嵌套的电路结构。
本公开至少一个实施例提供一种电路结构,其包括:第一环状导电结构,包括首尾相连的第一导电部、第二导电部、第三导电部和第四导电部;以及第二环状导电结构,与所述第一环状导电结构旋转90度对称,所述第一导电部和所述第三导电部位于第一导电层,所述第二导电部和所述第四导电部位于第二导电层,所述第一导电层和所述第二导电层之间设置有绝缘层,所述第一导电部和第二导电部通过第一过孔相连,所述第三导电部和所述第四导电部通过第二过孔相连。
例如,在本公开一实施例提供的电路结构中,所述第二导电部和所述第三导电部通过第三过孔相连,所述第四导电部和所述第一导电部通过第四过孔相连。
例如,在本公开一实施例提供的电路结构中,所述第一导电部、所述第二导电部、所述第三导电部和所述第四导电部的形状相同。
例如,在本公开一实施例提供的电路结构中,所述第一过孔所在的位置被配置为输入信号,所述第二过孔所在的位置被配置为输出信号,或者,所述第二过孔所在的位置被配置为输入信号,所述第一过孔所在的位置被配置为输出信号。
例如,在本公开一实施例提供的电路结构中,所述第一环状导电结构为矩形环状导电结构,所述第一导电部、所述第二导电部、所述第三导电部和所述第四导电部的形状包括L形。
例如,在本公开一实施例提供的电路结构中,所述第一过孔位于所述矩形环状导电结构的一个边的中点,所述第二过孔也位于所述矩形环状导电结构的一个边的中点。
例如,在本公开一实施例提供的电路结构中,所述第一环状导电结构在第一导电层所在的平面上的正投影关于所述第一过孔和所述第二过孔之间的连线呈轴对称。
例如,在本公开一实施例提供的电路结构中,从所述第一过孔经过所述第二导电部和所述第三导电部至所述第二过孔的导电路径的长度与从所述第一过孔经过所述第一导电部和所述第四导电部至所述第二过孔的导电路径的长度相同。
例如,在本公开一实施例提供的电路结构中,所述第二环状导电结构包括首尾相连的第五导电部、第六导电部、第七导电部和第八导电部,所述第五导电部和所述第七导电部位于所述第一导电层,所述第六导电部和所述第八导电部位于所述第二导电层。
例如,在本公开一实施例提供的电路结构中,所述第五导电部在所述第一导电层所在平面上的正投影与所述第四导电部在所述第一导电层所在平面上的正投影相互交叉,所述第六导电部在所述第一导电层所在平面上的正投影与所述第一导电部在所述第一导电层所在平面上的正投影相互交叉,所述第七导电部在所述第一导电层所在平面上的正投影与所述第二导电部在所述第一导电层所在平面上的正投影相互交叉,所述第八导电部在所述第一导电层所在平面上的正投影与所述第三导电部在所述第一导电层所在平面上的正投影相互交叉。
例如,在本公开一实施例提供的电路结构中,所述第五导电部与所述第六导电部通过第五过孔相连,所述第七导电部和所述第八导电部通过第六过孔相连,所述第六导电部和所述第七导电部通过第七过孔相连,所述第八导电部和所述第五导电部通过第八过孔相连。
例如,在本公开一实施例提供的电路结构中,所述第五过孔所在的位置被配置为输入信号,所述第六过孔所在的位置被配置为输出信号,或者,所述第六过孔所在的位置被配置为输入信号,所述第五过孔所在的位置被配置为输出信号。
例如,本公开一实施例提供的电路结构还包括:第一信号线,与所述第一过孔电性相连;以及第二信号线,与所述第二过孔电性相连,所述第一信号线和所述第二信号线均位于所述第一导电层或者所述第二导电层,或者,所述第一信号线和所述第二信号线中的一个位于所述第一导电层,所述第一信号线和所述第二信号线中的另一个位于所述第二导电层。
例如,本公开一实施例提供的电路结构还包括:第三信号线,与所述第五过孔电性相连;以及第四信号线,与所述第六过孔电性相连,所述第三信号线和所述第四信号线均位于所述第一导电层或所述第二导电层,或者,所述第三信号线和所述第四信号线中的一个位于所述第一导电层,所述第三信号线和所述第四信号线中的另一个位于所述第二导电层。
本公开至少一个实施例还提供一种电子器件,其包括上述任一项所述的电路结构。
例如,在本公开一实施例提供的电子器件中,所述电子器件包括时钟控制器、振荡器、运算放大器、差分器和压控振荡器中的至少之一。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1为本公开一实施例提供的电路结构的平面示意图;
图2为本公开一实施例提供的一种电路结构沿图1中AA方向的剖面示意图;
图3为本公开一实施例提供的另一种电路结构的平面示意图;
图4为本公开一实施例提供的另一种电路结构的平面示意图;
图5为本公开一实施例提供的另一种电路结构的平面示意图;
图6为本公开一实施例提供的另一种电路结构的平面示意图;
图7为本公开一实施例提供的另一种电路结构的平面示意图;
图8为本公开一实施例提供的另一种电路结构的平面示意图;以及
图9为本公开一实施例提供的一种电子器件的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
在芯片设计领域,对关键模块的关键信号的处理非常重要。特别是,当这些关键模块包括敏感电路或超敏感电路时,由于这些敏感电路的核心信号对寄生信号的增量及平衡性都异常敏感,因此如何对着这些信号进行平衡性处理,以使它们获取一致性的电气参数,对电路的设计性能非常重要。
对此,本公开实施例提供一种电路结构和电子器件。该电路结构包括第一环状导电结构和第二环状导电结构;该第一环状导电结构包括首尾相连的第一导电部、第二导电部、第三导电部和第四导电部;第一导电部和第三导电部位于第一导电层,第二导电部和第四导电部位于第二导电层,第一导电层和第二导电层之间设置有绝缘层,第一导电部和第二导电部通过第一过孔相连,第三导电部和第四导电部通过第二过孔相连;第二环状导电结构与第一环状导电结构旋转90度对称。由此,该电路结构可通过第一环状导电结构传输第一信号,通过第二环状导电结构传输第二信号,从而可对第一信号和第二信号进行平衡性处理,以使它们获取一致性的电气参数。由此,该电路结构可提供一种基础性的、中心对称的、图形对称的、电气对称的、参数对称的双环嵌套的电路结构。
下面,结合附图对本公开实施例提供的电路结构和电子器件进行详细的说明。
本公开一实施例提供一种电路结构。图1为本公开一实施例提供的电路结构的平面示意图。图2为本公开一实施例提供的一种电路结构沿图1中AA方向的剖面示意图。
如图1和图2所示,电路结构100包括第一环状导电结构110和第二环状导电结构120。第一环状导电结构110包括首尾相连的第一导电部111、第二导电部112、第三导电部113和第四导电部114;第一导电部111和第三导电部113位于第一导电层210,第二导电部112和第四导电部114位于第二导电层220,第一导电层210和第二导电层220之间设置有绝缘层230,第一导电部111和第二导电部112通过第一过孔131相连,第三导电部113和第四导电部114通过第二过孔132相连。第二环状导电结构120与第一环状导电结构110旋转90度对称。
本公开实施例提供的电路结构可用于传输第一信号和第二信号,第一环状导电结构可用于传输第一信号,第二环状导电结构可用于传输第二信号;由于第二环状导电结构与第一环状导电结构旋转90度对称,并且第一导电部和第三导电部位于第一导电层,第二导电部和第四导电部位于第二导电层,因此第一信号经过的膜层和导电路径与第二信号经过的膜层和导电路径是相同的,并且第一信号和第二信号经过的电阻、寄生电容等电气环境也是相同的。从而,该电路结构可对第一信号和第二信号进行平衡性处理,以使它们获取一致性的电气参数。由此,该电路结构可提供一种基础性的、中心对称的、图形对称的、电气对称的、参数对称的双环嵌套的电路结构。需要说明的是,上述的旋转90度对称是指第二环状导电结构按照顺时针或者逆时针旋转90度之后与第一环状导电结构重合,也就是说,第二环状导电结构按照顺时针或者逆时针旋转90度之后与第一环状导电结构的位置和形状完全相同。
例如,第二环状导电结构120可与第一环状导电结构110顺时针旋转90度对称,或者也可与第一环状导电结构110逆时针旋转90度对称。
例如,如图2所示,上述的电路结构可设置在衬底基板101上;衬底基板101可为刚性基板或柔性基板,本公开实施例在此不作限制。
在一些示例中,如图1和图2所示,第一过孔131所在的位置被配置为输入信号,例如上述的第一信号;第二过孔132所在的位置被配置为输出信号,例如上述的第一信号。当然,本公开实施例包括但不限于此,也可以是,第二过孔132所在的位置被配置为输入信号,第一过孔131所在的位置被配置为输出信号。
在一些示例中,如图1和图2所示,第二导电部112和第三导电部113通过第三过孔133相连,第四导电部114和第一导电部111通过第四过孔134相连。由此,第一导电部111、第二导电部112、第三导电部113和第四导电部114可通过上述的第一过孔131、第二过孔132、第三过孔133和第四过孔134首尾相连,并形成上述的第一环状导电结构110。
在一些示例中,如图1和图2所示,第一过孔131和第二过孔132之间的距离大于第三过孔133和第四过孔134之间的距离。由此,在形成如图1所示的双环嵌套的电路结构时,信号可以更方便地在位于外侧的第一过孔所在的位置和第二过孔所在的位置进行输入或输出。
例如,第一过孔131和第二过孔132之间的距离与第三过孔133和第四过孔134之间的距离之差大于两倍的第一导电部的宽度。需要说明的是,上述的第一导电部的宽度可为第一导电部在从第一过孔到第二过孔之间的方向上的最小尺寸。
在一些示例中,如图1和图2所示,为了进一步提高图形对称性和电器对称性,第一导电部111、第二导电部112、第三导电部113和第四导电部114的形状相同。由此,第一信号从第一过孔131经过第二导电部112和第三导电部113至第二过孔132的导电路径的长度与从第一过孔131经过第一导电部111和第四导电部114至第二过孔132的导电路径的长度相同。
在一些示例中,如图1和图2所示,第一环状导电结构110为矩形环状导电结构,第一导电部111、第二导电部112、第三导电部113和第四导电部114的形状包括L形。此时,由于第二环状导电结构与第一环状导电结构旋转90度对称,因此第二环状导电结构也为矩形环状结构。当然,本公开实施例包括但不限于此,第一环状导电结构和第二环状导电结构也可采用其他合适的形状。
在一些示例中,如图1和图2所示,第一过孔131位于矩形环状导电结构的一个边的中点,第二过孔132也位于所述矩形环状导电结构的一个边的中点。
在一些示例中,如图1和图2所示,为了进一步提高图形对称性和电器对称性,第一环状导电结构110在第一导电层210所在的平面(即一个参考平面)上的正投影关于第一过孔131和第二过孔132之间的连线呈轴对称。
在一些示例中,如图1和图2所示,类似地,为了进一步提高图形对称性和电器对称性,第一环状导电结构110在第一导电层210所在的平面(即一个参考平面)上的正投影也可关于第三过孔133和第四过孔134之间的连线呈轴对称。
在一些示例中,如图1和图2所示,第二环状导电结构120包括首尾相连的第五导电部125、第六导电部126、第七导电部127和第八导电部128,第五导电部125和第七导电部127位于第一导电层210,第六导电部126和第八导电部128位于第二导电层220。
在一些示例中,如图1和图2所示,第五导电部125与第六导电部126通过第五过孔135相连,第七导电部127和第八导电部128通过第六过孔136相连,第六导电部126和第七导电部127通过第七过孔137相连,第八导电部128和第五导电部125通过第八过孔138相连。由此,上述的第五导电部125、第六导电部126、第七导电部127和第八导电部128可通过上述的第五过孔135、第六过孔136、第七过孔137和第八过孔138首尾相连,并形成上述的第二环状导电结构120。
在一些示例中,如图1和图2所示,第五过孔135所在的位置被配置为输入信号,例如上述的第二信号;第六过孔136所在的位置被配置为输出信号,例如上述的第二信号。当然,本公开实施例包括但不限于此,也可以是,第六过孔136所在的位置被配置为输入信号,第五过孔135所在的位置被配置为输出信号。
在一些示例中,如图1和图2所示,第五过孔135和第六过孔136之间的距离大于第七过孔137和第八过孔138之间的距离。由此,在形成如图1所示的双环嵌套的电路结构时,信号可以更方便地在位于外侧的第五过孔所在的位置和第六过孔所在的位置进行输入或输出。
例如,第五过孔135和第六过孔136之间的距离与第七过孔137和第八过孔138之间的距离之差大于两倍的第五导电部的宽度。需要说明的是,上述的第五导电部的宽度可为第五导电部在从第五过孔到第六过孔之间的方向上的最小尺寸。
在一些示例中,如图1和图2所示,为了进一步提高图形对称性和电器对称性,第五导电部125、第六导电部126、第七导电部127和第八导电部128的形状相同。由此,第一信号从第五过孔135经过第六导电部126和第七导电部127至第六过孔136的导电路径的长度与从第五过孔135经过第五导电部125和第八导电部128至第二过孔142的导电路径的长度相同。
在一些示例中,如图1和图2所示,第二环状导电结构120为矩形环状导电结构,第五导电部125、第六导电部126、第七导电部127和第八导电部128的形状包括L形。
在一些示例中,如图1和图2所示,为了进一步提高图形对称性和电器对称性,第二环状导电结构120在第一导电层210所在的平面(即一个参考平面)上的正投影关于第五过孔135和第六过孔136之间的连线呈轴对称。
在一些示例中,如图1和图2所示,类似地,为了进一步提高图形对称性和电器对称性,第二环状导电结构120在第一导电层210所在的平面(即一个参考平面)上的正投影也可关于第七过孔137和第八过孔138之间的连线呈轴对称。
在一些示例中,如图1和图2所示,第五导电部125在第一导电层210所在平面上的正投影与第四导电部114在第一导电层210所在平面上的正投影相互交叉;第五导电部125和第四导电部114异层设置。第六导电部126在第一导电层210所在平面上的正投影与第一导电部111在第一导电层210所在平面上的正投影相互交叉,第六导电部126和第一导电部111异层设置。第七导电部127在第二导电层210所在平面上的正投影与第二导电部112在第一导电层210所在平面上的正投影相互交叉,第七导电部127和第二导电部112异层设置。第八导电部128在第一导电层210所在平面上的正投影与第三导电部113在第一导电层210所在平面上的正投影相互交叉,第八导电部128与第三导电部113异层设置。由此,通过第一环状导电结构传输的第一信号和通过第二环状结构传输的第二信号经过的电阻、寄生电容等电气环境也是相同的。从而,该电路结构可对第一信号和第二信号进行平衡性处理,以使它们获取一致性的电气参数。
图3为本公开一实施例提供的另一种电路结构的平面示意图。如图3所示,相对于图1所示的电路结构,图3所示的电路结构100作为一个整体进行了旋转,例如旋转45度。也就是说,本公开实施例提供的电路结构可根据实际需要进行旋转。
在一些示例中,该电路结构100还包括第一信号线151和第二信号线152;第一信号线151与第一过孔131电性相连;第二信号线152与第二过孔132相连。第一信号线151和第二信号线152均位于第一导电层210或第二导电层220,或者,第一信号线151和第二信号线152中的一个位于第一导电层210,第一信号线151和第二信号线152中的另一个位于第二导电层220。
在一些示例中,该电路结构100还包括第三信号线153和第四信号线154;第三信号线153与第五过孔135电性相连;第四信号线154与第六过孔136相连。第三信号线153和第四信号线154均位于第一导电层210或第二导电层220,或者,第三信号线153和第四信号线154中的一个位于第一导电层210,第三信号线153和第四信号线154中的另一个位于第二导电层220。
图4为本公开一实施例提供的另一种电路结构的平面示意图。如图4所示,第一信号线151和第二信号线152可位于同一导电层;第一信号线151与第一过孔131所在位置处的第一导电部111相连,且位于同一导电层,即第一导电层210;而第二信号线152与第二过孔132所在位置处的第三导电部113相连,且位于同一导电层,即第一导电层210。
在一些示例中,如图4所示,第三信号线153和第四信号线154可位于同一导电层;第三信号线153与第五过孔135所在位置处的第五导电部121相连,且位于同一导电层,即第一导电层210;而第四信号线154与第六过孔136所在位置处的第七导电部127相连,且位于同一导电层,即第一导电层210。
图5为本公开一实施例提供的另一种电路结构的平面示意图。如图5所示,第一信号线151与第一过孔131所在位置处的第二导电部112相连,且位于同一导电层,即第二导电层220;而第二信号与第二过孔132所在位置处的第四导电部114相连,且位于同一导电层,即第二导电层220。
在一些示例中,如图5所示,第三信号线153与第五过孔135所在位置处的第六导电部126相连,且位于同一导电层,即第二导电层220;而第四信号线154与第六过孔136所在位置处的第八导电部128相连,且位于同一导电层,即第二导电层220。
当然,本公开实施例包括但不限于第一信号线和第二信号线位于同一导电层,第三信号线和第四信号线位于同一导电层的情况。图6为本公开一实施例提供的另一种电路结构的平面示意图;图7为本公开一实施例提供的另一种电路结构的平面示意图。
在一些示例中,如图6所示,第一信号线151和第二信号线152可位于不同的导电层;第一信号线151与第一过孔131所在位置处的第一导电部111相连,且位于同一导电层,即第一导电层210;而第二信号线152与第二过孔132所在位置处的第四导电部114相连,且位于同一导电层,即第二导电层220。
在一些示例中,如图6所示,第三信号线153和第四信号线154也可位于不同的导电层;第三信号线153与第五过孔135所在位置处的第五导电部125相连,且位于同一导电层,即第一导电层210;而第四信号线154与第六过孔136所在位置处的第八导电部128相连,且位于同一导电层,即第二导电层220。
在一些示例中,如图7所示,第一信号线151与第一过孔131所在位置处的第二导电部112相连,且位于同一导电层,即第二导电层220;而第二信号线152与第二过孔132所在位置处的第三导电部113相连,且位于同一导电层,即第一导电层210。
在一些示例中,如图7所示,第三信号线153与第五过孔135所在位置处的第六导电部126相连,且位于同一导电层,即第二导电层220;而第四信号线154与第六过孔136所在位置处的第七导电部127相连,且位于同一导电层,即第一导电层210。
图8为本公开一实施例提供的另一种电路结构的平面示意图。如图3所示,相对于图7所示的电路结构,图8所示的电路结构100作为一个整体进行了旋转,例如旋转45度。也就是说,本公开实施例提供的电路结构可根据实际需要进行旋转。
本公开一实施例还提供一种电子器件。图9为本公开一实施例提供的一种电子器件的示意图。如图9所示,该电子器件300包括上述的电路结构100。由此,该电子器件可使得经过电路结构的第一信号和第二信号进行平衡性处理,以使它们获取一致性的电气参数,从而可提高该电子器件中敏感电路的性能,进而可提高产品性能。
例如,该电子器件包括时钟控制器、振荡器、运算放大器、差分器和压控振荡器中的至少之一。当然,本公开实施例包括但不限于此,该电子器件也可为其他电子器件。
有以下几点需要说明:
(1)本公开的实施例附图中,只涉及到与本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)在不冲突的情况下,本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述仅是本公开的示范性实施方式,而非用于限制本公开的保护范围,本公开的保护范围由所附的权利要求确定。
Claims (16)
1.一种电路结构,包括:
第一环状导电结构,包括首尾相连的第一导电部、第二导电部、第三导电部和第四导电部;以及
第二环状导电结构,与所述第一环状导电结构旋转90度对称,
其中,所述第一导电部和所述第三导电部位于第一导电层,所述第二导电部和所述第四导电部位于第二导电层,所述第一导电层和所述第二导电层之间设置有绝缘层,所述第一导电部和第二导电部通过第一过孔相连,所述第三导电部和所述第四导电部通过第二过孔相连。
2.根据权利要求1所述的电路结构,其中,所述第二导电部和所述第三导电部通过第三过孔相连,所述第四导电部和所述第一导电部通过第四过孔相连。
3.根据权利要求1所述的电路结构,其中,所述第一导电部、所述第二导电部、所述第三导电部和所述第四导电部的形状相同。
4.根据权利要求1所述的电路结构,其中,所述第一过孔所在的位置被配置为输入信号,所述第二过孔所在的位置被配置为输出信号,
或者,所述第二过孔所在的位置被配置为输入信号,所述第一过孔所在的位置被配置为输出信号。
5.根据权利要求1-4中任一项所述的电路结构,其中,所述第一环状导电结构为矩形环状导电结构,所述第一导电部、所述第二导电部、所述第三导电部和所述第四导电部的形状包括L形。
6.根据权利要求5所述的电路结构,其中,所述第一过孔位于所述矩形环状导电结构的一个边的中点,所述第二过孔也位于所述矩形环状导电结构的一个边的中点。
7.根据权利要求1-4中任一项所述的电路结构,其中,所述第一环状导电结构在第一导电层所在的平面上的正投影关于所述第一过孔和所述第二过孔之间的连线呈轴对称。
8.根据权利要求1-4中任一项所述的电路结构,其中,从所述第一过孔经过所述第二导电部和所述第三导电部至所述第二过孔的导电路径的长度与从所述第一过孔经过所述第一导电部和所述第四导电部至所述第二过孔的导电路径的长度相同。
9.根据权利要求1-4中任一项所述的电路结构,其中,所述第二环状导电结构包括首尾相连的第五导电部、第六导电部、第七导电部和第八导电部,所述第五导电部和所述第七导电部位于所述第一导电层,所述第六导电部和所述第八导电部位于所述第二导电层。
10.根据权利要求9所述的电路结构,其中,所述第五导电部在所述第一导电层所在平面上的正投影与所述第四导电部在所述第一导电层所在平面上的正投影相互交叉,
所述第六导电部在所述第一导电层所在平面上的正投影与所述第一导电部在所述第一导电层所在平面上的正投影相互交叉,
所述第七导电部在所述第一导电层所在平面上的正投影与所述第二导电部在所述第一导电层所在平面上的正投影相互交叉,
所述第八导电部在所述第一导电层所在平面上的正投影与所述第三导电部在所述第一导电层所在平面上的正投影相互交叉。
11.根据权利要求9所述的电路结构,其中,所述第五导电部与所述第六导电部通过第五过孔相连,所述第七导电部和所述第八导电部通过第六过孔相连,所述第六导电部和所述第七导电部通过第七过孔相连,所述第八导电部和所述第五导电部通过第八过孔相连。
12.根据权利要求11所述的电路结构,其中,所述第五过孔所在的位置被配置为输入信号,所述第六过孔所在的位置被配置为输出信号,
或者,所述第六过孔所在的位置被配置为输入信号,所述第五过孔所在的位置被配置为输出信号。
13.根据权利要求1-4中任一项所述的电路结构,还包括:
第一信号线,与所述第一过孔电性相连;以及
第二信号线,与所述第二过孔电性相连,
其中,所述第一信号线和所述第二信号线均位于所述第一导电层或者所述第二导电层,
或者,所述第一信号线和所述第二信号线中的一个位于所述第一导电层,所述第一信号线和所述第二信号线中的另一个位于所述第二导电层。
14.根据权利要求13所述的电路结构,其中,还包括:
第三信号线,与所述第五过孔电性相连;以及
第四信号线,与所述第六过孔电性相连,
其中,所述第三信号线和所述第四信号线均位于所述第一导电层或所述第二导电层,
或者,所述第三信号线和所述第四信号线中的一个位于所述第一导电层,所述第三信号线和所述第四信号线中的另一个位于所述第二导电层。
15.一种电子器件,包括根据权利要求1-14中任一项所述的电路结构。
16.根据权利要求15所述的电子器件,其中,所述电子器件包括时钟控制器、振荡器、运算放大器、差分器和压控振荡器中的至少之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011319053.1A CN112466848B (zh) | 2020-11-23 | 2020-11-23 | 电路结构和电子器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011319053.1A CN112466848B (zh) | 2020-11-23 | 2020-11-23 | 电路结构和电子器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112466848A true CN112466848A (zh) | 2021-03-09 |
CN112466848B CN112466848B (zh) | 2022-08-02 |
Family
ID=74798429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011319053.1A Active CN112466848B (zh) | 2020-11-23 | 2020-11-23 | 电路结构和电子器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112466848B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101013674A (zh) * | 2006-02-03 | 2007-08-08 | 株式会社半导体能源研究所 | 半导体器件的制造装置及半导体器件的制造方法 |
US9627736B1 (en) * | 2013-10-23 | 2017-04-18 | Mark W. Ingalls | Multi-layer microwave crossover connected by vertical vias having partial arc shapes |
CN107464805A (zh) * | 2016-06-02 | 2017-12-12 | 台湾积体电路制造股份有限公司 | 具有交错的导电部件的集成电路 |
CN107507837A (zh) * | 2017-08-11 | 2017-12-22 | 武汉天马微电子有限公司 | 阵列基板及包含其的显示面板 |
CN110536082A (zh) * | 2019-08-30 | 2019-12-03 | 上海中航光电子有限公司 | 主动式像素传感电路结构及传感器、显示面板及装置 |
CN111696959A (zh) * | 2020-06-19 | 2020-09-22 | 安徽大学 | 晶圆级封装中球栅阵列毫米波宽带匹配结构及设计方法 |
-
2020
- 2020-11-23 CN CN202011319053.1A patent/CN112466848B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101013674A (zh) * | 2006-02-03 | 2007-08-08 | 株式会社半导体能源研究所 | 半导体器件的制造装置及半导体器件的制造方法 |
US9627736B1 (en) * | 2013-10-23 | 2017-04-18 | Mark W. Ingalls | Multi-layer microwave crossover connected by vertical vias having partial arc shapes |
CN107464805A (zh) * | 2016-06-02 | 2017-12-12 | 台湾积体电路制造股份有限公司 | 具有交错的导电部件的集成电路 |
CN107507837A (zh) * | 2017-08-11 | 2017-12-22 | 武汉天马微电子有限公司 | 阵列基板及包含其的显示面板 |
CN110536082A (zh) * | 2019-08-30 | 2019-12-03 | 上海中航光电子有限公司 | 主动式像素传感电路结构及传感器、显示面板及装置 |
CN111696959A (zh) * | 2020-06-19 | 2020-09-22 | 安徽大学 | 晶圆级封装中球栅阵列毫米波宽带匹配结构及设计方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112466848B (zh) | 2022-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10415952B2 (en) | Angular position sensor and associated method of use | |
EP3422406A1 (en) | Semiconductor device | |
US7724008B2 (en) | Methods and apparatus for planar extension of electrical conductors beyond the edges of a substrate | |
US20090066457A1 (en) | Electronic device having transformer | |
US7579852B2 (en) | Wafer translator having metallization pattern providing high density interdigitated contact pads for component | |
CN112466848B (zh) | 电路结构和电子器件 | |
US5942766A (en) | Article and method for in-process testing of RF products | |
US20120056177A1 (en) | 3d integrated circuit structure and method for detecting chip mis-alignement | |
US9581661B2 (en) | XMR-sensor and method for manufacturing the XMR-sensor | |
US6916996B2 (en) | Symmetric electrical connection system | |
TWI729145B (zh) | R鏈結-用以改良傳訊之晶粒上電感器結構 | |
JP3318671B2 (ja) | マルチ・チップ・モジュール及びテスト・チップ製造方法 | |
US9324779B2 (en) | Toroid inductor in an integrated device | |
US9929104B2 (en) | Semiconductor device including an optical measurement pattern | |
JP3177971B2 (ja) | 抵抗素子を有する半導体装置 | |
JPH03259561A (ja) | 半導体装置 | |
US9947602B2 (en) | IC structure integrity sensor having interdigitated conductive elements | |
CN115954337A (zh) | 公共基板上的镜像芯片 | |
JPH11103018A (ja) | 半導体装置 | |
WO2016123120A1 (en) | Three-dimensional integrated circuit stack | |
US20090014868A1 (en) | Manufacturing ic chip in portions for later combining, and related structure | |
US20020039267A1 (en) | Wiring board and electronic equipment | |
US11821937B2 (en) | Semiconductor base plate and test method thereof | |
JPS63166256A (ja) | 半導体装置およびその製造方法 | |
US20210327826A1 (en) | Integrated device comprising periphery structure configured as an electrical guard ring and a crack stop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |