CN101013674A - 半导体器件的制造装置及半导体器件的制造方法 - Google Patents

半导体器件的制造装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN101013674A
CN101013674A CNA2007100063922A CN200710006392A CN101013674A CN 101013674 A CN101013674 A CN 101013674A CN A2007100063922 A CNA2007100063922 A CN A2007100063922A CN 200710006392 A CN200710006392 A CN 200710006392A CN 101013674 A CN101013674 A CN 101013674A
Authority
CN
China
Prior art keywords
roller
integrated circuit
semiconductor integrated
flexible substrate
maintaining part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100063922A
Other languages
English (en)
Other versions
CN101013674B (zh
Inventor
中村理
伊藤恭介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101013674A publication Critical patent/CN101013674A/zh
Application granted granted Critical
Publication of CN101013674B publication Critical patent/CN101013674B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0478—Simultaneously mounting of different components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Abstract

本发明的目的在于提供一种低成本的半导体器件的制造方法及可以以低成本制造半导体器件的制造装置。本发明是一种半导体器件的制造装置，包括：具有被排列设置的保持部的工具；控制被排列设置的保持部之间的间隔的控制机构；设有多个半导体集成电路的支撑机构；以及设有具有多个元件的衬底的支撑机构，其中由具有被排列设置的保持部的工具将半导体集成电路安装于元件，来制造半导体器件。

Description

半导体器件的制造装置及半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造装置。此外，还涉及使半导体集成电路电连接到设于衬底(或挠性衬底)上的电路(或元件)的半导体器件的制造方法。特别涉及通过利用天线的无线通信进行数据的输入输出的半导体器件的制造方法。
背景技术
具有天线及与该天线电连接的半导体集成电路的半导体器件作为RFID标签引人注目。RFID标签也被称为IC标签、ID标签、转发器、IC芯片、以及ID芯片。已经提出了一种RFID标签的制造方法，其中，在挠性衬底上设置多个天线，将一个个半导体集成电路电连接到该多个天线的每一个(参照专利文献1)。
此外，已经提出了如下方法：在一片衬底(以下也称作元件衬底)上形成多个半导体集成电路，逐个取出多个半导体集成电路，将被取出了的半导体集成电路安装于与元件衬底不同的衬底上(参照专利文献2)。
[专利文献]特开2005-115646号公报
[专利文献]特开2000-299598号公报
从降低成本的观点来看，优选在元件衬底上高集成地形成多个半导体集成电路。另一方面，天线为了接收预定频率的电磁波而需要预定的形状及大小。因此，形成在元件衬底上的多个半导体集成电路之间的间隔处于比挠性衬底上的多个天线之间的间隔窄的趋势。在此情况下，不能将形成在元件衬底上的多个半导体集成电路一齐电连接到挠性衬底上的多个天线。因此，例如使用如专利文献2所述的方法，必须要对于形成在元件衬底上所有的半导体集成电路反复如下操作，即取出形成在元件衬底上的多个半导体集成电路之一，将此与挠性衬底上的多个天线之一连接的操作。由此导致节拍时间很长，半导体器件的制造成本很高。
发明内容
鉴于上述实情，本发明旨在提供一种低成本的半导体器件的制造方法及可以低成本制造半导体器件的制造装置。
本发明的要点在于一种半导体器件的制造装置，包括：具有被排列设置的多个保持部的工具；控制被排列设置的多个保持部之间的间隔的控制机构；设有多个半导体集成电路的支撑机构；以及设有具有多个元件的衬底的支撑机构，其中，由具有被排列设置的多个保持部的工具将半导体集成电路安装于元件来制造半导体器件。
本发明的要点在于一种半导体器件的制造装置，包括：设有多个半导体集成电路的支撑机构；具有以与半导体集成电路相对的间隔x(0≤x)被排列设置的多个保持部的工具；控制被排列设置的多个保持部之间的间隔的控制机构；具有多个相邻的元件的连接端子之间的间隔为a的元件的衬底；以及支撑衬底的支撑机构，其中控制机构将保持部的间隔x变为间隔a(a＞x)，以使由保持部拾取了的半导体集成电路及元件相对，由工具将半导体集成电路安装于元件，来制造半导体器件。
此外，本发明的要点在于一种半导体器件的制造方法，包括：由具有被排列设置的多个保持部的工具拾取多个半导体集成电路，由控制被排列设置的多个保持部之间的间隔的控制机构控制被排列设置的多个保持部之间的间隔，以使元件的连接端子与半导体集成电路的连接端子相对，使相对的元件的连接端子及半导体集成电路的连接端子连接。
此外，本发明的要点在于一种半导体器件的制造方法，包括：由具有以间隔x被排列设置的多个保持部的工具拾取多个半导体集成电路，由控制被排列设置的多个保持部之间的间隔的控制机构将被排列设置的多个保持部之间的间隔从间隔x控制到间隔a，使相邻的元件的连接端子的间隔为a的元件的连接端子与半导体集成电路的连接端子连接。
另外，半导体集成电路是指由多个半导体元件构成电路的器件，典型地是形成有多个半导体元件的硅芯片、具有薄膜半导体元件的芯片等。此外，作为元件的典型例子，有天线、半导体集成电路、传感器、电池、布线基板、或显示装置。
此外，本发明包括以下。
本发明之一是一种半导体器件的制造装置，包括：设有多个半导体集成电路的第一支撑机构；保持住多个半导体集成电路的多个保持部；排列设置有多个保持部的工具；控制多个保持部之间的间隔的控制机构；以及设有具有多个元件的衬底的第二支撑机构，其中，在所述工具中，由多个保持部拾取设在第一支撑机构上的多个半导体集成电路，然后，将多个半导体集成电路安装于设在第二支撑机构上的衬底上的多个元件。
另外，控制机构移动被排列设置的多个保持部，以使多个元件的连接端子和多个半导体集成电路的连接端子相对。
此外，第一支撑机构及第二支撑机构也可为工作台、传送带、或机械手臂。
此外，第一支撑机构也可为工作台、传送带、或机械手臂，第二支撑机构也可为供给具有多个元件的挠性衬底的辊以及卷取具有多个元件的挠性衬底的辊。
本发明之一是一种半导体器件的制造装置，包括：设有多个半导体集成电路的支撑机构；保持住多个半导体集成电路的多个保持部；排列设置有多个保持部的第一辊；控制多个保持部之间的间隔的控制机构；供给具有多个元件的挠性衬底的第二辊；控制具有多个元件的挠性衬底的移动的第三辊；以及卷取具有多个元件的挠性衬底的第四辊，其中，在第一辊中，用多个保持部拾取设在支撑机构上的多个半导体集成电路，然后，使用第二辊将多个半导体集成电路安装于多个元件。
此外，本发明之一是一种半导体器件的制造装置，包括：设有多个半导体集成电路的支撑机构；保持住多个半导体集成电路的多个保持部；排列设置有多个保持部的第一辊；控制多个保持部之间的间隔的控制机构；供给具有多个元件的挠性衬底的第二辊；控制具有多个元件的挠性衬底的移动的第三辊；以及切断具有多个元件的挠性衬底的机构，其中第一辊用多个保持部拾取设在支撑机构上的多个半导体集成电路，然后使用第二辊将多个半导体集成电路安装于多个元件，并且切断机构切断具有安装有多个半导体集成电路的多个元件的挠性衬底。
此外，本发明之一是一种半导体器件的制造装置，包括：设有多个半导体集成电路的支撑机构；保持住多个半导体集成电路的多个保持部；排列设置有多个保持部的第一辊；控制多个保持部之间的间隔的控制机构；供给具有多个元件的第一挠性衬底的第二辊；控制具有多个元件的第一挠性衬底的移动的第三辊；供给第二挠性衬底的第四辊；以及贴合具有多个元件的第一挠性衬底、多个半导体集成电路、以及第二挠性衬底的一对第五辊及第六辊，其中第一辊用多个保持部拾取设在支撑机构的多个半导体集成电路，然后使用第二辊将多个半导体集成电路安装于多个元件，并且一对第五辊及第六辊将第二挠性衬底贴合在具有安装有多个半导体集成电路的多个元件的第一挠性衬底。
另外，排列设置有多个保持部的第一辊具有2n组保持部或(2n+1)组保持部。
此外，本发明之一是一种半导体器件的制造装置，包括：设有多个半导体集成电路的支撑机构；保持住多个半导体集成电路的多个第一保持部；排列设置有多个第一保持部的第一辊；控制多个第一保持部之间的间隔的控制机构；从多个第一保持部保持住多个半导体集成电路的多个第二保持部；排列设置有多个第二保持部的第二辊；供给具有多个元件的挠性衬底的第三辊；控制具有多个元件的挠性衬底的移动的第四辊；以及卷取具有多个元件的挠性衬底的第五辊，其中第二辊用多个第二保持部保持住由多个第一保持部保持住的多个半导体集成电路，然后使用第四辊将多个半导体集成电路安装于多个元件。
另外，第一辊及第二辊也可分别具有2n组第一保持部及2n组第二保持部。此外，第一辊及第二辊也可分别具有(2n+1)组第一保持部及(2n+1)组第二保持部。
此外，本发明之一是一种半导体器件的制造方法，包括以下工序：在第一支撑机构上设置多个半导体集成电路；使用被排列设置在工具上的多个保持部拾取多个半导体集成电路；由控制多个保持部之间的间隔的控制机构控制多个保持部之间的间隔，以使多个半导体集成电路的连接端子与设在第二支撑机构上的衬底上的多个元件的连接端子相对；以及使多个半导体集成电路的连接端子及多个元件的连接端子连接。
本发明之一是一种半导体器件的制造方法，包括以下工序：在支撑机构上设置多个半导体集成电路；使用被排列设置在辊上的多个保持部拾取多个半导体集成电路；使供给具有多个元件的挠性衬底的辊、控制具有多个元件的挠性衬底的移动的辊、以及回收具有多个元件的挠性衬底的辊旋转，来移动具有多个元件的挠性衬底；使排列设置有保持部的辊旋转，来使多个半导体集成电路及具有元件的挠性衬底相对；由控制多个保持部之间的间隔的控制机构控制多个保持部之间的间隔，以使多个半导体集成电路的连接端子与挠性衬底的多个元件的连接端子相对；以及使用控制具有多个元件的挠性衬底的移动的辊及排列设置有多个保持部的辊使多个半导体集成电路的连接端子及多个元件的连接端子连接。
另外，也可使用控制具有多个元件的挠性衬底的移动的辊及排列设置有多个保持部使多个半导体集成电路的连接端子及多个元件的连接端子连接，然后由切断机构切断挠性衬底。
此外，也可使用控制具有多个元件的挠性衬底的移动的辊及排列设置有保持部的辊使多个半导体集成电路的连接端子及多个元件的连接端子连接，然后使用一对辊将挠性衬底贴合在多个半导体集成电路及多个元件的表面上。
进而，也可使用控制具有多个元件的挠性衬底的移动的辊及排列设置有多个保持部的辊使多个半导体集成电路的连接端子及多个元件的连接端子连接，然后使用一对辊将挠性衬底贴合在多个半导体集成电路及多个元件的表面上，由切断机构切断具有多个元件的挠性衬底及挠性衬底。
根据本发明的半导体器件的制造方法，可以由多个保持部拾取多个半导体集成电路，然后控制多个保持部之间的间隔，以使半导体集成电路的连接端子与元件的连接端子相对，连接元件与半导体集成电路，来制造半导体器件。因此，即使当相邻的半导体集成电路的连接端子之间的间隔与相邻的元件的连接端子之间的间隔不同时，也可以在从元件衬底拾取半导体集成电路且使此相对于元件的过程中，通过仅仅控制多个保持部之间的间隔，将半导体集成电路贴合在元件上。此外，在一次工序中，可以拾取多个半导体集成电路，将多个半导体集成电路与多个元件贴在一起，来制造多个半导体器件。因此，可以提供一种缩短节拍时间且提高量产性的低成本的半导体器件的制造方法。
本发明的半导体器件的制造装置包括：具有被排列设置的多个保持部的工具；控制被排列设置的多个保持部之间的间隔的控制机构；设有多个半导体集成电路的支撑机构；以及设有具有多个元件的挠性衬底的支撑机构。工具包括：被排列设置的多个保持部；以及控制保持部之间的间隔的控制机构。因此，即使当相邻的半导体集成电路的连接端子之间的间隔与相邻的元件的连接端子之间的间隔不同时，也可以在从元件衬底拾取半导体集成电路且使此相对于元件的过程中，通过仅仅控制多个保持部之间的间隔，将半导体集成电路贴合在元件。此外，在一次工序中，可以拾取多个半导体集成电路，将多个半导体集成电路贴合在多个元件上，来制造多个半导体器件。因此，可以提供一种缩短节拍时间，提高量产性，且可以低成本制造半导体器件的制造装置。
附图说明
图1A至1D为说明本发明的半导体器件的制造方法的截面图；
图2A至2D为说明本发明的半导体器件的制造方法的截面图；
图3A至3D为说明本发明的半导体器件的制造方法的截面图；
图4A至4D为说明本发明的半导体器件的制造方法的截面图；
图5A和5B为说明本发明的半导体器件的制造方法的截面图；
图6A至6C为说明本发明的半导体器件的制造方法的截面图；
图7A和7B为说明本发明的半导体器件的制造方法的截面图；
图8A和8B为说明本发明的半导体器件的制造方法的截面图；
图9A至9E为说明本发明的半导体器件的制造方法的截面图；
图10A至10D为说明本发明的半导体器件的制造方法的截面图；
图11A至11C为说明本发明的半导体器件的制造方法的截面图；
图12A和12B为说明本发明的半导体器件的制造方法的截面图；
图13A至13C为说明可以适用于本发明的天线的形状的俯视图；
图14为说明本发明的半导体器件的图；
图15A至15F为说明本发明的半导体器件的应用例的图；
图16A和16B为说明本发明的半导体器件的制造装置的控制部的一部分的截面图；
图17A和17B为说明本发明的半导体器件的制造装置的控制部的一部分的截面图；
图18为说明本发明的半导体器件的制造装置的斜视图；
图19为说明本发明的半导体器件的制造装置的斜视图。
具体实施方式
参照附图对于本发明的实施方式进行详细的说明。另外，本发明不局限于以下说明，所属领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下将说明的实施方式所记载的内容中。此外，在以下将说明的本发明的结构中，对同一部分或具有同样功能的部分在不同的附图之间附加同一附图标记。
实施方式1
将说明本实施方式的半导体器件的制造装置及制造方法。使用图1A至1D、图16至图18来说明。
本实施方式的半导体器件的制造装置如图18示出一个方式那样，包括：从支撑机构101拾取半导体集成电路102的被排列设置的多个保持部104；具有多个保持部104的工具103；控制多个保持部104的控制机构100；以及安装有具有多个元件的衬底111的支撑机构114，将由被排列设置的保持部104拾取的半导体集成电路102安装于形成于衬底111上的元件。另外，在以下实施方式中，作为元件示出天线112，作为半导体器件，示出在半导体集成电路安装有天线的器件。但是，元件不局限于天线。此外，半导体器件是在半导体集成电路上安装有元件的器件。
作为被排列设置的保持部104，可以使用以吸嘴、套爪、镊子、或爪子为典型的夹握工具。在此，作为保持工具使用吸嘴。此外，也可在保持部104上设置加热器。通过在保持部104上设置加热器，可以用保持部104拾取设在支撑机构101上的半导体集成电路102，且将此移动到具有天线112的衬底111上，然后加热保持部的加热器，来进行热压接且将半导体集成电路102安装于天线112上。另外，作为加热器，优选是可以进行从室温到500℃的加热的加热器。此外，压接保持部104来连接半导体集成电路及天线的情况下，每个保持部优选可以耐受10g至100kg，更优选地是50g至50kg。进而，通过在保持部104设置驱动部如电动机等，可以旋转半导体集成电路的方向(θ方向)，并且容易进行将半导体集成电路安装于具有天线的衬底之际的位置调整。
工具103是如机械手臂、头子、辊等移动装置，并且可以自由地进行升降及水平移动(xyz方向)。此外，工具103也可与轨道或电动机等的驱动部108连接。借助工具103或驱动部108可以在用保持部104拾取支撑机构101上的半导体集成电路102之后，将此移动到支撑机构114上的天线112附近，来将半导体集成电路102安装到天线112。
控制被排列设置的保持部104的控制机构100是如下机构：从支撑机构101拾取半导体集成电路102，然后移动被排列设置的保持部104，以使半导体集成电路102的连接端子与形成在衬底111上的各个天线112的连接端子相对。控制机构100包括：检测被排列设置的保持部104拾取了半导体集成电路102这一情况的检测元件；检测被排列设置的保持部104被移动到了与天线相对的位置这一情况的检测元件；以及改变被排列设置的保持部104之间的间隔的驱动部。此外，也可具有检测相邻的天线的连接端子之间的间隔的检测元件。作为检测被排列设置的保持部104拾取了半导体集成电路102这一情况的检测元件、检测相邻的天线的连接端子之间的间隔的检测元件，可以使用CCD摄像机等，并且对于由检测元件检测的图像信息进行图像处理，来检测半导体集成电路、天线的连接端子、排列(alignment)的位置。
参照图16A和16B、以及图17A和17B说明控制被排列设置的保持部104的控制机构100所包括的驱动部的典型例子。如图16A所示，被排列设置的保持部104包括轨道105、在轨道105内移动的支撑部106a、固定在保持部104的支撑部106b、设在相邻的支撑部106a及106b的轴107、以及108。此外，在工具103内设有轨道109，以便保持部104可以移动。
在拾取支撑机构上的半导体集成电路的情况下，如图16A所示，在轨道105内移动的支撑部106a位于离开被固定的支撑部106b的位置。将此时的保持部104之间的间隔为x。
在使半导体集成电路与天线相对的情况下，如图16B所示，支撑部106a在轨道105内移动，从而缩短与被固定的支撑部106b之间的距离。此时，轴107、108也移动，可以使保持部104之间的间隔从x扩大到a。
此外，作为其他例子，如图17A所示，工具103内设有轨道109，保持部104设有在轨道109内移动的电动机等的动力机构110。
在拾取支撑机构上的半导体集成电路的情况下，如图17A所示，保持部104之间的间隔为x。
在使半导体集成电路与天线相对的情况下，如图17B所示，设在保持部104的动力机构在轨道109内移动，可以使保持部104之间的间隔从x扩大到a。
支撑机构101是支撑多个半导体集成电路的机构，支撑机构114是支撑具有多个天线的挠性衬底的机构，典型地使用工作台、传送带、机械手臂等。此外，工作台也可设在能够进行升降(z方向)及水平移动(xy方向)的移动装置。在使用工作台或传送带作为支撑机构的情况下，多个半导体集成电路设在薄板或衬底上。此外，在使用机械手臂作为支撑机构的情况下，也可将多个半导体集成电路设在固定于框体的粘接性薄膜上。在此情况下，机械手臂夹持框体。作为粘接性薄膜，有紫外线固化型粘接薄膜(也称为UV薄膜、UV带、UV薄板)、由压力改变粘接力的压敏薄膜(也称为压敏带、压敏薄板)、热固化型粘接薄膜(也称为热固化型粘接带、热固化型粘接薄板)等。进而，粘接性薄膜也可为可伸缩的扩张型薄膜。
半导体集成电路102是由多个半导体元件组成电路的，典型地是形成有多个半导体元件的硅芯片、具有薄膜半导体元件的芯片等。
形成有多个半导体元件的硅芯片的制造方法的典型例子为如下：在硅片的表面上形成MOS晶体管、电容器、电阻器、二极管等，接着，对于硅片的背面进行称为背面研磨(back-grind)的抛光处理，来使硅片的厚度为30至250μm，优选为50至100μm，然后使用切割器将硅片分为矩形来形成芯片。
具有薄膜半导体元件的芯片的典型例子为具有薄膜晶体管、电容器、电阻器、薄膜二极管等的层。具有薄膜半导体元件的芯片的制造方法的典型例子如下：在衬底上形成具有薄膜晶体管、电容器、电阻器、薄膜二极管等的层，从衬底剥离该层，分断为矩形来形成。
作为天线112，可以使用通过印刷法、蚀刻导电薄膜的方法、电镀法等的方法形成在挠性衬底上的导电层。天线112可由具有Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、以及Ba中任何一个或更多的元素的导电层形成。
图13A至13C示出可适用于本发明的天线的俯视图。在将电磁耦合方式或者电磁感应方式(例如，13.56MHz频带)适用于半导体器件的信号传送方式的情况下，为了利用磁场密度的改变引起的电磁感应，用作天线的导电层的形状可以为如图13A所示的方形线圈状281、或者圆形线圈状(例如，螺旋天线)。此外，用作天线的导电层的形状可以为如图13B所示的方形环状282、或者圆形环状。
此外，在适用微波方式(例如，UHF频带(860至960MHz频带)、2.45GHz频带等)的情况下，通过考虑用于传送信号的电磁波的波长，适当地设定用作天线的导电层的长短等的形状即可。例如，可以使用如图13C所示的直线型偶极状283、曲线型偶极状、或者平面形状(例如平板天线)。
另外，在本实施方式中，作为元件的典型例子使用天线112来表示，但不局限于此。例如，可以适当地使用半导体集成电路、传感器、电池、布线基板、显示器件等。
作为衬底111，典型地说，可以使用层叠有由PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚砜)、聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚亚胺、聚苯硫醚、聚苯醚、聚砜或聚邻苯二甲酰胺等构成的衬底或由纤维材料构成的纸、与作为由热塑性材料形成的层的粘接性有机树脂(丙烯酸树脂、环氧树脂、硅酮树脂等)而成的衬底。此外，在上述衬底上，也可以使用具有挠性的挠性衬底。进而，也可使用玻璃衬底、石英衬底、或金属衬底等。
接着，以下说明在本实施方式中所示的半导体器件的制造方法。
如图1A所示，用被排列设置的多个保持部104保持住设在支撑机构101上的多个半导体集成电路102。此时的保持部104的间隔为x(0≤x)。
接着，如图1B所示，从支撑机构101拾取半导体集成电路102。此时，向离开支撑机构101的方向移动工具103。或者，向离开工具103的方向移动支撑机构101。或者，向保持部104及支撑机构101互相离开的方向分别移动保持部104及支撑机构101。此外，在具有控制保持部104的伸缩的机构的情况下，收缩保持部104。可以通过这些方法，从支撑机构101拾取半导体集成电路102。
接着，如图1C所示，将具有天线112的衬底111安装于支撑机构114。接下来，对于天线112的连接端子(未图示)涂敷导电糊剂113。另外，也可在天线112的连接端子上设置各向异性导电粘接剂、各向异性导电薄膜而代替导电糊剂113。此外，作为天线112的连接端子，也可使用天线的一部分。
接着，将工具103移动到具有天线112的衬底111上。此时，由控制机构扩大保持部104之间的间隔，以使半导体集成电路102的连接端子和天线112的连接端子相对。典型地说，在相邻的天线112的连接端子之间的间隔为a的情况下，由控制机构将被排列设置的保持部104之间的间隔变为a。另外，也可将支撑具有天线112的衬底111的支撑机构114移动到工具103下，而代替将工具103移动到具有天线112的衬底111上。
接着，如图1D所示，将半导体集成电路102安装于导电糊剂113上。之后，通过回流工序等，夹着导电糊剂113安装半导体集成电路102及天线112。
此外，也可设置接合机构。在此情况下，可以将由具有保持部104的工具103拾取了的半导体集成电路102配备(暂时压接)在天线112上，然后压接半导体集成电路102及导电糊剂113，来安装(实际压接)半导体集成电路102和天线112。作为这样的接合机构，有使用热压接法、超声波接合法的机构，典型地说，可以使用具有加热器、超声波喇叭的工具。
通过以上工序，可以制造具有多个由半导体集成电路及天线构成的半导体器件的衬底。然后，也可形成保护层，以覆盖半导体集成电路及天线。此外，也可在衬底111上另行贴合衬底，以覆盖半导体集成电路及天线。作为这样的衬底，可以适当地使用与衬底111处所示的挠性衬底相同的衬底。
进而，可以通过切断挠性衬底，制造由半导体集成电路及天线构成的半导体器件。
本实施方式的半导体器件的制造方法为如下：由保持部拾取半导体集成电路，然后，控制保持部之间的间隔，以使相邻的半导体集成电路的连接端子及相邻的天线的连接端子相对，将半导体集成电路连接到天线，来制造半导体器件。因此，即使当相邻的半导体集成电路的连接端子之间的间隔与相邻的天线的连接端子之间的间隔不同时，也可在拾取半导体集成电路且使此与天线相对的过程中，通过仅仅控制保持部之间的间隔，将半导体集成电路贴合在天线。此外，在一次工序中，可以拾取多个半导体集成电路，将多个半导体集成电路与多个天线贴在一起，来制造多个半导体器件。因此，可以缩短节拍时间，提高量产性，来提供低成本的半导体器件的制造方法。
本实施方式的半导体器件的制造装置包括：具有被排列设置的多个保持部的工具；控制被排列设置的保持部之间的间隔的控制机构；设有多个半导体集成电路的支撑机构；以及设有具有多个天线的挠性衬底的支撑机构。工具包括：被排列设置的多个保持部；以及控制保持部之间的间隔的控制机构。因此，即使当相邻的半导体集成电路的连接端子之间的间隔与相邻的天线的连接端子之间的间隔不同时，也可在拾取半导体集成电路且使此与天线相对的过程中，通过仅仅控制保持部之间的间隔，将半导体集成电路贴合在天线。此外，在一次工序中，可以拾取多个半导体集成电路，将多个半导体集成电路与多个天线贴在一起，来制造多个半导体器件。因此，可以提供一种缩短节拍时间，提高量产性，且可以低成本制造半导体器件的制造装置。
实施方式2
在本实施方式中，说明使用卷装进出(roll-to-roll)方式的半导体器件的制造装置及制造方法。参照图2A至图4D、以及图19。
如图19所示，本实施方式的半导体器件的制造装置包括：卷有具有天线209的挠性衬底208的供给用辊205；控制挠性衬底208的移动的同时，将半导体集成电路202安装于天线209上的辊206；以及卷取在天线209上安装有半导体集成电路202的挠性衬底208的回收用辊207。此外，还包括：支撑半导体集成电路202的支撑机构201；以及具有保持住半导体集成电路202的保持部204的辊203。另外，保持部204被排列设置在辊203的侧面。此外，也可在具有天线209的挠性衬底208的表面设有各向异性导电薄膜。此外，辊203、205至207也可具有分别移动各个旋转轴203a、205a至207a的移动机构。可以由移动旋转轴203a、205a至207a的移动机构而上升或下降辊203、205至207，来控制辊203、205至207的位置。此外，保持部204也可具有控制保持部204的伸缩的机构。
作为本实施方式的半导体集成电路202、保持部204、天线209、具有天线209的挠性衬底208，可以分别适当地选择使用实施方式1所述的半导体集成电路102、保持部104、天线112、具有天线112的挠性衬底111。
控制挠性衬底208的移动的同时将半导体集成电路202安装于天线209上的辊206设在供给用辊205及回收用辊207之间。此外，控制挠性衬底208的移动的同时将半导体集成电路202安装于天线209上的辊206设为与具有保持部204的辊203相对，其间夹着具有天线209的挠性衬底208。
辊203、205至207是圆筒状的旋转体，典型地相当于表面被抛光的圆筒铸件等。辊203、205至207分别以预定速度旋转。此外，辊205至207向相同方向旋转，辊203向与辊206相反的方向或相同的方向旋转。
在此，说明排列设置在辊203的保持部204的结构。图2A示出半导体器件的制造装置的x轴方向的截面，图2B示出图2A中的半导体器件的制造装置的y轴方向的截面。此外，图2C示出半导体器件的制造装置的x轴方向的截面，图2D示出图2C中的半导体器件的制造装置的y轴方向的截面。从图2A和2B来看，沿着辊203的y轴方向排列设置有多个保持部204。此时的被排列设置的保持部204之间的间隔为x。另外，在图2A至2D中，示出了沿着y轴方向排列设置多个保持部204的结构，但不局限于此。就是说，也可以沿着x轴方向排列多个保持部。
接着，说明半导体器件的制造方法。
如图2A和2B所示，通过辊205的旋转，具有天线209的挠性衬底208被送出。挠性衬底208经过辊206传送到辊207。此外，通过辊205至207的旋转，挠性衬底208被卷在辊207本身。就是说，挠性衬底208由辊207回收。
辊203向与支撑机构201的移动方向相反的方向或相同的方向旋转。通过适当地调整辊203的压力、保持部204和半导体集成电路202之间的间隔、辊203的旋转速度、以及支撑机构201的移动速度，可以由辊203的保持部204保持住设在支撑机构201上的半导体集成电路202。
接着，通过辊203向与辊206相反的方向或相同的方向旋转，从支撑机构201剥离半导体集成电路202。
此外，也可使用以下方法而代替上述方法，从支撑机构201拾取半导体集成电路202。在辊203不旋转的状态下，由使辊203的旋转轴移动的移动机构将辊203移动到半导体集成电路202一侧。接着，由保持部204从支撑机构201保持住半导体集成电路202，然后由移动辊203的旋转轴的动机构将辊203移动到辊206一侧，而由保持部204从支撑机构201拾取半导体集成电路202。之后，使辊203旋转。可以通过这样的辊203的移动，可靠地从支撑机构201剥离半导体集成电路202。
此外，也可使用以下方法而代替上述方法，从支撑机构201拾取半导体集成电路202。在辊203不旋转的状态下，由控制保持部204的伸缩的机构将保持部204伸到半导体集成电路202一侧。接着，由保持部204从支撑机构201保持住半导体集成电路202，然后由控制保持部204的伸缩的机构使保持部204缩短，由保持部204从支撑机构201拾取半导体集成电路202。之后，使辊203旋转。可以通过这样的保持部204的伸缩，可靠地从支撑机构201剥离半导体集成电路202。
接着，如图2C及2D所示，在辊203旋转的状态下，由控制机构扩大保持部204之间的间隔，以使半导体集成电路202的连接端子和天线209的连接端子相对。此时，被排列设置的保持部204之间的间隔为a。
接着，在由辊206及保持部204夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202安装于形成于挠性衬底208上的天线209上。可以通过适当地调整辊206和保持部204之间的间隔、以及一对辊203、206的旋转速度，将半导体集成电路202安装于挠性衬底208的天线209。
此外，也可使用以下方法而代替上述方法，将半导体集成电路202安装于挠性衬底208的天线209。当使辊203旋转以使半导体集成电路202移动到与天线209相对的位置时，停止辊203、205至207的旋转。接着，由控制机构扩大保持部204之间的间隔，以使半导体集成电路202的连接端子与天线209的连接端子相对。此时，被排列设置的保持部204的间隔为a。由移动辊203的旋转轴的移动机构将辊203移动到辊206一侧。接着，在由辊206及保持部204夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202安装于形成于挠性衬底208上的天线209。
接着，可以由移动辊203的旋转轴的移动机构将辊203移动到支撑机构201一侧，将半导体集成电路202安装于挠性衬底208的天线209。之后，使辊203、205至207旋转。
此外，也可使用以下方法而代替上述方法，将半导体集成电路202安装于挠性衬底208的天线209。当使辊203旋转以使半导体集成电路202移动到与天线209相对的位置时，停止辊203、205至207的旋转。接着，由控制机构扩大保持部204之间的间隔，以使半导体集成电路202的连接端子与天线209的连接端子相对。此时，被排列设置的保持部204的间隔为a。接着，在辊203、205至207不旋转的状态下，由移动辊205至207的旋转轴的移动机构将辊205至207移动到保持部204一侧。接着，在由保持部204及辊206夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202安装于形成于挠性衬底208上的天线209。
接着，由移动辊205至207的旋转轴的移动机构将辊206与支撑机构201分离，然后使辊203、205至207旋转。
此外，也可使用以下方法而代替上述方法，将半导体集成电路202安装于挠性衬底208的天线209。当使辊203旋转以使半导体集成电路202移动到与天线209相对的位置时，停止辊203、205至207的旋转。接着，由控制机构扩大保持部204之间的间隔，以使半导体集成电路202的连接端子与天线209的连接端子相对。此时，被排列设置的保持部204的间隔为a。接着，在辊203、205至207不旋转的状态下，由控制保持部204的伸缩的机构将保持部204伸到辊206一侧。接着，在由保持部204及辊206夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202安装于形成于挠性衬底208上的天线209。接着，由控制保持部204的伸缩的机构使保持部204缩短，然后使辊203、205至207旋转。
另外，也可在本实施方式的半导体器件的制造装置中，除了具有保持部204的辊203之外，还包括一对具有加热机构如加热器等的辊。在此情况下，也可将由具有保持部204的辊203拾取的半导体集成电路202配备(暂时压接)在天线209上，然后由一对具有加热机构如加热器等的辊对于半导体集成电路202及各向异性导电薄膜210进行热压接，来安装(实际压接)半导体集成电路202和天线209。
另外，在图2A至2D中，沿着与辊206的旋转方向平行的方向(即，x轴方向)排列配有每个天线的连接部。但是，不局限于此，也可沿着与辊206的旋转方向垂直的方向(即，y轴方向)排列配置每个天线的连接部。在此情况下，与图2A至2D所示的结构相同，由于辊206及保持部204仅仅夹持一次天线及半导体集成电路，就可以将半导体集成电路安装于天线，所以可以提高成品率。
之后，由辊207回收具有天线209的挠性衬底208、以及连接到天线209的半导体集成电路202。通过以上工序，可以形成包括多个在天线上安装有半导体集成电路的半导体器件的薄板。
此外，如图3C所示，也可具有切断机构221，而代替卷取具有被贴合的天线209的挠性衬底208、以及被安装于天线209的半导体集成电路202的回收用辊207。结果，可以将包括具有天线209的挠性衬底208、以及连接到天线209的半导体集成电路202的半导体器件一个个分离。作为切断机构221，可以适当地使用切割装置、划线装置、激光照射装置等。
此外，可以使用挠性衬底密封具有图2A至2D、以及图3A至3D所示的半导体器件的薄板。在此，参照图4A至4D说明图3A至3D的变形例子。图4A和4C示出半导体器件的制造装置的x轴方向的截面，图4B和4D分别示出图4A和4C中的半导体器件的制造装置的y轴方向的截面。
如图4A和4C所示，除了图3A至3D所示的半导体器件的制造装置之外，也可还包括卷有挠性衬底232的供给用辊231、以及一对控制挠性衬底232的移动的同时将挠性衬底232贴在具有半导体集成电路202及天线209的挠性衬底208上的辊233、234。
与图2至图3相同，如图4A及4B所示，可以通过适当地调整辊203的压力、保持部204和半导体集成电路202之间的间隔、辊203的旋转速度、以及支撑机构201的移动速度，由被排列设置在辊203上的保持部204保持住设在支撑机构201上的半导体集成电路202。此时，被排列设置的保持部204之间的间隔为x。
接着，通过辊203向与辊206相反的方向或相同的方向的旋转，从支撑机构201剥离半导体集成电路202。接着，如图4C和4D所示，由控制机构扩大保持部204之间的间隔，以使半导体集成电路202及天线209的连接端子相对。在此，将被排列设置的保持部204之间的间隔从x扩大为a。
接着，在由辊206及保持部204夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202安装于形成于挠性衬底208上的天线209。可以通过适当地调整辊206及保持部204之间的间隔、以及辊206及辊203的旋转速度，将半导体集成电路202安装于形成于挠性衬底208上的天线209。
通过辊231的旋转，挠性衬底232被送出。挠性衬底232传送到辊233。通过一对辊233、234分别向相反方向或相同方向的旋转，由挠性衬底232密封具有半导体集成电路202及天线209的挠性衬底208。可以通过适当地调整辊233、234之间的间隔、以及一对辊233、234的旋转速度，由挠性衬底208及挠性衬底232密封半导体集成电路202及天线209。
通过以上工序，可以制造设有半导体器件的薄板。
之后，可以由切断机构235切断在天线之间露出的挠性衬底，来制造包括半导体集成电路及天线的半导体器件。
通过使用本实施方式的半导体器件的制造装置，可以连续地进行多个工序。此外，可以拾取多个半导体集成电路，将多个半导体集成电路与多个天线贴在一起，来制造多个半导体器件。因此，可以提供一种缩短节拍时间(tact time)，提高量产性，且可以低成本地制造半导体器件的制造装置。
实施方式3
在本实施方式中，参照图5A和5B、图6A至6C说明根据设于支撑机构201的半导体集成电路中形成连接端子的面，使半导体器件的制造方法不同的方式。另外，在本实施方式中，使用图2A至2D所示的半导体器件的制造装置来说明，但可以适当地使用图3A至3D、图4A至4D的半导体器件的制造装置。
图5A和5B与图2A和2C同样示出半导体器件的制造装置的x轴方向的截面。虽未图示，与图2B和2D同样，在图5A和5B中沿着辊的y轴方向排列设置有多个保持部。图6A至6C也与此同样示出半导体器件的制造装置的x轴方向的截面。虽未图示，在图6A至6C中也与此同样沿着辊的y轴方向排列设置有多个保持部。
说明下述方式：如图5A的放大图260所示，半导体集成电路202的连接端子261a、261b面对支撑机构201，而不露出于保持部204侧。另外，像这样，作为半导体集成电路202的连接端子261a、261b面对支撑机构201的结构，也可在半导体集成电路202内部形成与半导体元件连接的通孔，并且以填充该通孔的插头为连接端子261a、261b。此外，也可在半导体集成电路的表面形成连接端子，然后使半导体集成电路翻转来设在支撑机构201上，以使连接端子面对支撑机构201侧。
与图2A和2B同样，由被排列设置于辊203的保持部204保持住设在支撑机构201上的半导体集成电路202。如保持部204保持住半导体集成电路202的区域的放大图260所示，半导体集成电路202的形成连接端子261a、261b的面面对支撑机构201，在与该面相反的一侧的面上保持部204保持住半导体集成电路202。
接着，通过辊203向与辊206相反的方向或相同的方向的旋转，从支撑机构201拾取半导体集成电路202。接着，虽未图示，由控制机构向y轴方向扩大被排列设置的保持部204之间的间隔，以使半导体集成电路202的连接端子及天线209的连接端子相对。
接着，如图5B所示，当辊203及被排列设置的保持部204夹着挠性衬底208及天线209相对时，由辊206及保持部204进行加热处理和加压处理中的一方或双方，将半导体集成电路202安装于形成于挠性衬底208的天线209。可以通过适当地调整辊206及保持部204之间的间隔、以及一对辊203、206的旋转速度，将半导体集成电路202安装于形成于挠性衬底208的天线209。如半导体集成电路202及天线209的连接端子的放大图263所示，夹着各向异性导电薄膜210连接天线209和半导体集成电路202。
之后，可以由辊207回收具有天线209的挠性衬底208、以及安装于天线209的半导体集成电路202。
接着，说明一种方式，即，如图6A中的放大图270所示，半导体集成电路202的连接端子271a、271b面对保持部204一侧，而不露出于支撑机构201一侧的方式。
在连接端子271a、271b面对保持部204的半导体集成电路中，即使由辊203的保持部204拾取且旋转工具，连接端子271a、271b也不面对天线209。因此，半导体器件的制造装置除了工具之外，还需要颠倒半导体集成电路202的倒装芯片机构。在此，由辊272及设在辊272上的保持部273构成倒装芯片机构。
作为构成倒装芯片机构的辊272，可以使用与辊203、205至207相同的辊。作为保持部273，优选使用与保持部204相同数量的保持部以相同的间隔排列设置的保持部。结果，可以将所有的由保持部204拾取的半导体集成电路202传送到保持部273。
辊272向与辊203相反的方向或相同的方向旋转。此外，倒装芯片机构的辊272及辊206的各个旋转轴隔着天线209及挠性衬底208平行设置。结果，使用作为工具的辊203及设于其上的保持部204，将从支撑机构201拾取的半导体集成电路202传送到作为倒装芯片机构的辊272及设于其上的保持部273。
接着，可以使作为倒装芯片机构的辊272旋转，由保持部273及辊206贴合具有天线209的挠性衬底208及半导体集成电路202。
参照图6A至6C说明半导体器件的制造方法。
与图2A和2B同样，如图6A所示，由辊203的保持部204拾取设在支撑机构201上的半导体集成电路202。如保持部204保持住半导体集成电路202的区域的放大图270所示，半导体集成电路202的连接端子271a、271b面对保持部204。保持部204在没有形成连接端子271a、271b的区域中保持住半导体集成电路202。
接着，如图6B所示，通过辊203向与辊272相反的方向的旋转，将半导体集成电路202从工具的保持部204交接到倒装芯片机构的保持部273。如保持部204、273保持住半导体集成电路202的区域的放大图274所示，在半导体集成电路202的形成连接端子271a、271b的面相反侧的面上，半导体集成电路202被保持部273保持住。
另外，也可在辊203、272中的一方或双方设置移动每个旋转轴的移动机构而代替上述方法。在此情况下，当辊203的保持部204及辊272的保持部273夹着半导体集成电路202面对时，停止辊203、272的旋转。接着，通过使用移动辊203、272中的一方或双方的旋转轴的移动机构，移动辊203、272中的一方或双方，以使辊203、272的旋转轴接近，将半导体集成电路202从保持部204交接到保持部273。
接着，虽未图示，由控制机构向y轴方向扩大保持部273之间的间隔，以使半导体集成电路202及天线209的连接端子相对。
接着，如图6C所示，在通过辊206向与辊272相反的方向或相同的方向的旋转，由辊206及保持部273夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202的状态下，进行加压处理和加热处理中的一方或双方，将半导体集成电路202安装于形成于挠性衬底208的天线209。如半导体集成电路202及天线209的连接端子的放大图275所示，夹着各向异性导电薄膜210连接天线209及半导体集成电路202。
此外，也可使用以下方法而代替上述方法，将半导体集成电路202安装于挠性衬底208的天线209。当使辊272旋转以使半导体集成电路202移动到与天线209相对的位置时，停止辊203、205至207、272的旋转。接着，虽未图示，由控制机构向y轴方向扩大保持部273之间的间隔，以使半导体集成电路202的连接端子与天线209的连接端子相对。接着，由移动辊272的旋转轴的移动机构将辊272移动到辊206一侧。接着，在由保持部204及辊206夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202安装于形成于挠性衬底208上的天线209。接着，由移动辊272的旋转轴的移动机构将辊272移动到支撑机构201一侧。之后，使辊203、205至207、272旋转。
此外，也可使用以下方法而代替上述方法，将半导体集成电路202安装于挠性衬底208的天线209。当使辊272旋转以使半导体集成电路202移动到与天线209相对的位置时，停止辊203、205至207、272的旋转。接着，虽未图示，由控制机构向y轴方向扩大保持部273之间的间隔，以使半导体集成电路202与天线209的连接端子相对。接着，在辊203、205至207、272不旋转的状态下，由移动辊205至207的旋转轴的移动机构将辊205至207移动到保持部273一侧。接着，在由辊206及保持部273夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202安装到形成于挠性衬底208上的天线209。接着，由移动辊205至207的旋转轴的移动机构将辊205至207移动到与支撑机构201相反的一侧，然后，使辊203、205至207、272旋转。
此外，也可使用以下方法而代替上述方法，将半导体集成电路202安装于挠性衬底208的天线209。当使辊272旋转以使半导体集成电路202移动到与天线209相对的位置时，停止辊203、205至207、272的旋转。接着，虽未图示，由控制机构向y轴方向扩大保持部273之间的间隔，以使半导体集成电路202与天线209的连接端子相对。接着，在辊203、205至207、272不旋转的状态下，由控制保持部273的伸缩的机构将保持部273伸到辊206一侧。接着，在由保持部273及辊206夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202安装于形成于挠性衬底208上的天线209。接着，由控制保持部273的伸缩的机构缩短保持部273，然后使辊203、205至207、272旋转。
之后，由辊207回收具有贴有半导体集成电路202的天线209的挠性衬底208。
通过以上的半导体器件制造方法，可以与半导体集成电路的形成连接端子的位置无关地拾取多个半导体集成电路，将多个半导体集成电路与多个天线贴在一起，来制造多个半导体器件。因此，可以提供一种缩短节拍时间，提高量产性，且可以低成本地制造半导体器件的制造装置。
实施方式4
在本实施方式中，参照图7A和7B、图8A和8B说明可以适用于实施方式2或3的工具。
图7A和7B所示的半导体器件的制造装置为辊241具有2n(n为自然数)组保持部的工具的方式。在图7A和7B中，示出辊241设有两组保持部242a、242b的工具。优选为成对的保持部242a、242b相对于辊241的旋转轴对称设置。结果，可以在以每1/2n圈保持住支撑机构201上的半导体集成电路的同时，将半导体集成电路贴合在具有天线的挠性衬底208上。因此，可以提高生产能力。
在此，可以通过辊206、241向相反方向或相同方向的旋转，由保持部242a拾取支撑机构201上的半导体集成电路202a，并由保持部242b将半导体集成电路202b安装于天线209。
接着，如图7B所示，使辊205至207旋转，移动具有天线209的挠性衬底208。此外，使辊241旋转，将由保持部242a从支撑机构201拾取的半导体集成电路202a接近于天线209，并且使保持部242b接近于支撑机构201。之后，可以将半导体集成电路202a安装于天线209，并由保持部242b拾取支撑机构201上的半导体集成电路202c。
另外，虽未图示，在将半导体集成电路202a接近于天线209之前，向y轴方向扩大保持部242a之间的间隔，以使其与天线209的连接端子相对。另一方面，在由保持部242b拾取半导体集成电路202c之前，向y轴方向缩短保持部242b之间的间隔，以使保持部242b与半导体集成电路202c的连接端子相对。
此外，也可使用以下方法而代替上述方法，从支撑机构201拾取半导体集成电路，并且，将半导体集成电路安装于挠性衬底208的天线209。当使辊241旋转来使半导体集成电路202b移动到与天线209相对且保持部242a与支撑机构201上的半导体集成电路202a相对的位置后，停止支撑机构201的移动、以及辊205至207、241的旋转。接着，虽未图示，由控制机构向y轴方向扩大保持部242b之间的间隔，以使半导体集成电路202b与天线209的连接端子相对。接着，在由保持部242b及辊206夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202b的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202b安装于形成于挠性衬底208上的天线209。
接着，由移动辊241的旋转轴的移动机构将辊241移动到支撑机构201一侧，由保持部242a保持住支撑机构201上的半导体集成电路202a，然后由移动辊241的旋转轴的移动机构将辊241移动到辊206一侧，以拾取半导体集成电路202a，并且将辊241移动到保持部242a、242b与挠性衬底208、天线209、以及各向异性导电薄膜210不接触的位置。之后，重新开始支撑机构201的移动、以及辊205至207、241的旋转。
此外，也可使用以下方法在从支撑机构201拾取半导体集成电路的同时，将半导体集成电路安装于挠性衬底208的天线209。当使辊241旋转来使半导体集成电路202b移动到与天线209相对的位置后，停止支撑机构201的移动、以及辊205至207、241的旋转。接着，虽未图示，由控制机构向y轴方向扩大保持部242b之间的间隔，以使半导体集成电路202b与天线209的连接端子相对。接着，在辊205至207、241不旋转的情况下，由移动辊205至207的旋转轴的移动机构将辊205至207移动到保持部242b一侧。接着，在由辊206及保持部242b夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202b的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202b安装于形成于挠性衬底208上的天线209。
接着，由移动辊205至207的旋转轴的移动机构将辊205至207与辊241分离。接着，由移动辊241的旋转轴的移动机构将辊241移动到半导体集成电路202a一侧，由保持部242a保持住支撑机构201上的半导体集成电路202a。接着，由移动辊241的旋转轴的移动机构将辊241移动到辊206一侧，以拾取半导体集成电路202a。然后，将辊241移动到保持部242a、242b与挠性衬底208、天线209、以及各向异性导电薄膜210不接触的位置。之后，重新开始支撑机构201的移动、以及辊205至207、241的旋转。
此外，也可使用以下方法在从支撑机构201拾取半导体集成电路的同时，将半导体集成电路安装于挠性衬底208的天线209。当使辊241旋转以使半导体集成电路202b移动到与天线209相对的位置后，停止支撑机构201的移动、以及辊205至207、241的旋转。接着，虽未图示，由控制机构向y轴方向扩大保持部242b之间的间隔，以使半导体集成电路202b与天线209的连接端子相对。接着，在辊205至207、241不旋转的状态下，由控制保持部242b的伸缩的机构将保持部242b伸到辊206一侧。接着，在由保持部242b及辊206夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202b的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202b安装于形成于挠性衬底208上的天线209。接着，由控制保持部242b的伸缩的机构缩短保持部242b。
接着，由控制保持部242a的伸缩的机构将保持部242a伸到支撑机构201一侧，而由保持部242a保持住支撑机构201上的半导体集成电路202a且拾取半导体集成电路202a。接着，由控制保持部242a的伸缩的机构缩短保持部242a，然后使保持部242a、242b处于与挠性衬底208、天线209、以及各向异性导电薄膜210不接触的状态。之后，重新开始支撑机构201的移动、以及辊205至207、241的旋转。
通过以上工序，可以在辊241旋转一圈期间，将半导体集成电路贴合在天线上，并且由保持部拾取支撑机构上的半导体集成电路。
参照图8A和8B示出包括辊251具有2n+1(n为自然数)组保持部的工具的半导体器件的制造装置的方式。在图8A和8B中，示出辊251设有三组保持部252a至252c的工具。在此，各组保持部优选相对于辊251的旋转轴以等间隔(360/(2n+1)度)设置。结果，可以分别在不同的时机进行由保持部拾取支撑机构201的半导体集成电路的工序、以及用保持部将半导体集成电路贴合在具有天线209的挠性衬底208的工序，来避免各个工序互相影响。结果，可以可靠地进行每个工序。在此，绕旋转轴以120°的间隔配置各个保持部。
在此，通过辊206、251向相反方向或相同方向的旋转，由保持部252c拾取支撑机构201上的半导体集成电路202c。
接着，如图8B所示，使辊205至207旋转来移动具有天线209的挠性衬底208。此外，可以使辊251旋转来将由保持部252a从支撑机构201拾取的半导体集成电路202a贴合在天线209上。
另外，虽未图示，在将半导体集成电路202a接近于天线209之前，向y轴方向扩大保持部252a的间隔，以使其与天线209的连接端子相对。另一方面，在由保持部252c拾取半导体集成电路202c之前，向y轴方向缩短保持部252c的间隔，以使保持部252c与半导体集成电路202c的连接端子相对。
此外，也可使用以下方法在从支撑机构201拾取半导体集成电路的同时，将半导体集成电路安装于挠性衬底208的天线209上。当使辊251旋转，而使保持部252c移动到与半导体集成电路202c相对的位置时，停止支撑机构201的移动、以及辊205至207、251的旋转。接着，由移动辊251的旋转轴的移动机构将辊251移动到支撑机构201一侧，由保持部252c保持住支撑机构201上的半导体集成电路202c。接着，由移动辊251的旋转轴的移动机构将辊251移动到辊206一侧，拾取半导体集成电路202c。然后，将辊251移动到保持部252a至252c与挠性衬底208、天线209、以及各向异性导电薄膜210不接触的位置。接着，重新开始支撑机构201的移动、以及辊205至207、251的旋转。
接着，如图8B所示，当半导体集成电路202a移动到与天线209相对的位置时，停止支撑机构201的移动、以及辊205至207、251的旋转。接着，虽未图示，由控制机构向y轴方向扩大保持部252a之间的间隔，以使半导体集成电路202a的连接端子与天线209的连接端子相对。接着，可以由移动辊251的旋转轴的移动机构将辊251移动到辊206一侧，在由辊206及保持部252a夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202a的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202a安装于形成于挠性衬底208上的天线209。
虽未图示，在将半导体集成电路202a安装于天线209之后，保持部252a向y轴方向缩短间隔。
此外，也可使用以下方法在从支撑机构201拾取半导体集成电路的同时，将半导体集成电路安装于挠性衬底208的天线209。当使辊251旋转，保持部252c移动到与半导体集成电路202c相对的位置时，停止支撑机构201的移动、以及辊205至207、251的旋转。接着，由移动辊251的旋转轴的移动机构将辊251移动到支撑机构201一侧，由保持部252c拾取支撑机构201上的半导体集成电路202c。接着，由移动辊251的旋转轴的移动机构将辊251移动到辊206一侧，将辊251移动到保持部252a至252c与挠性衬底208、天线209、以及各向异性导电薄膜210不接触的位置。之后，重新开始支撑机构201的移动、以及辊205至207、251的旋转。
接着，如图8B所示，当半导体集成电路202a移动到与天线209相对的位置时，停止支撑机构201的移动、以及辊205至207、251的旋转。接着，虽未图示，由控制机构向y轴方向扩大保持部252a之间的间隔，以使半导体集成电路202a的连接端子与天线209的连接端子相对。接着，在辊205至207、251不旋转的状态下，由移动辊205至207的旋转轴的移动机构将辊205至207移动到保持部252a一侧。接着，在由辊206及保持部252a夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202a的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202a安装于形成于挠性衬底208上的天线209。
接着，由移动辊205至207的旋转轴的移动机构将辊206与辊251分离。
虽未图示，在将半导体集成电路202a安装于天线209之后，保持部252a向y轴方向缩短间隔。
此外，也可使用以下方法在从支撑机构201拾取半导体集成电路的同时，将半导体集成电路安装于挠性衬底208的天线209。当使辊251旋转，保持部252c移动到与半导体集成电路202c相对的位置时，停止支撑机构201的移动、以及辊205至207、251的旋转。由控制保持部252c的伸缩的机构将保持部252c伸到支撑机构201一侧，由保持部252c保持住在支撑机构201上的半导体集成电路202c。接着，由控制保持部252c的伸缩的机构缩短保持部252c，以拾取半导体集成电路202c，然后使保持部252a至252c处于与挠性衬底208、天线209、以及各向异性导电薄膜210不接触的状态。之后，分别重新开始支撑机构201的移动、以及辊205至207、251的旋转。
接着，如图8B所示，当半导体集成电路202a移动到与天线209相对的位置时，停止支撑机构201的移动、以及辊205至207、251的旋转。接着，虽未图示，由控制机构向y轴方向扩大保持部252a之间的间隔，以使半导体集成电路202a的连接端子与天线209的连接端子相对。接着，在辊205至207、251不旋转的状态下，由控制保持部252a的伸缩的机构将保持部252a伸到辊206一侧。接着，在由保持部252a及辊206夹持挠性衬底208、天线209、各向异性导电薄膜210、以及半导体集成电路202a的状态下，进行加压处理和加热处理中的一方或双方，来将半导体集成电路202a安装于形成于挠性衬底208上的天线209。接着，由控制保持部252a的伸缩的机构缩短保持部252a。
通过以上工序，可以在辊251旋转一圈之间，将半导体集成电路贴合在天线上的同时，由保持部拾取支撑机构上的半导体集成电路。因此，可以同时进行多个工序。此外，可以拾取多个半导体集成电路，将多个半导体集成电路贴合在多个天线上，来制造多个半导体器件。因此，可以提供一种缩短节拍时间，提高量产性，且可以低成本地制造半导体器件的制造装置。
实施例1
在本实施例中，参照图6、图9至图12而说明能够无接触地传送数据的半导体器件的制造工序。此外，在图9A至12B中示出图6A至6C所示的半导体器件的y轴方向的截面图。
如图9A所示，在衬底1201上形成剥离层1202，在剥离层1202上形成绝缘层1203，在绝缘层1203上形成薄膜晶体管1204以及将构成薄膜晶体管的导电层绝缘的层间绝缘层1205，形成连接到薄膜晶体管的半导体层的源电极/漏电极1206。接着，形成绝缘层1207，以覆盖薄膜晶体管1204、层间绝缘层1205、以及源电极/漏电极1206，形成导电层1208，其通过绝缘层1207连接到源电极或漏电极1206。
作为衬底1201，使用玻璃衬底、石英衬底、在其表面上形成有绝缘层的金属衬底或不锈钢衬底、以及具有可耐本工序的处理温度的耐热性的塑料衬底等。上述衬底1201的尺寸和形状没有限制，从而例如使用一边长为1m以上并且为矩形的衬底作为衬底1201，就可以格外提高生产率。与使用圆形的硅衬底的情况相比，这是很大的优点。
剥离层1202是通过溅射法、等离子体CVD法、涂敷法、印刷法等将由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)以及硅(Si)中的元素；以上述元素为主要成分的合金材料；或以上述元素为主要成分的化合物材料构成的层以单层或层叠方式形成的。在剥离层1202为含有硅的层的情况下，其结晶结构可以为非晶、微晶、多晶中的任何一种。
在剥离层1202为单层结构的情况下，优选形成钨层、钼层或含有钨和钼的混合物的层。或者，形成含有钨的氧化物或其氧氮化物的层、含有钼的氧化物或其氧氮化物的层、或含有钨和钼的混合物的氧化物或其氧氮化物的层。另外，钨和钼的混合物例如相当于钨和钼的合金。
在剥离层1202为层叠结构的情况下，优选形成钨层、钼层或含有钨和钼的混合物的层作为第一层，并且形成含有钨、钼或钨和钼的混合物的氧化物、氮化物、氧氮化物、或者氮氧化物的层作为第二层。
在作为剥离层1202形成含有钨的层和含有钨的氧化物的层的层叠结构的情况下，可以利用如下方式：形成含有钨的层并且在其上层形成由氧化物形成的绝缘层，从而在钨层和绝缘层的界面形成含有钨的氧化物的层。进而，也可对含有钨的层的表面进行热氧化处理、氧等离子体处理、N2O等离子体处理、使用强氧化溶液如臭氧水、含有氢的水等的处理等，来形成含有钨的氧化物的层。这在形成含有钨的氮化物、氧氮化物、以及氮氧化物的层的情况下也同样，优选在形成含有钨的层之后，在其上层形成氮化硅层、氧氮化硅层、氮氧化硅层。
以WOx表示钨的氧化物。x在2≤x≤3的范围内，例如有如下情况：x为2(WO2)、x为2.5(W2O5)、x为2.75(W4O11)、以及x为3(WO3)等。
此外，在上述工序中，虽然与衬底1201接触地形成剥离层1202，然而本发明不局限于该工序。还可以与衬底1201接触地形成成为基底的绝缘层，并且与该绝缘层接触地设置剥离层1202。
绝缘层1203通过溅射法、等离子体CVD法、涂敷法、印刷法等使用无机化合物以单层或多层形成。作为无机化合物的典型例子，可以举出硅氧化物或硅氮化物。
进而，也可将绝缘层1203形成为层叠结构。例如，也可使用无机化合物层叠，典型地层叠氧化硅、氮氧化硅、以及氧氮化硅而形成。
薄膜晶体管1204包括具有源区、漏区、以及沟道形成区域的半导体层、栅极绝缘层、以及栅电极。
半导体层是使用具有晶体结构的半导体而形成的层，可使用非单晶半导体或单晶半导体。特别地，优选适用通过加热处理而结晶化了的结晶半导体、以及通过组合加热处理和激光束照射而结晶化了的结晶半导体。在加热处理中，可以适用具有促进硅半导体结晶化的作用的镍等金属元素的结晶化法。此外，通过在硅半导体结晶化工序中的加热，在剥离层1202和绝缘层1203的界面上，使剥离层的表面氧化，来形成金属氧化物层。
在通过除了加热处理之外，还照射激光束来进行结晶化的情况下，可以通过照射连续振荡激光束，或者，可以通过照射重复频率为10MHz以上且脉冲宽度为1纳秒以上，优选为1至100皮秒的超短脉冲光，使结晶半导体熔融的熔融带沿着该激光束的照射方向连续移动来进行结晶化。通过这种结晶化法，可以获得具有大粒径且晶界沿着一个方向延伸的结晶性半导体。通过使载流子的漂移方向与晶界延伸的方向一致，可以提高晶体管中的场效应迁移率。例如，可以实现400cm2/V·sec以上。
在采用玻璃衬底的耐热温度(大约为600℃)以下的结晶化处理来进行上述结晶化工序的情况下，可以使用大面积的玻璃衬底。因此，在衬底中可以制造大量半导体器件，从而可以实现低成本化。
此外，也可以通过玻璃衬底的耐热温度以上的加热而进行结晶化工序，来形成半导体层。典型地，使用石英衬底作为具有绝缘表面的衬底1201，并以700℃以上的温度加热非晶或微晶半导体来形成半导体层。结果，可以形成高结晶性的半导体。因此，可以提供响应速度或迁移率等特性良好且能够进行高速工作的薄膜晶体管。
栅极绝缘层由氧化硅及氧氮化硅等无机绝缘物形成。
可以使用金属或掺杂了一导电型的杂质的多晶半导体来形成栅电极。当使用金属时，可以使用钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铝(Al)等。并且，可以使用将上述金属氮化的金属氮化物。或者，也可以为层叠由上述金属氮化物构成的第一层和由上述金属构成的第二层的结构。在采用层叠结构的情况下，也可为第一层的端部比第二层的端部更向外突出的形状。此时，通过使用金属氮化物作为第一层，可以形成势垒金属。换言之，可以防止第二层的金属扩散到栅极绝缘层或其下层的半导体层。
作为通过组合半导体层、栅极绝缘层、栅电极等构成的薄膜晶体管，可以适用各种结构如单漏极结构、LDD(轻掺杂漏极)结构、栅极重叠漏极结构等。在此示出单漏极结构的薄膜晶体管。进而，可以适用施加相同的电位的栅极电压的晶体管串联连接的多栅极结构；半导体层上下夹着栅电极的双栅极结构；以及在绝缘层1203上形成有栅电极，且在栅电极上形成有栅极绝缘层、半导体层的反交错型薄膜晶体管等。
源电极及漏电极1206优选例如钛(Ti)和铝(Al)的层叠结构、钼(Mo)和铝(Al)的层叠结构等，通过组合低电阻材料如铝(Al)等和使用高熔点金属材料如钛(Ti)和钼(Mo)等的势垒金属来形成。
层间绝缘层1205及绝缘层1207使用聚酰亚胺、丙烯、或硅氧烷聚合物。
进而，只要是能够用作开关元件而代替薄膜晶体管1204的半导体元件，就可设为任何结构。作为开关元件的典型例子，可以举出MIM(金属-绝缘体-金属；Metal-Insulator-Metal)、二极管等。
接着，如图9B所示，在导电层1208上形成导电层1211。在此，通过印刷法印刷含有金属粒子的组成物，在200℃加热30分钟的条件下烧结组成物，来形成导电层1211。
接着，如图9C所示，形成绝缘层1212，以覆盖绝缘层1207及导电层1211的端部。在此，通过旋涂法涂敷环氧树脂，以160℃加热30分钟，然后去除覆盖导电层1211的部分的绝缘层而使导电层1211露出。在此，将绝缘层1203至绝缘层1212的层叠体称为元件形成层1210。
接着，如图9D所示，为了容易进行之后的剥离工序，通过对绝缘层1203、1205、1207、以及1212照射激光1213，来形成如图9E所示的开口部1214。作为为了形成开口部1214而照射的激光，优选为具有绝缘层1203、1205、1207、以及1212吸收的波长的激光。典型地，适当地选择照射紫外区域、可视区域、或红外区域的激光。
作为能够振荡这种激光的激光振荡器，可以使用ArF、KrF、XeCl等的准分子激光振荡器，He、He-Cd、Ar、He-Ne、HF、CO2等的气体激光振荡器，采用诸如掺Cr、Nd、Er、Ho、Ce、Co、Ti、或Tm的YAG、GdVO4、YVO4、YLF、或YAlO3之类的晶体的结晶、玻璃、红宝石等的固态激光振荡器，GaN、GaAs、GaAlAs、InGaAsP等的半导体激光振荡器等。另外，优选在固态激光振荡器中适当适用基波到第五次谐波。结果，绝缘层1203、1205、1207、以及1212吸收激光而熔融，形成开口部。
另外，通过省略对绝缘层1203、1205、1207、以及1212照射激光的工序，可以提高生产能力。
接着，使用粘接剂1215将支撑体1216贴合在绝缘层1212上。
作为粘接剂1215，使用可以剥离的粘接剂，典型地可以使用由紫外线剥离的紫外线剥离型粘接剂、由热剥离的热剥离型粘接剂、水溶性粘接剂、以及双面粘接带等。在此，作为粘接剂1215使用热剥离型粘接剂。作为支撑体1216，可以适当地使用玻璃衬底、石英衬底、金属衬底、塑料衬底、挠性衬底(PET、PES、聚碳酸酯、由纤维材料构成的纸等)。在此，作为支撑体1216使用合成纸。
另外，粘接剂1215、支撑体1216、以及元件形成层1210之间的粘接强度设为比剥离层1202及绝缘层1203之间的紧贴强度高。
接着，如图10A所示，在形成于剥离层1202及绝缘层1203的界面的金属氧化物层中，使用物理办法剥离具有剥离层1202的衬底1201及元件形成层的一部分1221。物理办法指的是力学办法或机械办法，即将某种力学的能量(机械的能量)变化的办法。物理办法典型地是施加机械的力量的办法(例如，使用人的手或夹握工具剥下的处理，或者以辊为支点边使辊转动边分离的处理)。
如上所述的剥离工序的特征在于：形成不因热处理收缩的层、因热处理收缩的层、以及其中间的层，当剥离工序结束时，或当进行剥离工序时，进行热处理，来使中间层或其附近区域处于过压力状态，然后通过刺激中间层或其附近区域来剥离。
在本实施例中，不因热处理收缩的层是剥离层1202，因热处理收缩的层是绝缘层1203或绝缘层1212，不因热处理收缩的层和因热处理收缩的层的中间的层是形成在剥离层1202及绝缘层1203的界面的金属氧化物层。作为典型例子，使用钨层作为剥离层1202，使用硅氧化物或硅氮化物作为绝缘层1203，使用环氧树脂作为绝缘层1212，当进行加热处理如非晶硅膜的结晶化、杂质的激活、脱氢等时，剥离层1202不收缩，但绝缘层1203或绝缘层1212收缩，并且氧化钨层(WOx、2≤x≤3)形成在剥离层1202及绝缘层1203的界面上。氧化钨层较脆，所以由上述物理办法容易分离。结果，可由上述物理办法从衬底1201剥离元件形成层的一部分1221。
另外，在支撑体1216是挠性衬底的情况下，以被配置在移动方向的前后的一对辊为支撑体1216的支点，在元件形成层1210上夹着粘接剂1215设置支撑体1216，用压接头按压支撑体1216上，由此可以在元件形成层1210上夹着粘接剂1215贴合支撑体1216。接着，移开压接头，然后渐渐地提升前边的辊，来在一对辊之间形成高低差别。结果，由于支撑体1216以辊为支点，所以可从剥离层渐渐地剥离支撑体1216及元件形成层1210。
在本实施例中，使用如下方法，即在剥离层和绝缘层之间形成金属氧化膜，在该金属氧化膜中用物理办法剥离元件形成层1210，但是不局限于此。还可使用如下剥离方法，即使用有透光性的衬底作为衬底，使用含氢的非晶硅膜作为剥离层，在图9E所示的工序之后，通过从衬底一侧照射激光来使非晶硅层包含的氢气化，而在衬底和剥离层之间剥离。
此外，还可使用在图9E所示的工序之后，通过机械地抛光衬底而去掉它的方法，或者利用HF等的使衬底溶解的溶液来去掉衬底的方法。在此情况下，也可不形成剥离层。
此外，在图9E中，可以利用如下方法：在利用粘接剂1215将支撑体1216与绝缘层1212贴在一起之前，将氟化卤气体诸如NF3、BrF3、ClF3等输入开口部1214，用氟化卤气体来蚀刻并去除剥离层。此后，利用粘接剂1215将支撑体1216与绝缘层1212贴在一起，而从衬底剥离元件形成层1210。
此外，在图9E中，还可利用如下方法：在利用粘接剂1215将支撑体1216与绝缘层1212贴在一起之前，将氟化卤气体诸如NF3、BrF3、ClF3等输入开口部1214，用氟化卤气体来蚀刻并去除剥离层的一部分。此后，利用粘接剂1215将支撑体1216与绝缘层1212贴在一起，而通过物理办法从衬底剥离元件形成层1210。
接着，如图10B所示，将挠性衬底1222与元件形成层的一部分1221的绝缘层1203贴在一起。作为挠性衬底1222，适当地使用实施方式1中举出的衬底111。
作为将挠性衬底1222与绝缘层1203贴在一起的方法，有如下方法：使用粘接剂将挠性衬底1222贴合到绝缘层1203的方法；以及通过加热挠性衬底1222使挠性衬底1222的一部分熔融，然后冷却，来将挠性衬底1222与绝缘层1203贴在一起的方法。另外，绝缘层1203和挠性衬底1222之间的粘接强度设为比粘接剂1215、支撑体1216、以及元件形成层1210之间的粘接强度高。在使用粘接剂将挠性衬底1222贴合到绝缘层1203的情况下，作为粘接剂的材料，适当地选择粘接力比粘接剂1215高的材料。在此，使用粘接剂1223将挠性衬底1222与绝缘层1203贴在一起。接着，使用粘接剂1215从元件形成层的一部分1221剥离支撑体1216。在此，通过加热从元件形成层的一部分1221剥离粘接剂1215。
接着，如图10C所示，将挠性衬底1222与切割框1232的UV带1231贴在一起。由于UV带1231具有粘接性，所以挠性衬底1222可被固定在UV带1231上。然后，也可向导电层1211照射激光束来提高导电层1211和导电层1208之间的紧贴性。
接着，在导电层1211上形成连接端子1233。通过形成连接端子1233，可以容易进行与之后用作天线的导电层的位置调整及粘接。
接着，如图10D所示，分离元件形成层的一部分1221、挠性衬底1222、以及第二粘接剂1223。在此，向元件形成层的一部分1221及挠性衬底1222照射激光1234形成如图10D所示的槽1241，来将元件形成层的一部分1221分成多个。作为激光1234，可以适当地选择使用激光1213处所记载的激光。在此，优选选择绝缘层1203、1205、1207、1212、以及挠性衬底1222可吸收的激光。另外，在此，使用激光切割法将元件形成层的一部分分成多份，但可适当地使用切割法、划线法等代替该方法。另外，在使用纤维纸作为挠性衬底1222的情况下，优选当通过切割法分离元件形成层时不使用水，而是将气体吹到切断部来吹飞因切断而产生的切屑。结果，可以防止元件形成层和纸剥离。另外，通过将湿度高的气体吹到切断部的同时进行切割，可以防止静电带在元件形成层上。将由此被分离的元件形成层表示为半导体集成电路1242a、1242b。
接着，将扩张框1244与UV薄板1231贴在一起，然后从UV薄板1231摘下切割框1232。此时，可以在延伸UV带1231的同时贴合扩张框1244，来扩大形成在半导体集成电路1242a、1242b之间的槽1241的宽度。
接着，对扩张框1244的UV带1231照射UV光，来使UV薄板的粘接力降低。接着，通过使用图6A至6C所示的半导体器件的制造装置，由作为支撑机构的机械手臂固定安装有半导体集成电路1242a、1242b的扩张框1244。接着，使用工具的保持部204从UV带1231拾取半导体集成电路1242a、1242b(参照图11A)。
接着，使用图6A至6C所示的半导体器件的制造装置的倒装芯片机构将半导体集成电路1242a、1242b从保持部204保持到倒装芯片机构的保持部273(参照图11B)。
接着，如图11C所示，使用控制机构移动倒装芯片机构的保持部273，以使半导体集成电路1242a、1242b分别对应于天线209a、209b。
接着，将图6A至6C所示的半导体器件的制造装置的具有保持部273的倒装芯片机构及辊206向相反方向旋转，如图12A所示，使用各向异性导电薄膜210将具有天线209a、209b的挠性衬底208与半导体集成电路1242a、1242b贴在一起。此时，贴合为天线209a、209b与半导体集成电路1242a、1242b的连接端子1233连接到各向异性导电薄膜210包含的导电粒子。
接着，如图12B所示，在没形成有天线209a、209b与半导体集成电路1242a、1242b的区域中分离挠性衬底208。作为分离方法，可以适当地使用激光切割法、切割法、划线法等。在此，通过对各向异性导电薄膜210及挠性衬底208照射激光1251的激光切割法进行分离。
通过以上工序，可以制造能够非接触地传送数据的半导体器件1252a、1252b。
通过以上工序，可以高成品率地制造又薄又轻的半导体器件。
实施例2
在本实施例中，参照图14说明能够非接触地传送数据的半导体器件的结构。
本实施例的半导体器件主要包括天线部2001、电源部2002、逻辑部2003。
天线部2001包括用于接收外部信号且发送数据的天线2011。此外，作为半导体器件的传送信号的方式，可以使用电磁耦合方式、磁感应方式或微波方式等。
电源部2002包括整流电路2021、保持电容器2022、以及恒压电路2023，所述整流电路2021从通过天线2011自外部接收的信号制造电源，所述保持电容器2022保持制造出的电源，并且所述恒压电路2023制造供给给各个电路的恒定电压。
逻辑部2003包括将接收的信号解调的解调电路2031、产生时钟信号的时钟生成/校正电路2032、代码识别/判定电路2033、根据接收的信号而产生用于从存储器读出数据的信号的存储器控制器2034、将编码了的信号叠加于接收的信号的调制电路2035、将读出的数据编码的编码电路2037、以及保持数据的存储器2038。另外，调制电路2035包括调制用电阻2036。
作为存储器2038，适当地选择使用DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FERAM(铁电随机存取存储器)、掩模ROM(掩模型只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、快闪存储器、有机存储器等。在此，作为存储器2038，示出掩模ROM 2039和由有机存储器构成的可重写存储器2040。
代码识别/判定电路2033所识别及判定的代码为帧结束信号(EOF，End of Frame)、帧起始信号(SOF，Start of Frame)、标志旗、指令代码、掩模长度、掩模值等。另外，各代码识别/判定电路2033还包括识别发送错误的循环冗余校验(CRC)功能。
实施例3
在上述实施例中所示的能够非接触地传送数据的半导体器件的用途是很广泛的。例如，可通过在诸如纸币、硬币、有价证券、无记名债券、证书(驾驶证或居民卡等，参照图15A)、包装用容器(包装纸或瓶子等，参照图15C)、记录介质(DVD软件或录像带等，参照图15B)、交通工具(自行车等，参照图15D)、个人物品(袋子或眼镜等)、食品、衣物、生活用品、电子设备等的商品、以及行李的行李标签(参照图15E和15F)等的物品上提供来使用。电子设备指的是液晶显示器件、EL显示器件、电视器件(也简称为电视、电视机或电视接收机)、以及手机等。还可用于植物、动物、人体等。
本实施例的半导体器件9210通过安装于印刷电路板上、粘贴或嵌入在表面上而固定在物品上。例如，通过将半导体器件嵌入在纸中来固定在书上，或通过将其嵌入在有机树脂中来固定在由有机树脂构成的封装上。因为本实施例的半导体器件9210可以实现小型化、薄型化、以及轻量化，所以可以不损害物品本身的设计地将半导体器件固定到物品中。此外，当在纸币、硬币、有价证券、无记名债券、证书等上提供本实施例的半导体器件9210时，可以提供认证功能，并且通过利用该认证功能，就可以防止伪造。此外，当在包装用容器、记录介质、个人物品、食品、衣物、生活用品、以及电子设备等上提供本实施例的半导体器件9210时，可以谋求实现检查系统等系统的效率的提高。
本申请基于2006年2月3日向日本专利局递交的申请号为NO.2006-027737的日本专利申请，该申请的全部内容通过引用被结合在本申请中。

Claims (28)

1.一种半导体器件的制造装置，包括：
设有多个半导体集成电路的第一支撑机构；
设有具有多个元件的衬底的第二支撑机构；以及
工具，包括：
多个保持部，被排列设置且用于捕捉并保持多个半导体集成电路、拾取设在所述第一支撑机构上的所述多个半导体集成电路、并且将所述多个半导体集成电路安装于设在所述第二支撑机构上的多个相应元件上；以及
控制机构，用于控制所述多个保持部之间的间隔。
2.根据权利要求1的半导体器件的制造装置，其中所述控制机构移动所述被排列设置的多个保持部，以使所述多个半导体集成电路的连接端子定位成与所述多个元件的相应连接端子相对。
3.根据权利要求1的半导体器件的制造装置，其中所述第一支撑机构及所述第二支撑机构各为工作台、传送带、或机械手臂。
4.根据权利要求1的半导体器件的制造装置，
其中所述第一支撑机构为工作台、传送带、或机械手臂，并且
其中所述第二支撑机构为供给具有所述多个元件的挠性衬底的辊以及卷取具有所述多个元件的所述挠性衬底的辊。
5.一种半导体器件的制造装置，包括：
设有多个半导体集成电路的支撑机构；
捕捉并保持所述多个半导体集成电路的多个保持部；
排列设置有所述多个保持部的第一辊；
控制所述多个保持部之间的间隔的控制机构；
供给具有多个元件的挠性衬底的第二辊；
控制具有所述多个元件的所述挠性衬底的移动的第三辊；以及
卷取具有所述多个元件的所述挠性衬底的第四辊，
其中，所述第一辊使用所述多个保持部拾取设在所述第一支撑机构上的所述多个半导体集成电路，然后，通过使用所述第二辊将所述多个半导体集成电路安装于所述多个相应元件上。
6.一种半导体器件的制造装置，包括：
设有多个半导体集成电路的支撑机构；
捕捉并保持所述多个半导体集成电路的多个保持部；
排列设置有所述多个保持部的第一辊；
控制所述多个保持部之间的间隔的控制机构；
供给具有多个元件的挠性衬底的第二辊；
控制具有所述多个元件的所述挠性衬底的移动的第三辊；以及
切断具有所述多个元件的所述挠性衬底的切断机构，
其中所述第一辊使用所述多个保持部拾取设在所述支撑机构上的所述多个半导体集成电路，然后通过使用所述第二辊将所述多个半导体集成电路安装于所述多个相应元件上，并且
其中所述切断机构切断具有安装有所述多个半导体集成电路的所述多个元件的所述挠性衬底。
7.一种半导体器件的制造装置，包括：
设有多个半导体集成电路的支撑机构；
捕捉并保持所述多个半导体集成电路的多个保持部；
排列设置有所述多个保持部的第一辊；
控制所述多个保持部之间的间隔的控制机构；
供给具有多个元件的第一挠性衬底的第二辊；
控制具有所述多个元件的所述第一挠性衬底的移动的第三辊；
供给第二挠性衬底的第四辊；以及
将具有所述多个元件的所述第一挠性衬底、所述多个半导体集成电路、以及所述第二挠性衬底相互贴合的一对第五辊及第六辊，
其中所述第一辊使用所述多个保持部拾取设在所述支撑机构上的所述多个半导体集成电路，然后通过使用所述第二辊将所述多个半导体集成电路安装于所述多个相应元件上，并且
其中所述一对第五辊及第六辊将所述第二挠性衬底贴合在具有安装有所述多个半导体集成电路的所述多个元件的所述第一挠性衬底上。
8.根据权利要求5的半导体器件的制造装置，其中所述第一辊具有2n组保持部。
9.根据权利要求6的半导体器件的制造装置，其中所述第一辊具有2n组保持部。
10.根据权利要求7的半导体器件的制造装置，其中所述第一辊具有2n组保持部。
11.根据权利要求5的半导体器件的制造装置，其中所述第一辊具有(2n+1)组保持部。
12.根据权利要求6的半导体器件的制造装置，其中所述第一辊具有(2n+1)组保持部。
13.根据权利要求7的半导体器件的制造装置，其中所述第一辊具有(2n+1)组保持部。
14.一种半导体器件的制造装置，包括：
设有多个半导体集成电路的支撑机构；
捕捉并保持所述多个半导体集成电路的多个第一保持部；
排列设置有所述多个第一保持部的第一辊；
控制所述多个第一保持部之间的间隔的控制机构；
从所述多个第一保持部捕捉并保持所述多个半导体集成电路的多个第二保持部；
排列设置有所述多个第二保持部的第二辊；
供给具有多个元件的挠性衬底的第三辊；
控制具有所述多个元件的所述挠性衬底的移动的第四辊；以及
卷取具有所述多个元件的所述挠性衬底的第五辊，
其中所述第二辊使用所述多个第二保持部捕捉并保持由所述第一保持部保持住了的所述多个半导体集成电路，然后通过使用所述第四辊将所述多个半导体集成电路安装于所述多个相应元件上。
15.根据权利要求14的半导体器件的制造装置，其中所述第一辊及所述第二辊各具有2n组的第一保持部及2n组的第二保持部。
16.根据权利要求14的半导体器件的制造装置，其中所述第一辊及所述第二辊各具有(2n+1)组的第一保持部及(2n+1)组的第二保持部。
17.根据权利要求1的半导体器件的制造装置，其中所述元件包括天线、半导体集成电路、以及传感器中的至少一个。
18.根据权利要求5的半导体器件的制造装置，其中所述元件包括天线、半导体集成电路、以及传感器中的至少一个。
19.根据权利要求6的半导体器件的制造装置，其中所述元件包括天线、半导体集成电路、以及传感器中的至少一个。
20.根据权利要求7的半导体器件的制造装置，其中所述元件包括天线、半导体集成电路、以及传感器中的至少一个。
21.根据权利要求14的半导体器件的制造装置，其中所述元件包括天线、半导体集成电路、以及传感器中的至少一个。
22.一种半导体器件的制造方法，包括以下工序：
在第一支撑机构上设置多个半导体集成电路；
使用被排列设在工具上的多个保持部从所述第一支撑机构拾取所述多个半导体集成电路；
由控制所述多个保持部之间的间隔的控制机构控制所述多个保持部之间的间隔，以使所述多个半导体集成电路的连接端子定位成与设在第二支撑机构上的衬底上的多个元件的相应连接端子相对；以及
将所述多个半导体集成电路的连接端子连接到所述多个元件的相应连接端子。
23.一种半导体器件的制造方法，包括以下工序：
在支撑机构上设置多个半导体集成电路；
使用被排列设在辊上的多个保持部拾取所述多个半导体集成电路；
使供给具有多个元件的挠性衬底的辊、控制具有所述多个元件的所述挠性衬底的移动的辊、以及回收具有所述多个元件的所述挠性衬底的辊旋转，来移动具有所述多个元件的所述挠性衬底；
使排列设置有所述多个保持部的所述辊旋转，以使所述多个半导体集成电路定位成与具有所述多个元件的所述挠性衬底相对；
由控制所述多个保持部之间的间隔的控制机构控制所述多个保持部之间的所述间隔，以使所述多个半导体集成电路的连接端子定位成与在所述挠性衬底上的所述多个元件的相应连接端子相对；以及
使用控制具有所述多个元件的所述挠性衬底的移动的所述辊及排列设置有所述多个保持部的所述辊，使所述多个半导体集成电路的所述连接端子连接到所述多个元件的相应连接端子。
24.根据权利要求23的半导体器件的制造方法，还包括以下工序：
使用控制具有所述多个元件的所述挠性衬底的移动的辊及排列设有排列设置有所述多个夹住部保持部的辊，将所述多个半导体集成电路的连接端子连接到所述多个元件的相应连接端子，然后由切断机构切断所述挠性衬底。
25.根据权利要求23的半导体器件的制造方法，还包括以下工序：
使用控制具有所述多个元件的所述挠性衬底的移动的所述辊及排列设置有所述多个保持部的所述辊，将所述多个半导体集成电路的连接端子连接到所述多个元件的相应连接端子，然后使用一对辊将另一个挠性衬底贴合在所述多个半导体集成电路及所述多个元件的表面。
26.根据权利要求23的半导体器件的制造方法，还包括以下工序：
使用控制具有所述多个元件的所述挠性衬底的移动的所述辊及排列设置有所述多个保持部的所述辊，将所述多个半导体集成电路的连接端子连接到所述多个元件的相应连接端子，然后使用一对辊将另一个挠性衬底贴合在所述多个半导体集成电路及所述多个元件的表面；以及
由切断机构切断具有所述多个元件的所述挠性衬底及所述另一个挠性衬底。
27.根据权利要求22的半导体器件的制造方法，其中所述元件包括天线、半导体集成电路、以及传感器中的至少一个。
28.根据权利要求23的半导体器件的制造方法，其中所述元件包括天线、半导体集成电路、以及传感器中的至少一个。
CN2007100063922A 2006-02-03 2007-02-05 半导体器件的制造装置及半导体器件的制造方法 Expired - Fee Related CN101013674B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006027737 2006-02-03
JP2006-027737 2006-02-03
JP2006027737 2006-02-03

Publications (2)

Publication Number Publication Date
CN101013674A true CN101013674A (zh) 2007-08-08
CN101013674B CN101013674B (zh) 2011-03-09

Family

ID=38333865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100063922A Expired - Fee Related CN101013674B (zh) 2006-02-03 2007-02-05 半导体器件的制造装置及半导体器件的制造方法

Country Status (2)

Country Link
US (2) US20070183184A1 (zh)
CN (1) CN101013674B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103190206A (zh) * 2010-10-14 2013-07-03 斯塔诺阿埃索澳吉有限公司 用于将芯片贴附至印刷导电表面的方法和装置
CN107492541A (zh) * 2016-06-13 2017-12-19 拉碧斯半导体株式会社 半导体装置、通信系统及半导体装置的制造方法
CN107924869A (zh) * 2015-07-16 2018-04-17 超极存储器股份有限公司 半导体元件
CN109075105A (zh) * 2016-02-15 2018-12-21 务实印刷有限公司 用于制造多个电子电路的设备和方法
JP2020025064A (ja) * 2018-07-31 2020-02-13 アルディーテック株式会社 発光素子集積装置の製造方法および発光素子配列装置
CN110978306A (zh) * 2019-12-23 2020-04-10 哈尔滨工业大学 一种用于kdp晶体专用卧式飞切机床的油液冷却机构
CN112466848A (zh) * 2020-11-23 2021-03-09 海光信息技术股份有限公司 电路结构和电子器件
CN112850260A (zh) * 2021-01-04 2021-05-28 深圳名彩智能卡有限公司 一种生产rfid标签的标签机
CN113192851A (zh) * 2021-04-29 2021-07-30 长沙新雷半导体科技有限公司 一种晶圆的封装方法
CN113497536A (zh) * 2020-04-01 2021-10-12 中芯集成电路（宁波）有限公司 致动器及其形成方法、驱动方法、电子设备和成像模组
TWI793766B (zh) * 2021-09-15 2023-02-21 日商新川股份有限公司 半導體裝置的製造裝置及製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877895B2 (en) 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
BRPI0822605B1 (pt) * 2008-04-29 2019-04-02 Compagnie Generale Des Etablissements Michelin Dispositivo de identificação por radiofrequência, e, método para montagem de um dispositivo de identificação por radiofrequência.
TW201117336A (en) * 2009-11-05 2011-05-16 Raydium Semiconductor Corp Electronic chip and substrate providing insulation protection between conducting nodes
ITVI20110169A1 (it) * 2011-06-27 2012-12-28 St Microelectronics Srl Dispositivo elettronico flessibile e metodo per la fabbricazione dello stesso
CN102764740A (zh) * 2012-07-02 2012-11-07 江阴新顺微电子有限公司 适用于半导体芯片背面金属化前处理的单面泡酸工艺
US9116022B2 (en) 2012-12-07 2015-08-25 Analog Devices, Inc. Compact sensor module
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
US10049319B2 (en) * 2014-12-16 2018-08-14 Avery Dennison Retail Information Services, Llc Method of assembly using moving substrates, including creating RFID inlays
CN104609241B (zh) * 2015-01-08 2017-03-15 中国科学院生物物理研究所 超薄切片收集器
KR102417917B1 (ko) 2016-04-26 2022-07-07 삼성전자주식회사 공정 시스템 및 그 동작 방법
CN109478246B (zh) * 2016-07-15 2021-12-10 株式会社村田制作所 Rfid标签的制造装置以及rfid标签的制造方法
DE102016115186A1 (de) * 2016-08-16 2018-02-22 Osram Opto Semiconductors Gmbh Verfahren zum Montieren von Halbleiterchips und Vorrichtung zum Übertragen von Halbleiterchips
CN107068597B (zh) * 2017-04-26 2023-08-04 东莞市柏尔电子科技有限公司 一种结构优化的电子元件分离装置
GB2563600B (en) * 2017-06-19 2022-05-11 Pragmatic Printing Ltd Apparatus and method for manufacturing plurality of electronic circuits
TWI694605B (zh) * 2017-08-07 2020-05-21 財團法人工業技術研究院 元件擴距轉移方法及實施此轉移方法的設備
EP3891793A4 (en) 2018-12-06 2022-10-05 Analog Devices, Inc. INTEGRATED DEVICE ENCLOSURES WITH PASSIVE DEVICE ASSEMBLIES
JP2022545952A (ja) * 2019-08-26 2022-11-01 エクス－セルプリント リミテッド 可変剛性モジュール
JP7351703B2 (ja) * 2019-10-09 2023-09-27 株式会社ディスコ テープマウンタ
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
CN112563178B (zh) * 2021-02-23 2021-06-29 宁波群芯微电子有限责任公司 芯片转移机械手
CN113770557A (zh) * 2021-10-22 2021-12-10 无锡韦感半导体有限公司 一种去除激光切割晶圆静电方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617722A (en) * 1984-12-04 1986-10-21 Mobil Solar Energy Corporation Method for electrically interconnecting solar cells
JPS62169423A (ja) 1986-01-22 1987-07-25 Hitachi Ltd 部品移載装置
JPS62274636A (ja) 1986-05-22 1987-11-28 Mitsubishi Electric Corp ボンデイング装置
JP2628392B2 (ja) 1990-01-16 1997-07-09 新明和工業株式会社 Ｉｃパッケージのハンドリング方法
US5282915A (en) * 1991-11-06 1994-02-01 Westlake Jr Edward F Method and apparatus for producing continuous plastic-fabric bicomponent lamina
JP3698749B2 (ja) * 1995-01-11 2005-09-21 株式会社半導体エネルギー研究所 液晶セルの作製方法およびその作製装置、液晶セルの生産システム
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JP3255065B2 (ja) 1997-01-22 2002-02-12 松下電器産業株式会社 チップの搭載装置
JP4267749B2 (ja) 1999-04-13 2009-05-27 パナソニック株式会社 部品実装方法
JP4480840B2 (ja) 2000-03-23 2010-06-16 パナソニック株式会社 部品実装装置、及び部品実装方法
EP1490894A1 (de) * 2002-04-04 2004-12-29 Georg Sillner Verfahren zum verarbeiten von elektrischen bauelementen, insbesondere von halbleiterchips, sowie vorrichtung zum durchf hren des verfahrens
JP2004356376A (ja) 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP3803097B2 (ja) * 2003-10-07 2006-08-02 株式会社日立製作所 無線通信媒体の製造方法
US7554121B2 (en) * 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
JP2005215754A (ja) 2004-01-27 2005-08-11 Dainippon Printing Co Ltd Ｉｃタグ付シートの製造方法およびその製造装置
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
WO2005119781A1 (en) 2004-06-02 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US9053401B2 (en) * 2004-07-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
CN102156901B (zh) * 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
JP5204959B2 (ja) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI379409B (en) * 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR101511584B1 (ko) * 2008-09-25 2015-04-13 해성디에스 주식회사 롤 투 롤 반도체부품 제조장치 및 그에 적용되는 이송방법

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE48018E1 (en) 2010-10-14 2020-05-26 Stora Enso Oyj Method and arrangement for attaching a chip to a printed conductive surface
CN103190206B (zh) * 2010-10-14 2016-12-28 斯塔诺阿埃索澳吉有限公司 用于将芯片贴附至印刷导电表面的方法和装置
US9629255B2 (en) 2010-10-14 2017-04-18 Stora Enso Oyj Method and arrangement for attaching a chip to a printed conductive surface
CN103190206A (zh) * 2010-10-14 2013-07-03 斯塔诺阿埃索澳吉有限公司 用于将芯片贴附至印刷导电表面的方法和装置
CN107924869A (zh) * 2015-07-16 2018-04-17 超极存储器股份有限公司 半导体元件
CN107924869B (zh) * 2015-07-16 2022-01-25 超极存储器股份有限公司 半导体元件及其制造方法
CN109075105B (zh) * 2016-02-15 2022-06-17 务实印刷有限公司 用于制造多个电子电路的设备和方法
CN109075105A (zh) * 2016-02-15 2018-12-21 务实印刷有限公司 用于制造多个电子电路的设备和方法
US11381005B2 (en) 2016-06-13 2022-07-05 Lapis Semiconductor Co., Ltd. Semiconductor device, communication system, and method of manufacturing semiconductor device
CN107492541B (zh) * 2016-06-13 2021-11-30 拉碧斯半导体株式会社 半导体装置、通信系统及半导体装置的制造方法
CN107492541A (zh) * 2016-06-13 2017-12-19 拉碧斯半导体株式会社 半导体装置、通信系统及半导体装置的制造方法
JP2020025064A (ja) * 2018-07-31 2020-02-13 アルディーテック株式会社 発光素子集積装置の製造方法および発光素子配列装置
CN110978306A (zh) * 2019-12-23 2020-04-10 哈尔滨工业大学 一种用于kdp晶体专用卧式飞切机床的油液冷却机构
CN113497536A (zh) * 2020-04-01 2021-10-12 中芯集成电路（宁波）有限公司 致动器及其形成方法、驱动方法、电子设备和成像模组
CN112466848A (zh) * 2020-11-23 2021-03-09 海光信息技术股份有限公司 电路结构和电子器件
CN112466848B (zh) * 2020-11-23 2022-08-02 海光信息技术股份有限公司 电路结构和电子器件
CN112850260A (zh) * 2021-01-04 2021-05-28 深圳名彩智能卡有限公司 一种生产rfid标签的标签机
CN112850260B (zh) * 2021-01-04 2022-07-29 深圳名彩智能卡有限公司 一种生产rfid标签的标签机
CN113192851A (zh) * 2021-04-29 2021-07-30 长沙新雷半导体科技有限公司 一种晶圆的封装方法
CN113192851B (zh) * 2021-04-29 2024-03-29 长沙新雷半导体科技有限公司 一种晶圆的封装方法
TWI793766B (zh) * 2021-09-15 2023-02-21 日商新川股份有限公司 半導體裝置的製造裝置及製造方法

Also Published As

Publication number Publication date
US20100236053A1 (en) 2010-09-23
US8201329B2 (en) 2012-06-19
CN101013674B (zh) 2011-03-09
US20070183184A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
CN101013674B (zh) 半导体器件的制造装置及半导体器件的制造方法
CN101083216B (zh) 粘合方法以及粘合装置
CN101266953B (zh) 半导体器件及其制造方法
US9941115B2 (en) Method for manufacturing semiconductor device
KR101402104B1 (ko) 반도체장치
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
US8030178B2 (en) Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
US7422935B2 (en) Method for manufacturing semiconductor device, and semiconductor device and electronic device
CN100576480C (zh) 半导体器件的制造方法
JP2007241999A (ja) 半導体装置
WO2006033451A1 (en) Semiconductor device and method for manufacturing the same
US20100171221A1 (en) Semiconductor device and manufacturing method thereof
JP5600714B2 (ja) 半導体装置の作製方法
US20110104859A1 (en) Manufacturing method of semiconductor device
JP5298216B2 (ja) 半導体装置
JP4864649B2 (ja) 機能性を有する層、及びそれを有する可撓性基板の形成方法、並びに半導体装置の作製方法
JP5108381B2 (ja) 貼りあわせ方法、貼りあわせ装置、半導体装置の作製方法及び半導体装置の製造装置
JP4912900B2 (ja) 半導体装置の作製方法
JP4749102B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110309

Termination date: 20210205