CN107492541B - 半导体装置、通信系统及半导体装置的制造方法 - Google Patents

半导体装置、通信系统及半导体装置的制造方法 Download PDF

Info

Publication number
CN107492541B
CN107492541B CN201710381738.0A CN201710381738A CN107492541B CN 107492541 B CN107492541 B CN 107492541B CN 201710381738 A CN201710381738 A CN 201710381738A CN 107492541 B CN107492541 B CN 107492541B
Authority
CN
China
Prior art keywords
antenna element
semiconductor device
communication
antenna
rewiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710381738.0A
Other languages
English (en)
Other versions
CN107492541A (zh
Inventor
赤堀博次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN107492541A publication Critical patent/CN107492541A/zh
Application granted granted Critical
Publication of CN107492541B publication Critical patent/CN107492541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/26—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole with folded element or elements, the folded parts being spaced apart a small fraction of operating wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H01Q21/0025—Modular arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/29—Combinations of different interacting antenna units for giving a desired directional characteristic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Support Of Aerials (AREA)

Abstract

本发明提供一种半导体装置、通信系统及半导体装置的制造方法。半导体装置包括：半导体芯片，具有通信电路；第一天线元件，形成于覆盖半导体芯片的第一面的第一再配线层且连接于通信电路；以及第二天线元件，形成于覆盖半导体芯片的与第一面为相反侧的第二面的第二再配线层且连接于通信电路。本发明可实现形成于半导体装置内的天线的高性能化。

Description

半导体装置、通信系统及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置、通信系统及半导体装置的制造方法。
背景技术
表面具备无线通信用的天线的半导体装置已为人所知。例如，专利文献1中关于具有贯通半导体芯片而形成的具有两个贯通电极的半导体装置，记载了如下构成，即，在半导体芯片的一面，经由无机绝缘层而积层着与其中一个贯通电极连接的接地层、及连接于另一个贯通电极的贴片天线(patch antenna)。
而且，专利文献2中记载了如下的半导体装置，为基板上具备天线的半导体装置，所述天线具有包含环(loop)形状的环部分，所述半导体装置：在环部分的根部，设置着相对于天线而并联连接的电容器。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2009-158743号公报
[专利文献2]日本专利特开2010-135500号公报
发明内容
[发明所要解决的问题]
现有的无线通信中，为了获得系统运用方面必要的充分的通信距离，而使用效率高的天线。然而，近年来，在相对短距离的通信区间进行无线通信的系统正在增加。例如，如射频识别(radio frequency identifier，RFID)那样通信距离为数毫米至数米的情况不在少数。而且，近年来，也进行使用无线通信进行真伪判定的尝试。此种用途中使用的无线通信设备，大多情况下，就其用途的性质方面优选尽可能地小型。因强烈要求作为无线通信设备的小型化，也要求天线的小型化。智能手机(smart phone)等移动设备中不会感到天线的存在的设计已成为主流，天线的小型化也具有商品价值。
通过使用半导体装置的领域中为人所知的再配线技术，而能够在半导体芯片上形成小型天线。然而，现有的构成中，难以形成具备必要充分的性能的天线。
本发明的目的在于实现形成于半导体装置内的天线的高性能化。
[解决问题的技术手段]
本发明的半导体装置包括：半导体芯片，具有通信电路；第一天线元件，形成于覆盖所述半导体芯片的第一面的第一再配线层且连接于所述通信电路；以及第二天线元件，形成于覆盖所述半导体芯片的与所述第一面为相反侧的第二面的第二再配线层且连接于所述通信电路。
本发明的通信系统包括所述半导体装置、及与所述通信电路通信的通信装置。
本发明的另一半导体装置包括：半导体芯片，具有多个通信电路；至少一个第一天线元件，形成于覆盖所述半导体芯片的第一面的第一再配线层且连接于所述多个通信电路；以及多个第二天线元件，形成于覆盖所述半导体芯片的与所述第一面为相反侧的第二面的第二再配线层且分别连接于所述多个通信电路中的任一个。
本发明的通信系统包括所述半导体装置、及与所述多个通信电路通信的通信装置。
本发明的半导体装置的制造方法包括下述工序：在覆盖具有通信电路的半导体芯片的第一面的第一再配线层，形成连接于所述通信电路的第一天线元件；以及在覆盖所述半导体芯片的与所述第一面为相反侧的第二面的第二再配线层，形成连接于所述通信电路的第二天线元件。
[发明的效果]
根据本发明，能够实现形成于半导体装置内的天线的高性能化。
附图说明
图1是表示本发明的实施方式的半导体装置的构成的剖面图。
图2是表示本发明的实施方式的通信系统的构成的图。
图3A是示意性地表示本发明的实施方式的第一天线元件的图案的立体图。
图3B是示意性地表示本发明的实施方式的第二天线元件的图案的立体图。
图4是表示本发明的实施方式的通信单元的构成的图。
图5A是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5B是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5C是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5D是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5E是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5F是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5G是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5H是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5I是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5J是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5K是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图5L是表示本发明的实施方式的半导体装置的制造方法的一例的剖面图。
图6A是示意性地表示本发明的实施方式的第一天线元件的图案的立体图。
图6B是示意性地表示本发明的实施方式的第二天线元件的图案的立体图。
图7A是示意性地表示本发明的实施方式的第一天线元件的图案的立体图。
图7B是示意性地表示本发明的实施方式的第二天线元件的图案的立体图。
图8是表示本发明的实施方式的通信单元的构成的图。
图9是表示本发明的实施方式的半导体装置的构成的剖面图。
图10是表示本发明的实施方式的通信单元的构成的图。
图11A是示意性地表示本发明的实施方式的第一天线元件的图案的立体图。
图11B是示意性地表示本发明的实施方式的第二天线元件的图案的立体图。
图12A是示意性地表示本发明的实施方式的第一天线元件的图案的立体图。
图12B是示意性地表示本发明的实施方式的第二天线元件的图案的立体图。
图13A是表示本发明的实施方式的通信单元的构成的图。
图13B是表示本发明的实施方式的通信单元的构成的图。
图13C是表示本发明的实施方式的通信单元的构成的图。
图14是表示本发明的实施方式的半导体装置的构成的剖面图。
图15A与图15B是表示本发明的实施方式的两个通信单元的构成的图。
图16是表示本发明的实施方式的半导体装置的构成的剖面图。
图17A与图17B是表示本发明的实施方式的两个通信单元的构成的图。
图18A是示意性地表示本发明的实施方式的天线元件的图案的立体图。
图18B是示意性地表示本发明的实施方式的天线元件的图案的立体图。
[符号的说明]
20：半导体基板
20a：贯通孔
21、21A、21B：通信电路
22：电源电路
23、31、50：绝缘膜
24a、24b、24c、24d、26：通孔
25a、25b、25c、25d、27：电极垫
32、32-1、32-2：贯通电极
40、60：密封膜
50a、50b、60a：开口部
51：电路配线
61：端子垫
70：外部连接端子
80：支持基板
100、100A、100B、100C：半导体装置
101：半导体芯片
102：第一再配线层
103：第二再配线层
150：通信装置
200：通信系统
210、210A、210B：通信单元
300：匹配电路
A1：第一天线元件
A1-1、A1-2、A2-1、A2-2、A2-3：天线元件
A2：第二天线元件
el、e2：终端部
S1：第一面
S2：第二面
X、Y、Z：方向
具体实施方式
以下，一边参照附图一边对本发明的实施方式的一例进行说明。另外，各附图中对相同或等价的构成要素及部分赋予相同的参考符号。
[第一实施方式]
图1是表示本发明的实施方式的半导体装置100的构成的剖面图。半导体装置100具有晶圆级芯片尺寸封装(wafer-level chip size package，WL-CSP)的形态。半导体装置100包括：半导体芯片101，具有通信电路21；第一天线元件A1，形成于覆盖半导体芯片101的第一面S1的第一再配线层102且连接于通信电路21；以及第二天线元件A2，形成于覆盖半导体芯片101的与第一面S1为相反侧的第二面S2的第二再配线层103且连接于通信电路21。
半导体芯片101例如包括如下而构成：包含硅的半导体基板20，包含SiO2等绝缘体的绝缘膜23，通孔24a、通孔24b、通孔26，及电极垫25a、电极垫25b、电极垫27。在半导体基板20的电路形成面设置着通信电路21，所述通信电路21与设置于半导体装置100的外部的通信装置150(参照图2)进行无线通信。另外，通信电路21具有发送及接收中的至少一种功能。而且，在半导体基板20的电路形成面，例如设置着电源电路22来作为通信电路21以外的电路。电极垫25a及电极垫25b分别经由通孔24a及通孔24b而连接于通信电路21。电极垫27经由通孔26而连接于电源电路22。
半导体芯片101的第二面S2由包含聚酰亚胺或聚苯并噁唑(polybenzoxazole，PBO)等绝缘体的绝缘膜50所覆盖。在绝缘膜50的表面，设置着利用第二再配线层103中的再配线而形成的第二天线元件A2及电路配线51。第二天线元件A2经由电极垫25b及通孔24b而连接于通信电路21。电路配线51经由电极垫27及通孔26而连接于电源电路22。
第二再配线层103的表面由例如包含感光性树脂等绝缘体的密封膜60所覆盖。端子垫61连接于在形成于密封膜60的开口部露出的电路配线51。在端子垫61的表面，设置着包含焊球(solder ball)的外部连接端子70。
在半导体芯片101设置着从第一面S1到达电极垫25a的贯通电极32。贯通电极32与半导体基板20由设置于他们之间的包含SiO2等绝缘体的绝缘膜31所绝缘。绝缘膜31也覆盖半导体芯片101的第一面S1的整体。
在绝缘膜31的表面，设置着利用第一再配线层102中的再配线形成的第一天线元件A1。第一天线元件A1连接于贯通电极32。即，第一天线元件A1经由贯通电极32、电极垫25a及通孔24a而连接于通信电路21。第一天线元件A1、绝缘膜31及贯通电极32由包含环氧树脂等的密封膜40所覆盖。
图2是表示本发明的实施方式的通信系统200的构成的图。通信电路21使用第一天线元件A1及第二天线元件A2作为通信用的天线，且与设置于半导体装置100的外部的通信装置150进行无线通信。
图3A是示意性地表示形成于第一再配线层102的第一天线元件A1的图案的立体图。图3B是示意性地表示形成于第二再配线层103的第二天线元件A2的图案的立体图。
如图3A所示，第一天线元件A1具有1根线状图案，所述1根线状图案是沿着与半导体芯片101的边平行的Y方向使再配线蜿蜒往复而成。第一天线元件A1的图案利用形成于第一再配线层102的再配线的图案化而形成。另外，天线元件A1的配线长根据无线通信中使用的电波的波长等而适当决定。
另一方面，如图3B所示，第二天线元件A2具有对半导体芯片101的第二面S2的规定范围进行全面涂布的岛状图案(整体图案(solid pattem))。第二天线元件A2的图案利用形成于第二再配线层103的再配线的图案化而形成。另外，第二天线元件A2的岛状图案的配置、形状及范围根据电波的发射图案或发射效率的设计目标等而适当决定。
本实施方式的半导体装置100典型来说，是对第二天线元件A2施加接地电位而使用。图4是表示对第二天线元件A2施加接地电位的情况下的、包含通信电路21、第一天线元件A1及第二天线元件A2的通信单元210的构成的图。通过对第二天线元件A2施加接地电位，而利用第一天线元件A1及第二天线元件A2构成单极(monopole)天线。即，第一天线元件A1作为单极天线的天线用线发挥功能，第二天线元件A2作为单极天线的接地面发挥功能。对第二天线元件A2的接地电位的施加例如也可经由使用了与外部连接端子70相同的焊球的外部连接端子来进行。
以下，对半导体装置100的制造方法进行说明。图5A～图5L是表示本发明的实施方式的半导体装置100的制造方法的一例的剖面图。
首先，使用公知的半导体制造工艺(process)，在半导体基板20形成通信电路21、电源电路22及视需要形成其他电路。然后，使用公知的化学气相沉积(Chemical VaporDeposition，CVD)法，在半导体基板20的电路形成面形成包含SiO2等绝缘体的绝缘膜23。然后，使用公知的光刻(photolithography)技术在绝缘膜23的规定位置形成接触孔。然后，使用公知的溅镀法将包含Al等导体的导体膜形成于绝缘膜23的表面。由此，在形成于绝缘膜23的接触孔中埋入导体，从而形成连接于通信电路21的通孔24a、通孔24b及连接于电源电路22的通孔26。然后，通过使用公知的光刻技术将导体膜图案化，而形成连接于通孔24a的电极垫25a、连接于通孔24b的电极垫25b及连接于通孔26的电极垫27(图5A)。
接下来，在由经过所述工序而获得的半导体芯片101的电极垫25a、电极垫25b及电极垫27的形成面即第二面S2，经由黏着剂(未图示)而贴附支持基板80(图5B)。
接下来，使用公知的蚀刻技术，形成从半导体芯片101的第一面S1贯通半导体基板20及绝缘膜23而到达电极垫25a的贯通孔20a(图5C)。
接下来，使用公知的CVD法，在半导体芯片101的第一面S1上形成包含SiO2等绝缘体的绝缘膜31。由此，贯通孔20a的侧面及底面也被绝缘膜31所覆盖。绝缘膜31的覆盖贯通孔20a的底面的部分利用之后的蚀刻而去除。由此，在贯通孔20a的底面露出电极垫25a(图5D)。
接下来，使用公知的镀敷法形成覆盖绝缘膜31的表面并且覆盖贯通孔20a的侧面及底面的包含Cu等导体的导体膜。所述导体膜构成第一再配线层102中的再配线。然后，使用公知的光刻技术将导体膜图案化。由此，形成连接于电极垫25a的贯通电极32，并且在第一再配线层102形成第一天线元件A1(图5E)。第一天线元件A1以成为图3A所示的线状图案的方式图案化。
接下来，形成覆盖半导体芯片101的第一面S1侧的包含环氧树脂等的密封膜40。第一天线元件A1、贯通电极32由密封膜40所覆盖，贯通孔20a由密封膜40而填埋(图5F)。
接下来，将支持基板80剥离而使半导体芯片101的第二面S2表露出(图5G)。
接下来，在半导体芯片101的第二面S2上涂布聚酰亚胺或PBO(聚苯并噁唑)等树脂，然后，使所述树脂硬化，由此形成绝缘膜50。然后，使用公知的光刻技术在绝缘膜50形成开口部50a及开口部50b。在开口部50a露出连接于电源电路22的电极垫27，在开口部50b露出连接于通信电路21的电极垫25b(图5H)。
接下来，使用公知的镀敷法形成覆盖绝缘膜50的表面的包含Cu等导体的导体膜。所述导体膜构成第二再配线层103中的再配线。然后，使用公知的光刻技术将导体膜图案化。由此，形成连接于电极垫27的电路配线51，并且形成连接于电极垫25b的第二天线元件A2(图5I)。第二天线元件A2以成为图3B所示的岛状图案的方式图案化。
接下来，对第二再配线层103的表面涂布感光性树脂，然后，使所述感光性树脂硬化，由此形成密封膜60。然后，使用公知的光刻技术在密封膜60形成开口部60a。在开口部60a部分地露出电路配线51(图5J)。
接下来，使用公知的镀敷法形成覆盖密封膜60的表面的包含Cu等导体的导体膜。然后，使用公知的光刻技术而将所述导体膜图案化，由此形成连接于电路配线51的端子垫61(图5K)。
接下来，在端子垫61上形成包含焊球的外部连接端子70(图5L)。
如根据以上的说明可知那样，根据本发明的实施方式的半导体装置100，在覆盖半导体芯片101的第一面S1的第一再配线层102形成第一天线元件A1，在覆盖半导体芯片101的第二面S2的第二再配线层103形成第二天线元件A2。这样，通过在形成于半导体芯片101的两面的再配线层的各层形成天线元件，而能够构成性能比以前高的天线。
而且，根据本实施方式的半导体装置100，通过对具有岛状图案的第二天线元件A2施加接地电位，能够使第二天线元件A2作为单极天线的接地面发挥功能。而且，在将搭载半导体装置100的引线框架(lead frame)等基体作为单极天线的接地面的情况下，通过将第二天线元件A2电性连接于引线框架等基体，而能够扩大接地面的面积，从而能够期待提高无线通信中使用的电波的发射效率的效果。而且，通过利用设置于半导体装置内的再配线构成接地面，与半导体装置内不具有接地面的情况相比，能够提高电波的收发状态的稳定性。
另外，本实施方式中，例示了如下情况，即，将形成于第一再配线层的第一天线元件A1用作单极天线中的天线用线，将形成于第二再配线层的第二天线元件A2用作单极天线的接地面。然而，也可将第一天线元件A1设为岛状图案而作为单极天线的接地面发挥功能，将第二天线元件A2设为线状图案而作为单极天线的天线用线发挥功能。
[第二实施方式]
图6A是示意性地表示本发明的第二实施方式的半导体装置中的、形成于第一再配线层102的第一天线元件A1的图案的立体图。图6B是示意性地表示本发明的第二实施方式的半导体装置中的、形成于第二再配线层103的第二天线元件A2的图案的立体图。
第二实施方式的半导体装置中，第二天线元件A2的图案与所述第一实施方式的第二天线元件A2的图案不同。第二实施方式的天线元件A2如图6B所示，具有沿X方向延伸的多个配线与沿Y方向延伸的多个配线交叉而成的格子状的图案(网状图案)。各格子的一边的长度设为比起无线通信中使用的电波的波长充分得短。这样，通过使各格子的一边的长度比电波的波长充分得短，而能够与将第二天线元件A2设为岛状图案的情况同样地，使所述第二天线元件A2作为单极天线的接地面发挥功能。
通过将第二天线元件A2的图案设为格子状图案，而与设为岛状图案的情况相比，能够减少作为第二天线元件A2的材料的导体(例如Cu)的使用量，从而能够实现成本降低。
[第三实施方式]
图7A是示意性地表示本发明的第三实施方式的半导体装置中的、形成于第一再配线层102的第一天线元件A1的图案的立体图。图7B是示意性地表示本发明的第三实施方式的半导体装置中的、形成于第二再配线层103的第二天线元件A2的图案的立体图。图8是表示包含通信电路21、第一天线元件A1及第二天线元件A2的本发明的第三实施方式的通信单元210的构成的图。
所述第一实施方式及第二实施方式的半导体装置中，第二天线元件A2作为单极天线的接地面发挥功能。与此相对，第三实施方式的半导体装置中，利用第一天线元件A1及第二天线元件A2构成偶极(dipole)天线。
如图7A所示，第一天线元件A1具有1根线状图案，所述1根线状图案是沿着与半导体芯片101的边平行的Y方向使再配线蜿蜒往复而成。如图7B所示，第二天线元件A2具有1根线状图案，所述1根线状图案是沿着与Y方向正交的X方向使再配线蜿蜒往复而成。
这样，利用第一天线元件A1与第二天线元件A2改变天线用线的伸长方向，由此第一天线元件A1及第二天线元件A2能够具备互不相同的指向性。由此，以如下方式发挥作用，即，第一天线元件A1补充第二天线元件A2的天线增益低的方向，第二天线元件A2补充第一天线元件A1的天线增益低的方向。
另外，本实施方式中，例示了如下情况，即，利用第一天线元件A1与第二天线元件A2改变天线用线的伸长方向，由此使两者的指向性不同，但也可构成为如下，即，利用第一天线元件A1与第二天线元件A2改变天线用线的长度、形状、伸长方向及配置中的至少一个，由此使两者的包含指向性在内的天线的发射特性不同。而且，也可构成为如下，即，由相同图案形成第一天线元件A1与第二天线元件A2，使两者具有同等的指向性。
[第四实施方式]
图9是表示本发明的第四实施方式的半导体装置100A的构成的剖面图。半导体装置100A中，形成于第一再配线层102的第一天线元件A1及形成于第二再配线层103的第二天线元件A2的双方连接于电极垫25a。即，第一天线元件A1与第二天线元件A2相互连接，由第一天线元件A1与第二天线元件A2构成一体的单个天线元件。
图10是表示包含通信电路21、第一天线元件A1及第二天线元件A2的本发明的第四实施方式的通信单元210的构成的图。相互连接的第一天线元件A1及第二天线元件A2作为单极天线的天线用线发挥功能。另外，也可将搭载半导体装置100A的引线框架等基体用作单极天线的接地面。
图11A是示意性地表示半导体装置100A中的形成于第一再配线层的第一天线元件A1的图案的立体图。图11B是示意性地表示半导体装置100A中的形成于第二再配线层103的第二天线元件A2的图案的立体图。第一天线元件A1及第二天线元件A2分别具有线状图案，所述线状图案是沿着与半导体芯片101的边平行的Y方向使再配线蜿蜒往复而成。第一天线元件A1的终端部e1经由贯通电极32而连接于第二天线元件A2的终端部e2。
如以上，根据本实施方式的半导体装置100A，第一天线元件A1与第二天线元件A2相互连接，利用第一天线元件A1与第二天线元件A2构成一体的单个天线元件。由此，也能够实现仅利用形成于覆盖半导体芯片的一面的再配线层的天线元件所难以实现的天线性能。尤其，通过将第一天线元件A1与第二天线元件A2连接，而能够构成线长更长的天线用线。
图12A及图12B是分别示意性地表示第一天线元件A1及第二天线元件A2的图案的其他例的立体图。如图12A及图12B所示，第一天线元件A1及第二天线元件A2也可分别具有沿着半导体芯片101的各边的螺旋状的图案。第一天线元件A1的终端部e1经由贯通电极32而连接于第二天线元件A2的终端部e2。
所述本发明的第一实施方式～第四实施方式的半导体装置的天线元件的构成能够适当进行组合。例如，也可将具有图3A所示的线状图案的第一天线元件A1与具有图3B所示的岛状图案的第二天线元件A2经由贯通电极而相互连接。同样地，也可将具有图6A所示的线状图案的第一天线元件A1与具有图6B所示的格子状图案的第二天线元件A2经由贯通电极而相互连接。而且，也能够将图3A、图7A、图7B所示的蜿蜒图案变更为图12A及图12B所示的螺旋状图案。而且，第一天线元件A1及第二天线元件A2的图案不限于所述蜿蜒图案、螺旋状图案、岛状图案、格子状图案，也能够包含任意的图案。而且，第一天线元件A1及第二天线元件A2也可包含所积层的多个再配线层的再配线。例如，第一天线元件A1也可包含覆盖半导体芯片的第一面S1的第一层再配线及第二层再配线而构成。关于第二天线元件A2，也同样。
[第五实施方式]
图13A、图13B及图13C是分别表示本发明的第五实施方式的通信单元210的构成的图。通信单元210可还包含匹配电路300，所述匹配电路300设置于第一天线元件A1及第二天线元件A2、与通信电路21之间。第一天线元件A1形成于第一再配线层102，第二天线元件A2形成于第二再配线层103。
匹配电路300例如包含电容器及电感器(inductor)等电路器件而构成，承担着使通信电路21与第一天线元件A1及第二天线元件A2之间的阻抗匹配的作用。构成匹配电路300的电路器件例如也可包含与半导体芯片101分开的离散(discrete)零件。此情况下，也可设为如下形态，即，将构成匹配电路300的离散零件搭载于半导体芯片101的第一面S1侧或第二面S2侧，将构成匹配电路300的离散零件连接于第一天线元件A1及第二天线元件A2中的至少一个。
[第六实施方式]
图14是表示本发明的第六实施方式的半导体装置100B的构成的剖面图。图15A与图15B是表示半导体装置100B中具备的两个通信单元210A及通信单元210B的构成的图。
通信单元210A包含如下而构成：通信电路21A，形成于半导体芯片101；以及天线元件A1-1及天线元件A1-2，形成于覆盖半导体芯片101的第一面S1的第一再配线层102。天线元件A1-1及天线元件A1-2具有例如图3A所示的线状图案，由此构成偶极天线。如图14所示，天线元件A1-1经由贯通电极32-1、电极垫25a及通孔24a而连接于通信电路21A，天线元件A1-2经由贯通电极32-2、电极垫25b及通孔24b而连接于通信电路21A。
另一方面，通信单元210B包含如下而构成：通信电路21B，形成于半导体芯片101；以及天线元件A2-1及天线元件A2-2，形成于覆盖半导体芯片101的第二面S2的第二再配线层103。天线元件A2-1及天线元件A2-2具有例如图3A所示的线状图案，由此构成偶极天线。如图14所示，天线元件A2-1经由电极垫25c及通孔24c而连接于通信电路21B，天线元件A2-2经由电极垫25d及通孔24d而连接于通信电路21B。
另外，通信单元210A及通信单元210B也可分别为，一天线元件包含形成于第一再配线层102的再配线，另一天线元件包含形成于第二再配线层103的再配线。
这样，也能够通过半导体装置100B具备多个通信单元，而构成分集(diversity)天线。另外，虽例示了半导体装置100B具备两个通信单元210A及通信单元210B的情况，但半导体装置100B也可具备三个以上的通信单元。另外，半导体装置100B中，也可在半导体芯片101设置着图1所示的电源电路22或电极垫27。
[第七实施方式]
图16是表示本发明的第七实施方式的半导体装置100C的构成的剖面图。图17A与图17B是表示半导体装置100C中具备的两个通信单元210A及通信单元210B的构成的图。图18A是示意性地表示半导体装置100C中形成于第一再配线层102的天线元件A1的图案的立体图。图18B是示意性地表示半导体装置100C中形成于第二再配线层103的第二天线元件A2-1、第二天线元件A2-2及第二天线元件A2-3的图案的立体图。
通信单元210A包含如下而构成：通信电路21A，形成于半导体芯片101；天线元件A1，形成于覆盖半导体芯片101的第一面S1的第一再配线层102；以及天线元件A2-1，形成于覆盖半导体芯片101的第二面S2的第二再配线层103且被施加接地电位。天线元件A1具有例如图18A所示的线状图案，天线元件A2-1具有例如图18B所示的岛状图案，由此构成单极天线。另外，天线元件A2-1也可具有如图6B所示的格子状图案。如图16所示，天线元件A1经由贯通电极32、电极垫25a及通孔24a而连接于通信电路21A，天线元件A2-1经由电极垫25b及通孔24b而连接于通信电路21A。
另一方面，通信单元210B包含如下而构成：通信电路21B，形成于半导体芯片101；天线元件A2-2，形成于覆盖半导体芯片101的第二面S2的第二再配线层103；以及天线元件A2-3，形成于覆盖半导体芯片101的第二面S2的第二再配线层103且被施加接地电位。天线元件A2-2具有例如图18B所示的线状图案，天线元件A2-3具有例如图18B所示的岛状图案，由此构成单极天线。另外，天线元件A2-3也可具有如图6B所示的格子状图案。如图16所示，天线元件A2-2经由电极垫25d及通孔24d而连接于通信电路21B，天线元件A2-3经由电极垫25b及通孔24c而连接于通信电路21B。
被施加接地电位的天线元件A2-1及天线元件A2-3如图16所示，也可包含形成于第二再配线层103的共用的再配线。而且，第二通信单元210B中，也可使构成单极天线的天线用线的天线元件A2-2由形成于第一再配线层102的再配线构成。
这样，也能够通过半导体装置100C具备多个通信单元，而构成分集天线。另外，例示了半导体装置100C具备两个通信单元210A及通信单元210B的情况，但半导体装置100C也可具备三个以上的通信单元。而且，半导体装置100C中，也可在半导体芯片101设置着图1所示的电源电路22或电极垫27。

Claims (11)

1.一种半导体装置，其特征在于，包括：
半导体基板，具有通信电路；
第一天线元件，形成于覆盖所述半导体基板的第一面的第一再配线层且连接于所述通信电路；
第二天线元件，形成于覆盖所述半导体基板的与所述第一面为相反侧的第二面的第二再配线层且连接于所述通信电路；以及
电极垫，设置于所述半导体基板的所述第二面，连接于所述通信电路，所述第一天线元件经由贯通所述半导体基板的贯通电极而连接所述电极垫，所述半导体装置具有晶圆级芯片尺寸封装的形态。
2.根据权利要求1所述的半导体装置，其特征在于：
所述第一天线元件及所述第二天线元件中的一个被施加接地电位。
3.根据权利要求2所述的半导体装置，其特征在于：
所述第一天线元件及所述第二天线元件中的被施加所述接地电位的天线元件具有岛状图案。
4.根据权利要求2所述的半导体装置，其特征在于：
所述第一天线元件及所述第二天线元件中的被施加所述接地电位的天线元件具有格子状图案。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于：
所述第一天线元件与所述第二天线元件具有互不相同的图案。
6.根据权利要求5所述的半导体装置，其特征在于：
所述第一天线元件与所述第二天线元件具有互不相同的天线指向性。
7.根据权利要求1至4中任一项所述的半导体装置，其特征在于：
还包括匹配电路，所述匹配电路用以使所述第一天线元件及所述第二天线元件中的至少一天线元件的阻抗与所述通信电路的阻抗匹配。
8.一种通信系统，其特征在于，包括：
根据权利要求1至7中任一项所述的半导体装置；以及
通信装置，与所述通信电路通信。
9.一种半导体装置，其特征在于，包括：
半导体基板，具有多个通信电路；
至少一个第一天线元件，形成于覆盖所述半导体基板的第一面的第一再配线层且连接于所述多个通信电路；
多个第二天线元件，形成于覆盖所述半导体基板的与所述第一面为相反侧的第二面的第二再配线层且分别连接于所述多个通信电路中的任一个以及
电极垫，设置于所述半导体基板的所述第二面，连接于所述多个通信电路中的任一个，所述第一天线元件经由贯通所述半导体基板的贯通电极而连接所述电极垫，所述半导体装置具有晶圆级芯片尺寸封装的形态。
10.一种通信系统，其特征在于，包括：
根据权利要求9所述的半导体装置；以及
通信装置，与所述多个通信电路通信。
11.一种半导体装置的制造方法，其特征在于，包括下述工序：
在覆盖具有通信电路的半导体基板的第一面的第一再配线层，形成连接于所述通信电路的第一天线元件；
在覆盖所述半导体基板的与所述第一面为相反侧的第二面的第二再配线层，形成连接于所述通信电路的第二天线元件；以及
形成设置于所述半导体基板的所述第二面，且连接于所述通信电路的电极垫，所述第一天线元件经由贯通所述半导体基板的贯通电极而连接所述电极垫，所述半导体装置具有晶圆级芯片尺寸封装的形态。
CN201710381738.0A 2016-06-13 2017-05-25 半导体装置、通信系统及半导体装置的制造方法 Active CN107492541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016117405A JP6869649B2 (ja) 2016-06-13 2016-06-13 半導体装置、通信システムおよび半導体装置の製造方法。
JP2016-117405 2016-06-13

Publications (2)

Publication Number Publication Date
CN107492541A CN107492541A (zh) 2017-12-19
CN107492541B true CN107492541B (zh) 2021-11-30

Family

ID=60573104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710381738.0A Active CN107492541B (zh) 2016-06-13 2017-05-25 半导体装置、通信系统及半导体装置的制造方法

Country Status (3)

Country Link
US (4) US10784587B2 (zh)
JP (2) JP6869649B2 (zh)
CN (1) CN107492541B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10979828B2 (en) 2018-06-05 2021-04-13 Starkey Laboratories, Inc. Ear-worn electronic device incorporating chip antenna loading of antenna structure
US10931005B2 (en) * 2018-10-29 2021-02-23 Starkey Laboratories, Inc. Hearing device incorporating a primary antenna in conjunction with a chip antenna
JP7289379B2 (ja) * 2019-06-28 2023-06-09 コアエイチダブリュー セミコンダクター オサケ ユキチュア キャパシタの構造およびチップアンテナ
CN110943077A (zh) * 2019-11-08 2020-03-31 关键禾芯科技股份有限公司 毫米波应用的多颗晶片封装结构
CN113871355A (zh) * 2020-06-30 2021-12-31 华为技术有限公司 一种封装结构、电子设备及封装结构的制备方法
JP2023010462A (ja) 2021-07-09 2023-01-20 株式会社デンソー ユーザ装置、基地局及び通信制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013674A (zh) * 2006-02-03 2007-08-08 株式会社半导体能源研究所 半导体器件的制造装置及半导体器件的制造方法
CN101971519A (zh) * 2008-03-11 2011-02-09 英特尔公司 实现3d波束覆盖的无线天线阵系统架构和方法
WO2016056387A1 (ja) * 2014-10-07 2016-04-14 株式会社村田製作所 高周波通信モジュール及び高周波通信装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214205A (ja) * 1989-02-14 1990-08-27 Fujitsu Ltd 電子回路装置
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
JPH1188045A (ja) * 1997-09-05 1999-03-30 Nippon Antenna Co Ltd 偏波共用平面型アレーアンテナ
JP2001196818A (ja) * 2000-01-12 2001-07-19 Nippon Telegr & Teleph Corp <Ntt> アンテナ集積素子
JP3875592B2 (ja) * 2002-04-26 2007-01-31 日本電波工業株式会社 多素子アレー型の平面アンテナ
JP2004282250A (ja) * 2003-03-13 2004-10-07 Sony Chem Corp アンテナ素子及びその製造方法
JP4157829B2 (ja) * 2003-06-03 2008-10-01 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006013777A (ja) * 2004-06-24 2006-01-12 Sony Ericsson Mobilecommunications Japan Inc 携帯端末
US7079079B2 (en) * 2004-06-30 2006-07-18 Skycross, Inc. Low profile compact multi-band meanderline loaded antenna
JP3964435B2 (ja) * 2005-04-20 2007-08-22 日本無線株式会社 グリッドパッチアンテナ
JP4781159B2 (ja) * 2005-04-27 2011-09-28 株式会社半導体エネルギー研究所 半導体装置
US8232919B2 (en) * 2006-12-29 2012-07-31 Broadcom Corporation Integrated circuit MEMs antenna structure
US7750861B2 (en) * 2007-05-15 2010-07-06 Harris Corporation Hybrid antenna including spiral antenna and periodic array, and associated methods
TWI423519B (zh) * 2007-09-04 2014-01-11 Mitsubishi Electric Corp Radio frequency identification tag
JP5592053B2 (ja) 2007-12-27 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
JP2009182786A (ja) * 2008-01-31 2009-08-13 Nippon Tungsten Co Ltd 積層アンテナ
US8232920B2 (en) * 2008-08-07 2012-07-31 International Business Machines Corporation Integrated millimeter wave antenna and transceiver on a substrate
JP5407307B2 (ja) 2008-12-03 2014-02-05 セイコーエプソン株式会社 半導体装置
US8474726B2 (en) * 2010-08-12 2013-07-02 Feinics Amatech Teoranta RFID antenna modules and increasing coupling
US8451618B2 (en) * 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
KR101107650B1 (ko) * 2011-01-31 2012-01-20 남창기 멀티모드 고주파 모듈
US20130010842A1 (en) * 2011-07-05 2013-01-10 Broadcom Corporation Programmable multiple interwoven spiral antenna assembly
JP5828249B2 (ja) * 2011-09-02 2015-12-02 凸版印刷株式会社 非接触ｉｃラベル
WO2013073314A1 (ja) * 2011-11-14 2013-05-23 株式会社村田製作所 アンテナ装置及び無線通信装置
WO2013121732A1 (ja) * 2012-02-15 2013-08-22 パナソニック株式会社 無線モジュール
DE102012203151A1 (de) * 2012-02-29 2013-08-29 Robert Bosch Gmbh Halbleitermodul mit integrierten antennenstrukturen
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
JP6040784B2 (ja) * 2013-01-23 2016-12-07 凸版印刷株式会社 非接触ｉｃラベルおよび非接触ｉｃラベル付き物品
CN203521598U (zh) * 2013-06-27 2014-04-02 惠州比亚迪实业有限公司 一种gps天线及具有该天线的手机
US9230926B2 (en) * 2013-08-31 2016-01-05 Infineon Technologies Ag Functionalised redistribution layer
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
US9537205B2 (en) * 2013-11-08 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3D antenna for integrated circuits
US9129981B2 (en) * 2013-11-26 2015-09-08 Freescale Semiconductor Inc. Methods for the production of microelectronic packages having radiofrequency stand-off layers
US9608334B2 (en) * 2014-03-31 2017-03-28 Nxp B.V. Radar antenna system
CN106462792B (zh) * 2014-11-27 2019-07-05 株式会社村田制作所 Rfic模块以及具备该rfic模块的rfid标签
JP6429680B2 (ja) * 2015-03-03 2018-11-28 パナソニック株式会社 アンテナ一体型モジュール及びレーダ装置
KR102406686B1 (ko) * 2015-11-10 2022-06-08 삼성전자주식회사 안테나 장치 및 그를 구비하는 전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013674A (zh) * 2006-02-03 2007-08-08 株式会社半导体能源研究所 半导体器件的制造装置及半导体器件的制造方法
CN101971519A (zh) * 2008-03-11 2011-02-09 英特尔公司 实现3d波束覆盖的无线天线阵系统架构和方法
WO2016056387A1 (ja) * 2014-10-07 2016-04-14 株式会社村田製作所 高周波通信モジュール及び高周波通信装置

Also Published As

Publication number Publication date
US12015204B2 (en) 2024-06-18
JP2021114620A (ja) 2021-08-05
US20220320749A1 (en) 2022-10-06
CN107492541A (zh) 2017-12-19
JP2017224900A (ja) 2017-12-21
US20170358867A1 (en) 2017-12-14
US11381005B2 (en) 2022-07-05
US10784587B2 (en) 2020-09-22
US20240297445A1 (en) 2024-09-05
JP6869649B2 (ja) 2021-05-12
JP7053073B2 (ja) 2022-04-12
US20200388932A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
CN107492541B (zh) 半导体装置、通信系统及半导体装置的制造方法
US11641064B2 (en) 3D IC antenna array with laminated high-k dielectric
US11295979B2 (en) Semiconductor package device with integrated antenna and manufacturing method thereof
TWI716838B (zh) 天線結構以及封裝天線
US9640504B2 (en) Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US7935570B2 (en) Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US7989270B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US8241952B2 (en) Semiconductor device and method of forming IPD in fan-out level chip scale package
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
CN107093598A (zh) 包括天线的半导体装置
US20170236790A1 (en) Semiconductor Device on Leadframe with Integrated Passive Component
JP7322228B2 (ja) 半導体装置および通信システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant