JP5407307B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5407307B2 JP5407307B2 JP2008308822A JP2008308822A JP5407307B2 JP 5407307 B2 JP5407307 B2 JP 5407307B2 JP 2008308822 A JP2008308822 A JP 2008308822A JP 2008308822 A JP2008308822 A JP 2008308822A JP 5407307 B2 JP5407307 B2 JP 5407307B2
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- capacitor
- insulating resin
- electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
また、本発明の半導体装置は、基板と、前記基板に設けられた第1の絶縁樹脂と、前記第1の絶縁樹脂に設けられ、ループ形状からなるループ部分を有するアンテナと、前記アンテナに対して並列接続となるように前記ループ部分の両端部に接続された第1のキャパシタと、を備え、前記アンテナの前記ループ部分は、並行する2つの配線と、前記2つの配線の両端部において、それぞれ前記2つの配線間に設けられ、前記2つの配線を接続する第1の接続部と第2の接続部と、を有し、前記第1のキャパシタは、前記第1の絶縁樹脂の開口部に形成された第1の電極部と、前記第1の電極部に設けられ、前記第1の絶縁樹脂に比べて比誘電率が高い第2の絶縁樹脂と、前記第2の絶縁樹脂に設けられた第2の電極部と、を有し、前記第1の電極は前記第1の接続部を含み、前記第2の電極は前記第2の接続部と接続されていることを特徴とする。
この構成によれば、第1、第2のキャパシタが整合回路部として機能することで上述のようにアンテナの通信特性を最適化して通信特性を大幅に向上できる。
この構成によれば、比誘電率の高い絶縁性樹脂を用いることで第1、第2のキャパシタを小型化することができる。
この構成によれば、第2のキャパシタが直線部におけるループ部側に設けられるので、後述する結果に示されるように通信特性を大幅に向上させることができる。
ここでは、W−CSP(Wafer level Chip Scale Package)技術により半導体基板上にインダクタ素子が形成された半導体装置について説明する。
図1、2に示されるように、ICチップ(半導体装置)1は、シリコンからなる基板10を備えている。その基板10の能動面10aには、能動素子領域が設けられている。この能動素子領域には電子回路が形成されている。電子回路は、少なくとも配線パターンが形成されたものであり、複数の薄膜トランジスタ(Thin Film Transistor;TFT)等の半導体素子や、複数のパッシブコンポーネント、それらを相互に接続する配線等によって構成されている。
なお、第1、第2のキャパシタC1,C2は、後述するように絶縁性樹脂と該絶縁性樹脂を挟持する一対の電極部により構成されている。
図3に示されるように、アンテナ40のループ部分40aは1辺が1.8mmの略正方形形状からなる。そして、上記線路41,42の幅は0.02mmに設定され、これら線路41,42間の間隔は0.02mmに設定されている。第1のキャパシタC1の平面寸法は、0.1mm×0.02mmに設定されている。第2のキャパシタC2の平面寸法は、0.05mm×0.05mmに設定されている。また、上記接続部43の平面寸法は、0.1mm×0.02mmに設定されている。
また、図5において実線で示されるのは本実施形態に係るICチップ1に対応する結果である。図5において破線で示されるのは比較例に係るICチップに対応する結果である。なお、比較例に係るICチップは、図6に示されるように、第1のキャパシタC1を直線部分40bに配置している。
この構成によれば、アンテナ40が少なくとも基板10の厚み分だけICチップ1の能動素子領域から離間した状態で配置されるので、アンテナ40の通信時に発せられる電波によって能動素子領域内の電子回路が誤作動するのを防止することができる。
Claims (4)
- 基板と、
前記基板に設けられた第1の絶縁樹脂と、
前記第1の絶縁樹脂に設けられ、ループ形状からなるループ部分を有するアンテナと、
前記アンテナに対して並列接続となるように前記ループ部分の両端部に接続された第1のキャパシタと、を備え、
前記アンテナの前記ループ部分は、
並行する2つの配線と、
前記2つの配線の両端部において、それぞれ前記2つの配線間に設けられ、前記2つの配線を接続する第1の接続部と第2の接続部と、を有し、
前記第1のキャパシタは、
前記第1の絶縁樹脂の開口部に形成された第1の電極部と、
前記第1の電極部に設けられ、前記第1の絶縁樹脂に比べて比誘電率が高い第2の絶縁樹脂と、
前記第2の絶縁樹脂に設けられた第2の電極部と、を有し、
前記第1の電極は前記第1の接続部を含み、前記第2の電極は前記第2の接続部と接続されている
ことを特徴とする半導体装置。 - 前記アンテナは、前記ループ部分に接続される直線部分を含み、該直線部分に対して直列に接続される第2のキャパシタを備えることを特徴とする請求項1に記載の半導体装置。
- 前記第2のキャパシタは、一対の電極部と、前記第2の絶縁樹脂とを備え、前記第1のキャパシタと同一工程で形成されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第2のキャパシタは、前記直線部における前記ループ部側に設けられていることを特徴とする請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008308822A JP5407307B2 (ja) | 2008-12-03 | 2008-12-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008308822A JP5407307B2 (ja) | 2008-12-03 | 2008-12-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135500A JP2010135500A (ja) | 2010-06-17 |
JP5407307B2 true JP5407307B2 (ja) | 2014-02-05 |
Family
ID=42346508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008308822A Expired - Fee Related JP5407307B2 (ja) | 2008-12-03 | 2008-12-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5407307B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6869649B2 (ja) | 2016-06-13 | 2021-05-12 | ラピスセミコンダクタ株式会社 | 半導体装置、通信システムおよび半導体装置の製造方法。 |
CN117293132A (zh) | 2017-06-27 | 2023-12-26 | 罗姆股份有限公司 | 半导体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5138327B2 (ja) * | 2006-10-06 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 整流回路及び該整流回路を用いた半導体装置 |
JP2008136019A (ja) * | 2006-11-29 | 2008-06-12 | Philtech Inc | 磁界結合装置および読取り装置 |
-
2008
- 2008-12-03 JP JP2008308822A patent/JP5407307B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010135500A (ja) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4474431B2 (ja) | 半導体パッケージおよび該製造方法 | |
US8067824B2 (en) | Integrated circuit module package and assembly method thereof | |
US6639299B2 (en) | Semiconductor device having a chip size package including a passive element | |
JP4572759B2 (ja) | 半導体装置及び電子機器 | |
US7495319B2 (en) | Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same | |
JP6311724B2 (ja) | 電子部品モジュール | |
US7046501B2 (en) | Capacitor-embedded substrate | |
US9548271B2 (en) | Semiconductor package | |
JP5592053B2 (ja) | 半導体装置及びその製造方法 | |
US10109576B2 (en) | Capacitor mounting structure | |
US20070126109A1 (en) | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device | |
US9391052B2 (en) | Semiconductor device | |
JP2007242782A (ja) | 半導体装置及び電子装置 | |
US7432585B2 (en) | Semiconductor device electronic component, circuit board, and electronic device | |
JP5407307B2 (ja) | 半導体装置 | |
US9922918B2 (en) | Substrate for stacked module, stacked module, and method for manufacturing stacked module | |
US8829648B2 (en) | Package substrate and semiconductor package | |
JP4367070B2 (ja) | 半導体装置及びその製造方法 | |
JP5153364B2 (ja) | 積層型半導体パッケージおよび電子装置 | |
JP5448393B2 (ja) | 積層型半導体パッケージおよび積層型半導体装置 | |
TWI582931B (zh) | 半導體裝置 | |
JP2010093076A (ja) | 半導体パッケージ及び半導体装置 | |
JP2010050264A (ja) | 電子部品モジュールおよび電子部品モジュールの製造方法 | |
JP2009038203A (ja) | 半導体装置 | |
JP4867206B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110913 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |