JP5407307B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5407307B2
JP5407307B2 JP2008308822A JP2008308822A JP5407307B2 JP 5407307 B2 JP5407307 B2 JP 5407307B2 JP 2008308822 A JP2008308822 A JP 2008308822A JP 2008308822 A JP2008308822 A JP 2008308822A JP 5407307 B2 JP5407307 B2 JP 5407307B2
Authority
JP
Japan
Prior art keywords
antenna
capacitor
insulating resin
electrode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008308822A
Other languages
English (en)
Other versions
JP2010135500A (ja
Inventor
修平 新池
知永 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008308822A priority Critical patent/JP5407307B2/ja
Publication of JP2010135500A publication Critical patent/JP2010135500A/ja
Application granted granted Critical
Publication of JP5407307B2 publication Critical patent/JP5407307B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関するものである。
近年、携帯情報端末をはじめ、各種の携帯型電子機器の普及が著しい。このような電子機器においては、携帯性の向上や高機能化が強く求められる技術傾向にあることから、電子機器に実装される半導体チップ(半導体装置)においても、一層の小型、軽量、薄型化が要望されている。このような傾向、要望に対応するための半導体装置のパッケージ構造(封止構造)として、パッケージの外形寸法を集積回路が形成された半導体基板(半導体チップ)の寸法とほぼ等しくすることができるチップサイズパッケージ(Chip Size Package)が知られている。このように、電子機器の小型化が進む中で、半導体装置にアンテナを直接作り込む技術(オンチップアンテナ構造)がある(例えば、特許文献1参照)。
特開2002−24657号公報
上述のようなアンテナを搭載した半導体チップでは、一般的に、インピーダンスマッチングを取るために整合回路部を利用し、アンテナの通信特性を最適化するようにしている。そこで、整合回路部として半導体チップにキャパシタを直接作り込むことも考えられる。しかしながら、特許文献1ではオンチップアンテナの構造については開示されるものの、キャパシタを作り込むことが想定されておらず、新たな技術の提供が望まれていた。
本発明はこのような事情に鑑みてなされたものであって、オンチップアンテナ構造においてキャパシタをチップ上に作り込んだ際に最適な通信特性が得られる、半導体装置を提供することを目的としている。
上記課題を解決するために、本発明の半導体装置は、基板上にループ形状からなるループ部分を有したアンテナを備える半導体装置であって、前記ループ部分の根元に、前記アンテナに対して並列に接続される第1のキャパシタが設けられることを特徴とする。
また、本発明の半導体装置は、基板と、前記基板に設けられた第1の絶縁樹脂と、前記第1の絶縁樹脂に設けられ、ループ形状からなるループ部分を有するアンテナと、前記アンテナに対して並列接続となるように前記ループ部分の両端部に接続された第1のキャパシタと、を備え、前記アンテナの前記ループ部分は、並行する2つの配線と、前記2つの配線の両端部において、それぞれ前記2つの配線間に設けられ、前記2つの配線を接続する第1の接続部と第2の接続部と、を有し、前記第1のキャパシタは、前記第1の絶縁樹脂の開口部に形成された第1の電極部と、前記第1の電極部に設けられ、前記第1の絶縁樹脂に比べて比誘電率が高い第2の絶縁樹脂と、前記第2の絶縁樹脂に設けられた第2の電極部と、を有し、前記第1の電極は前記第1の接続部を含み、前記第2の電極は前記第2の接続部と接続されていることを特徴とする。
本発明の半導体装置によれば、ループ部分の根元にアンテナに対して整合回路部の一部をなす第1のキャパシタが並列に接続されるので、アンテナの通信特性が最適化されて、通信特性を大幅に向上させることができる。
また、上記半導体装置においては、前記アンテナは、前記ループ部分に接続される直線部分を含み、該直線部分に対して直列に接続される第2のキャパシタを備えるのが好ましい。
この構成によれば、第1、第2のキャパシタが整合回路部として機能することで上述のようにアンテナの通信特性を最適化して通信特性を大幅に向上できる。
また、上記半導体装置においては、前記アンテナは、第1の絶縁樹脂を介して前記基板上に形成されており、前記第1のキャパシタ及び前記第2のキャパシタは、一対の電極部と、前記第1の絶縁樹脂に比べて比誘電率が高く前記一対の電極部間に挟持される第2の絶縁樹脂とを備えるのが好ましい。
この構成によれば、比誘電率の高い絶縁性樹脂を用いることで第1、第2のキャパシタを小型化することができる。
また、上記半導体装置においては、前記第2のキャパシタは、前記直線部における前記ループ部側に設けられているのが好ましい。
この構成によれば、第2のキャパシタが直線部におけるループ部側に設けられるので、後述する結果に示されるように通信特性を大幅に向上させることができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
ここでは、W−CSP(Wafer level Chip Scale Package)技術により半導体基板上にインダクタ素子が形成された半導体装置について説明する。
図1はICチップ1の平面図である。図2はICチップ1の断面構成を示す概略図である。
図1、2に示されるように、ICチップ(半導体装置)1は、シリコンからなる基板10を備えている。その基板10の能動面10aには、能動素子領域が設けられている。この能動素子領域には電子回路が形成されている。電子回路は、少なくとも配線パターンが形成されたものであり、複数の薄膜トランジスタ(Thin Film Transistor;TFT)等の半導体素子や、複数のパッシブコンポーネント、それらを相互に接続する配線等によって構成されている。
基板10の能動面10aには、電子回路を外部に電気的接続するための電極21と、外部から電力供給を受けるための複数の電極62とが整列配置されている。電極21から、基板10の表面にかけてアンテナ40が形成されている。アンテナ40は、ループ状のインダクタ素子から構成されている。
電極62には、電極62間のピッチを広げことを主たる目的として、再配置配線64が接続されている。具体的には、ICチップ1の表面に、接続端子63を構成する複数のパッドが形成されている。その接続端子63に対して、電極62から引き出された再配置配線64が連結されている。これにより、狭ピッチの電極62が中央部に引き出されて広ピッチ化されている。
接続端子63の表面にはバンプ78が形成されている。このバンプ78は、例えばハンダバンプであり、印刷法等によって形成されている。このバンプ78がリフロー等により溶解されて、相手側部材の接続端子に連結されるようになっている。なお、基板10と接続端子63との間に、樹脂材料等からなる応力緩和層等を形成してもよい。
基板10の能動面10aには、電子回路を保護するため、SiN等の電気絶縁性材料からなるパッシベーション膜8が形成されている。パッシベーション膜8には電極21を臨ませる開口部8aが形成されている。開口部8aから引き出し配線31が形成されている。引き出し配線31には、アンテナ40を構成するインダクタ素子が接続されている。すなわち、アンテナ40は、引き出し配線31によって能動面10aの上記能動素子領域と重ならない位置に離間した状態で配置されている。これにより、アンテナ40の通信時に発せられる電波によって能動素子領域内の電子回路が誤作動するのを防止している。
パッシベーション膜8及び引き出し配線31を覆って第1の絶縁樹脂32が形成されている。この第1の絶縁樹脂32は、ポリイミド樹脂によって形成される。また、第1の絶縁樹脂32の比誘電率は、例えば3〜4である。
第1の絶縁樹脂32には、引き出し配線31を臨ませる貫通孔32aが形成されており、この貫通孔32aを介してアンテナ40と引き出し配線31とが接続されている。また、第1の絶縁樹脂32上には、上記接続端子63及び上記バンプ78が形成されている。また、ICチップ1は、バンプ78の一部を露出させるように第1の絶縁樹脂32上に設けられる保護層34を備えている。保護層34はポリイミド樹脂によって構成されている。
アンテナ40は、図1に示したようにループ形状からなるループ部分40aと、ループ部分40aと引き出し配線31とを接続する直線部分40bと、を含んでいる。本実施形態におけるアンテナ40は、1ループアンテナであり、ループ部分40aは並行する2線路41,42によって構成されている。2つの線路41,42の両端部が、接続部43によって接続されている。すなわち、本実施形態のアンテナ40は、1ループ2線路並行型のアンテナとなっている。
アンテナ40の構成材料は、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)等の導電性材料の単体または複合材料により、単層もしくは複数層に形成されている。なお電解メッキ法によりアンテナ40を形成する場合には、アンテナ40は下地層の表面に形成されることが多いが、図2では下地層の記載を省略している。これらの構成材料は、アンテナ40として必要な抵抗レンジや耐許容電流値等の特性に応じて適宜選択することができる。
また、ICチップ1は、ループ部分40aの根元にアンテナ40に対して並列に接続される第1のキャパシタC1を備えている。ここでループ部分40aの根元とは、対向配置されるループ部分40aの両端部間における隙間を意味している。すなわち、詳細については後述するものの、第1のキャパシタC1はループ部分40aの接続部43を利用することで構成されている。
さらに、ICチップ1は、上記直線部分40bに直列に接続される第2のキャパシタC2を備えている。なお、第2のキャパシタC2はループ部分40aの近傍に配置するのが望ましい。
なお、第1、第2のキャパシタC1,C2は、後述するように絶縁性樹脂と該絶縁性樹脂を挟持する一対の電極部により構成されている。
図3はアンテナ40の平面寸法を示す図である。
図3に示されるように、アンテナ40のループ部分40aは1辺が1.8mmの略正方形形状からなる。そして、上記線路41,42の幅は0.02mmに設定され、これら線路41,42間の間隔は0.02mmに設定されている。第1のキャパシタC1の平面寸法は、0.1mm×0.02mmに設定されている。第2のキャパシタC2の平面寸法は、0.05mm×0.05mmに設定されている。また、上記接続部43の平面寸法は、0.1mm×0.02mmに設定されている。
また、上記第1、第2のキャパシタC1,C2は、一対の電極間に第2の絶縁樹脂33を挟持することで構成されている(詳細な構造について後述する)。第2の絶縁樹脂33は、例えばポリイミド樹脂にチタン酸バリウムを所定量分散したものから構成される。第2の絶縁樹脂33の比誘電率は、例えば50〜60である。なお、第2の絶縁樹脂33の比誘電率は、例えばポリイミド樹脂に分散するチタン酸バリウムの量を調整することによって適宜調整可能である。このように比誘電率の高い絶縁性樹脂を使うことで第1、第2のキャパシタC1,C2の小型化が可能となる。
図4は、ICチップ1の要部を示す図である。具体的に、図4(a)は第1のキャパシタC1の周辺構成を示す斜視図であり、図4(b)は第1のキャパシタC1の断面構成を示す図である。なお、第2のキャパシタC2は直線部分40bに対して直列に接続される以外の構成は第1のキャパシタC1と略同一の構成であることからその説明については簡略化する。また、図4においては保護層34の図示を省略している。
図4(a)、(b)に示されるように、第1のキャパシタC1を構成する上層側の(第2の絶縁樹脂33上に形成される)電極部45は、アンテナ40のループ部分40aを構成する一方の接続部43が延出することで構成される。
一方、第1のキャパシタC1を構成する下層側(能動面10a側;図2参照)の電極部46は、第1の絶縁樹脂32に形成された開口部32b内に形成されており、一端側が開口部32bの上方に向かって延出することでアンテナ40のループ部分40aを構成する他方の接続部43に接続されている。そして、一対の電極部45、46間には上記第2の絶縁樹脂33が挟持されている。
また、第2のキャパシタC2を構成する上層側の(第2の絶縁樹脂33上に形成される)電極は、アンテナ40の直線部分40bによって構成される。さらに、第2のキャパシタC2を構成する下層側(能動面10a側)の電極は、第1の絶縁樹脂32に形成された開口部(不図示)内に形成されており、一端側が開口部の上方に向かって延出することでアンテナ40の直線部分40bの一方側に接続されている。そして、一対の電極間には、第1のキャパシタC1と同様、上記第2の絶縁樹脂33が挟持されている。
本実施形態に係るICチップ1は、ループ部分40aの根元にアンテナ40に対して整合回路部の一部をなす第1のキャパシタC1が並列に接続されるので、後述するシミュレーション結果に示されるように、アンテナ40の通信特性が最適化されて、通信特性を大幅に向上させることができる。
図5は、本実施形態に係るICチップ1の効果を示すシミュレーション結果のグラフである。図5はICチップ1に搭載されているアンテナ40とのインピーダンスマッチングの度合いを示している。図5における縦軸は、Sパラメータのレベル(dB)を示し、横軸が周波数(GHz)を示している。
また、図5において実線で示されるのは本実施形態に係るICチップ1に対応する結果である。図5において破線で示されるのは比較例に係るICチップに対応する結果である。なお、比較例に係るICチップは、図6に示されるように、第1のキャパシタC1を直線部分40bに配置している。
図5に示されるように、第1のキャパシタC1を配置する位置はアンテナの通信特性に大きく影響する。図5に示されるように、本実施形態に係るICチップ1は−3.9dB(900MHz)であり、比較例に係るICチップは−12dB(900MHz)となる。本実施形態に係るICチップ1は、上述のように第1のキャパシタC1をループ部分40aの根元に配置することで通信特性が最適化されている。これにより、損失が低い良好な通信を行うことができる。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態では、電極62から引き出された再配置配線64が基板10の能動面10a側に形成した場合について説明したが、本発明はこれに限定されず、貫通電極を用いて再配置配線64を裏面側に引き出し、接続端子63及びこれに接続されるバンプ78を裏面側に形成するようにしてもよい。
また、上記実施形態では、アンテナ40を基板10の能動面10a側に形成した場合について説明したが、本発明はこれに限定されず、貫通電極を用いて引き出し配線31を介してアンテナ40を基板10の裏面側に形成するようにしてもよい。
この構成によれば、アンテナ40が少なくとも基板10の厚み分だけICチップ1の能動素子領域から離間した状態で配置されるので、アンテナ40の通信時に発せられる電波によって能動素子領域内の電子回路が誤作動するのを防止することができる。
ICチップの平面図である。 ICチップの断面構成を示す概略図である。 アンテナの平面寸法を示す図である。 ICチップの要部を示す図である。 ICチップの効果を示す図である。 比較例に係るICチップの構造を示す図である。
符号の説明
1…ICチップ(半導体装置)、10…基板、32…第1の絶縁樹脂、33…第2の絶縁樹脂、40…アンテナ、40a…ループ部分、40b…直線部分、C1…第1のキャパシタ、C2…第2のキャパシタ

Claims (4)

  1. 基板と、
    前記基板に設けられた第1の絶縁樹脂と、
    前記第1の絶縁樹脂に設けられ、ループ形状からなるループ部分を有するアンテナと、
    前記アンテナに対して並列接続となるように前記ループ部分の両端部に接続された第1のキャパシタと、を備え、
    前記アンテナの前記ループ部分は、
    並行する2つの配線と、
    前記2つの配線の両端部において、それぞれ前記2つの配線間に設けられ、前記2つの配線を接続する第1の接続部と第2の接続部と、を有し、
    前記第1のキャパシタは、
    前記第1の絶縁樹脂の開口部に形成された第1の電極部と、
    前記第1の電極部に設けられ、前記第1の絶縁樹脂に比べて比誘電率が高い第2の絶縁樹脂と、
    前記第2の絶縁樹脂に設けられた第2の電極部と、を有し、
    前記第1の電極は前記第1の接続部を含み、前記第2の電極は前記第2の接続部と接続されている
    ことを特徴とする半導体装置。
  2. 前記アンテナは、前記ループ部分に接続される直線部分を含み、該直線部分に対して直列に接続される第2のキャパシタを備えることを特徴とする請求項1に記載の半導体装置。
  3. 前記第2のキャパシタは、一対の電極部と、前記第2の絶縁樹脂とを備え、前記第1のキャパシタと同一工程で形成されていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記第2のキャパシタは、前記直線部における前記ループ部側に設けられていることを特徴とする請求項2に記載の半導体装置。
JP2008308822A 2008-12-03 2008-12-03 半導体装置 Expired - Fee Related JP5407307B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008308822A JP5407307B2 (ja) 2008-12-03 2008-12-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008308822A JP5407307B2 (ja) 2008-12-03 2008-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2010135500A JP2010135500A (ja) 2010-06-17
JP5407307B2 true JP5407307B2 (ja) 2014-02-05

Family

ID=42346508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308822A Expired - Fee Related JP5407307B2 (ja) 2008-12-03 2008-12-03 半導体装置

Country Status (1)

Country Link
JP (1) JP5407307B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6869649B2 (ja) 2016-06-13 2021-05-12 ラピスセミコンダクタ株式会社 半導体装置、通信システムおよび半導体装置の製造方法。
CN117293132A (zh) 2017-06-27 2023-12-26 罗姆股份有限公司 半导体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138327B2 (ja) * 2006-10-06 2013-02-06 株式会社半導体エネルギー研究所 整流回路及び該整流回路を用いた半導体装置
JP2008136019A (ja) * 2006-11-29 2008-06-12 Philtech Inc 磁界結合装置および読取り装置

Also Published As

Publication number Publication date
JP2010135500A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4474431B2 (ja) 半導体パッケージおよび該製造方法
US8067824B2 (en) Integrated circuit module package and assembly method thereof
US6639299B2 (en) Semiconductor device having a chip size package including a passive element
JP4572759B2 (ja) 半導体装置及び電子機器
US7495319B2 (en) Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
JP6311724B2 (ja) 電子部品モジュール
US7046501B2 (en) Capacitor-embedded substrate
US9548271B2 (en) Semiconductor package
JP5592053B2 (ja) 半導体装置及びその製造方法
US10109576B2 (en) Capacitor mounting structure
US20070126109A1 (en) Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device
US9391052B2 (en) Semiconductor device
JP2007242782A (ja) 半導体装置及び電子装置
US7432585B2 (en) Semiconductor device electronic component, circuit board, and electronic device
JP5407307B2 (ja) 半導体装置
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
US8829648B2 (en) Package substrate and semiconductor package
JP4367070B2 (ja) 半導体装置及びその製造方法
JP5153364B2 (ja) 積層型半導体パッケージおよび電子装置
JP5448393B2 (ja) 積層型半導体パッケージおよび積層型半導体装置
TWI582931B (zh) 半導體裝置
JP2010093076A (ja) 半導体パッケージ及び半導体装置
JP2010050264A (ja) 電子部品モジュールおよび電子部品モジュールの製造方法
JP2009038203A (ja) 半導体装置
JP4867206B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110913

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees