JP2022545952A - 可変剛性モジュール - Google Patents

可変剛性モジュール Download PDF

Info

Publication number
JP2022545952A
JP2022545952A JP2022513517A JP2022513517A JP2022545952A JP 2022545952 A JP2022545952 A JP 2022545952A JP 2022513517 A JP2022513517 A JP 2022513517A JP 2022513517 A JP2022513517 A JP 2022513517A JP 2022545952 A JP2022545952 A JP 2022545952A
Authority
JP
Japan
Prior art keywords
rigid structure
intermediate substrate
substrate
stiffness
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022513517A
Other languages
English (en)
Other versions
JPWO2021037808A5 (ja
Inventor
ロナルド エス． コク
ガブリエーレ ロイトマイアー
クリスティアン シュルツ
ミヒャエル シャルフェンベルク
Original Assignee
エクス－セルプリント リミテッド
レオンハード クルツ シュティフトゥング ウント コー． カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エクス－セルプリント リミテッド, レオンハード クルツ シュティフトゥング ウント コー． カーゲー filed Critical エクス－セルプリント リミテッド
Publication of JP2022545952A publication Critical patent/JP2022545952A/ja
Publication of JPWO2021037808A5 publication Critical patent/JPWO2021037808A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G02B6/4281—Electrical aspects containing printed circuit boards [PCB] the printed circuit boards being flexible
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H01L2224/40228—Connecting the strap to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81904—Pressing the bump connector against the bonding areas by means of another connector by means of an encapsulation layer or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82105—Forming a build-up interconnect by additive methods, e.g. direct writing by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

可変剛性モジュールは、第１の剛性を有する剛性構造と、第１の剛性よりも小さい第２の剛性を有する中間基板と、第２の剛性よりも小さい第３の剛性を有する可撓性基板とを備える。剛性構造は、中間基板上に配置され、中間基板は、可撓性基板上に配置される。導体は、部分的に中間基板上に配置され、部分的に可撓性基板上に配置され、剛性構造に接続される。導体は、剛性構造から中間基板まで可撓性基板まで延在する。いくつかの実施形態では、可変剛性モジュールは、複数の剛性構造、複数の中間基板、および複数の導体の任意の組み合わせを含む。

Description

本開示は、概して、異なる剛性の複数の基板を備える転写印刷構造に関する。
マイクロ転写印刷は、種々の異なるソースから共通基板上への顕微鏡装置の組み立てを可能にする。共通基板は、剛性または可撓性を有してもよく、透明または不透明であってもよく、または、様々な他の特性を有してもよく、様々な異なる材料、例えば、結晶性または非晶質材料、または半導体、金属、絶縁体、またはポリマー材料を含んでもよい。システム内のマイクロ転写印刷装置は、例えば、電気導体と相互接続されることができる。
マイクロ転写印刷デバイスは、剛性を有してもよく、可撓性基板上に配置される場合、基板が屈曲される時に機械的応力を受けることができる。同様に、可撓性基板上に配置された相互接続部は、特に剛性デバイスと可撓性基板上に配置された相互接続部との間の物理的接続部において、基板が屈曲した場合に応力を受けることができる。
可変剛性を採用する構造は、例えば、米国特許第６，５７９，２７７号、第６，３５５，０２７号、および第５，３０８，３４２号に教示されるように、例えば、内視鏡およびカテーテルのような医療装置において使用される。しかしながら、剛性デバイスおよび可撓性基板を備えるシステムにおいて応力を低減する構造が依然として必要とされている。
本開示の特定の実施形態では、可変剛性モジュールは、第１の剛性を有する剛性構造と、第１の剛性よりも小さい第２の剛性を有する中間基板と、第２の剛性よりも小さい第３の剛性を有する可撓性基板とを備える。剛性構造は中間基板上に配置され、中間基板は可撓性基板上に配置される。導体は、部分的に中間基板上に配置され、部分的に可撓性基板上に配置され、剛性構造に接続され、その結果、導体は、剛性構造から中間基板まで可撓性基板まで延在する。
いくつかの実施形態では、可変剛性モジュールは、複数の剛性構造、複数の中間基板、および複数の導体の任意の組み合わせを備える。いくつかの実施形態では、中間基板は第１の中間基板であり、モジュールは、第２の剛性よりも小さく、第３の剛性よりも大きい第４の剛性を有する第２の中間基板をさらに備える。第２の中間基板は可撓性基板上に配置され、第１の中間基板は第２の中間基板上に配置される。導体は、剛性構造から第１の中間基板まで第２の中間基板まで可撓性基板まで延在する。いくつかの実施形態では、剛性構造は第１の剛性構造であり、モジュールは、第２の剛性および第３の剛性のうちの少なくとも一方よりも大きい第４の剛性を有する第２の剛性構造をさらに備える。第２の剛性構造は可撓性基板上に配置され、導体は、第１の剛性構造から第２の剛性構造まで延在する。第１の剛性構造および第２の剛性構造は、中間基板上に配置されることができる。いくつかの実施形態によれば、第２の剛性構造は、中間基板とは異なる第２の中間基板上に配置される。
導体は、例えば、光導体または電気導体とすることができる。
剛性構造は、半導体基板、ガラス基板、プラスチック基板、ポリマー基板、および金属基板のうちの任意の１つまたは複数を備えることができる。剛性構造は、電気構成要素、光学構成要素、または電気光学構成要素を備えることができる。剛性構造は、レーザ、発光ダイオード、またはフォトセンサを備えることができる。剛性構造は、１つ以上の破壊されたまたは分離されたテザーを備えることができる。
剛性構造は、少なくとも部分的に導体と可撓性基板との間、または少なくとも部分的に導体と中間基板との間に配置されることができる。導体は、少なくとも部分的に剛性構造と可撓性基板または中間基板との間に配置されることができる。
本開示のいくつかの実施形態によれば、剛性構造は、１つ以上の接続ポストを備え、導体の一部は、剛性構造と中間基板との間に配置され、１つ以上の接続ポストのうちの少なくとも１つは、導体に電気的に接続される。
可変剛性モジュールは、電気導体に電気的に接続された可撓性基板上に配置された電源を備えることができる。可撓性基板は、電気導体に電気的に接続された電源の少なくとも一部を備えることができる。電源は、トライボ電源、圧電電源、または太陽光発電電源であってもよい。電源は、導体に接続（例えば、電気的に接続）されることができる。いくつかの実施形態によれば、外部電源は、必要に応じて、直接導電接続を介して、または誘導接続を介して、導体に接続される。
いくつかの実施形態によれば、可撓性基板は、第１の材料を含む第１の可撓性層と、第１の材料とは異なる第２の材料を含む第２の可撓性層とを備える。第２の可撓性層は、第１の可撓性層の上に配置されるか、または第１の可撓性層に積層される。可撓性基板は、ポリマーまたは紙を含むことができ、紙幣、紙幣の一部、文書、または文書の一部とすることができる。
中間基板は、ポリマーまたは紙を含むことができる。中間基板および可撓性基板のうちの１つまたは複数は、可変剛性を有することができる。可変剛性は、中間基板または可撓性基板の物理的範囲にわたって変化することができる。中間基板および可撓性基板のうちの１つ以上は、可変層厚、可変材料量、可変材料組成、および可変材料密度のうちの１つ以上を有することができる。
本開示のいくつかの実施形態によれば、剛性構造は、完全に中間基板上に配置されることができ、中間基板は、完全に可撓性基板上に配置されることができ、または両方に配置されることができる。本開示のいくつかの実施形態によれば、剛性構造は、中間基板上に部分的にのみ配置され、中間基板は、可撓性基板上に部分的にのみ配置され、またはその両方である。中間基板は、剛性構造を越えて中間基板の表面に平行な方向に延在することができ、可撓性基板は、中間基板を越えて可撓性基板の表面に平行な方向に延在することができ、またはその両方が可能である。剛性構造は、第１の平面範囲を有することができ、中間基板は、第１の平面範囲よりも大きい第２の平面範囲を有することができ、可撓性基板は、第２の平面範囲よりも大きい第３の平面範囲を有することができる。
いくつかの実施形態によれば、中間基板は、導体が延在する方向に中間基板本体から延在する突出部または延長部を備える。中間基板突出部または延長部は、中間基板本体よりも小さい面積を有することができ、中間基板突出部または延長部、または導体が中間基板本体から延在する長さ方向に直交する幅方向において、中間基板本体の幅よりも小さい幅を有することができる。
本開示のいくつかの実施形態によれば、導体は第１の導体であり、モジュールは第２の導体を備える。第２の導体は、剛性構造に接続され、剛性構造から中間基板まで延在する。いくつかの実施形態では、第２の導体は、第１の導体に対向する剛性構造の側面に少なくとも部分的に配置され、第２の導体は、第１の導体と剛性構造の同じ側面に少なくとも部分的に配置され、第１の導体および第２の導体のいずれか一方または両方は、剛性構造と中間基板との間に少なくとも部分的に配置され、または第１の導体および第２の導体のいずれか一方または両方は、中間基板に対向する剛性構造の同じ側面に少なくとも部分的に配置される。いくつかの実施形態では、第１の導体は電気導体であり、第２の導体は光導体である。
本開示のいくつかの実施形態によれば、可変剛性モジュールの製造方法は、第１の剛性を有する剛性構造を設け、第１の剛性よりも小さい第２の剛性を有する中間基板を設け、第２の剛性よりも小さい第３の剛性を有する可撓性基板を設け、剛性構造を中間基板上に配置し、中間基板を可撓性基板上に配置し、導体を中間基板上におよび可撓性基板上に部分的に配置し、導体が剛性構造から中間基板まで可撓性基板まで延在するように、導体を前記導体に接続する。
いくつかの実施形態では、方法は、剛性構造を導体上に、またはその上に配置して、剛性構造と導体との間を接続する。いくつかの実施形態では、方法は、導体を剛性構造上に部分的に配置する。いくつかの実施形態では、方法は、剛性構造を中間基板上に部分的にマイクロ転写印刷する。いくつかの実施形態では、方法は、予め形成された導体を、剛性構造、中間基板、および可撓性基板のうちの１つ以上に接着する。
本開示のいくつかの実施形態によれば、可変剛性モジュールは、第１の剛性を有する剛性構造と、可変剛性を有する支持構造と、剛性構造上および支持構造上に配置され、剛性構造から支持構造まで延在する導体とを備え、支持構造の一部は、第１の剛性よりも小さい局所的な剛性を有し、剛性構造は支持構造の一部に配置される。剛性構造は、少なくとも部分的に導体と支持構造との間に配置されることができる。導体は、少なくとも部分的に、剛性構造と支持構造との間に配置されることができる。いくつかの実施形態によれば、剛性構造は、１つ以上の接続ポストを備え、導体は、剛性構造と支持構造との間に配置され、１つ以上の接続ポストのうちの少なくとも１つは、導体に接続される。剛性構造は、可撓性基板の面積よりも小さい面積を有することができる。導体は、光導体または電気導体であってもよい。
本開示のいくつかの実施形態によれば、剛性構造は、導体と電気的に接触する導電性スパイクを備えることができる。
本開示のいくつかの実施形態によれば、剛性構造は、中間基板と可撓性基板との間に配置される。剛性構造は、ボイドによって少なくとも部分的に囲まれることができる。
本開示のいくつかの実施形態によれば、中間基板は第１の中間基板であり、可変剛性モジュールは、第２の剛性よりも小さく、第３の剛性よりも大きい第４の剛性を有する第２の中間基板をさらに備え、第２の中間基板は可撓性基板上に配置され、第１の中間基板は第２の中間基板上に配置され、剛性構造は第２の中間基板に少なくとも部分的に配置される。
本開示のいくつかの実施形態によれば、可変剛性モジュールは、第１の剛性を有する剛性構造と、第１の剛性よりも小さい第２の剛性を有し、剛性構造が配置される中間基板と、第２の剛性よりも小さい第３の剛性を有し、中間基板が配置される可撓性基板と、可撓性基板上に少なくとも部分的に配置され、剛性構造に接続される導体とを備える。剛性構造は、導体と電気的に接触する導電性スパイクを備えることができる。剛性構造は、中間基板と可撓性基板との間に少なくとも部分的に配置されることができる。可変剛性モジュールは、剛性構造を少なくとも部分的に囲むボイドを備えることができる。中間基板は第１の中間基板とすることができ、モジュールは、第２の剛性よりも小さく、第３の剛性よりも大きい第４の剛性を有する第２の中間基板をさらに備えることができ、第２の中間基板は、可撓性基板と第１の中間基板との間に配置される。第１の中間基板は、可撓性基板の第１の部分の上に延在することができ、第２の中間基板は、可撓性基板の第２の部分の上に延在することができ、第１の部分は、可撓性基板の一部の上の第２の部分を越えて延在することができる。
本開示のいくつかの実施形態によれば、中間基板は第１の中間基板であり、モジュールは、第２の剛性よりも小さく、第３の剛性よりも大きい第４の剛性を有する第２の中間基板をさらに備える。第２の中間基板は可撓性基板上に配置され、第１の中間基板は第２の中間基板上に配置される。第２の中間基板は、剛性構造の周囲を少なくとも部分的に囲む（例えば、第２の中間基板はボイドを有するか、または第２の中間基板は、剛性構造が間に配置される２つの物理的に分離された部分を備える）。
本開示のいくつかの実施形態によれば、可変剛性モジュールは、第１の剛性を有する剛性構造と、第１の剛性よりも小さい第２の剛性を有する中間基板と、第２の剛性以下の第３の剛性を有する可撓性基板とを備え、剛性構造は中間基板上に配置される。中間基板は、可撓性基板上に配置されることができ、剛性構造は、中間基板と可撓性基板との間に少なくとも部分的に配置されることができる。導体は、少なくとも部分的に可撓性基板上に配置されることができ、剛性構造に接続されることができる。
本開示の特定の実施形態は、屈曲に対してより大きな機械的許容範囲およびロバスト性を有する可撓性基板上の剛性構造に接続された導体を提供する。
図１Ａは、可変剛性モジュールの平面図である。 図１Ｂは、図１Ａの断面線Ａに沿った図１Ａの断面図である。 図１Ｃは、本開示の例示的実施形態に係る図１Ａの断面線Ａを示す図１Ａの斜視図である。 図２Ａは、可変剛性モジュールの平面図である。 図２Ｂは、図２Ａの断面線Ａに沿った図２Ａの断面図である。 図２Ｃは、本開示の例示的実施形態に係る図２Ａの断面線Ａを示す図２Ａの斜視図である。 図３Ａは、可変剛性モジュールの平面図である。 図３Ｂは、図３Ａの断面線Ａに沿った図３Ａの断面図である。 図３Ｃは、本開示の例示的実施形態に係る図３Ａの断面線Ａを示す図３Ａの斜視図である。 図４Ａは、可変剛性モジュールの平面図である。 図４Ｂは、図４Ａの断面線Ａに沿った図４Ａの断面図である。 図４Ｃは、本開示の例示的実施形態に係る図４Ａの断面線Ａを示す図４Ａの斜視図である。 図５は、本開示の例示的実施形態に係る装置構造の断面図である。 図６Ａは、本開示の例示的実施形態に係る可変剛性基板材料の断面図である。 図６Ｂは、本開示の例示的実施形態に係る可変剛性基板材料の断面図である。 図７Ａは、可変剛性モジュールの平面図である。 図７Ｂは、図７Ａの断面線Ａに沿った図７Ａの断面図である。 図７Ｃは、本開示の例示的実施形態に係る図７Ａの断面線Ａを示す図７Ａの斜視図である。 図８は、本開示の例示的実施形態に係る断面図である。 図９Ａは、本開示の例示的実施形態に係る断面線Ａを示す中間基板の部分平面図である。 図９Ｂは、図９Ａの断面線Ａを示す図９Ａの斜視図である。 図１０は、本開示の実施形態に係る方法を示すフロー図である。 図１１は、本開示の実施形態に係る方法を示すフロー図である。 図１２は、本開示の例示的実施形態に係る可変剛性モジュールの断面図である。 図１３は、本開示の例示的実施形態に係る可変剛性モジュールの断面図である。 図１４は、本開示の例示的実施形態に係る可変剛性モジュールの断面図である。 図１５は、本開示の例示的実施形態に係る可変剛性モジュールの断面図である。 図１６は、本開示の例示的実施形態に係る可変剛性モジュールの断面図である。 図１７は、図１６の可変剛性モジュールの構成方法を示す断面図である。 図１８は、本開示の例示的実施形態に係る可変剛性モジュールの断面図である。 図１９は、本開示の例示的実施形態に係る可変剛性モジュールの断面図である。 図２０は、本開示の例示的実施形態に係る可変剛性モジュールの断面図である。 図２１は、本開示の例示的実施形態に係る可変剛性モジュールの断面図である。
本開示の上記および他の目的、態様、特徴、および利点は、添付の図面と併せて以下の説明を参照することによって、より明らかになり、より良く理解されるであろう。本開示の特徴および利点は、図面と併せて以下に記載される詳細な説明からより明らかになり、図面において、同様の参照符号は、全体を通して対応する要素を識別する。図面において、同様の参照符号は、概して、同一、機能的に類似、または構造的に類似の要素を示す。図面中の様々な要素のサイズの変動が大きすぎて、縮尺通りに描写することができないため、図面は縮尺通りに描かれていない。
開示された技術は、特に、一般的に、可撓性基板上に配置され（例えば、マイクロ転写印刷によって）、可撓性デバイスから可撓性基板まで延在する導体に接続された剛性構造に関する。剛性構造と可撓性基板との間に配置され、可撓性基板よりも可撓性が低く、剛性構造よりも剛性が低い中間基板は、屈曲された時の機械的応力による導体の故障を低減することができる。
図１Ａおよび２Ａの平面図、図１Ｂおよび２Ｂの断面図、ならびに図１Ｃおよび２Ｃの斜視図を参照すると、本開示のいくつかの実施形態では、可変剛性モジュール９９は、第１の剛性を有する剛性構造１０と、第１の剛性よりも小さい第２の剛性を有する中間基板２０とを備える。剛性構造１０は、少なくとも部分的に中間基板２０上に配置される。可撓性基板３０は、第２の剛性よりも小さい第３の剛性を有し、中間基板２０は、少なくとも部分的に可撓性基板３０上に配置される。導体４０は、中間基板２０上および可撓性基板３０上に配置され、剛性構造１０に接続される。導体４０は、剛性構造１０から中間基板２０まで可撓性基板３０まで延在する。中間基板２０は、剛性構造１０から可撓性基板３０までの剛性におけるより緩やかな遷移を提供し、それにより、可変剛性構造９９が特に剛性構造１０の縁部またはその近傍で屈曲される場合、導体４０における応力を低減する。本開示のいくつかの実施形態によれば、機械的応力は分散され、剛性構造１０、中間基板２０、および可撓性基板３０の縁部またはその近傍の局所的応力を低減する。導体４０における機械的応力の低減は、導体４０における亀裂または他の変形を防止または遅延させ、導体４０の機能性を維持するのに役立つ。
導体４０は、例えば、電気導体、例えば、ワイヤまたは金属トレース、または光導体、例えば、光管または光ファイバーであってもよい。導体４０は、例えば、フォトリソグラフィ法および材料を使用して適所に構築することができ、または他の場所に構築し、中間基板２０および可撓性基板３０上の適所に配置（例えば、積層）することができる。いくつかの実施形態では、導体４０は、剛性構造１０上に形成、コーティング、または積層されるか、または剛性構造１０と中間基板２０との間に配置されることができる。続いて、導体４０は処理され、導体４０は、中間基板２０または可撓性基板３０上にパターン形成されることができる。いくつかの実施形態において、導体４０は、それ以上のパターン化を行わずに配置される。剛性構造１０は、例えば、導体４０に電気的または光学的に接続されることができる。いくつかの実施形態では、可変剛性モジュール９９は、２つの別々の導体４０を備え、２つの導体４０は、電気導体４０であり、光学導体４０であり、または、１つの導体４０は電気導体４０であり、１つの導体４０は光学導体４０である。
剛性構造１０は、基板と１つ以上の他の要素とを備えることができる。剛性構造１０は、例えば、誘電体層（例えば、二酸化ケイ素、窒化ケイ素、またはガラス層）、金属層、半導体層、またはプラスチック層などのパターン化層を備えることができる。剛性構造１０は、半導体デバイス１４のような処理されたまたはパターン化されたデバイス１４を備えることができる。剛性構造１０は、剛性基板１８上に配置され、接続された電子、半導体、光学、または電気光学デバイス１４などの１つ以上のデバイス１４を有する剛性基板１８を備えることができる。中間基板２０および可撓性基板３０は、例えば、ＰＥＮまたはＰＥＴのようなポリマー材料の１つ以上の層または紙の１つ以上の層を備える多層基板とすることができる。異なる基板層は、層のスタックまたはサンドイッチを形成することができる。各構造または層は、異なる構造剛性を提供するために、異なる厚さを有することができ、または１つ以上の異なる材料または材料の組み合わせを含むことができる。可撓性基板３０は、例えば、紙幣、紙幣の一部、文書、または文書もしくは他の印刷物の一部とすることができる。可撓性基板３０は、その上またはその中に配置された（例えば、剛性構造に電気的または光学的に接続された）１つ以上の要素を有することができる。中間基板２０は、その上またはその中に配置された（例えば、剛性構造に電気的または光学的に接続された）１つ以上の要素を有することができる。例えば、中間基板２０、可撓性基板３０、または中間基板２０と可撓性基板３０との両方は、その上またはその中に配置された回路、電源、およびアンテナのうちの１つ以上を有することができる。
剛性構造１０は、デバイス１４、例えば、電気構成要素、光学構成要素、または電気光学構成要素などの半導体集積回路デバイス１４であるか、またはこれらを備えることができ、接触パッド１６、誘電体構造１２、デバイス電極４６、および剛性基板１８のうちの任意の１つ以上を備えることができる。デバイス１４は、剛性基板１８上に配置することができ、剛性基板１８上に部分的に配置される導体（例えば、導体４０または導体４０とは別の剛性基板導体）に電気的または光学的に接続されることができる。剛性構造１０は、１つ以上の電子、光学、または電気光学デバイス１４とすることができ、またはそれを備えることができ、能動または受動デバイス１４とすることができ、また、集積回路産業において知られているフォトリソグラフィプロセスを用いて構成することができる。デバイス１４は、発光ダイオードまたはレーザなどの無機発光体、コンデンサなどの電荷蓄積デバイス１４、電力変換器、インダクタ、またはコントローラなどの集積回路のうちの１つ以上を備えることができる。
いくつかの実施形態では、例えば、図１Ａ～１Ｃに示されるように、半導体デバイス１４は剛性構造１０である。剛性構造１０は、中間基板２０上に印刷（例えば、マイクロ転写印刷）することができ、したがって、いくつかの実施形態では、ソースウエハからマイクロ転写剛性構造１０の結果として形成される、１つ以上の破壊されたまたは分離された剛性構造テザー６０を備えることができる。導体４０は、図１Ａ～１Ｃに示されるように、剛性構造１０に接続され、中間基板２０に対向する剛性構造１０の上面に配置されることができる。いくつかのそのような実施形態では、フォトリソグラフィ法および材料を使用して、導体４０と剛性構造１０との間の接続を行うことができる。
いくつかの実施形態では、例えば、図２Ａ～２Ｃに示されるように、剛性構造１０は、剛性基板１８上に配置された半導体デバイス１４とすることができるか、またはそれを備えることができる。半導体デバイス１４は、破壊されたまたは分離されたデバイステザー６１を備える印刷された（例えば、マイクロ転写印刷された）デバイス１４とすることができる。同様に、剛性構造１０は、それ自体、破壊されたまたは分離された剛性構造テザー６０を備える印刷された（例えば、マイクロ転写印刷された）構造であってもよい。剛性構造１０は、デバイス１４であってもよく、したがって、剛性構造テザー６０およびデバイステザー６１は、同じテザーであってもよい。
導体４０は、図２Ａ～２Ｃに示されるように、剛性構造１０に接続され、剛性構造１０と中間基板２０との間に配置されることができる。少なくとも１つ以上の接続ポスト４４が導体４０に接続されている。図２Ａ～２Ｃに示される実施形態において、剛性構造１０は、接触パッド１６およびデバイス電極４６を介して半導体デバイス１４に接続された接続ポスト４４を備える。導体４０と剛性構造１０との間は、剛性構造１０を中間基板２０上に転写印刷することによって接続され、その結果、接続ポスト４４が導体４０に接触し、導体４０内に押圧され、例えば電気的接続を行うことができる。各接続ポスト４４は、個別の導体４０（図示せず）に接続されることができ、または異なる組の接続ポスト４４は、異なる導体４０に接続されることができる。いくつかの実施形態では、可変剛性モジュール９９は、各々が、例えば、個別の独立した接続ポスト４４を介して、デバイス１４の異なる電気的または光学的接続（例えば、接触パッド１６）に接続されることができる複数の導体４０を備える。
接続ポスト４４は、印刷可能な構成要素（例えば、デバイス１４）の形成中に、例えば、凹み（例えば、ピラミッド状の凹み）を犠牲層（例えば、結晶層）にエッチングし、凹みを金属でコーティングし、コーティングされた金属をパターン化し（例えば、蒸着およびフォトレジストによるパターン化）、剛性基板１８をコーティングされた凹みおよび犠牲層上に堆積し（例えば、スパッタリングにより）、剛性基板１８を通して任意の所望のビアを形成し（例えば、パターン化エッチングにより）、犠牲層を、例えば、選択エッチングにより除去することによって（印刷用の構成要素（例えば、デバイス１４）を剥離するために）、構築されることができる。有用な接続ポスト４４および製造方法は、米国特許出願第１４／８２２，８６４号および米国特許第８，８８９，４８５号に記載されており、これらの各々の開示は、参照によりその全体が本明細書に組み込まれる。接続ポスト４４は、中間基板２０と剛性基板１８との間に配置されることができる。接続ポスト４４とデバイス１４との間の電気的接続は、例えば、接触パッド１６およびデバイス電極４６のパターン化されたコーティングされた金属とデバイス１４との間の金属トレースを蒸発させ、パターン化することによって、または、例えば、誘電有機材料（例えば、ポリマー）または無機材料（例えば、二酸化ケイ素または窒化ケイ素）を用いてライトパイプを形成することによって、行われることができる。複数の接続ポスト４４は、例えば冗長な接続を提供するために、共通導体４０に接続されることができ、または、複数の接続ポスト４４の各々は、例えば異なる信号を送信するために、異なる導体４０に接続されることができる。
図３Ａ～３Ｃを参照すると、いくつかの実施形態では、中間基板２０は、第１の中間基板２０であり、可変剛性モジュール９９は、中間基板２０の剛性よりも小さく、可撓性基板３０の剛性よりも大きい剛性を有する第２の中間基板５０をさらに備える。第２の中間基板５０は、少なくとも部分的に可撓性基板３０上に配置され、第１の中間基板２０は、第２の中間基板５０上に配置される。導体４０は、第１の中間基板２０から第２の中間基板５０まで可撓性基板３０まで延在する。そのような追加の中間基板（例えば、第１および第２の中間基板２０、５０）は、剛性構造１０と可撓性基板３０との間の剛性におけるより緩やかで分散した変化を提供し、各基板遷移における導体４０の応力を低減する。
図４Ａ～４Ｃを参照すると、可変剛性モジュール９９のいくつかの実施形態では、剛性構造１０は、第１の剛性構造１０であり、可変剛性モジュール９９は、中間基板２０の剛性および可撓性基板３０の剛性のうちの少なくとも１つ（例えば、両方）よりも大きな剛性を有する第２の剛性構造５２をさらに備える。第２の剛性構造５２は、柔軟な基板３０上に配置されることができ、導体４０は、第１の剛性構造１０から第２の剛性構造５２まで延在することができる。いくつかの実施形態では、第１の剛性構造１０および第２の剛性構造５２は、共通の中間基板２０上に配置される。いくつかの実施形態では、第２の剛性構造５２は、中間基板２０（例えば、第１の中間基板２０）とは異なる第２の中間基板５０上に配置される。いくつかの実施形態では、図４Ａおよび４Ｂに示すように、第２の中間基板５０および第１の中間基板２０は、両方とも可撓性基板３０上に配置される。本開示のいくつかの実施形態によれば、第１の中間基板２０および第２の中間基板５０は、可撓性基板３０上に重なっていてもよいし、重なっていなくてもよい。
図５を参照すると、剛性構造１０は、例えば、マイクロ転写印刷によって、剛性基板１８上に配置される、またはそれに接着され、その結果、破損した剛性構造テザー６０をもたらすデバイス１４を備えることができる。デバイス１４は、接触パッド１６に接続された導体４０からデバイス１４を絶縁する誘電体構造１２を備えることができる。いくつかの実施形態によれば、電源３２の少なくとも一部（例えば、電源３２）は、可撓性基板３０上またはその中に配置される。導体４０が電気導体４０である場合、電源３２は、電気導体４０に電気的に接続されることができる。図５に示すように、可撓性基板３０は、第１の材料を含む第１の可撓性層３４と、第１の材料とは異なる第２の材料を含む第２の可撓性層３６とを備えることができ、第２の可撓性層３６は、第１の可撓性層３４上に配置される。電源３２は、トライボ電源、圧電電源、または太陽光発電電源とすることができ、またはこれらを備えることができる。いくつかの実施形態によれば、外部電源は、任意に、直接導電接続を介して、または誘導接続を介して、導体４０に接続される。いくつかの実施形態によれば、剛性構造１０は、剛性構造１０を中間基板２０上に配置した後にカプセル化される。そのようなカプセル化は、環境応力の存在下で剛性構造１０の頑強性を改善することができる。いくつかの実施形態では、そのようなカプセル化は、導体４０の剛性構造１０との物理的整合を維持し、導体４０と剛性構造１０との間の応力を低減するのに役立つことができる。
本開示のいくつかの実施形態によれば、中間基板２０および可撓性基板３０のうちの１つ以上は、可変剛性を有する。可変剛性は、さらに、屈曲による機械的応力を分散または分配し、それによって、局所的応力を低減し、導体４０の屈曲または亀裂を防止または改善する。図６Ａを参照すると、中間基板２０および可撓性基板３０のうちの１つ以上は、可変層厚、例えば、中間基板２０または可撓性基板３０の一方の端部における層厚Ｔ１が、中間基板２０または可撓性基板３０の反対側の端部における層厚Ｔ２未満である。より薄い基板は、典型的には、より厚い基板よりも可撓性を有する。図６Ｂを参照すると、中間基板２０または可撓性基板３０は、その長さまたは幅に沿って、可変材料量、可変材料組成、または可変材料密度のうちの１つ以上を有することができる。この変化は、基板（例えば、中間基板２０または可撓性基板３０）の暗さの変化によって図６Ｂに示されている。本開示のいくつかの実施形態によれば、剛性構造１０の剛性、中間基板２０の剛性、および可撓性基板３０の剛性のうちの任意の１つまたは組合せを可変剛性とすることができる。
ここで、第１基板（例えば、中間基板２０、第２の中間基板５０、可撓性基板３０）は、第２基板（例えば、中間基板２０、第２の中間基板５０）または構造（例えば、剛性構造１０）の剛性より小さい剛性を有し、第１基板が可変剛性を有する場合、その剛性可変範囲内における第１基板の最大剛性は、それぞれ第２基板または構造の剛性以下である。例えば、中間基板２０が可撓性基板３０よりも大きな剛性を有し、中間基板２０が可変剛性を有する場合、その剛性可変範囲における中間基板２０の最低剛性は、可撓性基板３０の剛性以上である。別の例として、可撓性基板３０が中間基板２０よりも小さい剛性を有し、可撓性基板３０が可変剛性を有する場合、その剛性可変範囲における可撓性基板３０の最大剛性は、中間基板２０の剛性以下である。
本開示のいくつかの実施形態によれば、（ｉ）剛性構造１０は、半導体、ガラス、プラスチック、ポリマーまたは金属または半導体、ガラス、プラスチック、ポリマーまたは金属基板（例えば、剛性基板１８）を含み、（ｉｉ）中間基板２０は、ポリマーまたは紙を含み、（ｉｉｉ）可撓性基板３０は、ポリマーまたは紙、または（ｉｖ）（ｉ）、（ｉｉ）および（ｉｉｉ）の任意の組み合わせを含む。可撓性基板３０は、例えば、紙幣、紙幣の一部、書類、または書類の一部とすることができる。いくつかの実施形態では、中間基板２０は、可撓性基板３０の上に形成、コーティング、または積層されることができ、その後、中間基板２０は処理されることができる。いくつかの実施形態では、中間基板２０は、さらにパターン化されずに配置される。
本開示のいくつかの実施形態では、剛性構造１０は、中間基板２０上に全体的に配置される。いくつかの実施形態では、剛性構造１０は、中間基板２０を覆うことができる（その結果、可撓性基板３０に対して同じ程度を有する）。いくつかの実施形態では、図１Ａ～４Ｃに示されるように、剛性構造１０は、完全に中間基板２０の上に配置されるが、中間基板２０の一部のみを覆う（その結果、可撓性基板３０上の中間基板２０の範囲は、可撓性基板３０上の剛性構造１０の範囲よりも大きい）。図７Ａ～７Ｃを参照すると、剛性構造１０は、部分的にのみ中間基板２０上に配置され、その結果、剛性構造１０は、中間基板２０の１つ以上の側面において中間基板２０に張り出す。図７Ａ～７Ｃに示されたように、中間基板２０は、導体４０が延在する長さ方向に平行な方向に剛性構造１０を越えて延在する。同様に、可撓性基板３０は、可撓性基板３０の表面に平行な方向に中間基板２０を越えて延在する。したがって、いくつかの実施形態では、剛性構造１０は、第１の面積を有し、中間基板２０は、第１の面積よりも大きい第２の面積を有し、可撓性基板３０は、第２の面積よりも大きい第３の面積を有する。面積は、基板の表面、例えば可撓性基板３０の表面に実質的に平行な平面内の平面範囲とすることができる。
図７Ａ～７Ｃをさらに参照すると、いくつかの実施形態では、可変剛性モジュール９９は、２つの個別の導体４０（例えば、第１の導体４０Ａおよび第２の導体４０Ｂ）を備える。導体４０と同様に、第１の導体４０Ａおよび第２の導体４０Ｂの両方は、剛性構造１０に接続されることができ、剛性構造１０から中間基板２０まで可撓性基板３０まで延在することができる。第２の導体４０Ｂは、第１の導体４０Ａに対向する剛性構造１０の側面に（図１Ａ～１Ｃおよび図２Ａ～２Ｃとの組み合わせにおいて、後述する図８において）、少なくとも部分的に配置されることができる。いくつかの実施形態では、第２の導体４０Ｂは、第１の導体４０Ａと同じ剛性構造１０の側面に少なくとも部分的に配置されることができる（例えば、図７Ａ～７Ｃに示されるように）。いくつかの実施形態では、第２の導体４０Ｂは、少なくとも部分的に、剛性構造１０と中間基板２０との間に配置されることができる（例えば、図２Ａ～図２Ｃに示されるように）。いくつかの実施形態では、第１および第２の導体４０Ａ、４０Ｂは、例えば図７Ａ～７Ｃに示されるように、中間基板２０に対向する剛性構造１０の同じ側面に少なくとも部分的に配置されることができる。いくつかの実施形態において、第１の導体４０Ａは、例えば図８に示されるように、電気導体とすることができ、第２の導体４０Ｂは、光７０を導く光導体とすることができる。
図９Ａ～９Ｃを参照すると、いくつかの実施形態では、中間基板２０は、矩形ではなく、剛性構造１０を越えた中間基板２０の本体２１から、中間基板２０の表面と平行する長さ方向Ｌに、導体４０が延在する長さＬの方向（例えば、導体４０の長さの方向）に延在する突出部または延長部２２を備えることができる。中間基板突出部または延長部２２は、中間基板本体２１よりも小さい面積を有することができ、中間基板突出部または延長部２２が中間基板本体２１から延在する長さ方向Ｌに直交する幅方向Ｗにおいて、中間基板本体２１の幅よりも小さい幅を有することができる。このような可変剛性モジュール９９は、特に、突出部２２が中間基板本体２１から延在する方向に直交し、導体４０に対する応力に対する改善された抵抗を提供する方向において、中間基板２０の面積が減少するために、柔軟性を増加させることができる。
図１０および図１１のフロー図を参照すると、本開示の各実施形態に係る可変剛性モジュール９９の製造方法は、ステップ１００で第１の剛性を備えた剛性構造１０を設け、ステップ１１０で第１の剛性よりも小さい第２の剛性を備えた中間基板２０を設け、ステップ１２０で第２の剛性よりも小さい第３の剛性を備えた可撓性基板３０を設ける。剛性構造１０、中間基板２０、および可撓性基板３０は、可変剛性モジュール９９に組み合わされる前に、いつでも、いかなる順序で設けられてもよい。ステップ１３０において、剛性構造１０は中間基板２０上に配置され、ステップ１４０において、中間基板２０は可撓性基板３０上に配置される。図１０に示すように、ステップ１３０はステップ１４０に先行するが、いくつかの実施形態では、剛性構造１０が中間基板２０上に配置される（ステップ１３０）前に、中間基板２０が可撓性基板３０上に配置される（ステップ１４０）。ステップ１５０において、導体４０は、少なくとも部分的に中間基板２０上に配置され、少なくとも部分的に可撓性基板３０上に配置される。ステップ１６０において、導体４０は、剛性構造１０に（例えば、電気的または光学的に）接続され、その結果、導体４０は、剛性構造１０から中間基板２０まで可撓性基板３０まで延在する。いくつかの実施形態では、接続導体４０（ステップ１６０）は、導体４０が個別のステップ（例えば、フォトリソグラフィまたは機械的ステップ）で中間基板２０および可撓性基板３０上に配置された後に行われる。いくつかの実施形態では、中間および可撓性基板２０、３０上に導体４０を配置するステップ（ステップ１５０）は、剛性構造１０を導体４０に接続するステップ（ステップ１６０）と同じステップとすることができる。すなわち、配置と接続とを同時に行うことができる。例えば、フォトリソグラフィプロセスは、ステップ１５０および１６０が組み合わされるように、１つの共通ステップで、導体４０を剛性構造１０、中間基板２０、および可撓性基板３０上に少なくとも部分的にパターン化することができる。
図１１を参照すると、いくつかの実施形態において、中間基板２０上に剛性構造１０を配置するステップは、導体４０を剛性構造１０に接続するステップと同じステップとすることができる。図１１に示されるように、剛性構造１０、中間基板２０、および可撓性基板３０は、すべて、図１０のように、それぞれ、ステップ１００、１１０、および１２０において設けられる。中間基板２０は、ステップ１４５において可撓性基板３０上に配置され、導体４０は、ステップ１５５において中間基板２０および可撓性基板３０上に配置される。次いで、剛性構造１０は、例えば機械的手段によって導体４０上に配置され、剛性構造１０を１つの共通ステップ１３５において導体４０に接続する。
剛性構造１０は、マイクロ転写印刷によって中間基板２０上に配置されることができる。図２Ａ～図２Ｃに戻って参照すると、中間基板２０上の剛性構造１０の配置は、剛性構造１０を接続ポスト４４と共に設けることによって、剛性構造１０を導体４０に接続することもできる（ステップ１３５）。いくつかの実施形態によれば、例えば、ドナー基板上に形成された導体４０を有する構造体の積層すること、導体４０を剛性構造１０、中間基板２０、および可撓性基板３０のうちのいずれか１つ以上に接着すること、およびドナー基板を除去することによって、予め形成された導体４０を剛性構造１０、中間基板２０、および可撓性基板３０のいずれか１つに接着することによって、導体４０は、剛性構造１０（および任意に中間基板２０および可撓性基板３０）に接続される。
本開示のいくつかの実施形態では、剛性構造１０は、例えば図１Ａおよび１Ｂに示すように、それ自体が可撓性基板３０上またはその上に配置される中間基板２０（第１の中間基板２０）上またはその上に配置される。いくつかの実施形態では、例えば、図１２～２１に示されるように、剛性構造１０は、基板内または２つの基板の間に配置される。剛性モジュール９９の基板（例えば、層）内または基板（例えば、可撓性基板３０の範囲にわたって物理的に分離された層）間に剛性構造１０を配置することによって、剛性構造１０は、基板（単数または複数）によって、押圧、スクレーピング、または環境汚染などの機械的破壊から保護される。いくつかのそのような実施形態では、第１および第２の中間基板２０、５０は、デバイス１４によって放出される任意の光（例えば、可視光）に対して実質的に透明（例えば、少なくとも５０％透明）とすることができ、放出された光は、第１および第２の中間基板２０、５０の一方または両方を通過することができる。
図１２を参照すると、剛性構造１０は、第１の中間基板２０の下側に配置され、第１の中間基板２０は、可撓性基板３０上に配置される（例えば、積層される）。第１の中間基板２０は圧縮可能な材料を含むことができ、その結果、剛性構造１０は、第１の中間基板２０の一部（図示されるように）に圧入、圧縮、または圧入および圧縮され、可撓性基板３０の対応する部分（図示せず）を圧入、圧縮、または圧入および圧縮される。剛性構造１０が可撓性基板３０に圧入、圧縮、または圧入および圧縮されると、剛性構造１０は必ずしも可撓性基板３０に接着されるとは限らないため、可撓性基板３０上の機械的応力は必ずしも剛性構造１０に応力を加えない。代わりに、可撓性基板３０上の機械的応力は、第１の中間基板２０によって緩和されることができる。導体４０は、可撓性基板３０上に配置されることができ、任意にパターン化されることができ、剛性構造１０は、第１の中間基板２０の底面が可撓性基板３０に接着（例えば、積層）する前に、第１の中間基板２０の底面上に配置され、接着されることができる。接触パッド１６は、導体４０に押し付けられ、電気的に接触することができる。いくつかの実施形態では、複数の接触パッド１６および複数の個別の導体４０を設け、電気接点に押し付けて、複数の個別の電気接続を形成することができる（図１２には示されず。例えば、図７Ａ～７Ｃを参照）。
図１３に示されるように、剛性構造１０は、第１の中間基板２０の底面に配置されるか、または接着され、第１の中間基板２０は、第２の中間基板５０上に配置され（例えば、接着されるか、または積層され）、第２の中間基板５０は、可撓性基板３０上に配置される（例えば、接着される（例えば、積層される））。第１の中間基板２０および第２の中間基板５０は、圧縮可能な材料を含むことができ、その結果、剛性構造１０は、第１の中間基板２０の一部に圧入、圧縮、または圧入および圧縮され、第２の中間基板５０の対応する部分に圧入、圧縮、またはその圧入および圧縮される。剛性構造１０が、第２の中間基板５０に圧入、圧縮、または圧入および圧縮されると、剛性構造１０は、必ずしも第２の中間基板５０に接着されているとは限らないため、可撓性基板３０および第２の中間基板５０上の機械的応力は必ずしも剛性構造１０に応力を加えない。代わりに、可撓性基板３０上の機械的応力は、第２の中間基板５０によって、次いで第１の中間基板２０によって緩和されることができる。導体４０は、可撓性基板３０上に配置され、任意にパターン化され、第２の中間基板５０上に配置され、剛性構造１０は、第１の中間基板２０の底面が第２の中間基板５０に接着または積層される前に、第１の中間基板２０の底面上に配置される（例えば、接着）ことができる。接触パッド１６は、導体４０に押し付けられ、電気的に接触することができる。いくつかの実施形態では、複数の接触パッド１６および複数の個別の導体４０を設け、電気接点に押し付けて、複数の個別の電気接続を形成することができる（図１３には示されず。例えば、図７Ａ～図７Ｃを参照）。
図１２に示されるように、剛性構造１０は、第１の中間基板２０内に、または第１の中間基板２０の圧縮部分と、場合によっては可撓性基板３０の圧縮部分との間に配置されることができる。同様に、図１３に示されるように、剛性構造１０は、第１の中間基板２０内に、または第１の中間基板２０の圧縮部分と、場合によっては可撓性基板３０の圧縮部分との間に配置されることができる。いくつかの実施形態では、第１および第２の中間基板２０、５０は、いくつかの構造的完全性を有し、剛性構造１０の存在を収容するように流れない。その結果、第１の中間基板２０が可撓性基板３０に接着（例えば、積層）される（例えば、図１２のように）か、または第２の中間基板５０に接着（例えば、積層）される（例えば、図１３のように）時、エアポケットまたは気泡は、剛性構造１０の周囲に形成されることができる。
本開示のいくつかの実施形態によれば、図１４を参照すると、剛性構造１０は、可撓性基板３０上または可撓性基板３０上の導体４０上に配置されることができ、層は、可撓性基板３０および剛性構造１０の上に配置されることができ、例えば、その上にコーティングされることができる。コーティングされた層は、硬化されて、可変剛性モジュール９９内に、エアポケットまたは気泡がない、または低減されたエアポケットまたは気泡を有する第１の中間基板２０を形成することができる。硬化されると、第１の中間基板２０は、可撓性基板３０の剛性よりも大きく、剛性構造１０の剛性よりも小さい剛性を有することができる。同様に、図１５に示されたように、層は、可撓性基板３０、導体４０、および剛性構造１０の上にコーティングされ、硬化され、第２の中間基板５０を形成し、次に、別の層は、第２の中間基板５０の上にコーティングされ、硬化され、それぞれ所望の剛性を有する第１の中間基板２０を形成し、それによって剛性構造１０の周りのエアポケットまたは気泡は、低減または排除されることができる。
本開示のいくつかの実施形態によれば、図１６に示されるように、可変剛性モジュール９９は、第１の中間基板２０上に剛性構造１０を配置することによって構成されることができる。剛性構造１０は、例えば、遠位端が近位端よりも小さい鋭利な点を有する導電性スパイク１７を備えることができ、これは、剛性構造１０およびデバイス１４の本体から離れて延在し、接触パッド１６と電気的に接触している。このようなスパイク１７は、例えば、その全体が参照により本明細書に組み込まれている米国特許公開第２０１７／００４７３０３号Ａ１に記載されているようなフォトリソグラフィプロセスを用いて金属から製造することができ、例えば、図１２～１５に示されている実施形態のいずれにおいても使用することができる。いくつかの実施形態では、例えば、図１７に示されるように、剛性構造１０は、未硬化層に対して第１の中間基板２０を押圧することによって導体４０に接触する。未硬化層は、例えば、図１６に示されるように、可変剛性モジュール９９を形成するために続いて硬化される。いくつかのこのような実施形態では、剛性構造１０が粘性液体を介して押圧され、そのためスパイク１７が、導体４０に埋め込まれ、または貫通し、電気的接触を形成するように、第２の中間基板５０は、粘性を有するが流動的な状態で配置されることができる。次いで、粘性液体は、硬化され、第２の中間基板５０を形成することができる。剛性構造１０は、第１の中間基板２０に接着されることから、第２の中間基板５０に接着される必要はなく、または強く接着される必要はなく、第１の中間基板２０は、第２の中間基板５０に接着され、第２の中間基板５０は、可撓性基板３０に接着される。
いくつかの実施形態において、図１８に示されるように、剛性構造１０は、第１の中間基板２０の上に配置され、ボイド５４は、第２の中間基板５０における第１の中間基板２０の反対側の剛性構造１０の直下に配置される。導体４０は、剛性構造１０、第１の中間基板２０、第２の中間基板５０、および可撓性基板３０上に配置される。図１８に係る実施形態は、剛性構造１０を有する第１の中間基板２０を、ボイド５４および可撓性基板３０でパターン化された第２の中間基板５０上に積層することによって構成されることができる。次いで、導体４０は層の上にパターン化される。このような構成は、剛性構造１０または第１の中間構造２０へのいかなる損傷も緩和するように、剛性構造１０の圧力が剛性構造１０をボイド５４に押し込むことを可能にすることができる。
いくつかの実施形態では、図１９に示されるように、剛性構造１０は、第２の中間基板５０のボイド５４において第１の中間基板２０の下に配置される。図１９に係る実施形態は、剛性構造１０を第１の中間基板２０上に配置し、電極４０の一部を剛性構造１０および第１の中間基板２０上に形成することによって構成されることができる。第２の中間基板５０は、第２の中間基板５０および可撓性基板３０上に形成されたボイド５４および電極４０の一部を有する可撓性基板３０上にパターン化される。次いで、剛性構造１０および第１の中間基板２０は、反転され、第１の中間基板２０および第２の中間基板５０の各々に導体４０を電気的および物理的に接触させて、ボイド５４内に剛性構造１０を有するように第２の中間基板５０上に配置される。このような配置は、第１の中間構造２０を有する剛性構造１０を保護することができる。
いくつかの実施形態では、図２０に示されるように、スパイク１７を有する（または有しない）剛性構造１０は、第１の中間基板２０からボイド５４を介して延在し、その結果、スパイク１７は導体４０に電気的に接続され、導体４０は可撓性基板３０上に配置される。図２０に係る実施形態は、スパイク１７が導体４０と電気的に接触するように、剛性構造１０を有する第１の中間基板２０を導体４０を有する第２の中間基板５０および可撓性基板３０上に積層することによって構成されることができる。
図２１に示されるように、第３の中間基板５６は、第２の中間基板５０上に配置されることができ、第１および第２の中間基板２０、５０の剛性の間の剛性を有することができる。第３の中間基板５６は、第１の中間基板２０と第２の中間基板５０との間に完全に延在することができ、または図示のように、パターン化されることができ、第１の中間基板２０の一部を第２の中間基板５０に接触させて接着されることができる。可変剛性モジュール９９の層、基板、または構造は、例えば図２０に示されるように、接着剤８０で互いに接着されることができる。そのような配置は、可変剛性モジュール９９に追加の保護および柔軟性を提供することができる。
デバイス１４は、天然ソース基板上に準備され、ターゲット中間基板２０（例えば、プラスチック、ポリマー、金属、ガラス、セラミック、サファイア、透明材料、不透明材料、剛性材料、または可撓性材料）に印刷されてもよく、それによって、中間基板２０上のデバイス１４の製造を不要にする。デバイス１４（例えば、マイクロデバイスまたはチップレット）は、小型集積回路とすることができ、ソース基板から解放されるパッケージ化されていないダイとすることができ、マイクロ転写印刷されることができる。デバイス１４は、１μｍ～８μｍの幅、５μｍ～１０μｍの長さ、または０．５μｍ～３μｍの高さを有することができる。転写印刷可能デバイス１４は、２μｍ～１０００μｍ（例えば、２μｍ～５μｍ、５μｍ～１０μｍ、１０μｍ～２０μｍ、２０μｍ～５０μｍ、５０μｍ～１００μｍ、１００μｍ～２５０μｍ、２５０μｍ～５００μｍ、または５００μｍ～１０００μｍ）の幅、長さ、および高さのうちの少なくとも１つを有することができる。
いくつかの実施形態では、デバイス１４は、２μｍ～５０μｍ（例えば、２μｍ～５μｍ、５μｍ～１０μｍ、１０μｍ～２０μｍ、または２０μｍ～５０μｍ）のドープされたまたはドープされていない半導体基板厚さを有することができる。デバイス１４は、例えば、２（例えば、少なくとも４、８、１０、２０、または５０）以上のアスペクト比を有する幅よりも長い長さを有する集積回路、および転写印刷可能デバイス１４の長さに沿って転写印刷可能デバイス１４の端部に隣接するデバイス接触パッド１６とすることができる。
マイクロ転写印刷可能デバイス１４は、例えば、電子トランジスタまたはダイオードのような１つ以上の能動素子を有する能動電気部品とすることができる。転写印刷可能デバイス１４は、電子プロセッサ、コントローラ、ドライバ、発光体、センサ、光制御デバイス、または光管理デバイスとすることができる。転写印刷可能デバイス１４は、集積回路、例えば、シリコン半導体ソース基板（例えば、ウエハ）上またはその中に作製されたＣＭＯＳ集積回路、例えば、ＧａＮ半導体ソース基板（ウエハ）上またはその中に作製された発光ダイオード（ＬＥＤ）またはレーザ、あるいはシリコンフォトダイオードとすることができる。転写印刷可能デバイス１４は、例えば、抵抗器、コンデンサ、または電気ジャンパのような導体のような１つ以上の受動素子を含む受動部品とすることができる。
いくつかの実施形態では、転写印刷可能デバイス１４は、能動および受動素子または回路の両方のうちの１つ以上を有する複合マイクロ転写印刷可能デバイス１４である。転写印刷可能デバイス１４は、集積回路またはチップレットなどの１つ以上の半導体層を有する半導体デバイス１４とすることができる。転写印刷可能デバイス１４は、パッケージ化されていないダイとすることができる。いくつかの実施形態では、転写印刷可能デバイス１４は、複数の能動素子、複数の受動素子、または能動素子と受動素子との両方、例えば、それぞれが１つ以上の能動素子または受動素子、またはその両方を有する個別の基板を有する複数の半導体デバイス１４などを有する複合素子である。特定の実施形態では、複数の素子は、任意の半導体デバイス１４または異なる基板（例えば、中間基板２０または可撓性基板３０）の基板とは個別の複合素子基板（例えば、剛性基板１８）上に配置され、相互接続される。複合要素は、要素がその上に配置され相互接続された後に、それ自体転写印刷されることができる。
印刷可能な部品構造は、ウエハを取り扱い、搬送するために使用される処理側面および裏面を有する半導体ソース基板（例えば、シリコンまたはＧａＮウエハ）に作製されることができる。転写印刷可能デバイス１４は、ソース基板の処理側面またはアクティブ層にリソグラフィプロセスを用いて形成されることができる。空の剥離層空間（犠牲部分）は、転写印刷可能デバイス１４の下に形成される。これは、転写印刷可能デバイス１４に対して加えられた圧力がデバイステザー６１を破壊して、転写印刷可能デバイス１４をソース基板から剥離するように、転写印刷可能デバイス１４をソース基板上のアンカーに接続するデバイステザー６１を用いて（例えば、粘弾性ＰＤＭＳスタンプなどのスタンプを用いて）形成される。このような構造を形成する方法は、例えば、米国特許第８，８８９，４８５号に記載されている。ソース基板、例えばトランジスタ、ワイヤ、およびコンデンサに転写印刷可能なデバイス１４を形成するためのリソグラフィプロセスは、集積回路技術分野において見出される。
本開示のいくつかの実施形態によれば、ソース基板は、ソースウエハ、例えば、結晶シリコンまたは化合物半導体ウエハなどの半導体ウエハ、またはガラス、サファイア、石英、またはポリマー基板、または転写印刷可能デバイス１４を支持することができる任意の基板材料であってもよい。マイクロ構造スタンプ（例えば、エラストマースタンプ、粘弾性スタンプ、ＰＤＭＳスタンプ、真空スタンプ、静電スタンプ、またはハイブリッドエラストマー／静電スタンプ）を使用して、デバイス１４をソース基板からピックアップし、デバイス１４をターゲット中間基板２０に搬送し、デバイス１４または剛性構造１０をターゲット中間基板２０に印刷することができる。デバイス１４を中間基板２０上の導体４０上に印刷する場合、本明細書で意図されるように、デバイス１４も中間基板２０上に印刷される。いくつかの実施形態では、中間基板２０上へのデバイス１４の選択および印刷を制御するために、表面接着力が使用される。いくつかの実施形態では、他の力は、デバイス１４を、例えば静電、真空、または磁力などのスタンプに接着する。このプロセスは、大規模に並行して実行することができる。スタンプは、単一のピックアップおよびプリント動作において単一のデバイス１４または剛性構造１０、または数百から数千の個別のデバイス１４または構造１０を転写するように設計されることができる。マイクロ転写印刷については、一般的に、米国特許番号７，６２２，３６７および８，５０６，８６７を参照されたい。これらの各々は、その全体が参照により本明細書に組み込まれる。スタンプは、液体材料（例えば、ＰＤＭＳ）が鋳造され、固化されてスタンプを形成するマスターモールドをフォトリソグラフィによって画定することによって構築されることができる。次に、スタンプは、マスターモールドから取り出される。スタンプは、スタンプポストが延在するスタンプ本体の反対側に、スタンプ本体が接着される剛性裏面、例えばガラスを含む透明剛性裏面を有することができる。
本発明の様々な実施形態によれば、ネイティブソース基板（ソースウエハ）は、転写印刷可能デバイス１４、犠牲部分、および既に形成されているデバイステザー６１（または剛性構造テザー６０）を備えることができ、または、これらは、本開示のプロセスの一部として構成されることができる。
ソース基板および転写印刷可能デバイス１４、スタンプ、中間基板２０、および可撓性基板３０は、別々に、異なる時間に、または異なる時間的順序または位置で作製されることができ、さまざまなプロセス状態で設けられることができる。
薄膜製造方法と比較すると、密集したソース基板の使用、および、スタンプを備えてその上に配置されたマイクロ転写印刷可能デバイス１４のまばらなアレイのみを必要とするターゲット中間基板２０へのマイクロ転写印刷可能デバイス１４の転写は、中間基板２０上の活性層材料を無駄にせず、または必要としない。中間基板２０上に配置される必要のある薄膜活性成分よりも高い性能を有する結晶性半導体材料で作られた転写印刷可能デバイス１４は、例えば、転写印刷によって使用されることができる。さらに、本開示のいくつかの実施形態で使用される中間基板２０の平坦性、平滑性、化学的安定性、および熱安定性の要件は、接着および転写プロセスが中間基板２０の材料特性によって実質的に制限されないため、低減されることができる。製造および材料コストは、より高価な材料（例えば、ソース基板）の高い利用率、ならびに中間基板２０のための材料および処理要件の低減のため、低減されることができる。
当業者には理解されるように、「上」および「下」という用語は相対的な用語であり、本発明に含まれる層、要素および基板の異なる方向に関して交換することができる。例えば、いくつかの実施形態では、第２の層上の第１の層は、第２の層上に直接接触する第１の層を意味する。他の実施形態では、第２の層上の第１の層は、間に別の層を有する第１の層と、第２の層とを含む。
実施形態の特定の実装形態を説明したが、本開示の概念を組み込んだ他の実装形態を使用することができることは、当業者には明らかになるであろう。説明全体を通して、デバイスおよびシステムが特定の構成要素を有する、含む、または備えるとして説明される場合、またはプロセスおよび方法が特定のステップを有する、含む、または備えるとして説明される場合、さらに、列挙された構成要素から本質的になる、またはからなる開示された技術のデバイスおよびシステムが存在し、列挙された処理ステップから本質的になる、またはからなる開示された技術によるプロセスおよび方法が存在することが考慮される。
操作性が維持される限り、ステップの順序および特定のアクションを実行するためのステップは重要ではないことを理解されたい。さらに、状況によっては、２つ以上のステップまたはアクションを同時に実行することができる。本開示は、その特定の実施形態を特に参照して詳細に説明されてきたが、特許請求される本発明の精神および範囲内で変形および修正を行うことができることが理解されるであろう。
Ａ 断面線
Ｌ 長さ方向
Ｗ 幅方向
Ｔ１ 第１の厚さ
Ｔ２ 第２の厚さ
１０ 剛性構造／第１の剛性構造
１２ 誘電体構造
１４ デバイス／半導体集積回路デバイス
１６ 接触パッド
１７ スパイク
１８ 剛性基板
２０ 中間基板／第１の中間基板
２１ 中間基板本体
２２ 突起／延長部
３０ 可撓性基板
３２ 電源装置
３４ 第１の可撓性層
３６ 第２の可撓性層
４０ 導体
４０Ａ 第１の導体
４０Ｂ 第２の導体
４４ 接続ポスト
４６ デバイス電極
５０ 第２の中間基板
５２ 第２の剛性構造
５４ ボイド
５６ 第３の中間基板
６０ 剛性構造テザー
６１ デバイステザー
７０ 光
８０ 接着剤
９９ 可変剛性モジュール
１００ 剛性構造を設けるステップ
１１０ 中間基板を設けるステップ
１２０ 可撓性基板を設けるステップ
１３０ 剛性構造を中間基板上に配置するステップ
１３５ 剛性構造を導体および中間および可撓性基板上に配置するステップ
１４０ 剛性基板および中間基板を可撓性基板上に配置するステップ
１４５ 中間基板を可撓性基板上に配置するステップ
１５０ 導体を剛性構造および中間および可撓性基板上に配置するステップ
１５５ 導体を中間および可撓性基板上に配置するステップ
１６０ 導体を剛性構造に接続するステップ

Claims (52)

  1. 可変剛性モジュールであって、
    第１の剛性を有する剛性構造と、
    前記第１の剛性よりも小さい第２の剛性を有し、前記剛性構造が配置される中間基板と、
    前記第２の剛性よりも小さい第３の剛性を有し、前記中間基板が配置される可撓性基板と、
    前記中間基板上に部分的に配置され、前記可撓性基板上に部分的に配置され、前記剛性構造に接続され、前記剛性構造から前記中間基板まで前記可撓性基板まで延在する導体と、を備える、可変剛性モジュール。
  2. 前記中間基板は、第１の中間基板であり、前記モジュールは、前記第２の剛性よりも小さく、前記第３の剛性よりも大きい第４の剛性を有する第２の中間基板をさらに備え、前記第２の中間基板は、前記可撓性基板上に配置され、前記第１の中間基板は、前記第２の中間基板上に配置され、前記導体は、前記第１の中間基板から前記第２の中間基板まで前記可撓性基板まで延在する、請求項１に記載の可変剛性モジュール。
  3. 前記剛性構造は、第１の剛性構造であり、前記モジュールは、前記第２の剛性および前記第３の剛性の少なくとも１つよりも大きい第４の剛性を有する第２の剛性構造をさらに備え、前記第２の剛性構造は、前記可撓性基板上に配置され、前記導体は、前記第１の剛性構造から前記第２の剛性構造まで延在する、請求項１に記載の可変剛性モジュール。
  4. 前記第１の剛性構造および前記第２の剛性構造は、前記中間基板上に配置される、請求項３に記載の可変剛性モジュール。
  5. 前記第２の剛性構造は、前記中間基板とは異なる第２の中間基板上に配置される、請求項３に記載の可変剛性モジュール。
  6. 前記導体は光導体である、請求項１に記載の可変剛性モジュール。
  7. 前記導体は電気導体である、請求項１に記載の可変剛性モジュール。
  8. 前記剛性構造は、１つ以上の破壊されたまたは分離されたテザーを備える、請求項１に記載の可変剛性モジュール。
  9. 前記剛性構造は、前記導体と前記可撓性基板との間に少なくとも部分的に配置される、請求項１に記載の可変剛性モジュール。
  10. 前記導体は、前記剛性構造と前記可撓性基板との間に少なくとも部分的に配置される、請求項１に記載の可変剛性モジュール。
  11. 前記剛性構造は、１つ以上の接続ポストを備え、前記導体の一部は、前記剛性構造と前記中間基板との間に配置され、前記１つ以上の接続ポストのうちの少なくとも１つは、前記導体に電気的に接続される、請求項１に記載の可変剛性モジュール。
  12. 前記剛性構造は、電気部品、光学部品、または電気光学部品を備える、請求項１に記載の可変剛性モジュール。
  13. 前記可撓性基板上に配置された電源を備え、前記電源は、前記電気導体に電気的に接続される、請求項１に記載の可変剛性モジュール。
  14. 外部電源が、任意に、直接導電接続を介して、または誘導接続を介して、前記電気導体に接続される、請求項１に記載の可変剛性モジュール。
  15. 前記可撓性基板は、前記電気導体に電気的に接続された電源の少なくとも一部を備える、請求項１に記載の可変剛性モジュール。
  16. 前記可撓性基板は、第１の材料を含む第１の可撓性層と、前記第１の材料とは異なる第２の材料を含む第２の可撓性層とを備え、前記第２の可撓性層は、前記第１の可撓性層の上に配置される、請求項１に記載の可変剛性モジュール。
  17. （ｉ）前記剛性構造は、半導体、ガラス、プラスチック、ポリマーまたは金属基板を含み、
    （ｉｉ）前記中間基板は、ポリマーまたは紙を含み、
    （ｉｉｉ）前記可撓性基板は、ポリマーまたは紙を含み、または（ｉ）、（ｉｉ）、および（ｉｉｉ）の任意の組み合わせを含む、請求項１に記載の可変剛性モジュール。
  18. 前記可撓性基板は、紙幣、紙幣の一部、文書、または文書の一部である、請求項１に記載の可変剛性モジュール。
  19. 前記可撓性基板上に配置されたトライボ電源、圧電電源、または太陽光発電電源を備えるか、または前記可撓性基板は、前記導体に接続されたトライボ電源、圧電電源、または太陽光発電電源を備える、請求項１に記載の可変剛性モジュール。
  20. 前記中間基板および前記可撓性基板のうちの１つ以上は、可変剛性を有する、請求項１に記載の可変剛性モジュール。
  21. 前記中間基板および前記可撓性基板のうちの１つ以上は、可変層厚、可変材料量、可変材料組成、および可変材料密度のうちの１つ以上を有する、請求項２０に記載の可変剛性モジュール。
  22. （ｉ）前記剛性構造は完全に前記中間基板上に配置され、
    （ｉｉ）前記中間基板は完全に前記可撓性基板上に配置され、または
    （ｉｉｉ）（ｉ）および（ｉｉ）の両方である、請求項１に記載の可変剛性モジュール。
  23. （ｉ）前記剛性構造は前記中間基板上に部分的にのみ配置され、
    （ｉｉ）前記中間基板は前記可撓性基板上に部分的にのみ配置され、または
    （ｉｉｉ）（ｉ）および（ｉｉ）の両方である、請求項１に記載の可変剛性モジュール。
  24. （ｉ）前記中間基板は、前記剛性構造を越えて前記中間基板の表面に平行な方向に延在し、
    （ｉｉ）前記可撓性基板は、前記可撓性基板の表面に平行な方向に前記中間基板を越えて延在し、または
    （ｉｉｉ）（ｉ）および（ｉｉ）の両方である、請求項１に記載の可変剛性モジュール。
  25. 前記剛性構造は、第１の平面範囲を有し、前記中間基板は、前記第１の平面範囲よりも大きい第２の平面範囲を有し、前記可撓性基板は、前記第２の平面範囲よりも大きい第３の平面範囲を有する、請求項１に記載の可変剛性モジュール。
  26. 前記中間基板は、前記導体が延在する方向に前記中間基板本体から延在する突出部を備える、請求項１に記載の可変剛性モジュール。
  27. 前記導体は、第１の導体であり、前記モジュールは、第２の導体を備え、前記第２の導体は、前記剛性構造に接続され、前記剛性構造から前記中間基板まで前記可撓性基板まで延在し、
    （ｉ）前記第２の導体は、前記第１の導体とは反対側の前記剛性構造の側面に少なくとも部分的に配置され、
    （ｉｉ）前記第２の導体は、前記第１の導体と同じ側面に少なくとも部分的に配置され、
    （ｉｉｉ）前記第１および第２の導体のいずれか一方または両方は、前記剛性構造と前記中間基板との間に少なくとも部分的に配置され、または（ｉｖ）前記第１および第２の導体のいずれか一方または両方は、前記中間基板と反対側の前記剛性構造の同じ側面に少なくとも部分的に配置される、請求項１に記載の可変剛性モジュール。
  28. 前記第１の導体は電気導体であり、前記第２の導体は光導体である、請求項２７に記載の可変剛性モジュール。
  29. 可変剛性モジュールの製造方法であって、
    第１の剛性を有する剛性構造を設け、
    前記第１の剛性よりも小さい第２の剛性を有する中間基板を設け、
    前記第２の剛性よりも小さい第３の剛性を有する可撓性基板を設け、
    前記剛性構造を前記中間基板上に配置し、前記中間基板を前記可撓性基板上に配置し、
    導体を部分的に前記中間基板上に、かつ部分的に前記可撓性基板上に配置し、
    前記導体が前記剛性構造から前記中間基板まで前記可撓性基板まで延在するように、前記剛性構造を前記導体に接続する、可変剛性モジュールの製造方法。
  30. 前記剛性構造と前記導体との間を接続するために、前記導体の上にまたは前記導体にわたって前記剛性構造を配置する、請求項２９に記載の可変剛性モジュールの製造方法。
  31. 前記導体を前記剛性構造上に部分的に配置する、請求項２９に記載の可変剛性モジュールの製造方法。
  32. 前記剛性構造を前記中間基板上に部分的にマイクロ転写印刷する、請求項２９に記載の可変剛性モジュールの製造方法。
  33. 予め形成された導体を、前記剛性構造、前記中間基板、および前記可撓性基板のうちの１つ以上に接着する、請求項２９に記載の可変剛性モジュールの製造方法。
  34. 可変剛性モジュールであって、
    第１の剛性を有する剛性構造と、
    可変剛性を有し、一部が前記第１の剛性よりも小さい局所剛性を有し、前記剛性構造が前記一部上に配置される支持構造と、
    前記剛性構造上および前記支持構造上に配置され、前記剛性構造から前記支持構造まで延在する導体と、を備える、可変剛性モジュール。
  35. 前記剛性構造は、少なくとも部分的に前記導体と前記支持構造との間に配置される、請求項３４に記載の可変剛性モジュール。
  36. 前記導体は、前記剛性構造と前記支持構造との間に少なくとも部分的に配置される、請求項３４に記載の可変剛性モジュール。
  37. 前記剛性構造は、１つ以上の接続ポストを備え、前記導体は、前記剛性構造と前記支持構造との間に配置され、前記１つ以上の接続ポストのうちの少なくとも１つは、前記導体に接続される、請求項３４に記載の可変剛性モジュール。
  38. 前記剛性構造は、前記可撓性基板の面積よりも小さい面積を有する、請求項３４に記載の可変剛性モジュール。
  39. 前記導体は、光導体または電気導体である、請求項３４に記載の可変剛性モジュール。
  40. 前記剛性構造は、前記導体と電気的に接触する導電性スパイクを備える、請求項３４に記載の可変剛性モジュール。
  41. 前記剛性構造は、前記導体と電気的に接触する導電性スパイクを備える、請求項１に記載の可変剛性モジュール。
  42. 前記剛性構造は、前記中間基板と前記可撓性基板との間に配置される、請求項１に記載の可変剛性モジュール。
  43. 前記剛性構造を少なくとも部分的に囲むボイドを備える、請求項４２に記載の可変剛性モジュール。
  44. 前記中間基板は、第１の中間基板であり、前記モジュールは、前記第２の剛性よりも小さく、前記第３の剛性よりも大きい第４の剛性を有する第２の中間基板をさらに備え、前記第２の中間基板は、前記可撓性基板上に配置され、前記第１の中間基板は、前記第２の中間基板上に配置され、前記剛性構造は、前記第２の中間基板に配置される、請求項４２に記載の可変剛性モジュール。
  45. 前記中間基板は、第１の中間基板であり、前記モジュールは、前記第２の剛性よりも小さく、前記第３の剛性よりも大きい第４の剛性を有する第２の中間基板をさらに備え、前記第２の中間基板は、前記可撓性基板上に配置され、前記第１の中間基板は、前記第２の中間基板上に配置され、前記第２の中間基板は、前記剛性構造の周囲を少なくとも部分的に囲む（例えば、前記第２の中間基板は、ボイドを有するか、または前記第２の中間基板は、前記剛性構造が間に配置される２つの物理的に分離された部分を備える）、請求項４２に記載の可変剛性モジュール。
  46. 可変剛性モジュールであって、
    第１の剛性を有する剛性構造と、
    前記第１の剛性よりも小さい第２の剛性を有し、前記剛性構造が配置される中間基板と、
    前記第２の剛性よりも小さい第３の剛性を有し、前記中間基板が配置される可撓性基板と、
    前記可撓性基板上に少なくとも部分的に配置され、前記剛性構造に接続される導体と、を備える、可変剛性モジュール。
  47. 前記剛性構造は、前記導体と電気的に接触する導電性スパイクを備える、請求項４６に記載の可変剛性モジュール。
  48. 前記剛性構造は、前記中間基板と前記可撓性基板との間に少なくとも部分的に配置される、請求項４６に記載の可変剛性モジュール。
  49. 前記剛性構造は、ボイドによって少なくとも部分的に囲まれている、請求項４８に記載の可変剛性モジュール。
  50. 前記中間基板は、第１の中間基板であり、前記モジュールは、前記第２の剛性よりも小さく、前記第３の剛性よりも大きい第４の剛性を有する第２の中間基板をさらに備え、前記第２の中間基板は、前記可撓性基板と前記第１の中間基板との間に少なくとも部分的に配置される、請求項４６に記載の可変剛性モジュール。
  51. 前記第１の中間基板は、前記可撓性基板の第１の部分の上に延在し、前記第２の中間基板は、前記可撓性基板の第２の部分の上に延在し、前記第１の部分は、前記可撓性基板の一部にわたって前記第２の部分を越えて延在する、請求項５０に記載の可変剛性モジュール。
  52. モジュールであって、
    第１の剛性を有する剛性構造と、
    前記第１の剛性よりも小さい第２の剛性を有し、前記剛性構造が配置される中間基板と、
    前記第２の剛性以下の第３の剛性を有し、前記中間基板が配置され、前記剛性構造が前記中間基板と前記可撓性基板との間に少なくとも部分的に配置される可撓性基板と、
    前記可撓性基板上に少なくとも部分的に配置され、前記剛性構造に接続される導体と、を備える、モジュール。
JP2022513517A 2019-08-26 2020-08-24 可変剛性モジュール Pending JP2022545952A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962891917P 2019-08-26 2019-08-26
US62/891,917 2019-08-26
PCT/EP2020/073651 WO2021037808A2 (en) 2019-08-26 2020-08-24 Variable stiffness modules

Publications (2)

Publication Number Publication Date
JP2022545952A true JP2022545952A (ja) 2022-11-01
JPWO2021037808A5 JPWO2021037808A5 (ja) 2023-08-10

Family

ID=72291005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022513517A Pending JP2022545952A (ja) 2019-08-26 2020-08-24 可変剛性モジュール

Country Status (5)

Country Link
US (1) US20220285309A1 (ja)
EP (1) EP4022674A2 (ja)
JP (1) JP2022545952A (ja)
CN (1) CN114631183A (ja)
WO (1) WO2021037808A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11490519B2 (en) 2021-01-11 2022-11-01 X-Celeprint Limited Printed stacked micro-devices
WO2024074715A1 (en) * 2022-10-07 2024-04-11 X-Celeprint Limited Transfer-printed micro-optical components

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
US5308342A (en) 1991-08-07 1994-05-03 Target Therapeutics, Inc. Variable stiffness catheter
US5811317A (en) * 1995-08-25 1998-09-22 Texas Instruments Incorporated Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
US6355027B1 (en) 1999-06-09 2002-03-12 Possis Medical, Inc. Flexible microcatheter
AU7381900A (en) 1999-09-24 2001-04-30 Omnisonics Medical Technologies, Inc. Variable stiffness medical device
EP1224848A1 (en) * 1999-10-18 2002-07-24 Massachusetts Institute Of Technology Flexible electronic circuitry and method of making same
JP2001188146A (ja) * 2000-01-04 2001-07-10 Canon Inc 光結合方法及び光回路
JP2008502151A (ja) 2004-06-04 2008-01-24 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
CN101604643A (zh) * 2008-06-13 2009-12-16 索尼株式会社 连接方法和基底
US8506867B2 (en) 2008-11-19 2013-08-13 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
US8934259B2 (en) * 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
WO2013118217A1 (ja) * 2012-02-10 2013-08-15 日本電気株式会社 シート積層モジュールの製造方法
JP6773332B2 (ja) * 2015-05-11 2020-10-21 学校法人早稲田大学 電子デバイスおよびその製造方法
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts

Also Published As

Publication number Publication date
WO2021037808A3 (en) 2021-05-20
EP4022674A2 (en) 2022-07-06
CN114631183A (zh) 2022-06-14
WO2021037808A2 (en) 2021-03-04
US20220285309A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US10383219B2 (en) Extremely stretchable electronics
JP6411423B2 (ja) 高度に伸縮可能な電子部品
US9704821B2 (en) Stamp with structured posts
TWI681508B (zh) 有效率地微轉印微型裝置於大尺寸基板上
US10468363B2 (en) Chiplets with connection posts
TWI763666B (zh) 連接電子組件至基板
TW201735320A (zh) 微轉移可印刷電子元件
US11387153B2 (en) Pressure-activated electrical interconnection with additive repair
JP2022545952A (ja) 可変剛性モジュール
US20230091571A1 (en) Methods of making printed structures
CN104821297A (zh) 在基底上凸出芯片的附着层或电介质层处的芯片安装
EP2902294A2 (en) Extremely stretchable electronics
US11387178B2 (en) Printable 3D electronic components and structures
US20210343903A1 (en) Connection-post structures
US20230336150A1 (en) Suspended components and functional frames
JPWO2021037808A5 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230802