CN101604643A - 连接方法和基底 - Google Patents

Abstract

一种连接方法包括步骤：使用介电元件上的线路来连接信号流经的两个点，所述两个点具有不同的高度并且已经基于所述介电元件的厚度调整了所述两个点的位置处的所述线路的宽度。

Description

连接方法和基底

技术领域

[1]本发明涉及连接方法和基底。更具体地说，本发明涉及能减小由于连接部分中阻抗不匹配而产生的反射，并且在例如电子部件将被安装于基底上的情况下能满意地保持信号质量的连接方法，以及涉及使用该方法的基底。

背景技术

[2]部件和基底之间的连接结构大致分为下面两种类型。一种类型是完全屏蔽结构，例如同轴电缆，另一种类型是在例如基底上的布线的信号线之间存在诱导容量(inductive capacity)的开放结构。

[3]虽然从串扰和电磁干扰的角度来看，后一种的开放结构要比同轴结构差，但是开放结构是一种实用的结构，应当理解，当同普通的印刷电路基底比较时，就设计、制造和检查所产生的工业成本而言以及就连接属性而言，开放结构是有利的。

[4]然而，以开放结构的线路的形状，当处理高速信号时，传输信号的退化变成显著问题。具体地说，如图1所示，在表面安装于基底上的电子部件之间的连接部分和基底中，由于阻抗不匹配导致的反射波的影响，传输信号易于受到衰减/退化。

[5]通过把布线形成为像微带那样的线结构，能调整阻抗，使得可以处理高速信号。然而，在层/基底/部件之间的安装具有不同高度的情况下，必须像图2所示那样从部件侧面伸出接线端部分，或者必须如图3所示那样从焊球形成通孔，从而连接到基底上的布线。因此，在图1所示的部件和基底之间的连接部分中，不可能维持一个能通过其调整阻抗的线结构，并且很难避免信号质量的退化。

[6]作为一种在连接部分中调整阻抗的方法，日本未经审查专利申请公开No.2000-216510公开了一种方法。

发明内容

[7]在日本未经审查专利申请公开No.2000-216510所公开的方法中，能减少由于连接到基底的连接器的电感因数而在传输信号中产生的波形失真。为了该目的，必须在连接部分的周围形成同轴的通孔。

[8]因此，例如，结构安排问题使其难以对基底的端面使用该方法，并且可能在高密度布线中出现空间问题。因此，难以应对向更高布线密度和部件微型化发展的最新的技术趋势。

[9]在例如电子部件安装于在其上处理高速信号(例如射频(RF)信号)的基底上的情况下，期望减小由于连接部分中的阻抗不匹配而导致的反射，并且满意地维持信号质量。

[10]根据本发明的一个实施例，提供了一种连接方法，包括步骤：使用介电元件上的线路来连接信号流经的两个点，所述两个点具有不同的高度并且已经基于所述介电元件的厚度调整了所述两个点的位置处的所述线路的宽度。

[11]所述两个点中的较高点可以是安装于基底上的电子部件的线路上的一个点，并且所述两个点中的较低点可以是所述基底的线路上的一个点。

[12]可在由介电材料构成的电子部件的端部中形成一个区域，沿着所述区域，所述介电元件的厚度朝与所述基底的线路之间的连接部分而减小，并且具有不同高度的所述两个点可通过沿所述区域布置的线路而连接。

[13]可在由介电材料构成的电子部件的端部中形成台阶，在所述台阶上，所述介电元件的厚度朝与所述基底的线路之间的连接部分而减小，并且具有不同高度的所述两个点可通过在所述台阶上布置的线路而连接。

[14]根据本发明的另一个实施例，提供了一种基底，其中使用介电元件上的线路连接信号所流经的两个点，所述两个点具有不同的高度并且已经基于所述介电元件的厚度调整了所述两个点的位置处的线路的宽度。

[15]所述两个点中的较高点可以是安装于基底上的电子部件的线路上的一个点，并且所述两个点中的较低点可以是所述基底的线路上的一个点。

[16]可在由介电材料构成的电子部件的端部中形成一个区域，沿着所述区域，所述介电元件的厚度朝与所述基底的线路之间的连接部分而减小，并且具有不同高度的所述两个点可通过沿所述区域布置的线路而连接。

[17]可在由介电材料构成的电子部件的端部中形成台阶，在所述台阶上，所述介电元件的厚度朝与所述基底的线路之间的连接部分而减小，并且具有不同高度的所述两个点可通过在所述台阶上布置的线路而连接。

[18]根据本发明的实施例，在例如电子部件被安装到基底上的情况中，能减小由于连接部分中的阻抗不匹配而导致的反射并且能满意地维持信号质量。

附图说明

图1示出了根据现有技术的连接电子部件和基底的方法；

图2示出了根据现有技术的表面安装部件的结构；

图3示出了根据现有技术的表面安装部件的另一个配置；

图4示出了包括根据本发明实施例的连接方法连接的基底和表面安装部件的配置的例子；

图5是图4所示结构的剖面图；

图6是从正上方观察到的图4所示结构的视图；

图7示出了其中能消除阻抗不连续变化的图像；

图8示出了其中使用共面线路作为形成连接部分的线路的情况的例子；

图9A和9B示出了图8的虚线部分；

图10A和10B示出了微带线；

图11示出了采用微带线结构的情况中特征阻抗的计算结果；

图12示出了在基底和电子部件之间形成连接部分的线路的例子；

图13示出了连接部分的配置的另一个例子；

图14示出了连接部分的配置的又一个例子；

图15A、15B、15C和15D示出了表面安装部件的例子；

图16示出了微带线模型；

图17A是图16的模型的前视图；

图17B是图16的模型的剖面图；

图18示出了传输模拟结果；

图19示出了其中由本连接方法连接的具有不同高度的基底的模型；

图20示出了其中使用通孔连接具有不同高度的基底的模型；

图21示出了其中使用引线接合法(wire bonding)连接具有不同高度的基底的模型；

图22是示出模型条件的视图；

图23是示出模型条件的另一视图；

图24示出模拟结果；

图25示出位于频率3Ghz、6GHz和10GHz下的S21成分；

图26A和26B示出在电阻部件侧的线路的形状的例子；

图27A和27B示出在电阻部件侧的线路的形状的另一个例子；

图28A和28B示出在电阻部件侧的线路的形状的又一个例子；

图29A和29B示出在电阻部件侧的线路的形状的例子；

图30A和30B示出在电阻部件侧的线路的形状的另一个例子；

图31是示出在电子部件的介电层数是2的情况下的连接的例子的立体图；

图32是图31所示结构的剖面图；

图33是示出本连接方法用于半导体封装连接的情况下的例子的立体图。

具体实施方式

[19]图4是示出了包括基底1和表面安装部件2的配置的例子的立体图，它们根据本发明实施例的连接方法而被连接。图5是示出图4所示结构的剖面图。图6是从正上方观察到的图4所示结构的视图。

[20]总的来说，为了在印刷布线基底上安装部件，采用了把金属延伸部分连接到设备以进行电连接的方法(参见图1和图2)。如图4中虚线所包围的方式所示，形成通过这种连接方法连接的基底1和表面安装部件2之间的连接部分，从而从表面安装部件2的上表面(与基底1的表面平行的表面)延伸出来的呈线形的接线端部件被连接到布置于基底1上的线路1A。

[21]这种连接方法的特征在于，如图5用虚线包围的方式所示，通过把表面安装部件2的介电末端2A成型为一个斜坡，当在介电元件中沿该斜坡布置的传输线逐渐趋近基底1时，基底1和表面安装部件2彼此连接。在本例中，表面安装部件2具有使得其在垂直方向的截面为梯形的形状。

[22]此时，通过由表面安装部件2的侧面上的微带线的电气特征和几何形状确定的特征阻抗来调整所述微带线的线宽度。如图4和图6所示，在本例中，越靠近基底1(即，相对于作为参照的基底1的位置高度越小并且安装有表面安装部件2的斜坡的介电元件的厚度越小)，线路宽度就越小。在图4和图6的例子中，布置在介电末端2A中的线路和布置在基底1上的线路1A之间的连接部分的宽度与线路1A的宽度相同。

[23]如上所述，通过逐渐改变线路宽度和介电厚度，能把基底1连接到表面安装部件2并同时调整连接部分的特征阻抗。这样，能消除连接部分中的特征阻抗的不连续变化并且减少反射成分。图7示出了能消除连接部分中特征阻抗的不连续变化并且减少反射成分的图像。在图7的上部区域的图中示出了特征阻抗不匹配的图像，凹陷的部分表示图1、图2和图3所示的通过其把电子部件连接到基底的接线端的一部分(在空中浮动的部分)的特征阻抗，该部分没有与电子部件或基底接触。

[24]通常，如图10A和10B所示，如果导体材料的宽度(线路宽度)表示为W，介电厚度表示为d，则基于下述表达式(1A)、(1B)、(2A)和(2B)来确定微带线中的特征阻抗。

当 $\frac{W}{d}<1.0,$ 时

$Z_0=\frac{60}{\sqrt{{\mathrm{\&epsiv;}}_e}}\&CenterDot;\ln (\frac{8d}{W}+\frac{W}{4d})\&CenterDot;\&CenterDot;\&CenterDot;\left(1A\right)$

${\mathrm{\&epsiv;}}_e=\frac{{\mathrm{\&epsiv;}}_r+1}{2}+\frac{{\mathrm{\&epsiv;}}_r-1}{2}\&CenterDot;(\frac{1}{\sqrt{1+\frac{12d}{W}}}+0.04{(1-\frac{W}{d})}^2)\&CenterDot;\&CenterDot;\&CenterDot;\left(1B\right)$

当 $\frac{W}{d}\&GreaterEqual;1.0,$ 时

$Z_0=\frac{120\mathrm{\&pi;}}{\sqrt{{\mathrm{\&epsiv;}}_e}}\&CenterDot;(\frac{W}{d}+1.393+0.667\&CenterDot;\ln {(\frac{W}{d}+1.444)}^{-1})\&CenterDot;\&CenterDot;\&CenterDot;\left(2A\right)$

${\mathrm{\&epsiv;}}_e=\frac{{\mathrm{\&epsiv;}}_r+1}{2}+\frac{{\mathrm{\&epsiv;}}_r-1}{2}\&CenterDot;\frac{1}{\sqrt{1+\frac{12d}{W}}}\&CenterDot;\&CenterDot;\&CenterDot;\left(2B\right)$

其中Z₀是特征阻抗，ε_e是有效介电常数，ε_r是相对介电常数，W是线路宽度，并且d是介电厚度。

[25]图11中示出了采用微带线结构情况下的特征阻抗的计算结果。

[26]此外，考虑到图12所示的典型的线路形状，存在基于电气特征值和线路的横截面形状来确定特征阻抗的通用表达式。图12示出了带线、微带线、共面线路和平行线路，作为在基底和电子部件之间形成连接部分的各种线路。

[27]图8示出的例子中，共面线路被用作在基底1和表面安装部件2之间形成连接部分的线路。如上所述，可使用共面线路，作为以这种方式形成连接部分的线路。图9A是示出图8虚线包围部分的剖面图。图9B是示出图8的电子部件的上表面的顶视图。在图8的例子中，布置在斜坡上的线路越靠近与基底之间的连接部分，线路的宽度越大。

[28]使用普通的基底材料作为基底1的构成材料。对于导体部分，使用诸如例如铜的金属导体。对于介电部件，使用例如苯酚、玻璃环氧树脂、氧化铝或特氟龙(注册商标)。

[29]上述连接方法可用于其中表面安装在基底上的整个电子部件(诸如天线和LSI)被连接到基底上的情况中。此后，在上述方式中形成表面安装部件2的介电元件的侧面的至少一部分被成形为斜坡，并且导体沿所述斜坡布线，从而把电子部件连接到基底上的布线的连接方法被适当地简称作本连接方法。

[30]使用本连接方法，在电子部件(例如天线和滤波器电路)被表面安装到处理高速信号(例如射频(RF)信号)的基底上时，能减少由于连接部分中的阻抗不匹配而导致的反射并且满意地维持信号质量。其中的高速信号表示在最大频率下具有超过传输信号波长1/10的连接长度或布线长度的信号。

修改

[31]如参照图12所述，连接线路的结构可被处理为分布常数电路。连接线路可以为微带线、带线、共面线路或平行线路，只要能调节阻抗就行。

[32]只要阻抗是以电气方式连续变化的，连接部分的线路宽度的物理形状可以为不连续的。当要确定连接部分的线路宽度时，阻抗在线路宽度处相对于传输频率的波长的变化率变成一种措施(measure)。

[33]可以如下方式配置连接部分，即使如图4所示的形成表面安装部件2的侧面的整个介电末端2A不是倾斜的，其侧面的一部分也可成形为如图13所示的斜坡，并且可在该斜坡上布设其宽度已经被调整过的线路。可替换地，如图14所示，可在端面中提供倾斜的通孔，可在该通孔内侧布设其宽度已经调整过的线路。

[34]对于能用本连接方法连接的表面安装部件2，除了天线电路之外，还可以使用各种部件，诸如如图15A至15D所示的滤波器电路、共振电路、混频器电路和分离器电路。

[35]此外，本连接方法不但能用于印刷布线基底和表面安装部件之间的连接，还能用于部件之间的布线、基底之间的布线、部件内部布线、多层基底的布线和半导体布线。例如，认为本连接方法对于在多层基底或部件内部布线是有效的，或者对于在半导体封装内部的布线连接是有效的。

[36]采用本连接方法，

1.能减少由于线路之间的阻抗不匹配导致的信号退化。具体地说，本连接方法对处理高速信号(如RF电路的情况)的基底和部件之间的连接是有效的。

2.能使用简单的线路结构(例如微带线或共面线路)来实现本连接方法，而额外的电路、连接器等都不是必要的。

3.本连接方法不但能用于表面安装部件(例如滤波器和天线)，而且还能用于其中信号线之间存在诱导容量的整体部件(多层基底内的布线、半导体封装等)。

补充描述

[37]为了补充上述第1点，下面将描述其中通过电磁模拟来分析传输信号中的退化的结果。

[38]图16和图17A和17B中示出了简单的微带线模型。图16以三维方式示出了模型。图17A是图16的模型的前视图，图17B是图16的模型的剖面图。

[39]该模型由信号线、介电基底和GND(以信号线布置在由GND层和介电层形成的基底上的方式形成)形成。为了模拟传输信号的退化，从输入端口输入测试信号，并且在输出端口观察所传输的信号。为了评估，通常使用其中以dB(分贝)表示S参数的通用值。因此，通过下面表达式(3)表示的S参数被用作S21。

S21＝log10(输出信号/输入信号)[dB]    (3)

[40]图18中示出了传输模拟结果。图18的水平轴表示频率(GHz)，垂直轴表示S21[dB]。随着频率增加，S21稍微减小。由于线路模型的材料的是均质的并且横截面形状是固定的，所以认为退化主要是由于穿过基底传输的信号的感生损耗导致的。因此，在该模型中，在接近达到阻抗匹配的理想状态的状态中，传输退化大约为-1dB@10GHz。

[41]接下来，下面将描述其中使用典型的连接方法和本连接方法的模拟结果。

[42]图19示出了一个模型，其中使用本连接方法将具有不同高度的基底彼此连接。

[43]图20和21各示出了一个模型，其中分别通过使用通孔和引线接合法把具有不同高度的基底彼此连接。图22和23示出了图19、20和21所示的模型的条件。

[44]图19、20和21所示的模型是这样的，基底A的信号线A中的位置P₁和基底B(被布置为叠加于基底A(介电元件A)之上)的信号线B中的位置P₂之间的部分分别用本连接方法、通孔和引线接合法来连接，所述位置P₁和位置P₂由图22中虚线所包围的部分表示。

[45]图23示出了基底A和基底B的条件，以如下方式配置基底A，使得介电元件A层叠于GND表面A并且信号线A布置在介电元件A的输入侧上，以及以如下方式配置基底B，使得介电元件B层叠于GND表面B并且信号线B布置在介电元件B上。

[46]在图23的条件中，信号线A和B的线路宽度被设置为3.2mm，高度被设置为0.2mm，并且信号线A和B的总的线路长度被设置为30mm。介电元件A和B的高度被设置为1.6mm，介电常数被设置为7.1×10^-22[F/m]，并且当10GHz信号流动时的感生损耗被设置为0.005。

[47]图24示出了在图23所示条件下由各连接方法所执行的模拟结果。图24的水平轴表示频率[GHz]，并且垂直轴表示S21[dB]。图25示出了分别在频率3GHz、6GHz和10GHz的S21[dB]的值。

[48]从图24和25所示的结果能够看出，本连接方法的传输信号的退化是三个模型中最小的。此外，使用本连接方法的模型的模拟结果最接近于图18所示的理想模型的模拟结果。特别地，能够看到，随着频率变得更高，本连接方法和其它方法的特征的区别就越明显。根据这些结果，认为使用本连接方法对于减少信号退化是有效的。

在电子部件侧的线路和基底侧的线路之间的连接的例子

[49]接下来，将描述在基底侧具有线路的连接部分附近的电子部件侧的线路的形状。

[50]图26A是示出第一形状的前视图。图26B是图26A所示结构的横截面视图。

[51]图26A和26B所示的第一形状与参照图4至图6描述的形状相同。即，如图26B所示，在电子部件的端部形成斜坡，并且沿着该斜坡布置作为电子部件侧上的线路的一部分的线路21B。在线路21B的每个位置的电子部件侧的介电元件22的厚度随着线路趋近与基底侧的线路11之间的连接部分而线性减小。

[52]当直接从上面观察线路21B时，如图26A所示，线路21B的形状形成为在其长度方向上是关于轴对称的，并且宽度在宽度W₂和宽度W₁之间根据每个位置的介电元件22的厚度而线性变化。宽度W₁是布置在电子部件侧上的介电元件22的上表面上的线路21A的宽度，并且宽度W₂是基底侧上的介电元件12中的线路11A的宽度。

[53]图27A是示出第二形状的前视图。图27B是图27A所示结构的剖面图。

[54]在这种形状的例子中，如图27B所示，在电子部件的端部中形成了五个台阶，并且在这些台阶上布置线路21B，其是电子部件侧上的线路的一部分。随着线路趋近与基底侧的线路11之间的连接部分并且随着距离基底的台阶数目的减少，在线路21B的每个位置的电子部件侧的介电元件22的厚度以类似台阶的方式减小。

[55]当从上面直接观察线路21B时，如图27A所示，线路21B的形状形成为在长度方向上为关于线路21B的轴是对称的，并且宽度根据各个位置的介电元件22的厚度以类似台阶的方式从宽度W₂变化到宽度W₁。

[56]图28A是示出第三形状的前视图。图28B是图28A所示结构的剖面图。

[57]在该形状的例子中，如图28B所示，在电子部件的端部中形成曲面，其剖面成形为近似于扇形。沿该曲面布置线路21B，其为电子部件侧上的线路的一部分。在线路21B的各位置的电子部件侧上的介电元件22的厚度随着线路趋近与基底侧上的线路11之间的连接部分而减小。

[58]当从正上方观察线路21B时，形状形成为在长度方向上关于线路21B的轴是对称的，并且宽度以预定比率在宽度W₂和宽度W₁之间变化。

[59]图29A是示出第四形状的前视图。图29B是图29A所示结构的剖面图。

[60]图29A所示形状与参照图26A所述的形状相同。线路21B的形状形成为在长度方向上关于线路21B的轴是对称的，并且宽度根据各个位置的介电元件22的厚度在宽度W₂和宽度W₁之间线性地变化。

[61]图29B所示形状与参照图27B所述的形状相同。在电子部件的端部中形成五个台阶，并且线路21B布置在这些台阶上，所述线路21B是电子部件侧上的线路的一部分。在线路21B的各个位置的电子部件侧上的介电元件22的厚度以类似于台阶的方式随着线路趋近与基底侧上的线路11之间的连接部分和随着距离基底的台阶数目的减小而减小。

[62]图30A是示出第五形状的前视图。图30B是图30A所示结构的剖面图。

[63]图30A所示形状与参照图27A描述的形状相同。线路21B的形状形成为在长度方向上以关于线路21B的轴是对称的，并且其宽度根据各位置的介电元件22的厚度在宽度W₂和宽度W₁之间以类似台阶的方式变化。

[64]图30B所示形状与参照图26B描述的形状相同。在电子部件的端部形成斜坡，并且沿着该斜坡布置线路21B，所述线路21B是位于电子部件侧上的线路的一部分。在线路21B的各位置的电子部件侧的介电元件22的厚度随着线路趋近与基底侧上的线路11之间的连接部分而线性地减小。

应用例子

[65]上面描述了电子部件的介电层数目为一层的情况。即使在介电层为多层的情况下，也能以类似的方式把电子部件上的线路连接到基底上的线路。

[66]图31是示出电子部件上的介电层数目等于二的情况下的连接的例子。使用相同的附图标记来表示与图26所示组件相同的组件。

[67]在图31的例子中，作为形成电子部件的介电层，以堆叠方式使用介电元件22A和22B。线路21A被布置在作为上层的介电元件22B的上表面。GND表面31夹在介电元件22A和22B之间。

[68]在图31的例子中，布置在介电元件22B的斜坡中的线路21B的宽度被设置为固定宽度。通过提供GND表面31和通过调整在其中布置有线路21B的斜坡中的介电元件22B的厚度，能以上述方式将线路21B的宽度设置为固定的。

[69]图32是图31所示结构的剖面图。

[70]如图32所示，介电元件22A的斜坡具有一个角度，其与介电元件22B相对于基底表面的角度相同。使用GND表面31来调整在线路21B的各位置的介电元件22B的厚度，使得从位置P₁₁直到位置P₁₂的厚度变为固定的，其中位置P₁₁位于所述上表面和介电元件22A的斜坡之间的边界的正上方，位置P₁₂位于所述上表面和介电元件22A的斜坡之间的边界的正上方。介电层的厚度从位置P₁₂起朝着与基底的连接部分逐渐减小。

[71]如上所述，还能将其上布置有线路的介电层的数目设置为多个。此外，本连接方法能应用于其中具有不同高度的两个点被连接的各种情况，例如，不但包括电子部件上的线路被连接到其上安装有该电子部件的基底上的线路的情况，而且包括基底上的线路被连接到另一基底上的线路的情况。

[72]图33是示出了本连接方法用于半导体封装连接的情况的例子的立体图。

[73]在图33的例子中，半导体封装61安装在基底51上，并且其上安装有诸如LSI(大规模集成电路)IC的芯片部件62。半导体封装61和芯片部件62都具有在垂直方向的剖面为梯形的形状。以暴露的方式在芯片部件62的上表面提供多个电极62A。

[74]可以对布置在芯片部件62上表面的来自电极62A的线路和半导体封装61的上表面的线路之间的布线63，以及对半导体封装61的上表面上的线路和基底上的线路之间的布线64应用采用本连接方法的布线。

[75]本申请包含涉及2008年6月13日向日本专利局提交的日本优先权专利申请JP2008-156048和2008年8月22日向日本专利局提交的日本优先权专利申请2008-214553中公开的主题内容，其全部内容通过引用包含于此。

[76]本领域普通技术人员应当理解，只要在所附的权利要求及其等价范围内，依赖于设计需要和其它因素，可以进行各种修改、组合、子组合以及替换。

Claims (8)

1.一种连接方法，包括步骤：

使用介电元件上的线路来连接信号流经的两个点，所述两个点具有不同的高度并且已经基于所述介电元件的厚度调整了所述两个点的位置处的所述线路的宽度。

2.根据权利要求1的连接方法，其中所述两个点中的较高点是安装于基底上的电子部件的线路上的一个点，并且所述两个点中的较低点是所述基底的线路上的一个点。

3.根据权利要求2的连接方法，其中在由介电材料构成的电子部件的端部中形成一个区域，沿着所述区域，所述介电元件的厚度朝与所述基底的线路之间的连接部分而减小，并且具有不同高度的所述两个点通过沿所述区域布置的线路而连接。

4.根据权利要求2的连接方法，其中在由介电材料构成的电子部件的端部中形成台阶，在所述台阶上，所述介电元件的厚度朝与所述基底的线路之间的连接部分而减小，并且具有不同高度的所述两个点通过在所述台阶上布置的线路而连接。

5.一种基底，其中使用介电元件上的线路连接信号所流经的两个点，所述两个点具有不同的高度并且已经基于所述介电元件的厚度调整了所述两个点的位置处的线路的宽度。

6.根据权利要求5的基底，其中所述两个点中的较高点是安装于基底上的电子部件的线路上的一个点，并且所述两个点中的较低点是所述基底的线路上的一个点。

7.根据权利要求6的基底，其中在由介电材料构成的电子部件的端部中形成一个区域，沿着所述区域，所述介电元件的厚度朝与所述基底的线路之间的连接部分而减小，并且具有不同高度的所述两个点通过沿所述区域布置的线路而连接。

8.根据权利要求6的基底，其中在由介电材料构成的电子部件的端部中形成台阶，在所述台阶上，所述介电元件的厚度朝与所述基底的线路之间的连接部分而减小，并且具有不同高度的所述两个点通过在所述台阶上布置的线路而连接。

Images