CN111542168B - 一种射频接口电路 - Google Patents

Abstract

本发明公开了一种射频接口电路，其包括PCB板，在所述PCB板顶层上，自其一端朝另一端，依次设有第一焊盘、第二焊盘及传输线，所述第一焊盘、第二焊盘分别用于拖锡焊接屏蔽电缆的屏蔽地网和芯线；在所述PCB板上还设有用于补偿阻抗的第一阻抗匹配网络，第一阻抗匹配网络包括匹配枝节和金属化过孔，匹配枝节设于PCB板底层，在匹配枝节四周设有第二挖空区，金属化过孔设于PCB板内，金属化过孔两端分别连接第二焊盘和匹配枝节。本发明可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，降低高频驻波比和插入损耗，从而实现超宽带阻抗匹配。

Description

一种射频接口电路

技术领域

本发明涉及电路板设计技术领域，具体涉及一种射频接口电路。

背景技术

随着WiFi 6和5G技术的逐步应用，射频(RF)的频率越来越高，用于将天线与PCB(Printed Circuit Board，印制电路板)进行连接的射频接口电路或天线连接器扩展到5GHz以上频段呈现重大挑战。IPEX(Interconnect and Packaging Electronics，电子装配互联)天线连接器作为射频接口电路和天线的接口，缘于体积小、价格低，广泛应用于WLAN(Wireless LocalAreaNetwork，无线局域网)、路由器、GPS、手机等产品单板上，以进行射频信号传输。

参见图1和图2所示，目前单板上IPEX天线连接器9最常用的PCB处理方式为：PCB板1上设有两个第三焊盘8和一个第二焊盘3，第三焊盘8和第二焊盘3分别用于贴装焊接IPEX天线连接器9的地焊盘和天线焊盘，第二焊盘3直接通过50ohm传输线(通常采用微带传输线)4连接到隔直电容的一个引脚41上(图1中引脚41右边的焊盘是隔直电容的另外一个引脚)，仿真和实际测试表明，这种常规的PCB处理方法存在一些缺点：随着工作频率的上升，IPEX天线连接器9的VSWR(Voltage Standing Wave Ratio，驻波比)呈上升趋势，插入损耗也会随之增大，尤其存在5GHz以上频段驻波比大，损耗大的问题，所以5GHz以上的高频信号传输对射频接口电路或天线连接器的插入损耗和阻抗匹配提出了更严格的要求。

现有射频接口电路存在一个普遍的不可避免的阻抗不连续问题。阻抗不连续会阻碍射频信号的传输，会恶化射频模式与系统的性能，严重地会影响到系统的功能。射频接口电路的阻抗不连续性问题不是由于连接器自身性能的不良，也不是由于平面传输线性能的不良，而是两者的结合而产生的。现有方式只解决了射频连接器自身的阻抗匹配问题，没有解决射频接口电路的阻抗匹配问题。

此外，在产品设计中，成本控制是非常重要的一部分，在产品质量不发生变化的情况下控制产品的成本。使用拖锡焊接屏蔽电缆线能节省一个IPEX天线连接器的成本，但根据产品的设计要求，有时必须贴装IPEX天线连接器进行调试、测试等。传统的PCB的标准射频接口电路形式很难满足贴装和拖焊不同形式的焊接方式。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种射频接口电路，可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，降低高频驻波比和插入损耗，从而实现超宽带阻抗匹配。

为达到以上目的，本发明采取的技术方案是：

一种射频接口电路，其包括：

PCB板；

在所述PCB板顶层上，自其一端朝另一端，依次设有第一焊盘、第二焊盘及传输线，所述第一焊盘、第二焊盘分别用于拖锡焊接屏蔽电缆的屏蔽地网和芯线；

在所述PCB板上还设有用于补偿阻抗的第一阻抗匹配网络，所述第一阻抗匹配网络包括：

匹配枝节，其设于所述PCB板底层，在所述匹配枝节四周设有第二挖空区；

金属化过孔，其设于所述PCB板内，所述金属化过孔两端分别连接第二焊盘、匹配枝节。

进一步地，所述金属化过孔连接第二焊盘的一端位于所述第二焊盘靠近第一焊盘的一侧，所述金属化过孔连接匹配枝节的一端位于所述匹配枝节靠近第一焊盘的一侧。

进一步地，所述匹配枝节靠近第一焊盘的一侧与所述第二焊盘靠近第一焊盘的一侧大致齐平，所述匹配枝节远离第一焊盘的一侧沿传输线的延伸方向延伸。

进一步地，当所述PCB板的顶层与底层之间还设有若干中间层时，各中间层上对应于所述第二挖空区位置处设于第三挖空区，所述第三挖空区的形状、大小与所述第二挖空区的形状、大小相适配。

进一步地，在所述PCB板上还设有用于补偿阻抗的第二阻抗匹配网络，所述第二阻抗匹配网络包括匹配段，所述匹配段成感性，且由所述传输线与所述第二焊盘相连的一端形成。

进一步地，所述匹配段采用分布参数元件匹配网络；

在所述第二焊盘四周设有第一挖空区，且所述第一挖空区沿所述传输线延伸方向延伸，以增大所述传输线与所述第二焊盘相连的一端与两侧地之间的距离，并形成所述匹配段；和/或，所述匹配段由所述传输线与所述第二焊盘相连的一端缩小宽度而形成。

进一步地，当在所述第二焊盘四周形成有第一挖空区时，所述第一焊盘朝第二焊盘延伸至所述第一挖空区边缘，并形成一凸出结构。

进一步地，当在所述第二焊盘四周形成有第一挖空区时，所述第一挖空区与第二挖空区在所述PCB板顶层或底层的投影重合。

进一步地，在所述PCB板顶层上还设有两个第三焊盘，以第一焊盘、第二焊盘及传输线所在的连线作为中心线，两所述第三焊盘分别位于所述中心线两侧，所述第三焊盘用于贴装焊接IPEX天线连接器的地焊盘，所述第二焊盘还用于贴装焊接IPEX天线连接器的天线焊盘。

本发明还提供了一种射频接口电路，其包括：

PCB板；

在所述PCB板顶层上，自其一端朝另一端，依次设有第二焊盘及传输线，以第二焊盘及传输线所在的连线作为中心线，在所述中心线两侧各设有一个第三焊盘，所述第二焊盘用于贴装焊接IPEX天线连接器的天线焊盘，所述第三焊盘用于贴装焊接IPEX天线连接器的地焊盘；

在所述PCB板上还设有用于补偿阻抗的第一阻抗匹配网络，所述第一阻抗匹配网络包括：

匹配枝节，其设于所述PCB板底层，在所述匹配枝节四周设有第二挖空区；

金属化过孔，其设于所述PCB板内，所述金属化过孔两端分别连接第二焊盘、匹配枝节。

与现有技术相比，本发明的优点在于：

通过引入阻抗匹配网络，可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，降低高频驻波比和插入损耗，从而实现超宽带阻抗匹配。

本发明在PCB板底层，引入匹配枝节，并在匹配枝节四周进行挖空，以形成第二挖空区；在PCB板内，引入金属化过孔，金属化过孔两端分别连接第二焊盘、匹配枝节。由于引入了匹配枝节和金属化过孔，通过利用金属化过孔的感性，以及匹配枝5的容性，实现了一个并联电感电容阻抗匹配网络。同时，上述实现方式，充分利用了第二焊盘所在区域PCB板各层空间，不需要另外占用其他位置的PCB板面积，实现小型化。

附图说明

图1为现有技术中原射频接口电路示意图；

图2为现有技术中IPEX天线连接器；

图3为本发明提供的第一种射频接口电路示意图(PCB板顶层平面视图)；

图4为本发明提供的第一种射频接口电路示意图(PCB板底层平面视图)；

图5为本发明提供的在第一种射频接口电路上拖锡焊接有屏蔽电缆的示意图；

图6为图5的断面图；

图6A为本发明提供的匹配段示意图(单边渐变匹配段)；

图6B为本发明提供的匹配段示意图(双边渐变匹配段)；

图6C为本发明提供的匹配段示意图(单边阶梯匹配段)；

图6D为本发明提供的匹配段示意图(双边阶梯匹配段)；

图7为本发明提供的第二种射频接口电路示意图(PCB板顶层平面视图)；

图8为本发明提供的第二种射频接口电路示意图(PCB板底层平面视图)；

图9为本发明提供的在第二种射频接口电路上拖锡焊接有屏蔽电缆的示意图；

图10为图9的断面图；

图11为本发明提供的在第二种射频接口电路上贴片焊接有IPEX天线连接器的示意图；

图12为图11的断面图；

图13为图1中原射频接口电路与本发明第五个实施例提供的射频接口电路的回波损耗对比图；

图14为图1中原射频接口电路与本发明第五个实施例提供的射频接口电路的插入损耗对比图；

图15为图1中原射频接口电路与本发明第六个实施例提供的射频接口电路的回波损耗对比图；

图16为图1中原射频接口电路与本发明第六个实施例提供的射频接口电路的插入损耗对比图；

图17为图1中原射频接口电路与本发明第七个实施例提供的射频接口电路的回波损耗对比图；

图18为图1中原射频接口电路与本发明第七个实施例提供的射频接口电路的插入损耗对比图。

图中：1、PCB板；2、第一焊盘；20、凸出结构；3、第二焊盘；30、第一挖空区；4、传输线；40、匹配段；41、引脚；5、匹配枝节；50、第二挖空区；6、金属化过孔；7、屏蔽电缆；8、第三焊盘；9、IPEX天线连接器。

具体实施方式

以下结合附图及实施例对本发明作进一步详细说明。

参见图3至图6所示，本发明第一个实施例提供了一种射频接口电路，其包括PCB板1，在PCB板1顶层上，自其一端朝另一端，依次设有第一焊盘2、第二焊盘3及传输线4，第一焊盘2、第二焊盘3分别用于拖锡焊接屏蔽电缆7的屏蔽地网和芯线，传输线4通常采用射频微带线；在PCB板1上还设有用于补偿阻抗的第一阻抗匹配网络。

在本发明中，顶层与底层是相对概念，指的是PCB板1的两个面，当其中一个面称为顶层时，另一个与之相对的面则为底层，比如，在本发明中，第一焊盘2、第二焊盘3及传输线4所在的一面称为顶层，而匹配枝节5所在的一面称为底层。

在本实施例中，通过引入阻抗匹配网络，可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，降低高频驻波比和插入损耗，从而实现超宽带阻抗匹配。

其中，第一阻抗匹配网络的具体实现方式是：在PCB板1底层设有匹配枝节5，并在匹配枝节5四周进行挖空，以形成第二挖空区50；在PCB板1内设有金属化过孔6，金属化过孔6两端分别连接第二焊盘3、匹配枝节5。由于引入了匹配枝节5和金属化过孔6，通过利用金属化过孔6的感性，以及匹配枝节5的容性，实现了一个并联电感电容阻抗匹配网络。

同时，上述实现方式，充分利用了第二焊盘3所在区域PCB板1各层空间，不需要另外占用其他位置的PCB板1面积，实现小型化。

参见图3和图4所示，金属化过孔6在PCB板1顶层的投影位于第二焊盘3内，和/或，金属化过孔6在PCB板1底层的投影位于匹配枝节5内。

参见图6所示，金属化过孔6的长度方向与PCB板1所在平面大致垂直，便于过孔的加工。

参见图3、图4和图6所示，金属化过孔6连接第二焊盘3的一端位于第二焊盘3靠近第一焊盘2的一侧，和/或，金属化过孔6连接匹配枝节5的一端位于匹配枝节5靠近第一焊盘2的一侧。

参见图6所示，匹配枝节5靠近第一焊盘2的一侧与第二焊盘3靠近第一焊盘2的一侧大致齐平，匹配枝节5远离第一焊盘2的一侧沿传输线4的延伸方向延伸。

当PCB板1的顶层与底层之间还设有若干中间层时，在各中间层上对应于第二挖空区50位置处进行挖空，以形成第三挖空区，第三挖空区的形状、大小与第二挖空区50的形状、大小相适配。

参见图3至图6所示，本发明第二个实施例提供了一种射频接口电路，本实施例与第一个实施例的区别在于：在PCB板1上还设有用于补偿阻抗的第二阻抗匹配网络，第二阻抗匹配网络包括匹配段40，匹配段40成感性，且由传输线4与第二焊盘3相连的一端形成。

本实施例中，第二阻抗匹配网络用于补偿原射频接口电路在不同频段的电抗分量，可以减少原射频接口电路本身多余的容性，消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，降低高频驻波比和插入损耗，从而实现超宽带阻抗匹配。

本实施例中，匹配段40可以采用分布参数元件匹配网络，也可以采用集总参数元件匹配网络，也可以采用分布参数元件匹配网络和集总参数元件匹配网络的结合。

需要说明的是，集总参数元件是指有关电、磁场物理现象都由元件来“集总”表征。在元件外部不存在任何电场与磁场。如果元件外部有电场，进、出端子的电流就有可能不同；如果元件外部有磁场，两个端子之间的电压就可能不是单值的。集总(参数)元件假定：在任何时刻，流入二端元件的一个端子的电流一定等于从另一端流出的电流，且两个端子之间的电压为单值量。由集总元件构成的电路称为集总电路，或称具有集总参数的电路。在集总参数电路中，实际电路参数具有分布性，必须考虑参数分布性的电路,称为分布参数电路，又称为高速电路,是指传输线的长度与工作波长可相比拟，需用分参数电路来描述的电路。典型的分布参数电路是传输线(transmission line)。

集总参数电路是由电路电气器件的尺寸和工作信号的波长来做标准划分的，要知道集总参数电路首先要了解实际电路的基本定义。实际电路有可分为分布参数电路和集总参数电路。

由电阻器、电容器、线圈、变压器、晶体管、运算放大器、传输线、电池、发电机和信号发生器等电气器件和设备连接而成的电路，称为实际电路。以电路电气器件的实际尺寸(d)和工作信号的波长(λ)为标准划分，实际电路又可分为集总参数电路和分布参数电路。

满足d<<λ条件的电路称为集总参数电路。其特点是电路中任意两个端点间的电压和流入任一器件端钮的电流完全确定，与器件的几何尺寸和空间位置无关。

不满足d<<λ条件的电路称为分布参数电路。其特点是电路中的电压和电流是时间的函数而且与器件的几何尺寸和空间位置有关。有波导和高频传输线组成的电路是分布参数电路的典型例子。

本实施例中，匹配段40采用分布参数元件匹配网络时，匹配段40包括单边渐变匹配段(参见图6A)、双边渐变匹配段(参见图6B)、单边阶梯匹配段(参见图6C)或双边阶梯匹配段(参见图6D)，可以任选其一。需要说明的是，图6A和图6B渐变时采用的是直线形式，但不能因此而排除采用采用曲线或弧线形式。

当匹配段40采用分布参数元件匹配网络时：参见图3所示，在第二焊盘3四周进行挖空，以形成第一挖空区30，且第一挖空区30沿传输线4延伸方向延伸，以增大传输线4与第二焊盘3相连的一端与两侧地之间的距离，并形成匹配段40，实现高阻抗线；或者，参见图7所示，缩小传输线4与第二焊盘3相连的一端的宽度，并形成匹配段40，匹配段40的宽度小于传输线4的宽度，实现高阻抗线；或者，参见图7所示，上述两种方式的叠加，实现高阻抗线；由于高阻抗线成感性，可以减少原射频接口电路本身多余的容性，通过调节匹配段的长度，可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，降低高频驻波比和插入损耗，从而实现超宽带阻抗匹配。需要说明的是，附图中第一挖空区采用的是矩形，但不排除采用其他形状，以拉大传输线4与两侧地的距离。

参见图3所示，为了尽可能的减小电流回流路径，当在第二焊盘3四周形成有第一挖空区30时，第一焊盘2朝第二焊盘3延伸至第一挖空区30边缘，并形成一凸出结构20，使屏蔽电缆的屏蔽地网就近接地，能明显改善高频阻抗匹配。凸出结构20的设计，可以根据实际需要设置，比如参考对驻波的大小要求进行设置，以此达到减小电流回流路径的目的。

当在第二焊盘3四周形成有第一挖空区30时，第一挖空区30与第二挖空区50在PCB板1顶层或底层的投影重合，以便于制造。

参见图3至图6所示，本发明第三个实施例提供了一种射频接口电路，本实施例与第一个实施例的区别在于：在PCB板1顶层上还设有两个第三焊盘8，以第一焊盘2、第二焊盘3及传输线4所在的连线作为中心线，两第三焊盘8分别位于中心线两侧，第三焊盘8用于贴装焊接IPEX天线连接器9的地焊盘，第二焊盘3还用于贴装焊接IPEX天线连接器9的天线焊盘。

第一焊盘2、第二焊盘3和第三焊盘8的形状根据实际情况设置，在本实施例中，第一焊盘2、第二焊盘3和第三焊盘8均为长方形，第一焊盘2、第二焊盘3的中心对齐，第一焊盘2、第二焊盘3中心连线得到中心线，第一焊盘2、第二焊盘3都关于中心线对称，且两个第三焊盘8大小相同，并关于中心线对称。

本实施例提供了第一焊盘2、第二焊盘3和两个第三焊盘8，可以根据实际需要，选择拖锡焊接屏蔽电缆线或者贴装IPEX天线连接器，解决了传统的PCB的标准射频接口电路形式很难满足贴装和拖焊不同形式的焊接方式的难题。

参见图3至图6所示，本发明第四个实施例提供了一种射频接口电路，其包括PCB板1，在PCB板1顶层上，自其一端朝另一端，依次设有第二焊盘3及传输线4，以第二焊盘3及传输线4所在的连线作为中心线，在中心线两侧各设有一个第三焊盘8，第二焊盘3用于贴装焊接IPEX天线连接器9的天线焊盘，第三焊盘8用于贴装焊接IPEX天线连接器9的地焊盘；在PCB板1上还设有用于补偿阻抗的第一阻抗匹配网络。

在本实施例中，通过引入阻抗匹配网络，可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，降低高频驻波比和插入损耗，从而实现超宽带阻抗匹配。

其中，第一阻抗匹配网络的具体实现方式是：在PCB板1底层设有匹配枝节5，并在匹配枝节5四周进行挖空，以形成第二挖空区50；在PCB板1内设有金属化过孔6，金属化过孔6两端分别连接第二焊盘3、匹配枝节5。由于引入了匹配枝节5和金属化过孔6，通过利用金属化过孔6的感性，以及匹配枝节5的容性，实现了一个并联电感电容阻抗匹配网络。

同时，上述实现方式，充分利用了焊盘所在区域PCB板1各层空间，不需要另外占用其他位置的PCB面积，实现小型化。

需要说明的是，本发明提供的第一匹配网络和/或第二匹配网络对阻抗所起到的补偿作用，并非是指在原射频接口电路的基础上继续增加第一匹配网络和/或第二匹配网络，也并非指按照本发明的方案制造所得到的一个射频接口电路可以通过其上的第一匹配网络和/或第二匹配网络随时补偿该射频接口电路的阻抗。

本发明可以对不同频段下的阻抗进行补偿，根据实际设计情况，如果当前频段下阻抗高，则设计相应的第一阻抗匹配网络和/或第二匹配网络进行补偿以降低阻抗，如果当前频段下阻抗低，则设计相应的第一阻抗匹配网络和/或第二匹配网络进行补偿以增加阻抗，由于PCB板1的板厚、介质的介电常数、叠成参数和工作频段都会影响射频接口电路的阻抗匹配，在设计射频接口电路时，调整金属化过孔的尺寸和数量、匹配枝节的尺寸、匹配段的尺寸、第一挖空区的尺寸、第二挖空区的尺寸，以及第二焊盘的尺寸用于动态补偿由于PCB板1的板厚、介质的介电常数、叠成参数和工作频段导致的原射频接口电路阻抗不连续性，并消除原射频接口电路固有的阻抗不连续性，从而实现超宽带阻抗匹配。

一般情况下，第二焊盘长度小于1/4波长，长度越长则感性越大；第二焊盘的宽度相比于特征阻抗50欧姆传输线对应的宽度，大于则呈现容性，小于则呈现感性。

一般情况下，匹配段长度小于1/4波长，长度越长则感性越大；匹配段的宽度相比于特征阻抗50欧姆传输线对应的宽度，大于则呈现容性，小于则呈现感性。

一般情况下，匹配枝节长度小于1/4波长，长度越长则感性越大，匹配枝节的宽度相比于特征阻抗50欧姆传输线对应的宽度，大于则呈现容性，小于则呈现感性。

一般情况下，金属化过孔长度小于1/4波长，长度越长则感性越大；金属化过孔数量越多则感性越小；金属化过孔直径相比于特征阻抗50欧姆传输线对应的直径，大于则呈现容性，小于则呈现感性。

一般情况下，挖空区(第一挖空区、第二挖空区)长度小于1/4波长，长度越长则感性越大；挖空区的宽度相比于特征阻抗50欧姆传输线对应的宽度，大于则呈现感性，小于则呈现容性。

以下通过三个具体实施例进行详细说明：

第五个实施例：

如图3至图6所示，PCB板1厚H₁＝63mil(1.6mm)，其中第一焊盘2用于拖锡焊接屏蔽电缆7的屏蔽地网，为了尽可能的减小电流回流路径，第一焊盘2通过一凸出结构20(呈矩形，长×宽为60mil×20mil)连接到第一挖空区30的边沿，使屏蔽电缆7的屏蔽地网就近接地，能明显改善高频阻抗匹配。两个第三焊盘8是用于贴装焊接IPEX天线连接器9的地焊盘，第二焊盘3用于拖锡焊接屏蔽电缆7的芯线或者贴装焊接IPEX天线连接器9的天线焊盘。

第一焊盘2的尺寸为L₂＝160mil，W₂＝80mil，长边边沿距离第三焊盘8边沿的距离L₂₈＝10mil。

两个第三焊盘8的尺寸均为L₈＝80mil，W₈＝40mil，二者长边边沿距离为80mil。

第二焊盘3的尺寸为L₃＝50mil，W₃＝40mil，第二焊盘3的两个长边边沿分别距离所在侧的第一挖空区30边沿的距离为L₃₃₀₁和L₃₃₀₂，且L₃₃₀₁＝L₃₃₀₂＝15mil，第二焊盘3的短边距离所在侧的第一挖空区30边沿的距离为W₃₃₀₁和W₃₃₀₂，且W₃₃₀₁＝60mil，W₃₃₀₂＝40mil，第二焊盘3靠近第一焊盘2的短边距离第一焊盘2的距离L₃₂＝60mil。

第二焊盘3四周的地挖空成一个矩形的第一挖空区30，尺寸为L₃₀＝150mil，W₃₀＝70mil，传输线4的宽度为20mil。

在传输线4与第二焊盘3连接的地方设置匹配段40。通过将第一挖空区30沿传输线4方向延伸，从而明显增加匹配段40与两侧地的距离，实现高阻抗线，匹配段40尺寸为L₄₀＝40mil，W₄₀＝20mil。由于高阻抗线成感性，可以减少原射频接口电路本身多余的容性，通过调节匹配段40的长度，可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，从而实现超宽带阻抗匹配。

在距离第二焊盘3靠近第一焊盘2的末端12mil的地方设置两个直径10mil的金属化过孔6，金属化过孔6的一端连接第二焊盘3，另一端连接匹配枝节5，匹配枝节5四周的地挖空成矩形的第二挖空区50，第二挖空区50的大小和位置与第一挖空区30完全一致，第二挖空区50的尺寸为L₅₀＝150mil，W₅₀＝70mil。

匹配枝节5的尺寸为L₅＝60mil，W₅＝40mil，左侧与第二焊盘3对齐，右侧沿传输线4的方向延伸。通过利用金属化过孔6的感性，匹配枝节5的容性，实现了一个并联电感电容阻抗匹配网络，可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，从而实现超宽带阻抗匹配。同时通过充分利用第二焊盘3所在区域PCB板1各层空间，不需要另外占用其他位置的PCB板1面积，实现小型化。

匹配枝节5的两个长边边沿分别距离所在侧的第二挖空区50边沿的距离为L₅₅₀₁和L₅₅₀₂，且L₅₅₀₁＝L₅₅₀₂＝15mil，匹配枝节5的短边距离所在侧的第二挖空区50边沿的距离为W₅₅₀₁和W₅₅₀₂，且W₅₅₀₁＝60mil，W₅₅₀₂＝30mil。

图13是第五个实施例用HFSS仿真得到的回波损耗指标的对比数据，其中originaldesign是原射频接口电路仿真曲线，optimum design是本实施例的仿真曲线。可以看出2.4G和5G回波损耗都在-25dB以下，特别是高频部分，指标有明显改善，一直到8GHz频段回波损耗都小于-15dB。

图14是第五个实施例的插入损耗指标的对比数据，其中original design是原射频接口电路仿真曲线，optimum design是本实施例的仿真曲线。可以看出2.4G和5G插入损耗都在0.32dB以下，特别是高频部分，插入损耗有大幅降低，一直到8GHz频段回波损耗都小于0.62dB。通过仿真优化与实测对比，各项指标满足工程使用要求。

第六个实施例：

如图7至图10所示，PCB板1厚为H₁＝47mil(1.2mm)，其中第一焊盘2用于拖锡焊接屏蔽电缆7的屏蔽地网。两个第三焊盘8是用于贴装焊接IPEX天线连接器9的地焊盘，第二焊盘3用于拖锡焊接屏蔽电缆7的芯线或者贴装焊接IPEX天线连接器9的天线焊盘。

第一焊盘2的尺寸为L₂＝160mil，W₂＝80mil，长边边沿距离第三焊盘8边沿的距离L₂₈＝10mil。

两个第三焊盘8的尺寸均为L₈＝80mil，W₈＝40mil，二者长边边沿距离为80mil。

第二焊盘3的尺寸为L₃＝70mil，W₃＝40mil，第二焊盘3的两个长边边沿分别距离所在侧的第一挖空区30边沿的距离为L₃₃₀₁和L₃₃₀₂，且L₃₃₀₁＝L₃₃₀₂＝15mil，第二焊盘3的短边距离所在侧的第一挖空区30边沿的距离为W₃₃₀₁和W₃₃₀₂，且W₃₃₀₁＝40mil，W₃₃₀₂＝40mil，第二焊盘3靠近第一焊盘2的短边距离第一焊盘2的距离L₃₂＝60mil。

第二焊盘3四周的地挖空成一个矩形的第一挖空区30，尺寸为L₃₀＝150mil，W₃₀＝70mil，传输线4的宽度为20mil。

在传输线4与第二焊盘3连接的地方设置匹配段40，通过将第一挖空区30沿传输线4方向延伸，从而明显增加匹配段40与两侧地的距离，实现高阻抗线；同时，使匹配段40的宽度减少，尺寸为L₄₀＝60mil，W₄₀＝10mil，宽度明显小于传输线4的宽度20mil，也能实现高阻抗线；通过上述两种方式的叠加，从而进一步提高匹配段40的阻抗；由于高阻抗线成感性，可以减少原射频接口电路本身多余的容性，通过调节匹配段40的长度为60mil，可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，从而实现超宽带阻抗匹配。其中，△L＝20mil。

在距离第二焊盘3靠近第一焊盘2的末端12mil的地方设置一个直径10mil的金属化过孔6，金属化过孔6的一端连接第二焊盘3，另一端连接匹配枝节5，匹配枝节5四周的地挖空成矩形的第二挖空区50，第二挖空区50的大小和位置与第一挖空区30完全一致，第二挖空区50的尺寸为L₅₀＝150mil，W₅₀＝70mil。

匹配枝节5的尺寸为L₅＝90mil，W₅＝40mil，左侧与第二焊盘3对齐，右侧沿传输线4的方向延伸。通过利用金属化过孔6的感性，匹配枝节5的容性，实现了一个并联电感电容阻抗匹配网络，可以消除原射频接口电路固有的阻抗不连续性和不同频段的差异性，从而实现超宽带阻抗匹配。同时通过充分利用第二焊盘3所在区域PCB板1各层空间，不需要另外占用其他位置的PCB板1面积，实现小型化。

匹配枝节5的两个长边边沿分别距离所在侧的第二挖空区50边沿的距离为L₅₅₀₁和L₅₅₀₂，且L₅₅₀₁＝L₅₅₀₂＝15mil，匹配枝节5的短边距离所在侧的第二挖空区50边沿的距离为W₅₅₀₁和W₅₅₀₂，且W₅₅₀₁＝40mil，W₅₅₀₂＝20mil。

图15是第六个实施例用HFSS仿真得到的回波损耗指标的对比数据，其中originaldesign是原射频接口电路仿真曲线，optimum design是本实施例的仿真曲线。可以看出2.4G和5G回波损耗都在-25dB以下，特别是高频部分，指标有明显改善，一直到8GHz频段回波损耗都小于-15dB。

图16是第六个实施例的插入损耗指标的对比数据，其中original design是原射频接口电路仿真曲线，optimum design是本实施例的仿真曲线。可以看出2.4G和5G插入损耗都在0.33dB以下，特别是高频部分，插入损耗有大幅降低，一直到8GHz频段回波损耗都小于0.62dB。通过仿真优化与实测对比，各项指标满足工程使用要求。

第七个实施例：

参见图7、图8、图11和图12所示，本实施例与第六个实施例的区别在于：本实施例使用IPEX天线连接器替换第六个实施例中所使用的屏蔽电缆。

图17是第七个实施例用HFSS仿真得到的回波损耗指标的对比数据，其中originaldesign是原射频接口电路仿真曲线，optimum design是本实施例的仿真曲线。可以看出2.4G和5G回波损耗都在-20dB以下，特别是高频部分，指标有明显改善，一直到8GHz频段回波损耗都小于-15dB。

图18是第七个实施例的插入损耗指标的对比数据，其中original design是原射频接口电路仿真曲线，optimum design是本实施例的仿真曲线。可以看出2.4G和5G插入损耗都在0.35dB以下，特别是高频部分，插入损耗有大幅降低，一直到8GHz频段回波损耗都小于0.68dB。通过仿真优化与实测对比，各项指标满足工程使用要求。

本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (10)

1.一种射频接口电路，其特征在于，其包括：

PCB板(1)；

在所述PCB板(1)顶层上，自其一端朝另一端，依次设有第一焊盘(2)、第二焊盘(3)及传输线(4)，所述第一焊盘(2)、第二焊盘(3)分别用于拖锡焊接屏蔽电缆(7)的屏蔽地网和芯线；

在所述PCB板(1)上还设有用于补偿阻抗的第一阻抗匹配网络，所述第一阻抗匹配网络包括：

匹配枝节(5)，其设于所述PCB板(1)底层，在所述匹配枝节(5)四周设有第二挖空区(50)；

金属化过孔(6)，其设于所述PCB板(1)内，所述金属化过孔(6)两端分别连接第二焊盘(3)、匹配枝节(5)。

2.如权利要求1所述的射频接口电路，其特征在于：所述金属化过孔(6)连接第二焊盘(3)的一端位于所述第二焊盘(3)靠近第一焊盘(2)的一侧，所述金属化过孔(6)连接匹配枝节(5)的一端位于所述匹配枝节(5)靠近第一焊盘(2)的一侧。

3.如权利要求1所述的射频接口电路，其特征在于：所述匹配枝节(5)靠近第一焊盘(2)的一侧与所述第二焊盘(3)靠近第一焊盘(2)的一侧齐平，所述匹配枝节(5)远离第一焊盘(2)的一侧沿传输线(4)的延伸方向延伸。

4.如权利要求1所述的射频接口电路，其特征在于：当所述PCB板(1)的顶层与底层之间还设有若干中间层时，各中间层上对应于所述第二挖空区(50)位置处设于第三挖空区，所述第三挖空区的形状、大小与所述第二挖空区(50)的形状、大小相适配。

5.如权利要求1所述的射频接口电路，其特征在于：在所述PCB板(1)上还设有用于补偿阻抗的第二阻抗匹配网络，所述第二阻抗匹配网络包括匹配段(40)，所述匹配段(40)成感性，且由所述传输线(4)与所述第二焊盘(3)相连的一端形成。

6.如权利要求5所述的射频接口电路，其特征在于：

所述匹配段(40)采用分布参数元件匹配网络；

在所述第二焊盘(3)四周设有第一挖空区(30)，且所述第一挖空区(30)沿所述传输线(4)延伸方向延伸，以增大所述传输线(4)与所述第二焊盘(3)相连的一端与两侧地之间的距离，并形成所述匹配段(40)；和/或，所述匹配段(40)由所述传输线(4)与所述第二焊盘(3)相连的一端缩小宽度而形成。

7.如权利要求6所述的射频接口电路，其特征在于：当在所述第二焊盘(3)四周形成有第一挖空区(30)时，所述第一焊盘(2)朝第二焊盘(3)延伸至所述第一挖空区(30)边缘，并形成一凸出结构(20)。

8.如权利要求6所述的射频接口电路，其特征在于：当在所述第二焊盘(3)四周形成有第一挖空区(30)时，所述第一挖空区(30)与第二挖空区(50)在所述PCB板(1)顶层或底层的投影重合。

9.如权利要求1所述的射频接口电路，其特征在于：在所述PCB板(1)顶层上还设有两个第三焊盘(8)，以第一焊盘(2)、第二焊盘(3)及传输线(4)所在的连线作为中心线，两所述第三焊盘(8)分别位于所述中心线两侧，所述第三焊盘(8)用于贴装焊接IPEX天线连接器(9)的地焊盘，所述第二焊盘(3)还用于贴装焊接IPEX天线连接器(9)的天线焊盘。

10.一种射频接口电路，其特征在于，其包括：

PCB板(1)；

在所述PCB板(1)顶层上，自其一端朝另一端，依次设有第二焊盘(3)及传输线(4)，以第二焊盘(3)及传输线(4)所在的连线作为中心线，在所述中心线两侧各设有一个第三焊盘(8)，所述第二焊盘(3)用于贴装焊接IPEX天线连接器(9)的天线焊盘，所述第三焊盘(8)用于贴装焊接IPEX天线连接器(9)的地焊盘；

在所述PCB板(1)上还设有用于补偿阻抗的第一阻抗匹配网络，所述第一阻抗匹配网络包括：

匹配枝节(5)，其设于所述PCB板(1)底层，在所述匹配枝节(5)四周设有第二挖空区(50)；

金属化过孔(6)，其设于所述PCB板(1)内，所述金属化过孔(6)两端分别连接第二焊盘(3)、匹配枝节(5)。

Images