JPH11103018A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11103018A JPH11103018A JP26342797A JP26342797A JPH11103018A JP H11103018 A JPH11103018 A JP H11103018A JP 26342797 A JP26342797 A JP 26342797A JP 26342797 A JP26342797 A JP 26342797A JP H11103018 A JPH11103018 A JP H11103018A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- external connection
- semiconductor device
- noise
- isolated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】半導体装置にＥＭＣ対策を行うには、半導体装
置内部で電磁放射ノイズ発生源となる箇所を特定し、そ
の箇所に電磁放射ノイズ対策を施す必要がある。そのた
めには電磁放射ノイズの測定方法を確立し、電磁放射ノ
イズの発生源を特定しなければならない。 【解決手段】ＬＳＩチップ１内部に、ＬＳＩ内の他の回
路から孤立した配線からなるアンテナ部１２とこのアン
テナ部１２のみが接続された外部接続用電極１３を作り
込んでおくことで、ＬＳＩより発生する電磁放射ノイズ
の測定を容易に行うことができる。また、アンテナ部１
２をＬＳＩ内に複数個配置しておくことにより、容易に
電磁放射ノイズ発生源を知ることができる。
置内部で電磁放射ノイズ発生源となる箇所を特定し、そ
の箇所に電磁放射ノイズ対策を施す必要がある。そのた
めには電磁放射ノイズの測定方法を確立し、電磁放射ノ
イズの発生源を特定しなければならない。 【解決手段】ＬＳＩチップ１内部に、ＬＳＩ内の他の回
路から孤立した配線からなるアンテナ部１２とこのアン
テナ部１２のみが接続された外部接続用電極１３を作り
込んでおくことで、ＬＳＩより発生する電磁放射ノイズ
の測定を容易に行うことができる。また、アンテナ部１
２をＬＳＩ内に複数個配置しておくことにより、容易に
電磁放射ノイズ発生源を知ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置（以
下、ＬＳＩという）に関し、特にその電磁放射ノイズ
（以下、ノイズと略す）の内部素子レベルでの発生源を
容易に特定できるようにしたＬＳＩに関する。
下、ＬＳＩという）に関し、特にその電磁放射ノイズ
（以下、ノイズと略す）の内部素子レベルでの発生源を
容易に特定できるようにしたＬＳＩに関する。
【０００２】
【従来の技術】ＬＳＩの内部素子の微細化によるＬＳＩ
の高集積化、高速化の進展には著しいものがある。しか
し、高集積化と高速化が進むにつれ、ＬＳＩが発生する
ノイズが大きくなり、このノイズによるＬＳＩ自体の誤
動作や周辺の機器の動作妨害といった深刻な問題が生じ
てきている。この問題の解決のためには、ノイズを発生
しているＬＳＩの内部で更にノイズ発生源となっている
箇所を特定し、その箇所にノイズ対策を施してＬＳＩか
らのノイズ発生を抑止しなければならない。そのために
は、ノイズのＬＳＩ内部での測定方法を確立し、ＬＳＩ
内部でのノイズの発生源を特定しなければならない。
の高集積化、高速化の進展には著しいものがある。しか
し、高集積化と高速化が進むにつれ、ＬＳＩが発生する
ノイズが大きくなり、このノイズによるＬＳＩ自体の誤
動作や周辺の機器の動作妨害といった深刻な問題が生じ
てきている。この問題の解決のためには、ノイズを発生
しているＬＳＩの内部で更にノイズ発生源となっている
箇所を特定し、その箇所にノイズ対策を施してＬＳＩか
らのノイズ発生を抑止しなければならない。そのために
は、ノイズのＬＳＩ内部での測定方法を確立し、ＬＳＩ
内部でのノイズの発生源を特定しなければならない。
【０００３】従来、電子機器のノイズ発生源を特定する
方法の一つとして、電磁界プローブで基板上をスキャン
して基板レベルでノイズ分布を測定し、ノイズの発生源
を特定する方法があった。具体的には、「電子技術」１
９９７年８月号 第８頁 写真１ にその測定装置の写
真が示されているが、被測定基板の上方でループプロー
ブ（電磁界プローブ）をスキャンさせることにより、近
傍磁界の分布を測定する。ループプローブはモータによ
り駆動され、Ｘ軸方向、Ｙ軸方向に動かすことができ、
被測定基板上を全面スキャンできるようになっている。
方法の一つとして、電磁界プローブで基板上をスキャン
して基板レベルでノイズ分布を測定し、ノイズの発生源
を特定する方法があった。具体的には、「電子技術」１
９９７年８月号 第８頁 写真１ にその測定装置の写
真が示されているが、被測定基板の上方でループプロー
ブ（電磁界プローブ）をスキャンさせることにより、近
傍磁界の分布を測定する。ループプローブはモータによ
り駆動され、Ｘ軸方向、Ｙ軸方向に動かすことができ、
被測定基板上を全面スキャンできるようになっている。
【０００４】しかし、この測定方法では、基板上のどの
ＬＳＩからノイズが発生しているかは特定できるが、以
下のような問題点により、ＬＳＩ内部のどの素子がノイ
ズを発生しているかまで特定するのは極めて困難であ
る。１．ＬＳＩの内部素子の大きさに対して、電磁界プ
ローブの大きさが非常に大きく、ＬＳＩ内部素子レベル
の位置分解能でのノイズ発生分布が測定できない２．上
述の電磁界プローブの大きさと共にＬＳＩのパッケージ
やＬＳＩ評価用ボード等の制限により、ＬＳＩの内部素
子からのノイズを測定するのに十分なだけ近くまで電磁
界プローブを近づけられず、必要な位置分解能でのノイ
ズ分布測定ができない。
ＬＳＩからノイズが発生しているかは特定できるが、以
下のような問題点により、ＬＳＩ内部のどの素子がノイ
ズを発生しているかまで特定するのは極めて困難であ
る。１．ＬＳＩの内部素子の大きさに対して、電磁界プ
ローブの大きさが非常に大きく、ＬＳＩ内部素子レベル
の位置分解能でのノイズ発生分布が測定できない２．上
述の電磁界プローブの大きさと共にＬＳＩのパッケージ
やＬＳＩ評価用ボード等の制限により、ＬＳＩの内部素
子からのノイズを測定するのに十分なだけ近くまで電磁
界プローブを近づけられず、必要な位置分解能でのノイ
ズ分布測定ができない。
【０００５】
【発明が解決しようとする課題】上述のように、従来の
電磁界プローブを使い、パッケージに封入されたＬＳＩ
をパッケージの外部から測定する方法では、電磁界プロ
ーブの大きさ、ＬＳＩのパッケージ及びＬＳＩ評価用ボ
ード等の制限から、ＬＳＩ内部素子レベルの位置分解能
でノイズ発生源を精度よく特定することができない。
電磁界プローブを使い、パッケージに封入されたＬＳＩ
をパッケージの外部から測定する方法では、電磁界プロ
ーブの大きさ、ＬＳＩのパッケージ及びＬＳＩ評価用ボ
ード等の制限から、ＬＳＩ内部素子レベルの位置分解能
でノイズ発生源を精度よく特定することができない。
【０００６】本発明は、ＬＳＩが発生するノイズを抑止
する回路修正を含めた対策が的確に実施されるように、
ＬＳＩ内部のノイズ発生源を容易に特定できるようにし
たＬＳＩを提供するものである。
する回路修正を含めた対策が的確に実施されるように、
ＬＳＩ内部のノイズ発生源を容易に特定できるようにし
たＬＳＩを提供するものである。
【０００７】
【課題を解決するための手段】本発明のＬＳＩは、チッ
プ上に複数の外部電極を備えたＬＳＩにおいて、孤立し
た外部接続用電極に接続され、内部素子から孤立した任
意の形状の配線を活性領域上に少なくとも１カ所以上有
している。
プ上に複数の外部電極を備えたＬＳＩにおいて、孤立し
た外部接続用電極に接続され、内部素子から孤立した任
意の形状の配線を活性領域上に少なくとも１カ所以上有
している。
【０００８】また、本発明の他のＬＳＩは、外部接続用
電極がＬＳＩチップの活性領域を含めて面状に配置され
ていて、その中の少なくとも一つ以上の活性領域内の電
極が孤立しておりかつその電極の直下にその電極に接続
された任意の形状の配線を有している。
電極がＬＳＩチップの活性領域を含めて面状に配置され
ていて、その中の少なくとも一つ以上の活性領域内の電
極が孤立しておりかつその電極の直下にその電極に接続
された任意の形状の配線を有している。
【０００９】前述の孤立した外部接続用電極に接続され
た配線の形状は、種々のものが考えられるが、特にＬＳ
Ｉ基板と平行な面内に葛折状のパターン又は螺旋状のパ
ターンを構成したものあるいはＬＳＩの異なる配線層を
使いＬＳＩ基板と垂直な方向にループ形状を構成したも
のは、磁界の検出感度をいっそう高くできるという利点
がある。
た配線の形状は、種々のものが考えられるが、特にＬＳ
Ｉ基板と平行な面内に葛折状のパターン又は螺旋状のパ
ターンを構成したものあるいはＬＳＩの異なる配線層を
使いＬＳＩ基板と垂直な方向にループ形状を構成したも
のは、磁界の検出感度をいっそう高くできるという利点
がある。
【００１０】ＬＳＩ内部に、上述のような孤立した任意
の形状の配線をあらかじめ組み込んでおくことにより、
この配線が接続された外部接続用電極をＬＳＩの外部端
子とボンディング等で接続して、この外部端子をノイズ
測定器に接続し測定することで、任意の形状の配線部分
がアンテナとなってＬＳＩ内部素子が発生するノイズを
位置精度よく検出できる。
の形状の配線をあらかじめ組み込んでおくことにより、
この配線が接続された外部接続用電極をＬＳＩの外部端
子とボンディング等で接続して、この外部端子をノイズ
測定器に接続し測定することで、任意の形状の配線部分
がアンテナとなってＬＳＩ内部素子が発生するノイズを
位置精度よく検出できる。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】図１は、本発明の第１の実施形態のＬＳＩ
チップの平面図である。ＬＳＩチップ１１の活性領域１
５内に、他の回路と一切回路的接続を持たないアンテナ
部１２を配置し、通常の電源，ＧＮＤ及び信号端子とし
て使われる外部接続用電極１６以外の孤立した外部接続
用電極１３と接続する。ノイズ発生源になりうると予想
される内部素子の配置をを考慮して、このアンテナ部１
２をＬＳＩチップ１１上の複数箇所に配置することによ
り、ノイズ発生源のＬＳＩチップ１１内での位置を特定
することができる。
チップの平面図である。ＬＳＩチップ１１の活性領域１
５内に、他の回路と一切回路的接続を持たないアンテナ
部１２を配置し、通常の電源，ＧＮＤ及び信号端子とし
て使われる外部接続用電極１６以外の孤立した外部接続
用電極１３と接続する。ノイズ発生源になりうると予想
される内部素子の配置をを考慮して、このアンテナ部１
２をＬＳＩチップ１１上の複数箇所に配置することによ
り、ノイズ発生源のＬＳＩチップ１１内での位置を特定
することができる。
【００１３】アンテナ部１２の配置の仕方としては、ク
ロック出力バッファなど、動作周波数が高くしかも駆動
電流が大きい内部素子の近辺に配置するのが望ましい。
また、配線１４がノイズを検出する可能性もあるため、
配線１４はできるだけ短くレイアウトするのが好まし
い。
ロック出力バッファなど、動作周波数が高くしかも駆動
電流が大きい内部素子の近辺に配置するのが望ましい。
また、配線１４がノイズを検出する可能性もあるため、
配線１４はできるだけ短くレイアウトするのが好まし
い。
【００１４】また、図１ではアンテナ部１２は単なる矩
形になっているが、図２に示すように、（ａ）ＬＳＩ基
板と平行な面内に葛折状のパターンを有するもの（ｂ）
ＬＳＩ基板と平行な面内に螺旋状のパターンを有するも
の（ｃ）ＬＳＩ基板の異なる配線層を使い基板と垂直な
方向にループを構成したもの等を使えば、特に磁界の検
出感度をより高くでき効果的である。
形になっているが、図２に示すように、（ａ）ＬＳＩ基
板と平行な面内に葛折状のパターンを有するもの（ｂ）
ＬＳＩ基板と平行な面内に螺旋状のパターンを有するも
の（ｃ）ＬＳＩ基板の異なる配線層を使い基板と垂直な
方向にループを構成したもの等を使えば、特に磁界の検
出感度をより高くでき効果的である。
【００１５】図３は、図１のａ−ａ’部の模式的な断面
図である。ＬＳＩチップ１１の中で、ノイズを発生しや
すいと予想される素子部３１の直上にアンテナ部１２が
配置される。このアンテナ部１２は、層間膜３３によっ
て絶縁されており、かつアンテナ部１２が接続されてい
る外部接続用電極１３も孤立した電極であり、ノイズ以
外はＬＳＩチップ１１内の回路と一切回路的接続を持っ
ていない。
図である。ＬＳＩチップ１１の中で、ノイズを発生しや
すいと予想される素子部３１の直上にアンテナ部１２が
配置される。このアンテナ部１２は、層間膜３３によっ
て絶縁されており、かつアンテナ部１２が接続されてい
る外部接続用電極１３も孤立した電極であり、ノイズ以
外はＬＳＩチップ１１内の回路と一切回路的接続を持っ
ていない。
【００１６】次に、図４の本発明のＬＳＩのノイズ測定
方法を示す概略ブロック図を参照しながら、上述のＬＳ
Ｉチップ１１上にアンテナ部１２を備えたＬＳＩ４２に
おける、アンテナ部１２の作用について説明する。
方法を示す概略ブロック図を参照しながら、上述のＬＳ
Ｉチップ１１上にアンテナ部１２を備えたＬＳＩ４２に
おける、アンテナ部１２の作用について説明する。
【００１７】まず、ＬＳＩ４２を評価用ボード４１上に
搭載し、ＬＳＩチップ１１上のアンテナ部１２に接続さ
れているアンテナ端子４３とスペクトルアナライザ等の
測定機器４４を接続する。ＬＳＩ４２が発生するノイズ
が微小である場合には、アンテナ端子４３と測定機器４
４の間に増幅器４５を挿入することも可能である。この
回路構成により、ＬＳＩ４２を通常通り動作させると、
そのときに発生するノイズをＬＳＩ４２内部のアンテナ
部１２が検知し、これを測定機器４４にて測定する。ス
イッチボックス４６でＬＳＩチップ１１上に配置されて
いるアンテナ部１２に対応したアンテナ端子４３を順次
切り替えてノイズを測定することで、アンテナ部１２の
位置によるノイズのレベル分布を調査することができ、
ＬＳＩチップ１１上のノイズ発生源を知ることができ
る。ＬＳＩ４２を開発した時点でこのノイズ測定を実施
し、問題となるレベルのノイズの有無をチェックし、問
題があればＬＳＩ４２の設計へフィードバックして問題
箇所を修正することができるので、ノイズの発生の少な
いＬＳＩを迅速に開発することが可能になる。
搭載し、ＬＳＩチップ１１上のアンテナ部１２に接続さ
れているアンテナ端子４３とスペクトルアナライザ等の
測定機器４４を接続する。ＬＳＩ４２が発生するノイズ
が微小である場合には、アンテナ端子４３と測定機器４
４の間に増幅器４５を挿入することも可能である。この
回路構成により、ＬＳＩ４２を通常通り動作させると、
そのときに発生するノイズをＬＳＩ４２内部のアンテナ
部１２が検知し、これを測定機器４４にて測定する。ス
イッチボックス４６でＬＳＩチップ１１上に配置されて
いるアンテナ部１２に対応したアンテナ端子４３を順次
切り替えてノイズを測定することで、アンテナ部１２の
位置によるノイズのレベル分布を調査することができ、
ＬＳＩチップ１１上のノイズ発生源を知ることができ
る。ＬＳＩ４２を開発した時点でこのノイズ測定を実施
し、問題となるレベルのノイズの有無をチェックし、問
題があればＬＳＩ４２の設計へフィードバックして問題
箇所を修正することができるので、ノイズの発生の少な
いＬＳＩを迅速に開発することが可能になる。
【００１８】図５は、ＬＳＩチップ５１の外部接続用電
極５２が例えばフリップチップのようにＬＳＩチップ５
１の活性領域５５を含めて面状に配置されており、かつ
孤立した外部接続用電極５３を有しているものの模式的
なＬＳＩチップの平面図であり、図６は、図５のｂ−
ｂ’部の模式的な断面図である。この場合は、ノイズが
予想される素子部６１の近くできれば直上に前述の孤立
した外部接続用電極５３をむしろ積極的に設け、その電
極５３の直下にこの電極５３に接続されたアンテナ部１
２を配置すればスルーホール部６２で直接接続されて余
分な配線も無くなり、より精度の高いノイズ測定ができ
る。この例でも、アンテナ部１２の作用は、図１の例と
同様であるので説明は省略する。
極５２が例えばフリップチップのようにＬＳＩチップ５
１の活性領域５５を含めて面状に配置されており、かつ
孤立した外部接続用電極５３を有しているものの模式的
なＬＳＩチップの平面図であり、図６は、図５のｂ−
ｂ’部の模式的な断面図である。この場合は、ノイズが
予想される素子部６１の近くできれば直上に前述の孤立
した外部接続用電極５３をむしろ積極的に設け、その電
極５３の直下にこの電極５３に接続されたアンテナ部１
２を配置すればスルーホール部６２で直接接続されて余
分な配線も無くなり、より精度の高いノイズ測定ができ
る。この例でも、アンテナ部１２の作用は、図１の例と
同様であるので説明は省略する。
【００１９】
【発明の効果】本発明のＬＳＩは、上述のとおりＬＳＩ
内部に、このＬＳＩの内部素子が発生するノイズを検知
するアンテナ部となる孤立した配線とこの配線のみが接
続された孤立した外部接続用電極を有しており、この孤
立した外部電極が接続されている外部端子にノイズ測定
用の測定機器を接続して、ＬＳＩを通常通り動作させれ
ば、その時ＬＳＩが発生するノイズを容易に測定でき
る。
内部に、このＬＳＩの内部素子が発生するノイズを検知
するアンテナ部となる孤立した配線とこの配線のみが接
続された孤立した外部接続用電極を有しており、この孤
立した外部電極が接続されている外部端子にノイズ測定
用の測定機器を接続して、ＬＳＩを通常通り動作させれ
ば、その時ＬＳＩが発生するノイズを容易に測定でき
る。
【００２０】また、設計されるＬＳＩの機能に応じて上
述のノイズを検知するアンテナ部となる孤立した配線と
この配線のみが接続された孤立した外部接続用電極とを
適切に配置しておくことで、ＬＳＩチップの内部素子レ
ベルでのノイズ発生箇所を精度よく特定することが容易
にでき、ＬＳＩ内部で適切なノイズ対策を施すことがで
きる。
述のノイズを検知するアンテナ部となる孤立した配線と
この配線のみが接続された孤立した外部接続用電極とを
適切に配置しておくことで、ＬＳＩチップの内部素子レ
ベルでのノイズ発生箇所を精度よく特定することが容易
にでき、ＬＳＩ内部で適切なノイズ対策を施すことがで
きる。
【００２１】したがって、本発明のＬＳＩは、当該ＬＳ
Ｉの開発時点でノイズを測定して当該ＬＳＩチップの内
部素子レベルでノイズ発生箇所を容易に特定することが
できるので、適切なノイズ対策を施してノイズの発生の
少ないＬＳＩを迅速に開発することができるいう効果が
得られる。
Ｉの開発時点でノイズを測定して当該ＬＳＩチップの内
部素子レベルでノイズ発生箇所を容易に特定することが
できるので、適切なノイズ対策を施してノイズの発生の
少ないＬＳＩを迅速に開発することができるいう効果が
得られる。
【図１】本発明の第１の実施形態の半導体装置チップの
模式的な平面図である。
模式的な平面図である。
【図２】アンテナ部となる配線パターンの例を示したも
ので、（ａ）は葛折状パターンの例、（ｂ）はＬＳＩ基
板と平行な面内の螺旋状パターンの例、（ｃ）はＬＳＩ
の異なる配線層を使いＬＳＩ基板と垂直な方向にループ
を構成した例をそれぞれ示す図である。
ので、（ａ）は葛折状パターンの例、（ｂ）はＬＳＩ基
板と平行な面内の螺旋状パターンの例、（ｃ）はＬＳＩ
の異なる配線層を使いＬＳＩ基板と垂直な方向にループ
を構成した例をそれぞれ示す図である。
【図３】図１のａ−ａ’部の模式的な断面図である。
【図４】本発明の半導体装置の電磁放射ノイズ測定方法
を示す概略ブロック図である。
を示す概略ブロック図である。
【図５】本発明の第１の実施形態の半導体装置チップの
外部接続用電極が面状に配置されている場合の模式的な
平面図である。
外部接続用電極が面状に配置されている場合の模式的な
平面図である。
【図６】図３のｂ−ｂ’部の模式的な断面図である。
１１，５１ ＬＳＩチップ １２ アンテナ部 １３，５３ 孤立した外部接続用電極 １４ 配線 １５，５５ 活性領域 １６，５２ 外部接続用電極 ３１，６１ 素子部 ３３ 層間膜 ４１ 評価用ボード ４２ ＬＳＩ ４３ アンテナ端子 ４４ 測定機器 ４５ 増幅器 ４６ スイッチボックス ６２ スルーホール部
Claims (6)
- 【請求項１】 チップ上に複数の外部接続用電極を備え
た半導体装置において、孤立した前記外部接続用電極
と、この孤立した前記外部接続用電極に接続されかつ内
部素子から孤立した任意の形状の配線を有していること
を特徴とする半導体装置。 - 【請求項２】 チップ上に複数の外部接続用電極を備え
た半導体装置において、孤立した前記外部接続用電極
と、この孤立した前記外部接続用電極に接続されかつ内
部素子から孤立した任意の形状の配線とを対としたアン
テナ対を複数個有することを特徴とする半導体装置。 - 【請求項３】 複数の外部接続用電極がチップの活性領
域を含めて面状に配置された半導体装置において、前記
外部接続用電極の中の少なくとも一つ以上が孤立してお
りかつその孤立した外部接続用電極の直下にこの外部接
続用電極と接続されかつ内部素子から孤立した任意の形
状の配線を有していることを特徴とする半導体装置。 - 【請求項４】 前記任意の形状の配線が、前記半導体装
置基板と平行な面内に葛折状のパターンを構成している
請求項１，２又は３記載の半導体装置。 - 【請求項５】 前記任意の形状の配線が、前記半導体装
置基板と平行な面内に螺旋状のパターンを構成している
請求項１，２又は３記載の半導体装置。 - 【請求項６】 前記任意の形状の配線が、前記半導体装
置の異なる配線層を使い前記基板と垂直な方向にループ
形状を構成している請求項１，２又は３記載の半導体装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26342797A JP3102389B2 (ja) | 1997-09-29 | 1997-09-29 | 半導体装置 |
| DE1998144717 DE19844717A1 (de) | 1997-09-29 | 1998-09-29 | Grossintegrierte Schaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26342797A JP3102389B2 (ja) | 1997-09-29 | 1997-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11103018A true JPH11103018A (ja) | 1999-04-13 |
| JP3102389B2 JP3102389B2 (ja) | 2000-10-23 |
Family
ID=17389353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26342797A Expired - Fee Related JP3102389B2 (ja) | 1997-09-29 | 1997-09-29 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3102389B2 (ja) |
| DE (1) | DE19844717A1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6875920B2 (en) | 2001-09-13 | 2005-04-05 | Hitachi, Ltd. | Semiconductor device and design support method of electronic device using the same |
| JP2008167198A (ja) * | 2006-12-28 | 2008-07-17 | Seiko Epson Corp | ノイズキャンセル回路及び電子回路 |
| WO2009119799A1 (ja) * | 2008-03-28 | 2009-10-01 | 日本電気株式会社 | ループ素子及びノイズ解析装置 |
| JP2010258536A (ja) * | 2009-04-21 | 2010-11-11 | Panasonic Corp | 受信装置および集積回路部品 |
| JP2010535329A (ja) * | 2007-08-03 | 2010-11-18 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | 非接触測定システム |
| JP2011210980A (ja) * | 2010-03-30 | 2011-10-20 | Kyocera Mita Corp | 半導体装置 |
| JP2014060416A (ja) * | 2013-10-29 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
-
1997
- 1997-09-29 JP JP26342797A patent/JP3102389B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-29 DE DE1998144717 patent/DE19844717A1/de not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6875920B2 (en) | 2001-09-13 | 2005-04-05 | Hitachi, Ltd. | Semiconductor device and design support method of electronic device using the same |
| JP2008167198A (ja) * | 2006-12-28 | 2008-07-17 | Seiko Epson Corp | ノイズキャンセル回路及び電子回路 |
| JP2010535329A (ja) * | 2007-08-03 | 2010-11-18 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | 非接触測定システム |
| WO2009119799A1 (ja) * | 2008-03-28 | 2009-10-01 | 日本電気株式会社 | ループ素子及びノイズ解析装置 |
| US20100321035A1 (en) * | 2008-03-28 | 2010-12-23 | Norio Masuda | Loop element and noise analyzer |
| US8704531B2 (en) | 2008-03-28 | 2014-04-22 | Nec Corporation | Loop element and noise analyzer |
| JP2010258536A (ja) * | 2009-04-21 | 2010-11-11 | Panasonic Corp | 受信装置および集積回路部品 |
| JP2011210980A (ja) * | 2010-03-30 | 2011-10-20 | Kyocera Mita Corp | 半導体装置 |
| JP2014060416A (ja) * | 2013-10-29 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3102389B2 (ja) | 2000-10-23 |
| DE19844717A1 (de) | 1999-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853206B2 (en) | Method and probe card configuration for testing a plurality of integrated circuits in parallel | |
| JPH1174407A (ja) | 半導体装置 | |
| US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
| JP3102389B2 (ja) | 半導体装置 | |
| JP3318671B2 (ja) | マルチ・チップ・モジュール及びテスト・チップ製造方法 | |
| GB2353401A (en) | An integrated circuit package incorporating a capacitive sensor probe | |
| US8704531B2 (en) | Loop element and noise analyzer | |
| JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2001091596A (ja) | 大規模集積回路の非接触計測装置 | |
| JP2006170700A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置 | |
| US8106653B2 (en) | Optical-magnetic Kerr effect waveform testing | |
| JPH10242282A (ja) | 信号配線の配線構造 | |
| JPH1194888A (ja) | 放射ノイズの評価に適した半導体集積回路及びこれを用いた放射ノイズの評価方法 | |
| JPH06232295A (ja) | 集積回路 | |
| US7126155B1 (en) | S-parameter power plane probe coupon | |
| CN1181527C (zh) | 分选互补金属氧化物半导体芯片的非接触、非侵入方法 | |
| JPH05302939A (ja) | プローブカードおよび高周波素子の測定法 | |
| JP3436183B2 (ja) | 半導体検査装置およびそれを用いた検査方法 | |
| JPH07111282A (ja) | 半導体チップおよびそれを用いた半導体集積回路装置 | |
| JPH06222109A (ja) | 集積回路 | |
| JP2002343839A (ja) | 半導体集積回路装置 | |
| JP2809208B2 (ja) | Ｔａｂテープキャリア | |
| JPH04373131A (ja) | 高密度実装用ｉｃペレット | |
| JPH11211800A (ja) | Ｉｃパッケージ用プロービング装置 | |
| JP2009300234A (ja) | プローブカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| LAPS | Cancellation because of no payment of annual fees |