JP2011210980A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011210980A
JP2011210980A JP2010077752A JP2010077752A JP2011210980A JP 2011210980 A JP2011210980 A JP 2011210980A JP 2010077752 A JP2010077752 A JP 2010077752A JP 2010077752 A JP2010077752 A JP 2010077752A JP 2011210980 A JP2011210980 A JP 2011210980A
Authority
JP
Japan
Prior art keywords
semiconductor device
unnecessary radiation
signal
radiation level
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010077752A
Other languages
English (en)
Other versions
JP5560080B2 (ja
Inventor
Masataka Takemura
正隆 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2010077752A priority Critical patent/JP5560080B2/ja
Publication of JP2011210980A publication Critical patent/JP2011210980A/ja
Application granted granted Critical
Publication of JP5560080B2 publication Critical patent/JP5560080B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】低コストな構成で効果的に不要輻射レベルを低減可能な半導体装置を提供する。
【解決手段】不要輻射を放射する半導体装置であって、前記半導体装置から放射される不要輻射を選択的に捕捉する内部アンテナと、前記内部アンテナの出力信号をデジタル信号に変換する信号変換部と、前記信号変換回路から得られるデジタル信号を不要輻射レベルとして認識し、当該不要輻射レベルが規格内に収まるように前記半導体装置の動作条件を制御する制御部とを備えることを特徴とする。
【選択図】図１

Description

本発明は、半導体装置に関する。
一般的に、電子機器の不要輻射（ＥＭＩ）対策として、フェライトコアやスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）などのＥＭＩ対策部品が使用されている。また、電子機器のＥＭＩレベルが規格内に収まっているかを確認したり、ＥＭＩ対策部品の効果を検証するために、従来から様々なＥＭＩ測定技術が開発されている。
例えば、ＥＭＩ測定技術の１つとして、ＥＭＩの放射源として考えられる半導体集積回路内に、内部素子の伝播遅延を測定する遅延測定回路を設け、その伝播遅延から半導体集積回路のＥＭＩレベルを検出する技術が知られている。また、下記特許文献１には、電磁放射を検出するワイヤーループアンテナ、信号増幅部、第１の周波数変換部、第１の周波数帯域制限部、第２の周波数変換部、第２の周波数帯域制限部、信号レベル検出部及びＡ／Ｄコンバータ部を直列接続してなる信号検出部列を複数備え、広範囲の電磁放射レベルを高速且つ高分解能で検出可能な電磁放射測定装置が開示されている。
特開平９−３０４４５６号公報
上記のように、不要輻射を抑制するためにＥＭＩ対策部品を使用したり、ＥＭＩを測定するために遅延測定回路や特許文献１の技術を採用すると、部品点数が多くなってコストの増大を招く。また、ＥＭＩ対策部品の取り付け位置や、半導体集積回路の個体差に起因するＥＭＩレベルのバラツキ等によって、十分なＥＭＩ低減効果を得られない場合がある。さらに、遅延測定回路は、半導体集積回路の動作電圧によってその性能・結果が異なることもあり、十分な結果が得られない場合がある。
本発明は、上述した事情に鑑みてなされたものであり、低コストな構成で効果的に不要輻射レベルを低減可能な半導体装置を提供することを目的とする。
上記課題を解決するために、本発明に係る第１の態様の半導体装置は、不要輻射を放射する半導体装置であって、前記半導体装置から放射される不要輻射を選択的に捕捉する内部アンテナと、前記内部アンテナの出力信号をデジタル信号に変換する信号変換部と、前記信号変換回路から得られるデジタル信号を不要輻射レベルとして認識し、当該不要輻射レベルが規格内に収まるように前記半導体装置の動作条件を制御する制御部とを備えることを特徴とする。
また、本発明に係る第２の態様の半導体装置は、不要輻射を放射する半導体装置であって、前記半導体装置から放射される不要輻射を選択的に捕捉する外部アンテナからの入力信号をデジタル信号に変換する信号変換部と、前記信号変換回路から得られるデジタル信号を不要輻射レベルとして認識し、当該不要輻射レベルが規格内に収まるように前記半導体装置の動作条件を制御する制御部とを備えることを特徴とする。
また、上記の第１または第２の態様の半導体装置において、前記制御部は、前記不要輻射レベルが規格内に収まるように、前記半導体装置の動作条件として、電源電圧或いは動作クロック周波数の少なくとも一方を制御することを特徴とする。
本発明に係る半導体装置によれば、高価なＥＭＩ対策部品や遅延測定回路、或いは特許文献１のように多数のアンテナ（信号検出部列）を使用することなく、自身（半導体装置）から放射される不要輻射レベルを規格内に低減することが可能となり、低コスト化を図れる。また、半導体装置の個体差に起因して不要輻射レベルにバラツキが生じたとしても、半導体装置毎に個別に不要輻射レベルを測定し、その測定結果に応じて個別に動作条件を制御する構成を採用しているため、半導体装置毎に効果的に不要輻射レベルを低減することができる。
以上のように、本発明によれば、低コストな構成で効果的に不要輻射レベルを低減可能な半導体装置を提供することができる。
本実施形態における半導体集積回路（半導体装置）１０の機能ブロック図（内部アンテナ１１によって不要輻射を捕捉するタイプ）である。 変形例における半導体集積回路１０’の機能ブロック図（外部アンテナ４０によって不要輻射を捕捉するタイプ）である。
以下、図面を参照しながら、本発明の一実施形態について説明する。なお、以下では、本発明に係る半導体装置として、ＡＳＩＣ(Application Specific Integrated Circuit)等の半導体集積回路を例示して説明する。
図１は、本実施形態における半導体集積回路１０の機能ブロック図である。この図１に示すように、本実施形態における半導体集積回路１０は、外部に設置された電源供給部２０及びクロック供給部３０から電源電圧Ｖｄｄ及びクロック信号ＣＫの供給を受けて動作するものであり、内部アンテナ１１、Ａ／Ｄ変換器（信号変換部）１２、及び動作条件制御回路（制御部）１３を内蔵している。
内部アンテナ１１は、半導体集積回路１０から放射される不要輻射を選択的に捕捉し、その捕捉した不要輻射に応じたアナログ信号ＡをＡ／Ｄ変換器１２に出力する。なお、捕捉すべき不要輻射の周波数は、半導体集積回路１０の動作周波数（クロック信号ＣＫの周波数）の高次高調波となるため、このような周波数成分を捕捉可能なアンテナパターンを半導体集積回路１０内に形成することにより、内部アンテナ１１の機能を実現することができる。
Ａ／Ｄ変換器１２は、内部アンテナ１１から入力されるアナログ信号Ａをデジタル信号Ｄに変換し、当該デジタル信号Ｄを動作条件制御回路１３に出力する。動作条件制御回路１３は、Ａ／Ｄ変換器１２から得られるデジタル信号Ｄを不要輻射レベルとして認識し、当該不要輻射レベルが規格内に収まるように、半導体集積回路１０の動作条件を制御するものである。具体的には、この動作条件制御回路１３は、不要輻射レベルが規格内に収まるように、半導体集積回路１０の動作条件として、電源電圧Ｖｄｄ或いはクロック信号ＣＫの周波数（動作クロック周波数）の少なくとも一方を制御する。
例えば、動作条件制御回路１３は、不要輻射レベルを継続的に監視しながら、電源供給部２０に対して電源電圧Ｖｄｄを低下させるように要求し、不要輻射レベルが規格内に収まれば電源供給部２０に対する要求を停止する。また、動作条件制御回路１３は、不要輻射レベルが規格内に収まらず、電源電圧Ｖｄｄが動作可能な最低電圧まで低下した場合、クロック供給部３０に対してクロック信号ＣＫの周波数を低下させるように要求し、不要輻射レベルが規格内に収まればクロック供給部３０に対する要求を停止する。
以上のように、本実施形態によれば、高価なＥＭＩ対策部品や遅延測定回路、或いは特許文献１のように多数のアンテナ（信号検出部列）を使用することなく、自身（半導体集積回路１０）から放射される不要輻射レベルを規格内に低減することが可能となり、低コスト化を図れる。また、半導体集積回路１０の個体差に起因して不要輻射レベルにバラツキが生じたとしても、半導体集積回路１０毎に個別に不要輻射レベルを測定し、その測定結果に応じて個別に動作条件を制御する構成を採用しているため、半導体集積回路１０毎に効果的に不要輻射レベルを低減することができる。
すなわち、本実施形態によれば、低コストな構成で効果的に不要輻射レベルを低減可能な半導体集積回路１０を提供することができる。
なお、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。
（１）図２は、変形例における半導体集積回路１０’の機能ブロック図である。なお、図２において、図１と同様のブロック要素には同一符号を付している。上記実施形態では、図１に示すように、半導体集積回路１０に内蔵された内部アンテナ１１によって不要輻射を捕捉するタイプを例示して説明したが、図２に示すように、半導体集積回路１０’の外部に設置された外部アンテナ４０によって半導体集積回路１０’から放射される不要輻射を捕捉するようにしても良い。
このような外部アンテナ４０は、半導体集積回路１０’が実装された基板上において、半導体集積回路１０’の近接位置にパターン形成されているものであり、その位置にて捕捉した不要輻射に応じたアナログ信号Ａを半導体集積回路１０’内のＡ／Ｄ変換器１２に出力する。半導体集積回路１０’内のＡ／Ｄ変換器１２及び動作条件制御回路１３の機能は上記実施形態と同様であるが、内部アンテナ１１を削除した分だけ半導体集積回路１０’のコストを削減することができる。
（２）上記実施形態及び変形例（１）では、半導体集積回路１０（１０’）の外部に、電源供給部２０及びクロック供給部３０が設置されている場合を例示したが、これら電源供給部２０及びクロック供給部３０が半導体集積回路１０（１０’）の内部に設けられている場合であっても、同様に動作条件を制御することができる。また、クロック供給部３０がＳＳＣＧである場合には、このＳＳＣＧの変調度を上げることで不要輻射レベルを低減するようにしても良い。
（３）本発明は、ＡＳＩＣやＩＣ等の半導体集積回路だけでなく、高周波クロックで動作するＣＰＵ(Central Processing Unit)やデジタルプロセッサなどの不要輻射を放射する半導体装置に広く適用することができる。
１０…半導体集積回路（半導体装置）、１１…内部アンテナ、１２…Ａ／Ｄ変換器（信号変換部）、１３…動作条件制御回路（制御部）、２０…電源供給部、３０…クロック供給部、４０…外部アンテナ

Claims (3)

  1. 不要輻射を放射する半導体装置であって、
    前記半導体装置から放射される不要輻射を選択的に捕捉する内部アンテナと、
    前記内部アンテナの出力信号をデジタル信号に変換する信号変換部と、
    前記信号変換回路から得られるデジタル信号を不要輻射レベルとして認識し、当該不要輻射レベルが規格内に収まるように前記半導体装置の動作条件を制御する制御部と、
    を備えることを特徴とする半導体装置。
  2. 不要輻射を放射する半導体装置であって、
    前記半導体装置から放射される不要輻射を選択的に捕捉する外部アンテナからの入力信号をデジタル信号に変換する信号変換部と、
    前記信号変換回路から得られるデジタル信号を不要輻射レベルとして認識し、当該不要輻射レベルが規格内に収まるように前記半導体装置の動作条件を制御する制御部と、
    を備えることを特徴とする半導体装置。
  3. 前記制御部は、前記不要輻射レベルが規格内に収まるように、前記半導体装置の動作条件として、電源電圧或いは動作クロック周波数の少なくとも一方を制御することを特徴とする請求項１または２に記載の半導体装置。
JP2010077752A 2010-03-30 2010-03-30 半導体装置 Expired - Fee Related JP5560080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010077752A JP5560080B2 (ja) 2010-03-30 2010-03-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010077752A JP5560080B2 (ja) 2010-03-30 2010-03-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2011210980A true JP2011210980A (ja) 2011-10-20
JP5560080B2 JP5560080B2 (ja) 2014-07-23

Family

ID=44941725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010077752A Expired - Fee Related JP5560080B2 (ja) 2010-03-30 2010-03-30 半導体装置

Country Status (1)

Country Link
JP (1) JP5560080B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103018A (ja) * 1997-09-29 1999-04-13 Nec Corp 半導体装置
JP2004280736A (ja) * 2003-03-19 2004-10-07 Mitsubishi Electric Corp クロック信号制御装置
JP2006286687A (ja) * 2005-03-31 2006-10-19 Nec Corp Ｅｍｉノイズ低減調整方法及び装置並びにｅｍｉノイズ低減機能付き装置
JP2007043554A (ja) * 2005-08-04 2007-02-15 Canon Inc 電子回路装置のｅｍｉ対策方法及び回路
JP2007078617A (ja) * 2005-09-16 2007-03-29 Ricoh Co Ltd Ｅｍｉ低減動作テスト回路
WO2007088603A1 (ja) * 2006-02-01 2007-08-09 Fujitsu Limited 半導体装置及びノイズ計測方法
JP2008085321A (ja) * 2006-09-01 2008-04-10 Nec Electronics Corp 半導体装置
JP2010035015A (ja) * 2008-07-30 2010-02-12 Nec Electronics Corp Ｐｌｌ回路、並びに通信装置及びその折り返し試験方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103018A (ja) * 1997-09-29 1999-04-13 Nec Corp 半導体装置
JP2004280736A (ja) * 2003-03-19 2004-10-07 Mitsubishi Electric Corp クロック信号制御装置
JP2006286687A (ja) * 2005-03-31 2006-10-19 Nec Corp Ｅｍｉノイズ低減調整方法及び装置並びにｅｍｉノイズ低減機能付き装置
JP2007043554A (ja) * 2005-08-04 2007-02-15 Canon Inc 電子回路装置のｅｍｉ対策方法及び回路
JP2007078617A (ja) * 2005-09-16 2007-03-29 Ricoh Co Ltd Ｅｍｉ低減動作テスト回路
WO2007088603A1 (ja) * 2006-02-01 2007-08-09 Fujitsu Limited 半導体装置及びノイズ計測方法
JP2008085321A (ja) * 2006-09-01 2008-04-10 Nec Electronics Corp 半導体装置
JP2010035015A (ja) * 2008-07-30 2010-02-12 Nec Electronics Corp Ｐｌｌ回路、並びに通信装置及びその折り返し試験方法

Also Published As

Publication number Publication date
JP5560080B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
JP6505116B2 (ja) 送信電力調整方法及び電子デバイス
US6908227B2 (en) Apparatus for thermal management of multiple core microprocessors
US20230221164A1 (en) Level measuring instrument with radar system on chip
JP2007512534A (ja) デジタル出力ｍｅｍｓ圧力センサおよび方法
JP2007324588A (ja) 多数の電圧センサを備えた半導体装置のための方法およびシステムと、多数の電圧センサを備えた半導体装置の電力制御
CN102736016A (zh) 具有芯片上监视器电路和控制电路的电路装置及对应方法
US8860351B2 (en) Fan speed control circuit
TW201336235A (zh) 具雜訊抵抗力的可適性時脈信號產生器
JP5560080B2 (ja) 半導体装置
US7499770B2 (en) Data processing device with cooling fan
KR101113146B1 (ko) 집적 회로 및 노이즈 측정 방법
US10495681B2 (en) System and method for determining if deterioration occurs in interface of semiconductor die of electric power module
KR102526624B1 (ko) 반도체 장치
US20180123688A1 (en) Methods and devices for monitoring optical signals
JP2010035399A (ja) 電力変換器およびその電流検出装置
CN101726368B (zh) 用于主机板的环境温度侦测装置
US9667258B2 (en) Electronic device and electronic system including the same
US11750182B2 (en) Integrated circuit
JP2013036867A (ja) ミリ波パッシブイメージング装置
TW201447312A (zh) 晶片及具有該晶片的電路板
KR101996734B1 (ko) Emi 저감 장치가 구비된 센서 시스템 및 이를 이용한 emi 저감 방법
Aknesil et al. A Near-Field EM Sensor Implemented in FPGA Configurable Fabric
JP2002296119A (ja) 温度測定装置
Li et al. Low-cost high-performance CMOS terahertz imaging system
JP2003098200A (ja) センサ制御装置及びセンサ調整方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R150 Certificate of patent or registration of utility model

Ref document number: 5560080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees