TW201336235A - 具雜訊抵抗力的可適性時脈信號產生器 - Google Patents

Abstract

本專利提出的具雜訊抵抗力的可適性時脈信號產生器之一，包含有：增益放大器，用於處理類比震盪信號以產生放大信號；可調式史密特觸發器，耦接於增益放大器，用於依據放大信號產生觸發信號；輸出緩衝器，耦接於可調式史密特觸發器，用於依據觸發信號產生時脈信號；以及雜訊偵測器，耦接於可調式史密特觸發器。雜訊偵測器會偵測輸入信號的雜訊成分，且當偵測到的雜訊變大時，雜訊偵測器會加大可調式史密特觸發器的遲滯窗。

Description

具雜訊抵抗力的可適性時脈信號產生器

本發明有關時脈信號產生器，尤指一種具雜訊抵抗力的可適性時脈信號產生器。

在許多通信裝置或消費性電子產品中，電路晶片常採用時脈限幅器(clock slicer)把晶體震盪器輸出的類比訊號轉換成全擺幅的方波以作為時脈信號，使晶片內部的電路模組能夠依據時脈信號而進行運作。然而，現有技術中的時脈限幅器很容易受到電源中的雜訊干擾，而使輸出的方波的責任週期(duty cycle)偏離理想值。

傳統上常會利用差動式的電路架構來降低雜訊對時脈信號產生的影響。然而，差動式架構的電路耗電量大，對於許多電路應用而言並不適合。

有鑑於此，如何降低雜訊對時脈信號的影響，又能同時兼顧電路的能源使用效率，實為業界有待解決的問題。

本說明書提供了一種具雜訊抵抗力的可適性時脈信號產生器之實施例，其包含有：一增益放大器，用於處理一類比震盪信號，以產生一放大信號；一可調式史密特觸發器，耦接於該增益放大器的輸出端，用於依據該放大信號產生一觸發信號；一輸出緩衝器，耦接於該可調式史密特觸發器的輸出端，用於依據該觸發信號產生一時脈信號；以及一雜訊偵測器，耦接於該可調式史密特觸發器，當耦接於一第一輸入信號時，該雜訊偵測器會偵測該第一輸入信號的雜訊成分，且當偵測到的雜訊變大時，該雜訊偵測器會加大該可調式史密特觸發器的遲滯窗。

上述可適性時脈信號產生器的優點之一，是雜訊偵測器會依據第一輸入信號的雜訊大小，而動態地調整可調式史密特觸發器的遲滯窗的大小，故可有效避免電源端或接地端的雜訊影響到輸出緩衝器輸出的時脈信號的責任週期。

以下將配合相關圖式來說明本發明之實施例。在這些圖式中，相同的標號表示相同或類似的元件。

在說明書及後續的請求項當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。本說明書及後續的請求項並不以名稱的差異作為區分元件的方式，而是以元件在功能上的差異作為區分的基準。在通篇說明書及後續的請求項當中所提及的「包含」為一開放式的用語，故應解釋成「包含但不限定於…」。另外，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可直接（包含透過電性連接或無線傳輸、光學傳輸等信號連接方式）連接於第二元件，或透過其他元件或連接手段間接地電性或信號連接至第二元件。

在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。另外，除非本說明書中有特別指明，否則任何單數格的用語都同時包含複數格的涵義。

請參考圖1，其所繪示為本發明一實施例之可適性時脈信號產生器(adaptive clock signal generator)100簡化後的功能方塊圖。如圖所示，可適性時脈信號產生器100包含有雜訊偵測器110、濾波器120、增益放大器130、可調式史密特觸發器(adjustable Schmitt trigger)140、以及輸出緩衝器150。當雜訊偵測器110耦接於一電源端或是一接地端時，雜訊偵測器110會偵測從該電源端或接地端接收到的信號中的雜訊成分。濾波器120用於對一震盪電路(未繪示)輸出的信號進行濾波，以產生一類比震盪信號。為了不同的系統需求，濾波器120可以設計成低通或帶通濾波器。增益放大器130耦接於濾波器120，用於處理該類比震盪信號，以產生一放大信號。可調式史密特觸發器140耦接於增益放大器130的輸出端，用於依據該放大信號產生一觸發信號。輸出緩衝器150耦接於可調式史密特觸發器140的輸出端，用於依據該觸發信號產生一方波形式的時脈信號。

在運作時，雜訊偵測器110會依據偵測到的雜訊大小動態調整增益放大器130和可調式史密特觸發器140的運作，以使輸出緩衝器150所輸出的方波的責任週期維持在理想值，並避免輸出的方波中產生突波的情況。以下將配合圖2至圖4來進一步說明可適性時脈信號產生器100的運作和實施方式。

圖2為本發明之雜訊偵測器110的一實施例簡化後的功能方塊圖。在本實施例中，雜訊偵測器110包含有電容性裝置210、整流器220、以及類比至數位轉換器230。當電容性裝置210的輸入端202耦接於電源端或接地端時，會擷取從該電源端或接地端接收到的信號的交流成分。整流器220耦接於電容性裝置210，用於依據電容性裝置210的輸出信號產生一整流信號。類比至數位轉換器230耦接於整流器220，用於將該整流信號轉換成複數個數位控制碼S1、S2、…、Sn，其中S1為最低有效位元(LSB)，Sn為最高有效位元(MSB)。

圖3為本發明之增益放大器130的一實施例簡化後的功能方塊圖。在本實施例中，增益放大器130包含有輸入端302、輸出端304、複數個串接的電晶體310、複數個串接的電晶體320、複數個並聯的開關330、以及複數個並聯的電阻340。如圖3所示，該等電晶體310耦接於一電源端，而該等電晶體320耦接於一固定電位(例如接地端)。該等電晶體310的控制端都耦接於輸入端302，且該等電晶體310的其中之一耦接於輸出端304。該等電晶體320的控制端都耦接於輸入端302，且該等電晶體320的其中之一耦接於輸出端304。該等開關330分別耦接於輸入端302與輸出端304之間，而該等電阻340則分別耦接於該等開關330。

在運作時，雜訊偵測器110會利用數位控制碼S1～Sn來分別控制增益放大器130中的該等開關330，以改變增益放大器130的增益大小。

圖4為本發明之可調式史密特觸發器140的一實施例簡化後的功能方塊圖。在本實施例中，可調式史密特觸發器140包含有輸入端402、輸出端404、複數個串接的電晶體410、複數個串接的電晶體420、複數個並聯的開關430、複數個並聯的開關440、複數個並聯的電晶體450、以及複數個並聯的電晶體460。如圖4所示，該等電晶體410耦接於一電源端，而該等電晶體420耦接於一固定電位(例如接地端)。該等電晶體410的控制端都耦接於輸入端402，且該等電晶體410的其中之一耦接於輸出端404。該等電晶體420的控制端都耦接於輸入端402，且該等電晶體420的其中之一耦接於輸出端404。該等開關430耦接於該等電晶體410的其中之一和一固定電位(例如接地端)之間。該等開關440耦接於該等電晶體420的其中之一和一電源端之間。該等電晶體450分別耦接於該等開關430，且該等電晶體450的控制端都耦接於輸出端404。該等電晶體460分別耦接於該等開關440，且該等電晶體460的控制端都耦接於輸出端404。

在運作時，雜訊偵測器110會利用該等數位控制碼S1～Sn，來分別控制可調式史密特觸發器140中的該等開關430和該等開關440，以改變可調式史密特觸發器140的臨界電壓值，藉此改變可調式史密特觸發器140的遲滯窗(hysteresis window)的大小。

在一實施例中，當雜訊偵測器110偵測到電源端或接地端的雜訊變小時，雜訊偵測器110會調整數位控制碼S1～Sn以縮小可調式史密特觸發器140的遲滯窗，而當雜訊偵測器110縮小可調式史密特觸發器140的遲滯窗的大小時，雜訊偵測器110會調整數位控制碼S1～Sn以調降增益放大器130的增益值。相反地，當雜訊偵測器110偵測到電源端或接地端的雜訊變大時，會調整數位控制碼S1～Sn以加大可調式史密特觸發器140的遲滯窗，而當雜訊偵測器110加大可調式史密特觸發器140的遲滯窗的大小時，會調整數位控制碼S1～Sn以調升增益放大器130的增益值，藉此改善整體電路的響應速度。

如前所述，輸出緩衝器150會依據可調式史密特觸發器140輸出的觸發信號產生方波形式的全擺幅時脈信號。實作上，輸出緩衝器150可用多個串接的反向器來實現，以產生所需的時脈信號，並使時脈信號具有50％的責任週期。在可適性時脈信號產生器100應用於雙電源系統的實施例中，還可在輸出緩衝器150中增設一電壓準位轉換器(level shifter)，以將時脈信號的電壓調整成適合後級電路使用的大小。

由於雜訊偵測器110會依據電源端或接地端的信號雜訊等級，動態地調整增益放大器130的增益大小和可調式史密特觸發器140的遲滯窗的大小，故可有效避免電源端或接地端的雜訊影響到輸出緩衝器150輸出的時脈信號的擺幅和責任週期，也可避免輸出緩衝器150所輸出的時脈信號中產生突波。如此一來，將可大幅提升可適性時脈信號產生器100的雜訊抵抗力，並避免後級電路產生誤作動的情況。

在前述的說明中，雜訊偵測器110是以數位控制碼來調整增益放大器130和可調式史密特觸發器140中的元件，但這只是一實施例，而非侷限本發明的實際實施方式。例如，圖5所繪示為本發明之雜訊偵測器110的另一實施例簡化後的功能方塊圖。圖5的實施例與前述圖2的實施例很類似，差別在於圖5的實施例中以電壓準位轉換器530來取代圖2中的類比至數位轉換器230。如圖5所示，電壓準位轉換器530耦接於整流器220，用於依據整流器220輸出的整流信號產生兩控制電壓VC1和VC2。

由於圖5中的雜訊偵測器110所輸出的控制信號是類比信號，所以增益放大器130和可調式史密特觸發器140中的部分電路架構也要相應地調整，才能與圖5的實施例搭配運作。

圖6為本發明之增益放大器130的另一實施例簡化後的功能方塊圖。在本實施例中，增益放大器130包含有輸入端302、輸出端304、複數個串接的電晶體310、複數個串接的電晶體320、以及一電晶體630。如圖6所示，電晶體630耦接於輸入端302與輸出端304之間，且電晶體630的控制端耦接於雜訊偵測器110產生的控制電壓VC1。圖6和圖3中編號相同的元件具有相同的連接關係，故前述關於圖3的其他元件的描述，也適用於圖6的實施例。

在運作時，雜訊偵測器110會利用控制電壓VC1來控制增益放大器130中的電晶體630的等效阻值，以改變增益放大器130的增益大小。

圖7為本發明之可調式史密特觸發器140的另一實施例簡化後的功能方塊圖。在本實施例中，可調式史密特觸發器140包含有輸入端402、輸出端404、複數個串接的電晶體410、複數個串接的電晶體420、複數個串接電晶體730、以及複數個串接的電晶體740。如圖7所示，該等電晶體730耦接於該等電晶體410的其中之一，且其中一電晶體730的控制端耦接於輸出端404，而另一電晶體730的控制端耦接於雜訊偵測器110產生的控制電壓VC2。該等電晶體740耦接於該等電晶體420的其中之一，且其中一電晶體740的控制端耦接於輸出端404，而另一電晶體740的控制端耦接於該控制電壓VC2。圖7和圖4中編號相同的元件具有相同的連接關係，故前述關於圖4的其他元件的描述，也適用於圖7的實施例。

在運作時，雜訊偵測器110會利用該控制電壓VC2來控制可調式史密特觸發器140的電晶體730的其中之一和電晶體740的其中之一，藉以調整可調式史密特觸發器140的遲滯窗的大小。

在一實施例中，當雜訊偵測器110偵測到電源端或接地端的雜訊變小時，雜訊偵測器110會改變控制電壓VC2以縮小可調式史密特觸發器140的遲滯窗，並會調整控制電壓VC1以調降增益放大器130的增益值。相反地，當雜訊偵測器110偵測到電源端或接地端的雜訊變大時，雜訊偵測器110會改變控制電壓VC2以加大可調式史密特觸發器140的遲滯窗，並會調整控制電壓VC1以調升增益放大器130的增益值，藉此改善整體電路的響應速度。

前述的實施例類似，圖5中的雜訊偵測器110會依據電源端或接地端的信號雜訊等級，動態地調整圖6的增益放大器130的增益大小和圖7的可調式史密特觸發器140的遲滯窗的大小，故可有效避免電源端或接地端的雜訊影響到輸出緩衝器150輸出的時脈信號的擺幅和責任週期，也可避免輸出緩衝器150所輸出的時脈信號中產生突波的情況。如此一來，不僅可大幅提升可適性時脈信號產生器100的雜訊抵抗力，還可省去前述實施例中的類比至數位轉換器230，使整體電路更精簡和更省電。

在某些實施例中，也可將前述增益放大器130改設計成固定增益的形式。此外，在某些應用中，也可以將濾波器120省略或只用低階的濾波器來實現濾波器120的功能。

前揭的雜訊偵測器110也可在輸出緩衝器150產生時脈信號達一預定時段之後，停止調整增益放大器130及/或可調式史密特觸發器140，以節省可適性時脈信號產生器100的功率消耗。

以上所述僅為本發明之較佳實施例，凡依本發明請求項所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．可適性時脈信號產生器

110．．．雜訊偵測器

120．．．濾波器

130．．．增益放大器

140．．．可調式史密特觸發器

150．．．輸出緩衝器

202．．．電容性裝置的輸入端

210．．．電容性裝置

220．．．整流器

230．．．類比至數位轉換器

302．．．增益放大器的輸入端

304．．．增益放大器的輸出端

310、320、410、420、450、460、630、730、740．．．電晶體

330、430、440．．．開關

340．．．電阻

402．．．可調式史密特觸發器的輸入端

404．．．可調式史密特觸發器的輸出端

530．．．電壓準位轉換器

圖1為本發明之可適性時脈信號產生器的一實施例簡化後的功能方塊圖。

圖2為圖1中的雜訊偵測器的一實施例簡化後的功能方塊圖。

圖3為圖1中的增益放大器的一實施例簡化後的功能方塊圖。

圖4為圖1中的可調式史密特觸發器的一實施例簡化後的功能方塊圖。

圖5為圖1中的雜訊偵測器的另一實施例簡化後的功能方塊圖。

圖6為圖1中的增益放大器的另一實施例簡化後的功能方塊圖。

圖7為圖1中的可調式史密特觸發器的另一實施例簡化後的功能方塊圖。

100．．．可適性時脈信號產生器

110．．．雜訊偵測器

120．．．濾波器

130．．．增益放大器

140．．．可調式史密特觸發器

150．．．輸出緩衝器

Claims (10)

1. 一種具雜訊抵抗力的可適性時脈信號產生器，其包含有：
   一增益放大器，用於處理一類比震盪信號，以產生一放大信號；
   一可調式史密特觸發器，耦接於該增益放大器的輸出端，用於依據該放大信號產生一觸發信號；
   一輸出緩衝器，耦接於該可調式史密特觸發器的輸出端，用於依據該觸發信號產生一時脈信號；以及
   一雜訊偵測器，耦接於該可調式史密特觸發器；
   其中當該雜訊偵測器耦接於一第一輸入信號時，該雜訊偵測器會偵測該第一輸入信號的雜訊成分，且當偵測到的雜訊變大時，該雜訊偵測器會加大該可調式史密特觸發器的遲滯窗。
2. 如請求項1所述的可適性時脈信號產生器，其中該雜訊偵測器會在該輸出緩衝器產生該時脈信號達一預定時段之後，停止調整該可調式史密特觸發器。
3. 如請求項1所述的可適性時脈信號產生器，其另包含有：
   一濾波器，耦接於該增益放大器的輸入端，用於對一第二輸入信號進行濾波以產生該類比震盪信號。
4. 如請求項1所述的可適性時脈信號產生器，其中該雜訊偵測器包含有：
   一電容性裝置，當耦接於該第一輸入信號時，用於擷取該第一輸入信號的交流成分；
   一整流器，耦接於該電容性裝置，用於依據該電容性裝置的輸出信號產生一整流信號；以及
   一類比至數位轉換器，耦接於該整流器，用於將該整流信號轉換成複數個數位控制碼。
5. 如請求項4所述的可適性時脈信號產生器，其中該可調式史密特觸發器包含有：
   一第一輸入端；
   一第一輸出端；
   複數個串接的第一電晶體，該複數個第一電晶體的控制端都耦接於該第一輸入端，且該複數個第一電晶體的其中之一耦接於該第一輸出端；
   複數個串接的第二電晶體，該複數個第二電晶體的控制端都耦接於該第一輸入端，且該複數個第二電晶體的其中之一耦接於該第一輸出端；
   複數個並聯的第一開關，耦接於該複數個第一電晶體的其中之一；
   複數個並聯的第二開關，耦接於該複數個第二電晶體的其中之一；
   複數個並聯的第三電晶體，分別耦接於該複數個第一開關，且該複數個第三電晶體的控制端都耦接於該第一輸出端；以及
   複數個並聯的第四電晶體，分別耦接於該複數個第二開關，且該複數個第四電晶體的控制端都耦接於該第一輸出端；
   其中當該第一輸入信號的雜訊變大時，該雜訊偵測器會利用該複數個數位控制碼來控制該複數個第一開關和該複數個第二開關，以加大該可調式史密特觸發器的遲滯窗。
6. 如請求項5所述的可適性時脈信號產生器，其中該增益放大器包含有：
   一第二輸入端；
   一第二輸出端；
   複數個串接的第五電晶體，該複數個第五電晶體的控制端都耦接於該第二輸入端，且該複數個第五電晶體的其中之一耦接於該第二輸出端；
   複數個串接的第六電晶體，該複數個第六電晶體的控制端都耦接於該第二輸入端，且該複數個第六電晶體的其中之一耦接於該第二輸出端；
   複數個並聯的第三開關，分別耦接於該第二輸入端與該第二輸出端之間；以及
   複數個並聯的電阻，分別耦接於該複數個第三開關；
   其中當該雜訊偵測器加大該可調式史密特觸發器的遲滯窗時，該雜訊偵測器會利用該複數個數位控制碼來控制該複數個第三開關，以加大該增益放大器的增益。
7. 如請求項1所述的可適性時脈信號產生器，其中該雜訊偵測器包含有：
   一電容性裝置，當耦接於該第一輸入信號時，用於擷取該第一輸入信號的交流成分；
   一整流器，耦接於該電容性裝置，用於依據該電容性裝置的輸出信號產生一整流信號；以及
   一電壓準位轉換器，耦接於該整流器，用於依據該整流信號產生一第一控制電壓和一第二控制電壓。
8. 如請求項7所述的可適性時脈信號產生器，其中該可調式史密特觸發器包含有：
   一第一輸入端；
   一第一輸出端；
   複數個串接的第一電晶體，該複數個第一電晶體的控制端都耦接於該第一輸入端，且該複數個第一電晶體的其中之一耦接於該第一輸出端；
   複數個串接的第二電晶體，該複數個第二電晶體的控制端都耦接於該第一輸入端，且該複數個第二電晶體的其中之一耦接於該第一輸出端；
   複數個串接的第三電晶體，耦接於該複數個第一電晶體的其中之一，且其中一第三電晶體的控制端耦接於該第一輸出端，而另一第三電晶體的控制端耦接於該第二控制電壓；以及
   複數個串接的第四電晶體，耦接於該複數個第二電晶體的其中之一，且其中一第四電晶體的控制端耦接於該第一輸出端，而另一第四電晶體的控制端耦接於該第二控制電壓。
9. 如請求項8所述的可適性時脈信號產生器，其中該增益放大器包含有：
   一第二輸入端；
   一第二輸出端；
   複數個串接的第五電晶體，該複數個第五電晶體的控制端都耦接於該第二輸入端，且該複數個第五電晶體的其中之一耦接於該第二輸出端；
   複數個串接的第六電晶體，該複數個第六電晶體的控制端都耦接於該第二輸入端，且該複數個第六電晶體的其中之一耦接於該第二輸出端；以及
   一第七電晶體，耦接於該第二輸入端與該第二輸出端之間，且該第七電晶體的控制端耦接於該第一控制電壓。
10. 如請求項1所述的可適性時脈信號產生器，其中該第一輸入信號來自一電源端或是一接地端。