JP2016012807A - 出力回路、検出センサ - Google Patents

Abstract

【課題】出力トランジスタの誤動作を抑制すること。
【解決手段】出力トランジスタＭ１は、外部端子Ｔ２と配線ＧＮＤの間に接続される。外部端子Ｔ２と出力トランジスタＭ１のゲート端子との間にアクティブクランプ回路２２が接続され、出力トランジスタＭ１のゲート端子と配線ＧＮＤとの間に抵抗Ｒ１が接続される。バッファ回路２１には出力制御信号ＯＣ１が供給される。トランジスタＭ２は配線ＶＤＤと出力トランジスタＭ１のゲート端子との間に接続され、ゲート端子にバッファ回路２１の出力信号Ｓ１が供給される。トランジスタＭ３は、出力トランジスタＭ１のゲート端子と配線ＧＮＤとの間に接続され、ゲート端子に出力信号Ｓ１が供給される。抵抗Ｒ２は、出力トランジスタＭ１のゲート端子とトランジスタＭ３の間に挿入接続される。
【選択図】図２

Description

本発明は、出力回路、検出センサに関する。

従来、遮光式や反射式のように光を用いた検出センサは、検出対象の有無に応じた信号を出力するための出力回路を有している。出力回路は、出力端子に接続されたトランジスタを有し、この出力トランジスタを介して電流を流す。検出センサに接続されたコントローラは、出力トランジスタに接続された負荷におけるレベルに応じて、検出センサの出力信号のレベルを判定する。このような出力回路では、出力端子に加わるノイズや静電気放電（ＥＳＤ:Electric Static Discharge）に対する出力トランジスタの耐性を確保するため、たとえばモータ等の負荷を駆動する駆動回路（出力回路）には、出力トランジスタを保護する保護回路を備えたものがある（たとえば、特許文献１参照）。

特開２００８−３５０６７号公報

ところで、出力回路において、トランジスタが意図せずにオンする、つまり誤動作するおそれがある。たとえば、消費電力の低減等のため、上記の出力トランジスタにはたとえばＭＯＳトランジスタが用いられる場合がある。このＭＯＳトランジスタのドレイン端子はセンサの出力端子に接続され、所謂オープンドレイン出力回路を構成する。このような出力回路において、ノイズ等が出力端子に加わると、ＭＯＳトランジスタのドレイン−ゲート間の接合容量により、ＭＯＳトランジスタのゲート電圧が変動し、トランジスタが意図せずにオンする。

本発明は、上記課題を解決するためになされたものであって、その目的は、出力トランジスタの誤動作を抑制することにある。

上記課題を解決する出力回路は、検出センサに設けられる出力回路であって、出力端子に第１端子が接続され、低電位側の第１配線に第２端子が接続された出力トランジスタと、前記出力端子と前記出力トランジスタの制御端子との間に接続された第１アクティブクランプ回路と、前記出力トランジスタの制御端子と前記第１配線との間に接続された第１抵抗と、出力制御信号が入力端子に供給されるバッファ回路と、高電位側の第２配線に第２端子が接続され、前記出力トランジスタの制御端子に第１端子が接続され、制御端子に前記バッファ回路の出力信号が供給される第１トランジスタと、前記出力トランジスタの制御端子に第１端子が接続され、前記第１配線に第２端子が接続され、制御端子に前記バッファ回路の出力信号が供給され、前記第１トランジスタに対して相補的にオンオフする第２トランジスタと、前記出力トランジスタの制御端子と前記第２トランジスタの第１端子との間、及び前記第２トランジスタの第２端子と前記第１配線との間、の少なくとも一方に挿入接続された第２抵抗とを備える。

この構成によれば、第２トランジスタがオンしたとき、その第２トランジスタと第２抵抗を介して出力トランジスタの制御端子が低電位側の第１配線に接続され、出力トランジスタがオフする。そして、第２トランジスタと第２抵抗の直列回路は、第１抵抗に対して並列に接続される。したがって、出力トランジスタの制御端子と第１配線の間の合成抵抗の抵抗値を、第１抵抗のみの場合よりも小さくする。この合成抵抗と第１アクティブクランプ回路は、出力端子に加わるサージによるその出力端子の電圧を所定電圧にクランプし、出力トランジスタを保護する。また、出力トランジスタの制御端子と第１配線の間の合成抵抗は、ノイズなどにより出力トランジスタの制御端子における電圧変動を抑制し、出力トランジスタの意図しないオン、つまり出力トランジスタの誤作動が低減される。

上記の出力回路において、前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値より大きく設定されることが好ましい。
この構成によれば、第２トランジスタがオフし第１トランジスタがオンしたとき、出力トランジスタの制御端子は、第１抵抗のみにより第１配線に接続される。したがって、第１抵抗の抵抗値を大きくすることにより、出力トランジスタの制御端子と第１配線との間の電流量を少なくし、消費電力の増加を抑制する。

上記の出力回路において、前記第２トランジスタの制御端子に第２端子が接続され、前記第１配線に第１端子が接続された第３トランジスタと、前記出力端子と前記第３トランジスタの制御端子との間に接続された第２アクティブクランプ回路と、前記第３トランジスタの制御端子と前記第１配線の間に接続された第３抵抗とを備えることが好ましい。

この構成によれば、第２アクティブクランプ回路に流れる電流によりオンした第３トランジスタは、第２トランジスタの制御端子を低電位側の第１配線に接続し、第２トランジスタがオフする。したがって、出力端子にサージが加わるときに第２トランジスタをオフし、第１アクティブクランプ回路と第１抵抗とによりオンした出力トランジスタによりサージが第１配線に流れ、出力トランジスタの耐性が確保される。

上記の出力回路において、前記第２トランジスタの制御端子は、第４抵抗を介して前記バッファ回路の出力端子に接続されることが好ましい。
この構成によれば、第３トランジスタにより第２トランジスタを容易にオフすることが可能となる。

上記の出力回路において、前記出力トランジスタは、前記第１端子がドレイン端子であり、前記第２端子がソース端子である、ＭＯＳ型のトランジスタであることが好ましい。
この構成によれば、ＭＯＳ型のトランジスタである出力トランジスタを駆動するための消費電力が、バイポーラトランジスタを用いる場合と比べて減少する。

上記の出力回路において、前記第１アクティブクランプ回路は、前記出力端子から前記出力トランジスタの制御端子に向かう方向に対して、順方向接続のダイオードと逆方向接続のツェナーダイオードを含むことが好ましい。

この構成によれば、出力端子に加わるサージによってアクティブクランプ回路のツェナーダイオードがブレークダウンする。アクティブクランプ回路に流れる電流と第１抵抗によりオンした出力トランジスタによりサージが低電位側の第１配線に流れる。このため、出力トランジスタの耐性が確保される。

上記課題を解決する検出センサは、検出対象の物理量に応じた検出信号を出力する検出回路と、前記検出信号に応じた判定信号を出力する判定回路と、前記判定信号に基づいて出力制御信号を出力する信号処理回路と、上記の出力回路とを備える。

この構成によれば、出力回路では、出力トランジスタにおけるサージに対する耐性が確保される。また、出力回路では、ノイズによる出力トランジスタの誤作動が低減される。そして、その出力回路を備えた検出センサが提供される。

本発明によれば、出力トランジスタの誤動作を抑制することができる。

第１実施形態の検出センサのブロック回路図である。 第１実施形態の出力回路の回路図である。 第２実施形態の出力回路の回路図である。

（第１実施形態）
以下、第１実施形態を説明する。
図１に示す検出センサ１０は、図示しないコントローラに接続される。たとえば、検出センサ１０の外部端子Ｔ１〜Ｔ４は、図示しないケーブルを介してコントローラに接続される。外部端子Ｔ１，Ｔ４は電源端子であり、コントローラから駆動電圧（高電位電圧ＶＣ、低電位電圧ＧＮＤ）が供給される。外部端子Ｔ２，Ｔ３は出力端子である。

検出センサ１０は、電源回路１１、投光回路１２、受光回路１３、受光判定回路１４、信号処理回路１５、出力回路１６，１７を有している。検出センサ１０は供給される駆動電圧に基づいて動作し、出力回路１６，１７の出力トランジスタをオンオフする。コントローラは出力トランジスタのオンオフに応じた信号を受け取る。

電源回路１１は検出センサ１０の外部端子Ｔ１に接続されている。外部端子Ｔ１は、この検出センサ１０が接続されるコントローラ（図示略）から検出センサ１０の駆動電圧が供給される。電源回路１１は、駆動電圧に基づいて各回路が動作するための高電位電圧ＶＤＤを生成する。なお、高電位電圧ＶＤＤの供給については、図１において省略している。

投光回路１２は、投光素子（たとえば発光ダイオード）を含む。投光回路１２は、電源回路１１から供給される動作電圧（たとえば高電位電圧ＶＤＤ）に基づいて動作し、光を投光する。受光回路１３は、受光素子（たとえばフォトトランジスタ）を含み、入射光量に応じたレベルの検出信号ＫＳを出力する。この検出センサ１０は、たとえば１つのハウジングに投光素子と受光素子とが互いに対向して配置された、フォトセンサ（光電センサ）である。検出対象は、投光回路１２から受光回路１３への光を遮断（遮光）する。

受光判定回路１４は、受光回路１３から出力される検出信号ＫＳに基づいて、受光回路１３に対する光の入射／遮光に応じたレベル（Ｈレベル／Ｌレベル）の受光信号ＤＳを出力する。したがって、受光信号ＤＳのレベルは、検出対象の有無に対応する。たとえば、受光判定回路１４は、入射時にＨレベルの受光信号ＤＳを出力し、遮光時にＬレベルの受光信号ＤＳを出力する。

信号処理回路１５には、モード設定スイッチＳＷ１と表示用発光ダイオードＰＤ１が接続されている。信号処理回路１５は、モード設定スイッチＳＷ１のオンオフに応じたモード設定信号ＭＳを入力する。モード設定スイッチＳＷ１は、信号処理回路１５における動作モード（表示モード）を設定する。表示用発光ダイオードＰＤ１の点灯／消灯は、受光回路１３の入遮光状態を示す。

たとえば、信号処理回路１５は、Ｌレベルのモード設定信号ＭＳ（モード設定スイッチＳＷ１がオン）に基づいて第１のモード（ＭＯＤＥ：１）と判定し、Ｈレベルのモード設定信号ＭＳ（モード設定スイッチＳＷ１がオフ）に基づいて第２のモード（ＭＯＤＥ：０）と判定する。第１のモード（ＭＯＤＥ：１）は、入光時に表示用発光ダイオードＰＤ１を点灯（遮光時は消灯）するモード（入光時ＯＮモード）であり、第２のモード（ＭＯＤＥ：０）は、遮光時に表示用発光ダイオードＰＤ１を点灯（入光時は消灯）するモード（遮光時ＯＮモード）である。

第１のモード（ＭＯＤＥ：１）のとき、信号処理回路１５は、Ｈレベルの受光信号ＤＳに基づいてＨレベルの制御信号ＰＣを出力する。表示用発光ダイオードＰＤ１は、Ｈレベルの制御信号ＰＣに基づいて点灯する。したがって、受光回路１３の入光時、表示用発光ダイオードＰＤ１が点灯する。そして、信号処理回路１５は、Ｌレベルの受光信号ＤＳに基づいてＬレベルの制御信号ＰＣを出力する。したがって、受光回路１３の遮光時、表示用発光ダイオードＰＤ１が消灯する。

第２のモード（ＭＯＤＥ：０）のとき、信号処理回路１５は、Ｈレベルの受光信号ＤＳに基づいてＬレベルの制御信号ＰＣを出力する。したがって、受光回路１３の入光時、表示用発光ダイオードＰＤ１が消灯する。そして、信号処理回路１５は、Ｌレベルの受光信号ＤＳに基づいてＨレベルの制御信号ＰＣを出力する。したがって、受光回路１３の遮光時、表示用発光ダイオードＰＤ１が点灯する。

信号処理回路１５は、出力回路１６，１７に接続されている。出力回路１６は外部端子Ｔ２に接続された出力トランジスタを含む。出力回路１７は外部端子Ｔ３に接続された出力トランジスタを含む。信号処理回路１５は、受光信号ＤＳに基づいて、出力制御信号ＯＣ１，ＯＣ２を生成する。なお、本実施形態において、信号処理回路１５は、２つの出力回路１６，１７を相補的、つまり一方の出力回路１６（１７）をオンするとともに他方の出力回路１７（１６）をオフするように、出力制御信号ＯＣ１，ＯＣ２を生成する。

たとえば、信号処理回路１５は、Ｈレベルの受光信号ＤＳに基づいて、Ｌレベルの出力制御信号ＯＣ１とＨレベルの出力制御信号ＯＣ２を生成する。出力回路１６の出力トランジスタは、Ｌレベルの出力制御信号ＯＣ１に基づいてオンする。出力回路１７の出力トランジスタは、Ｈレベルの出力制御信号ＯＣ２に基づいてオフする。したがって、受光回路１３の入光時、出力回路１６がオンし、出力回路１７がオフする。一方、信号処理回路１５は、Ｌレベルの受光信号ＤＳに基づいて、Ｈレベルの出力制御信号ＯＣ１とＬレベルの出力制御信号ＯＣ２を生成する。したがって、受光回路１３の遮光時、出力回路１６がオフし、出力回路１７がオンする。

次に、出力回路１６の構成を説明する。なお、出力回路１６と出力回路１７は互いの構成が同じであるため、出力回路１７については図面及び説明を省略する。
図２に示すように、出力回路１６は、バッファ回路２１、トランジスタＭ１，Ｍ２，Ｍ３、キャパシタＣ１、抵抗Ｒ１，Ｒ２、ツェナーダイオードＺＤ１、ダイオードＤ１を有している。

バッファ回路２１には出力制御信号ＯＣ１が供給される。バッファ回路２１は、出力制御信号ＯＣ１のレベルと論理的に等しいレベルの信号Ｓ１を出力する。バッファ回路２１の出力端子は、トランジスタＭ２のゲート端子（制御端子）とトランジスタＭ３のゲート端子（制御端子）に接続されている。

トランジスタＭ２はＰチャネルＭＯＳトランジスタであり、トランジスタＭ３はＮチャネルＭＯＳトランジスタである。トランジスタＭ２のソース端子（第２端子）は高電位電圧ＶＤＤが供給される配線（以下、配線ＶＤＤ）に接続され、トランジスタＭ２のドレイン端子（第１端子）はトランジスタＭ１のゲート端子（制御端子）に接続されている。このトランジスタＭ１はたとえばＰチャネルＭＯＳトランジスタであり、出力トランジスタである。以下、出力トランジスタＭ１として説明する。

出力トランジスタＭ１のゲート端子は抵抗Ｒ２を介してトランジスタＭ３のドレイン端子（第１端子）に接続されている。トランジスタＭ３のソース端子（第２端子）は低電位電圧（たとえばグランドＧＮＤ）の配線（以下、配線ＧＮＤ）に接続されている。

出力トランジスタＭ１のソース端子（第２端子）は配線ＧＮＤに接続され、出力トランジスタＭ１のドレイン端子（第１端子）は外部端子Ｔ２に接続されている。したがって、この出力回路１６は、オープンドレイン出力回路である。

外部端子Ｔ２は、ツェナーダイオードＺＤ１のカソード端子に接続されている。ツェナーダイオードＺＤ１のアノード端子はダイオードＤ１のアノード端子に接続され、ダイオードＤ１のカソード端子は、出力トランジスタＭ１のゲート端子に接続されている。したがって、外部端子Ｔ２と出力トランジスタＭ１のゲート端子の間に、外部端子Ｔ２から順に、逆方向接続のツェナーダイオードＺＤ１、順方向接続のダイオードＤ１が直列に接続されている。このツェナーダイオードＺＤ１とダイオードＤ１はアクティブクランプ回路２２を構成する。

また、ダイオードＤ１のカソード端子は、抵抗Ｒ１を介して配線ＧＮＤに接続されている。したがって、抵抗Ｒ１は、アクティブクランプ回路と配線ＧＮＤの間に接続されている。また、この抵抗Ｒ１は、上記の抵抗Ｒ２とトランジスタＭ３の直列回路に対して並列に接続されている。

また、外部端子Ｔ２はキャパシタＣ１の第１端子に接続され、キャパシタＣ１の第２端子は出力トランジスタＭ１のゲート端子に接続されている。したがって、キャパシタＣ１は、出力トランジスタＭ１のゲート−ドレイン間に接続されている。

この出力回路１６の作用を説明する。
出力制御信号ＯＣ１がＬレベルのとき、バッファ回路２１の出力信号Ｓ１に基づいて、トランジスタＭ２がオンし、トランジスタＭ３がオフする。したがって、出力トランジスタＭ１のゲート端子は、オンしたトランジスタＭ２により配線ＶＤＤに接続されるとともに、抵抗Ｒ１により配線ＧＮＤに接続される。この抵抗Ｒ１の抵抗値は、オンしたトランジスタＭ２による出力トランジスタＭ１のゲート電圧の上昇を妨げないように、大きな値に設定される。これにより、出力トランジスタＭ１のゲート端子に高電位電圧ＶＤＤが供給されて出力トランジスタＭ１がオンする。つまり、抵抗Ｒ１の抵抗値を大きな値に設定することで、出力トランジスタＭ１を確実にオンする。したがって、出力トランジスタＭ１を介して図示しないコントローラの負荷抵抗を介して電流が流れ、コントローラはＬレベルの信号を入力する。

また、抵抗Ｒ１の抵抗値を大きな値に設定することで、消費電力の増加を抑制する。つまり、抵抗Ｒ１の第１端子は、トランジスタＭ２を介して配線ＶＤＤに接続され、抵抗Ｒ１の第２端子は配線ＧＮＤに接続されている。そして、トランジスタＭ２はバッファ回路２１の出力信号Ｓ１（Ｌレベル）に基づいてオンしている。したがって、配線ＶＤＤから、オンしたトランジスタＭ２と抵抗Ｒ１を介して配線ＧＮＤに向かって電流が流れる。この電流量は、抵抗Ｒ１の抵抗値に応じている。したがって、上記のように抵抗Ｒ１の抵抗値を設定することで、消費電力の増加を抑制する。

一方、出力制御信号ＯＣ１がＨレベルのとき、バッファ回路２１の出力信号Ｓ１に基づいて、トランジスタＭ２がオフし、トランジスタＭ３がオンする。これにより、出力トランジスタＭ１のゲート端子は抵抗Ｒ１と、オンしたトランジスタＭ３及び抵抗Ｒ２とを介して低電位電圧ＧＮＤレベルとなり、出力トランジスタＭ１がオフする。したがって、出力トランジスタＭ１を介して電流が流れないため、コントローラは負荷抵抗によりＨレベルの信号を入力する。

出力トランジスタＭ１をオフしているときに、外部端子Ｔ２に静電気放電（ＥＳＤ:Electric Static Discharge）のようなサージが加わると、外部端子Ｔ２のレベルが急激に上昇する。この外部端子Ｔ２のレベルによってツェナーダイオードＺＤ１がブレークダウンし、ツェナーダイオードＺＤ１及びダイオードＤ１を介して電流が流れる。

このとき、出力トランジスタＭ１のゲート端子は、抵抗Ｒ１と、オンしたトランジスタＭ３及び抵抗Ｒ２との並列回路を介して配線ＧＮＤに接続されている。したがって、出力トランジスタＭ１は、抵抗Ｒ１，Ｒ２及びオンしたトランジスタＭ３のオン抵抗値を合成した値の抵抗によってオンする。これにより、外部端子Ｔ２に加わるサージ電圧（電流）はオンした出力トランジスタＭ１を介して外部端子Ｔ４（配線ＧＮＤ）に流れるため、ＥＳＤ耐性が確保される。

また、出力トランジスタＭ１をオフしているときに、外部端子Ｔ２にノイズが加わると、出力トランジスタＭ１のドレイン−ゲート間の寄生容量による容量結合によって、出力トランジスタＭ１のゲート電圧が変動する。このとき、出力トランジスタＭ１のゲート−ソース間に、大きな抵抗値の抵抗Ｒ１のみが接続されていると、ノイズ等によって変動するゲート電圧によって出力トランジスタＭ１がオンする場合がある。つまり、ノイズによって出力トランジスタＭ１が誤作動するおそれがある。

しかし、本実施形態では、抵抗Ｒ１に対して並列に、抵抗Ｒ２とトランジスタＭ３の直列回路が接続されている。そして、出力トランジスタＭ１をオフするとき、このトランジスタＭ３はオンしている。したがって、抵抗Ｒ２の抵抗値を小さな値に設定することにより、出力トランジスタＭ１のゲート端子における電圧上昇が抑制され、出力トランジスタＭ１の誤動作が抑制される。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）出力制御信号ＯＣ１に基づいてトランジスタＭ３がオンしたとき、そのトランジスタＭ３と抵抗Ｒ２を介して出力トランジスタＭ１のゲート端子が低電位側の配線ＧＮＤに接続され、出力トランジスタＭ１がオフする。そして、トランジスタＭ３と抵抗Ｒ２の直列回路は、抵抗Ｒ１に対して並列に接続される。したがって、出力トランジスタＭ１のゲート端子と配線ＧＮＤの間の合成抵抗の抵抗値は、抵抗Ｒ１のみの場合よりも小さくなる。この抵抗Ｒ１，Ｒ２とアクティブクランプ回路２２は、外部端子Ｔ２に加わるサージによるその外部端子Ｔ２の電圧を所定電圧にクランプし、出力トランジスタＭ１を保護する。また、出力トランジスタＭ１のゲート端子と配線ＧＮＤの間の抵抗Ｒ１，Ｒ２は、ノイズなどにより出力トランジスタＭ１のゲート端子における電圧変動を抑制するため、出力トランジスタＭ１が意図せずにオンする誤作動を低減することができる。

（１−２）抵抗Ｒ１の抵抗値は、抵抗Ｒ２の抵抗値より大きく設定される。したがって、トランジスタＭ３がオフしトランジスタＭ１がオンしたとき、出力トランジスタＭ１のゲート端子は、抵抗Ｒ１のみにより配線ＧＮＤに接続される。このため、抵抗Ｒ１の抵抗値を大きくすることにより、オンしたトランジスタＭ２により流れる電流について、出力トランジスタＭ１のゲート端子と配線ＧＮＤとの間の電流量を少なくすることで、消費電力の増加を抑制することができる。

（第２実施形態）
以下、第２実施形態を説明する。
なお、検出センサの構成は第一実施形態と同じであるため、図面及び説明を省略する。

また、以下の説明において、上記第１実施形態と同じ部材については同じ符号を用いてその説明の一部または全てを省略する。
図３に示すように、この実施形態の出力回路３１は、バッファ回路２１、トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４、キャパシタＣ１、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４、ツェナーダイオードＺＤ１，ＺＤ２、ダイオードＤ１，Ｄ２を有している。

バッファ回路２１の出力端子はトランジスタＭ２のゲート端子（制御端子）に接続されるとともに、抵抗Ｒ１３を介してトランジスタＭ３のゲート端子（制御端子）に接続されている。トランジスタＭ２のソース端子は配線ＶＤＤに接続され、トランジスタＭ２のドレイン端子はトランジスタＭ１のゲート端子（制御端子）に接続されている。トランジスタＭ１は出力トランジスタである。以下、出力トランジスタＭ１として説明する。出力トランジスタＭ１のゲート端子は抵抗Ｒ１２を介してトランジスタＭ３のドレイン端子に接続されている。トランジスタＭ３のソース端子は配線ＧＮＤに接続されている。抵抗Ｒ１１，Ｒ１２の抵抗値は、たとえば、上記第１実施形態の抵抗Ｒ１，Ｒ２の抵抗値と同様に設定される。

出力トランジスタＭ１のドレイン端子は外部端子Ｔ２に接続され、出力トランジスタＭ１のソース端子は配線ＧＮＤに接続されている。したがって、この出力回路３１は、オープンドレイン出力回路である。

外部端子Ｔ２は、ツェナーダイオードＺＤ１のカソード端子に接続され、ツェナーダイオードＺＤ１のアノード端子はダイオードＤ１のアノード端子に接続され、ダイオードＤ１のカソード端子はトランジスタＭ１のゲート端子に接続されている。このツェナーダイオードＺＤ１とダイオードＤ１はアクティブクランプ回路２２を構成する。

また、ダイオードＤ１のアノード端子は抵抗Ｒ１１を介して配線ＧＮＤに接続されている。
また、外部端子Ｔ２はキャパシタＣ１を介してトランジスタＭ１のゲート端子に接続されている。

また、外部端子Ｔ２は、ツェナーダイオードＺＤ２のカソード端子に接続され、ツェナーダイオードＺＤ２のアノード端子はダイオードＤ２のアノード端子に接続され、ダイオードＤ２のカソード端子はトランジスタＭ４のゲート端子に接続されている。このツェナーダイオードＺＤ２とダイオードＤ２はアクティブクランプ回路２３を構成する。

トランジスタＭ４のソース端子（第２端子）はトランジスタＭ２のゲート端子に接続され、トランジスタＭ４のドレイン端子（第１端子）は配線ＧＮＤに接続されている。トランジスタＭ４は、トランジスタＭ３の導電型と同じ導電型のＭＯＳトランジスタ、つまりＮチャネルＭＯＳトランジスタである。トランジスタＭ４のゲート端子は抵抗Ｒ１４を介して配線ＧＮＤに接続されている。抵抗Ｒ１４の抵抗値は、たとえば、抵抗Ｒ１１の抵抗値よりも小さく設定される。これにより、トランジスタＭ４のゲート電圧は、出力トランジスタＭ１のゲート電圧より早く上昇し、トランジスタＭ４をオンする。

この出力回路３１の作用を説明する。
出力制御信号ＯＣ１がＬレベルのとき、バッファ回路２１の出力信号Ｓ１は、トランジスタＭ２のゲート端子に供給されるとともに、抵抗Ｒ１３を介してトランジスタＭ３のゲート端子に供給される。このトランジスタＭ３のゲート端子に接続されたトランジスタＭ４は、ゲート端子が抵抗Ｒ１４によりプルダウンされており、オフしている。したがって、出力信号Ｓ１に基づいて、トランジスタＭ２がオンし、トランジスタＭ３がオフする。出力トランジスタＭ１のゲート端子は、オンしたトランジスタＭ２により配線ＶＤＤに接続されるとともに、抵抗Ｒ１１により配線ＧＮＤに接続される。したがって、この抵抗Ｒ１１の抵抗値は、オンしたトランジスタＭ２による出力トランジスタＭ１のゲート電圧の上昇を妨げないように、大きな値に設定される。これにより、出力トランジスタＭ１のゲート端子に高電位電圧ＶＤＤが供給されて出力トランジスタＭ１がオンする。したがって、出力トランジスタＭ１を介して図示しないコントローラの負荷抵抗を介して電流が流れ、コントローラはＬレベルの信号を入力する。

一方、出力制御信号ＯＣ１がＨレベルのとき、バッファ回路２１の出力信号Ｓ１に基づいて、トランジスタＭ２がオフし、トランジスタＭ３がオンする。これにより、出力トランジスタＭ１のゲート端子は、オンしたトランジスタＭ３を介して配線ＧＮＤに接続され、出力トランジスタＭ１がオフする。したがって、出力トランジスタＭ１を介して電流が流れないため、コントローラは負荷抵抗によりＨレベルの信号を入力する。

出力トランジスタＭ１をオフしているときに、外部端子Ｔ２にノイズが加わると、出力トランジスタＭ１のドレイン−ゲート間の寄生容量による容量結合によって、出力トランジスタＭ１のゲート電圧が変動する。出力トランジスタＭ１のゲート端子は、オンしたトランジスタＭ３を介して配線ＧＮＤに接続されている。したがって、オンしたトランジスタＭ３は、出力トランジスタＭ１のゲート端子における電圧上昇を抑制する。これにより、出力トランジスタＭ１の誤動作が抑制される。

また、出力トランジスタＭ１をオフしているときに、外部端子Ｔ２に静電気放電（ＥＳＤ:Electric Static Discharge）のようなサージが加わると、外部端子Ｔ２のレベルが上昇する。この外部端子Ｔ２のレベルによってツェナーダイオードＺＤ１がブレークダウンし、ツェナーダイオードＺＤ１及びダイオードＤ１を介して電流が流れる。

また、外部端子Ｔ２のレベルによってツェナーダイオードＺＤ２がブレークダウンし、ツェナーダイオードＺＤ２及びダイオードＤ２を介して電流が流れる。この電流により、トランジスタＭ４のゲート電圧が上昇し、トランジスタＭ４がオンする。このオンしたトランジスタＭ４は、トランジスタＭ３のゲート端子を配線ＧＮＤに接続する。これにより、トランジスタＭ３がオフする。つまり、トランジスタＭ４は、サージに基づいてトランジスタＭ３をオフする。

すると、出力トランジスタＭ１のゲート端子は、抵抗Ｒ１１を介して配線ＧＮＤに接続される。したがって、上記の電流は、この抵抗Ｒ１１を介して配線ＧＮＤに流れるため、出力トランジスタＭ１は抵抗Ｒ１１によりオンする。これにより、外部端子Ｔ２に加わるサージ電圧（電流）はオンした出力トランジスタＭ１を介して外部端子Ｔ４（配線ＧＮＤ）に流れるため、ＥＳＤ耐性が確保される。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）出力制御信号ＯＣ１に基づいてオンしたトランジスタＭ３は、出力トランジスタＭ１のゲート端子を低電位側の配線ＧＮＤに接続し、出力トランジスタＭ１がオフする。したがって、ノイズ等が加わったときにトランジスタＭ３が出力トランジスタＭ１のゲート端子の電圧変動を抑制するため、出力トランジスタＭ１の意図しないオン、つまり出力トランジスタＭ１の誤作動を低減することができる。

（２−２）外部端子Ｔ２に加わるサージによってアクティブクランプ回路２３に電流が流れると、その電流によりトランジスタＭ４のゲート電圧が上昇してトランジスタＭ４がオンする。オンしたトランジスタＭ４は、トランジスタＭ３のゲート端子を配線ＧＮＤに接続するため、トランジスタＭ３がオフする。これにより、アクティブクランプ回路２２と抵抗Ｒ１１とによりオンした出力トランジスタＭ１によりサージが配線ＧＮＤに流れ、出力トランジスタＭ１の耐性を確保することができる。

（２−３）トランジスタＭ３のゲート端子は抵抗Ｒ１３を介してバッファ回路２１の出力端子に接続され、トランジスタＭ４はトランジスタＭ３のゲート端子に接続されている。トランジスタＭ４は、通常動作において、ゲート端子が抵抗Ｒ１４を介して配線ＧＮＤに接続されてオフしている。したがって、トランジスタＭ４は、通常動作において、出力回路の動作電流を増加させないため、低消費電力化を妨げない。また、バッファ回路２１の出力信号によりトランジスタＭ３をオンオフすることができる。そして、トランジスタＭ３をオンするようにバッファ回路２１から出力信号が出力されているときに、トランジスタＭ４をオンしてトランジスタＭ３のゲート端子を配線ＧＮＤに接続してそのトランジスタＭ３を容易にオフすることができる。

尚、上記各形態は、以下の態様で実施してもよい。
・上記第１実施形態に対し、抵抗Ｒ２をトランジスタＭ３と配線ＧＮＤの間に接続してもよい。また、トランジスタＭ３と出力トランジスタＭ１のゲート端子の間、トランジスタＭ３と配線ＧＮＤの間、の少なくとも一方に抵抗を挿入接続してもよい。

・上記各形態に対し、出力トランジスタをＰＭＯＳトランジスタとすること。
・上記第１実施形態において、トランジスタＭ１〜Ｍ３をバイポーラトランジスタとしてもよい。また、第２実施形態において、トランジスタＭ１〜Ｍ４をバイポーラトランジスタとしてもよい。

・上記各形態に対し、検出物からの反射光を受光回路１３にて受光する、所謂反射型の検出センサとしてもよい。
・上記各形態に対し、投光回路１２と受光回路１３とを互いに異なる筐体内に収納した検出システムとしてもよい。つまり、図１に示す検出センサ１０において投光回路１２を削除したセンサとしてもよい。

・上記各形態に対し、光以外の物理量（たとえば、磁力、温度、圧力、超音波、等）により対象物を検出する検出センサとしてもよい。

１０…検出センサ、１３…受光回路（検出回路）、１４…受光判定回路（判定回路）、１５…信号処理回路、１６，１７，３１…出力回路、２１…バッファ回路、２２…アクティブクランプ回路（第１アクティブクランプ回路）、２３…アクティブクランプ回路（第２アクティブクランプ回路）、ＤＳ…受光信号（判定信号）、ＫＳ…検出信号、Ｍ１…出力トランジスタ、Ｍ２…トランジスタ（第１トランジスタ）、Ｍ３…トランジスタ（第２トランジスタ）、Ｍ４…トランジスタ（第３トランジスタ）、Ｒ１…抵抗（第１抵抗）、Ｒ２…抵抗（第２抵抗）、Ｒ１１…抵抗（第１抵抗）、Ｒ１２…抵抗（第２抵抗）、Ｒ１３…抵抗（第４抵抗）、Ｒ１４…抵抗（第３抵抗）、ＺＤ１，ＺＤ２…ツェナーダイオード、Ｄ１，Ｄ２…ダイオード、Ｔ２…外部端子（出力端子）、ＧＮＤ…配線（第１配線）、ＶＤＤ…配線（第２配線）。

Claims (7)

1. 検出センサに設けられる出力回路であって、
   出力端子に第１端子が接続され、低電位側の第１配線に第２端子が接続された出力トランジスタと、
   前記出力端子と前記出力トランジスタの制御端子との間に接続された第１アクティブクランプ回路と、
   前記出力トランジスタの制御端子と前記第１配線との間に接続された第１抵抗と、
   出力制御信号が入力端子に供給されるバッファ回路と、
   高電位側の第２配線に第２端子が接続され、前記出力トランジスタの制御端子に第１端子が接続され、制御端子に前記バッファ回路の出力信号が供給される第１トランジスタと、
   前記出力トランジスタの制御端子に第１端子が接続され、前記第１配線に第２端子が接続され、制御端子に前記バッファ回路の出力信号が供給され、前記第１トランジスタに対して相補的にオンオフする第２トランジスタと、
   前記出力トランジスタの制御端子と前記第２トランジスタの第１端子との間、及び前記第２トランジスタの第２端子と前記第１配線との間、の少なくとも一方に挿入接続された第２抵抗と、
   を備えたことを特徴とする出力回路。
2. 前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値より大きく設定されたこと、を特徴とする請求項１に記載の出力回路。
3. 前記第２トランジスタの制御端子に第２端子が接続され、前記第１配線に第１端子が接続された第３トランジスタと、
   前記出力端子と前記第３トランジスタの制御端子との間に接続された第２アクティブクランプ回路と、
   前記第３トランジスタの制御端子と前記第１配線の間に接続された第３抵抗と、
   を備えたことを特徴とする請求項１または２に記載の出力回路。
4. 前記第２トランジスタの制御端子は、第４抵抗を介して前記バッファ回路の出力端子に接続されること、を特徴とする請求項３に記載の出力回路。
5. 前記出力トランジスタは前記第１端子がドレイン端子であり、前記第２端子がソース端子である、ＭＯＳ型のトランジスタであること、を特徴とする請求項１〜４のいずれか一項に記載の出力回路。
6. 前記第１アクティブクランプ回路は、前記出力端子から前記出力トランジスタの制御端子に向かう方向に対して、順方向接続のダイオードと逆方向接続のツェナーダイオードを含むこと、
   を特徴とする請求項１〜５のいずれか一項に記載の出力回路。
7. 検出対象の物理量に応じた検出信号を出力する検出回路と、
   前記検出信号に応じた判定信号を出力する判定回路と、
   前記判定信号に基づいて出力制御信号を出力する信号処理回路と、
   請求項１〜６のいずれか一項に記載の出力回路と、
   を備えたことを特徴とする検出センサ。