TWI422111B - 過電壓保護電路 - Google Patents

Description

過電壓保護電路

本發明是有關於一種保護電路，且特別是有關於一種配置於晶片中的過電壓保護電路。

隨著系統單晶片設計理念的盛行，積體電路的功能也日趨強大而複雜。為了將諸多功能集合於同一晶片上，使得晶片的輸出入接腳(I/O pins)數目也日益地增加。由於高腳位積體電路的封裝成本十分昂貴，以致積體電路封裝所佔製造成本的比例也日益上升，因此，不得不將積體電路的封裝成本重新列入設計成本來考量。

為了要克服接腳不足的問題，除了可以增加接腳數目外，亦可在不同操作模式下透過同一接腳接收不同類型的信號，例如可透過同一接腳於不同模式下接收數位信號及類比信號。一般而言，數位信號於高準位的電壓會接近5伏，而類比信號的電壓會介於0至3.3伏之間。因此，數位信號處理電路的耐壓通常設計為5V，而類比位信號處理電路的耐壓通常設計為3.3V，並且數位信號處理電路的工作電壓通常為5V，而類比位信號處理電路的工作電壓通常為3.3V。更詳細的說，數位信號的高準位電壓會大於類比元件所能承受的電壓上限。

然而，當數位信號處理電路及類比位信號處理電路使用同一接腳時，接腳的電壓可能接收到接近5V(即高準位電壓)的數位信號。此時，類比位信號處理電路在接收到接近5V的數位信號時，會由於所接收的電壓超過耐壓而導致類比位信號處理電路損壞。因此，在接腳與類比位信號處理電路之間須配置一過電壓保護電路，以保護類比位信號處理電路不被高準位電壓的數位信號所破壞。

本發明提供一種過電壓保護電路，其配置於晶片的接腳與類比信號處理電路之間，以於接腳接收的輸入電壓大類比信號處理電路的工作電壓時防止輸入電壓傳送至類比信號處理電路，並以此保護類比信號處理電路。

本發明提出一種過電壓保護電路，適用於具有接腳、數位信號處理電路及類比信號處理電路的晶片，數位信號處理電路耦接接腳，過電壓保護電路耦接於接腳與類比信號處理電路之間。過電壓保護電路包括電壓偵測單元、第一P型電晶體及第一N型電晶體。電壓偵測單元耦接接腳，以依據接腳接收的的輸入電壓輸出閘極驅動電壓及控制電壓。當輸入電壓小於等於類比信號處理電路的工作電壓時，致能閘極驅動電壓，控制電壓等於工作電壓。當輸入電壓大於工作電壓時，禁能閘極驅動電壓，控制電壓等於輸入電壓。第一P型電晶體的第一控制端耦接電壓偵測單元以接收閘極驅動電壓，第一P型電晶體的第二控制端耦接電壓偵測單元以接收控制電壓，第一P型電晶體的第一源/汲極端耦接接腳，第一P型電晶體的第二源/汲極端耦接類比信號處理電路。第一N型電晶體的控制端接收工作電壓，第一N型電晶體的第一源/汲極端耦接第一P型電晶體的第一源/汲極端，第一N型電晶體的第二源/汲極端耦接第一P型電晶體的第二源/汲極端。

在本發明之一實施例中，上述之電壓偵測單元包括電壓產生單元及閘極驅動單元。電壓產生單元耦接接腳，以依據輸入電壓輸出控制電壓及開關電壓。當輸入電壓小於等於工作電壓時，控制電壓等於工作電壓，開關電壓小於等於工作電壓減去門檻電壓。當輸入電壓大於工作電壓時，控制電壓及開關電壓等於輸入電壓。閘極驅動單元耦接接腳及電壓產生單元，以依據輸入電壓、控制電壓及開關電壓輸出閘極驅動電壓。當輸入電壓小於等於工作電壓時，致能閘極驅動電壓。當輸入電壓大於工作電壓時，禁能閘極驅動電壓。

在本發明之一實施例中，上述之電壓產生單元包括第一節點、第二節點、降壓單元、第二P型電晶體、第三P型電晶體、第四P型電晶體。第一節點輸出開關電壓。第二節點輸出控制電壓。降壓單元接收輸入電壓，且降壓單元的輸出端耦接第一節點。第二P型電晶體的第一控制端接收工作電壓，第二P型電晶體的第一源/汲極端接收輸入電壓，第二P型電晶體的第二源/汲極端耦接第一節點，第二P型電晶體的第二控制端耦接第二節點。第三P型電晶體的第一控制端耦接第一節點，第三P型電晶體的第一源/汲極端接收工作電壓，第三P型電晶體的第二源/汲極端耦接第二節點，第三P型電晶體的第二控制端耦接第二節點。第四P型電晶體的第一控制端接收工作電壓，第四P型電晶體的第一源/汲極端接收輸入電壓，第四P型電晶體的第二源/汲極端耦接第二節點，第四P型電晶體的第二控制端耦接第二節點。

在本發明之一實施例中，上述之降壓單元包括第二N型電晶體。第二N型電晶體的控制端耦接工作電壓，第二N型電晶體的第一源/汲極端接收輸入電壓，第二N型電晶體的第二源/汲極端耦接第一節點。

在本發明之一實施例中，上述之降壓單元包括第一電阻，耦接於輸入電壓與第一節點之間。

在本發明之一實施例中，上述之閘極驅動單元包括第三節點、分壓單元、緩衝單元、第五P型電晶體、第六P型電晶體及第三N型電晶體。第三節點輸出閘極驅動電壓。分壓單元耦接電壓產生單元以接收控制電壓，並依據控制電壓輸出分壓。緩衝單元耦接分壓單元，以依據分壓輸出準位電壓。第五P型電晶體的第一控制端耦接電壓產生單元以接收開關電壓，第五P型電晶體的第一源/汲極端耦接緩衝單元以接收準位電壓，第五P型電晶體的第二源/汲極端耦接第三節點，第五P型電晶體的第二控制端耦接電壓產生單元以接收控制電壓。第六P型電晶體的第一控制端接收工作電壓，第六P型電晶體的第一源/汲極端耦接接腳以接收輸入電壓，第六P型電晶體的第二源/汲極端輸出第六參考電壓至第三節點，第六P型電晶體的第二控制端耦接電壓產生單元以接收控制電壓。第三N型電晶體的控制端耦接工作電壓，第三N型電晶體的第一源/汲極端耦接緩衝單元以接收準位電壓，第三N型電晶體的第二源/汲極端耦接第三節點。

在本發明之一實施例中，上述之分壓單元由複數個N型電晶體串聯組成。

在本發明之一實施例中，上述之分壓單元包括第二電阻及第三電阻。第二電阻的第一端耦接電壓產生單元以接收控制電壓，第二電阻的第二端輸出分壓。第三電阻的第一端耦接第二電阻的第二端，第三電阻的第二端耦接一接地電壓。其中第三電阻的電阻值小於第二電阻的電阻值。

在本發明之一實施例中，上述之緩衝單元包括第一反相器及第二反相器，第一反相器的輸入端耦接分壓單元以接收分壓，第二反相器的輸入端耦接第一反相器的輸出端，第二反相器的輸出端輸出準位電壓。

在本發明之一實施例中，上述之緩衝單元包括比較器，比較上述分壓與比較電壓以輸出準位電壓。

基於上述，本發明過電壓保護電路，其配置於類比信號處理電路與接腳之間，過壓保護電路於輸入電壓大於工作電壓且輸入電壓與工作電壓的電壓差大於門檻電壓時呈現不導通，以避免過高的輸入電壓破壞類比信號處理電路。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為依據本發明一實施例的晶片內部的部分系統示意圖。請參照圖1，在本實施例中，晶片10至少包括具有接腳PD、數位信號處理電路20、過電壓保護電路100及類比信號處理電路30。數位信號處理電路20耦接接腳PD以接收輸入電壓Vin，過電壓保護電路100耦接於接腳PD與類比信號處理電路30之間，以保護類比信號處理電路30不受高電壓的破壞。其中，數位信號處理電路20的工作電壓假設為5V，類比信號處理電路30的工作電壓VDD假設為3.3V，並且數位信號處理電路20與類比信號處理電路30在此假設不會同時開啟。

換言之，當數位信號處理電路20開啟時，數位信號處理電路20可直接透過接腳PD接收數位信號(即輸入電壓Vin會於接近0V及接近5V之間進行切換)，並且當輸入電壓Vin接近5V時，過電壓保護電路100會呈現不導通以避免輸入電壓Vin破壞類比信號處理電路30。另一方面，當類比信號處理電路30開啟時，過電壓保護電路100會呈現導通以傳送接腳PD所接收的類比信號(即輸入電壓Vin會介於0V至3.3V之間)至類比信號處理電路30及數位信號處理電路20，並且由於數位信號處理電路20的工作電壓為5V，亦即數位信號處理電路20的耐壓大於5V，因此數位信號處理電路20不會受類比信號的影響而被破壞。

進一步來說，過電壓保護電路100包括電壓偵測單元110、電晶體PM1(即第一P型電晶體)及NM1(即第一N型電晶體)。電壓偵測單元110耦接接腳PD，以依據接腳PD接收的的輸入電壓Vin輸出閘極驅動電壓VGD及控制電壓VCL。電晶體PM1的閘極(即第一控制端)耦接電壓偵測單元110以接收閘極驅動電壓VGD，電晶體PM1的體極(bulk，即第二控制)端耦接電壓偵測單元110以接收控制電壓VCL，電晶體PM1的源極(即第一源/汲極端)耦接接腳PD，電晶體PM1的汲極(即第二源/汲極端)耦接類比信號處理電路。

電晶體NM1的閘極(即控制端)接收類比信號處理電路30的工作電壓VDD，電晶體NM1的源極(第一源/汲極端)耦接電晶體PM1的源極，電晶體NM1的汲極(即第二源/汲極端)耦接電晶體PM1的汲極。當接腳PD為接收數位信號時，輸入電壓Vin會接近0V或接近5V。當輸入電壓Vin接近5V(亦即大於工作電壓VDD且輸入電壓Vin與工作電壓VDD的電壓差大於門檻電壓)時，電壓偵測單元110輸出的控制電壓VCL會接近5V(亦即大於工作電壓VDD)，並且電壓偵測單元110禁能閘極驅動電壓VGD(例如為接近5V的高準位電壓)，以致於電晶體PM1會由於其閘極與其體極的電壓相近或相同而不導通，並且由於輸入電壓Vin大於工作電壓VDD，亦即電晶體NM1的源極的電壓高於其閘極的電壓，因此電晶體NM1同樣會呈現不導通。

當接腳PD為接收類比信號時，輸入電壓Vin介於0V至3.3V之間，亦即輸入電壓Vin小於等於工作電壓VDD。當輸入電壓Vin小於等於工作電壓VDD時，電壓偵測單元110輸出的控制電壓VCL會等於工作電壓VDD，並且電壓偵測單元110會致能閘極驅動電壓VGD(例如為接近0V的低準位電壓)，此時電晶體PM1及電晶體NM1形成互補式傳輸開關(complementary transmission switch)將輸入電壓Vin傳輸至類比信號處理電路30。

圖2為圖1依據本發明一實施例的電壓偵測單元的系統示意圖。請參照圖1及圖2，在本實施例中，電壓偵測單元110包括電壓產生單元210及閘極驅動單元220。電壓產生單元210耦接接腳PD，以依據輸入電壓Vin輸出控制電壓VCL及開關電壓VSW。當輸入電壓Vin小於等於工作電壓VDD時，控制電壓VCL等於工作電壓VDD，開關電壓VSW等於工作電壓VDD減去門檻電壓(threshold)。當輸入電壓Vin大於工作電壓VDD(即數位信號的高準位電壓5V)，控制電壓VCL及開關電壓VSW會等於輸入電壓Vin。

閘極驅動單元220耦接接腳PD及電壓產生單元210，以依據輸入電壓Vin、控制電壓VCL及開關電壓VSW輸出閘極驅動電壓VGD。當輸入電壓Vin小於等於工作電壓VDD時，致能閘極驅動電壓VGD。當輸入電壓Vin大於工作電壓VDD時，禁能閘極驅動電壓VGD。

圖3為圖2依據本發明一實施例的電壓產生單元的系統示意圖。請參照圖1至圖3，在本實施例中，電壓產生單元210’包括節點N1(即第一節點)、N2(即第二節點)、降壓單元310、電晶體PM2(即第二P型電晶體)、PM3(即第三P型電晶體)及PM4(即第四P型電晶體)。節點N1輸出開關電壓VSW。節點N2輸出控制電壓VCL。

降壓單元310耦接接腳PD以接收輸入電壓Vin，並且耦接至節點N1。電晶體PM2的閘極接收工作電壓VDD，電晶體PM2的源極接收輸入電壓Vin，電晶體PM2的汲極耦接至節點N2，電晶體PM2的體極耦接節點N2。

電晶體PM3的閘極耦接節點N1以接收開關電壓VSW，電晶體PM3的源極接收工作電壓VDD，電晶體PM3的汲極耦接至節點N2，電晶體PM3的體極耦接節點N2。電晶體PM4的閘極接收工作電壓VDD，電晶體PM4的源極接收輸入電壓Vin，電晶體PM4的汲極耦接至節點N2，電晶體PM4的體極耦接節點N2。

依據圖3的電路運作，當輸入電壓Vin小於等於工作電壓VDD時，電晶體PM2及PM4會由於其閘極的電壓大於源極的電壓而不導通。並且，節點N1的電壓(亦即開關電壓VSW)為小於等於工作電壓VDD降低一個門檻電壓。而電晶體PM3會由於其閘極的電壓小於其源極的電壓(即工作電壓VDD)且其閘極與其源極的電壓差大於等於一個門檻電壓而導通，以致於節點N2的電壓(亦即控制電壓VCL)會等於工作電壓VDD。

當輸入電壓Vin大於工作電壓VDD時(即數位信號高準位電壓5V)，電晶體PM2及PM4會由於其閘極的電壓小於其源極的電壓且其閘極與其源極的電壓差大於一個門檻電壓而導通，節點N1的電壓(亦即開關電壓VSW)等於輸入電壓Vin。而電晶體PM3會由於其閘極的電壓大於其源極的電壓而不導通。此時，節點N2的電壓(亦即控制電壓VCL)等於輸入電壓Vin。

此外，在本實施例中，降壓單元310包括電晶體NM2(即第二N型電晶體)，電晶體NM2的閘極耦接工作電壓VDD，電晶體NM2的汲極接收輸入電壓Vin，電晶體NM2的源極耦接節點N1。電晶體NM2為導通的條件是其閘極與源極間的電壓差須大於等於門檻電壓，因此電晶體NM2的源極的電壓會等於工作電壓VDD減去門檻電壓，亦即節點N1的電壓等於工作電壓VDD減去門檻電壓。

圖4為圖2依據本發明另一實施例的電壓產生單元的系統示意圖。請參照圖3至圖4，電壓產生單元210”與210’不同之處在於降壓單元410。在本實施例中，降壓單元410包括電阻R1(即第一電阻)，其耦接於輸入電壓Vin與節點N1之間，其中可透過設定電阻R1的電阻值，使得節點N1的電壓小於等於工作電壓VDD減去門檻電壓。

圖5為圖2依據本發明一實施例的閘極驅動單元的系統示意圖。請參照圖1、圖2及圖5，在本實施例中，閘極驅動單元220’包括節點N3(即第三節點)、分壓單元510、緩衝單元520、電晶體PM5(即第五P型電晶體)、PM6(即第六P型電晶體)及NM3(即第三N型電晶體)。節點N3輸出閘極驅動電壓VGD。分壓單元510耦接電壓產生單元210以接收控制電壓VCL，並依據控制電壓VCL輸出分壓VD，亦即對控制電壓VCL進行分壓以輸出分壓VD，例如，分壓VD小於控制電壓VCL的一半。

緩衝單元520耦接分壓單元510，以依據分壓VD輸出準位電壓VL。當分壓VD大於等於工作電壓VDD的一半時，準位電壓VL為高準位電壓(例如3.3V)。當分壓VD小於工作電壓VDD的一半時，準位電壓VL為低準位電壓(例如0V)。電晶體PM5的閘極耦接電壓產生單元210以接收開關電壓VSW，電晶體PM5的源極耦接緩衝單元520以接收準位電壓VL，電晶體PM5的汲極耦接至節點N3，電晶體PM5的體極耦接電壓產生單元210以接收控制電壓VCL。

電晶體PM6的閘極接收工作電壓VDD，電晶體PM6的源極耦接接腳PD以接收輸入電壓Vin，電晶體PM6的汲極耦接至節點N3，電晶體PM6的體極耦接電壓產生單元210以接收控制電壓VCL。電晶體NM3的閘極耦接工作電壓VDD，電晶體NM3的源極耦接緩衝單元520以接收準位電壓VL，電晶體NM3的汲極耦接節點N3。

依據圖3及圖5的電路運作，當輸入電壓Vin小於等於工作電壓VDD時，開關電壓VSW小於等於工作電壓VDD降低一個門檻電壓，控制電壓VCL等於工作電壓VDD。此時，分壓VD會小於工作電壓VDD的一半，因此緩衝單元520輸出準位電壓VL會為低準位電壓(即0V)。並且，電晶體PM6會由於其閘極的電壓大於等於其源極的電壓而不導通，電晶體PM5及NM3組成一互補式傳輸開關，將準位電壓VL傳輸至節點N3(亦即閘極驅動電壓VGD)。

當輸入電壓Vin大於工作電壓VDD時(即數位信號高準位電壓5V)，開關電壓VSW及控制電壓VCL等於輸入電壓Vin。由於控制電壓VCL升高，導致分壓VD升高，緩衝單元520輸出的準位電壓VL將為工作電壓VDD。此時，電晶體PM6會由於其閘極的電壓小於其源極的電壓且其源極與其閘極的電壓差大於門檻電壓而導通，因此節點N3的電壓(即閘極驅動電壓VGD)會為輸入電壓Vin。

此外，在本實施例中，分壓單元510包括電晶體NM4~NM8。其中，電晶體NM4~NM8的閘極皆耦接其汲極，亦即電晶體NM4的閘極耦接電晶體NM4的汲極，電晶體NM5的閘極耦接電晶體NM5的汲極，其餘則以此類推。並且，電晶體NM5~NM8的汲極皆耦接前一電晶體的源極，亦即電晶體NM5的汲極耦接電晶體NM4的源極，電晶體NM6的汲極耦接電晶體NM5的源極，其餘則以此類推。此外，電晶體NM4的汲極耦接電壓產生單元210以接收控制電壓VCL，電晶體NM6的源極輸出分壓VD，電晶體NM8的源極耦接接地電壓。

依據上述，控制電壓VCL會大於工作電壓VDD(即3.3V)，而電晶體NM4~NM8要導通須其閘極與源極之間的電壓差大於等於門檻電壓，因此在本實施例以電晶體NM4~NM8(即五顆電晶體)為例。並且，以輸出分壓VD的節點來看，分壓節點以上配置三顆電晶體NM4~NM6，分壓節點以下配置二顆電晶體NM7及NM8，因此分壓VD會等於控制電壓VCL的2/5倍(即小於控制電壓VCL的一半)。然而，本發明的其他實施例的電晶體的顆數並不限於此，可依據電路設計的不同而自行調整，並且透過電晶體串聯分壓的效果使分壓VD小於控制電壓VCL的一半即可。例如，分壓節點以上配置二顆電晶體，分壓節點以下配置一顆電晶體。

再者，在本實施例中，緩衝單元520包括反相器NOT1(即第一反相器)及NOT2(即第二反相器)。反相器NOT1的輸入端耦接分壓單元510以接收分壓VD，反相器NOT2的輸入端耦接反相器NOT的輸出端，反相器NOT的輸出端輸出準位電壓VL。當分壓VD小於，例如，工作電壓VDD的一半時，反相器NOT1會輸出高準位電壓，而反相器NOT2會輸出低準位電壓(即準位電壓VL)。當分壓VD大於等於工作電壓VDD的一半時，反相器NOT1會輸出低準位電壓，而反相器NOT2會輸出高準位電壓(即準位電壓VL)。

圖6為圖2依據本發明另一實施例的閘極驅動單元的系統示意圖。請參照圖5及圖6，閘極驅動單元220”與220’不同之處在於分壓單元610及緩衝單元620。在本實施例中，分壓單元610包括電阻R2(即第二電阻)及R3(即第三電阻。電阻R2的第一端耦接電壓產生單元210以接收控制電壓VCL，電阻R2的第二端輸出分壓VD。電阻R3的第一端耦接電阻R2的第二端，電阻R3的第二端耦接接地電壓。其中，電阻R3的電阻值小於電阻R2的電阻值，以致於分壓VD會小於控制電壓VCL的一半。緩衝單元620包括一緩衝器BF，當分壓VD小於工作電壓VDD的一半時，緩衝器BF輸出的準位電壓VL為低準位電壓；當分壓VD大於等於工作電壓VDD的一半時，緩衝器BF輸出的準位電壓VL為高準位電壓(即工作電壓VDD)。

圖7為圖2依據本發明再一實施例的閘極驅動單元的系統示意圖。請參照圖5及圖7，閘極驅動單元220’’’與220’不同之處在於緩衝單元710。在本實施例中，緩衝單元710包括比較器(在此以運算放大器OP來實現)。運算放大器OP的負輸入端接收比較電壓VCM，運算放大器OP的正輸入端接收分壓VD，運算放大器OP的輸出端輸出準位電壓VL，其中比較電壓VCM，例如，等於工作電壓VDD的一半。

綜上所述，本發明實施例的過電壓保護電路，其配置於類比信號處理電路與接腳之間，在數位信號處理電路透過此接腳接收數位信號時，過壓保護電路於數位信號為高準位電壓時呈現不導通，以避免數位信號的高準位電壓破壞類比信號處理電路。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．晶片

20．．．數位信號處理電路

30．．．類比信號處理電路

100．．．過電壓保護電路

110．．．電壓偵測單元

210、210’、210”．．．電壓產生單元

220、220’、220”、220’’’．．．閘極驅動單元

BF．．．緩衝器

N1~N3．．．節點

NOT1、NOT2．．．反相器

OP．．．運算放大器

PD．．．接腳

PM1~PM6、NM1~NM8．．．電晶體

R1~R3．．．電阻

VCL．．．控制電壓

VCM．．．比較電壓

VD．．．分壓

VDD．．．工作電壓

VGD．．．閘極驅動電壓

Vin．．．輸入電壓

VL．．．準位電壓

VSW．．．開關電壓

圖1為依據本發明一實施例的晶片內部的部分系統示意圖。

圖2為圖1依據本發明一實施例的電壓偵測單元的系統示意圖。

圖3為圖2依據本發明一實施例的電壓產生單元的系統示意圖。

圖4為圖2依據本發明另一實施例的電壓產生單元的系統示意圖。

圖5為圖2依據本發明一實施例的閘極驅動單元的系統示意圖。

圖6為圖2依據本發明另一實施例的閘極驅動單元的系統示意圖。

圖7為圖2依據本發明再一實施例的閘極驅動單元的系統示意圖。

10．．．晶片

20．．．數位信號處理電路

30．．．類比信號處理電路

100．．．過電壓保護電路

110．．．電壓偵測單元

PD．．．接腳

PM1、NM1．．．電晶體

VCL．．．控制電壓

VDD．．．工作電壓

VGD．．．閘極驅動電壓

Vin．．．輸入電壓

Claims (10)

1. 一種過電壓保護電路，適用於具有一接腳、一數位信號處理電路及一類比信號處理電路的一晶片，該數位信號處理電路耦接該接腳，該過電壓保護電路耦接於該接腳與該類比信號處理電路之間，該過電壓保護電路包括：一電壓偵測單元，耦接該接腳，以依據該接腳接收的的一輸入電壓輸出一閘極驅動電壓及一控制電壓，其中當該輸入電壓小於等於該類比信號處理電路的一工作電壓時，致能該閘極驅動電壓，該控制電壓等於該工作電壓，當該輸入電壓大於該工作電壓時，禁能該閘極驅動電壓，該控制電壓等於該輸入電壓；一第一P型電晶體，該第一P型電晶體的第一控制端耦接該電壓偵測單元以接收該閘極驅動電壓，該第一P型電晶體的第二控制端耦接該電壓偵測單元以接收該控制電壓，該第一P型電晶體的第一源/汲極端耦接該接腳，該第一P型電晶體的第二源/汲極端耦接該類比信號處理電路；以及一第一N型電晶體，該第一N型電晶體的控制端接收該工作電壓，該第一N型電晶體的第一源/汲極端耦接該第一P型電晶體的第一源/汲極端，該第一N型電晶體的第二源/汲極端耦接該第一P型電晶體的第二源/汲極端。
2. 如申請專利範圍第1項所述之過電壓保護電路，其中該電壓偵測單元包括：一電壓產生單元，耦接該接腳，以依據該輸入電壓輸出該控制電壓及一開關電壓，其中當該輸入電壓小於等於該工作電壓時，該控制電壓等於該工作電壓，該開關電壓小於等於該工作電壓減去該門檻電壓，當該輸入電壓大於該工作電壓時，該控制電壓及該開關電壓等於該輸入電壓；以及一閘極驅動單元，耦接該接腳及該電壓產生單元，以依據該輸入電壓、該控制電壓及該開關電壓輸出該閘極驅動電壓，其中當該輸入電壓小於等於該工作電壓時，致能該閘極驅動電壓，當該輸入電壓大於該工作電壓時，禁能該閘極驅動電壓。
3. 如申請專利範圍第2項所述之過電壓保護電路，其中該電壓產生單元包括：一第一節點，輸出該開關電壓；一第二節點，輸出該控制電壓；一降壓單元，接收該輸入電壓且該降壓單元的一輸出端耦接該第一節點；一第二P型電晶體，該第二P型電晶體的第一控制端接收該工作電壓，該第二P型電晶體的第一源/汲極端接收該輸入電壓，該第二P型電晶體的第二源/汲極端耦接該第一節點，該第二P型電晶體的第二控制端耦接該第二節點；一第三P型電晶體，該第三P型電晶體的第一控制端耦接該第一節點，該第三P型電晶體的第一源/汲極端接收該工作電壓，該第三P型電晶體的第二源/汲極端耦接該第二節點，該第三P型電晶體的第二控制端耦接該第二節點；以及一第四P型電晶體，該第四P型電晶體的第一控制端接收該工作電壓，該第四P型電晶體的第一源/汲極端接收該輸入電壓，該第四P型電晶體的第二源/汲極端耦接該第二節點，該第四P型電晶體的第二控制端耦接該第二節點。
4. 如申請專利範圍第3項所述之過電壓保護電路，其中該降壓單元包括一第二N型電晶體，該第二N型電晶體的控制端耦接該工作電壓，該第二N型電晶體的第一源/汲極端接收該輸入電壓，該第二N型電晶體的第二源/汲極端耦接該第一節點。
5. 如申請專利範圍第3項所述之過電壓保護電路，其中該降壓單元包括一第一電阻，耦接於該輸入電壓與該第一節點之間。
6. 如申請專利範圍第2項所述之過電壓保護電路，其中該閘極驅動單元包括：一第三節點，輸出該閘極驅動電壓；一分壓單元，耦接該電壓產生單元以接收該控制電壓，並依據該控制電壓輸出一分壓；一緩衝單元，耦接該分壓單元，以依據該分壓輸出一準位電壓；一第五P型電晶體，該第五P型電晶體的第一控制端耦接該電壓產生單元以接收該開關電壓，該第五P型電晶體的第一源/汲極端耦接該緩衝單元以接收該準位電壓，該第五P型電晶體的第二源/汲極端耦接該第三節點，該第五P型電晶體的第二控制端耦接該電壓產生單元以接收該控制電壓；一第六P型電晶體，該第六P型電晶體的第一控制端接收該工作電壓，該第六P型電晶體的第一源/汲極端耦接該接腳以接收該輸入電壓，該第六P型電晶體的第二源/汲極端輸出一第六參考電壓至該第三節點，該第六P型電晶體的第二控制端耦接該電壓產生單元以接收該控制電壓；以及一第三N型電晶體，該第三N型電晶體的控制端耦接該工作電壓，該第三N型電晶體的第一源/汲極端耦接該緩衝單元以接收該準位電壓，該第三N型電晶體的第二源/汲極端耦接該第三節點。
7. 如申請專利範圍第6項所述之過電壓保護電路，其中該分壓單元由複數個N型電晶體串聯組成。
8. 如申請專利範圍第6項所述之過電壓保護電路，其中該分壓單元包括：一第二電阻，該第二電阻的第一端耦接該電壓產生單元以接收該控制電壓，該第二電阻的第二端輸出該分壓；以及一第三電阻，該第三電阻的第一端耦接該第二電阻的第二端，該第三電阻的第二端耦接一接地電壓，其中該第三電阻的電阻值小於該第二電阻的電阻值。
9. 如申請專利範圍第6項所述之過電壓保護電路，其中該緩衝單元包括一第一反相器及一第二反相器，該第一反相器的輸入端耦接該分壓單元以接收該分壓，該第二反相器的輸入端耦接該第一反相器的輸出端，該第二反相器的輸出端輸出該準位電壓。
10. 如申請專利範圍第6項所述之過電壓保護電路，其中該緩衝單元包括一比較器，比較該分壓與一比較電壓以輸出該準位電壓。