JP6301755B2 - 検出センサ、検出センサの制御方法 - Google Patents

検出センサ、検出センサの制御方法 Download PDF

Info

Publication number
JP6301755B2
JP6301755B2 JP2014133111A JP2014133111A JP6301755B2 JP 6301755 B2 JP6301755 B2 JP 6301755B2 JP 2014133111 A JP2014133111 A JP 2014133111A JP 2014133111 A JP2014133111 A JP 2014133111A JP 6301755 B2 JP6301755 B2 JP 6301755B2
Authority
JP
Japan
Prior art keywords
output
signal
circuit
output transistor
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014133111A
Other languages
English (en)
Other versions
JP2016012808A (ja
Inventor
岳史 引地
岳史 引地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Industrial Devices SUNX Co Ltd
Original Assignee
Panasonic Industrial Devices SUNX Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Industrial Devices SUNX Co Ltd filed Critical Panasonic Industrial Devices SUNX Co Ltd
Priority to JP2014133111A priority Critical patent/JP6301755B2/ja
Priority to KR1020150054433A priority patent/KR101746916B1/ko
Publication of JP2016012808A publication Critical patent/JP2016012808A/ja
Application granted granted Critical
Publication of JP6301755B2 publication Critical patent/JP6301755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、検出センサ、検出センサの制御方法に関する。
従来、たとえば遮光式や反射式のように光を用いた検出センサは、検出対象の有無に応じた信号を出力するための出力回路を有している。出力回路は、出力端子に接続されたトランジスタを有し、この出力トランジスタをオンオフする。検出センサに接続されたコントローラは、出力トランジスタに接続された負荷におけるレベルに応じて、検出センサの出力信号のレベルを判定する。このような出力回路では、出力端子と電源との間が短絡したときの過電流から出力トランジスタを保護する保護回路を備えたものがある（たとえば、特許文献１参照）。
特開平６−３１１００５号公報
ところで、近年、検出センサは、設置箇所の制約などにより、外形形状の小型化が求められている。このため、検出センサに含まれる回路（出力回路等）においても小型化が求められる。
本発明は、上記課題を解決するためになされたものであって、その目的は、回路を小型化することにある。
上記課題を解決する検出センサは、第１の出力端子と第１配線との間に接続された第１の出力トランジスタと、第２の出力端子と前記第１配線との間に接続された第２の出力トランジスタと、検出対象に応じた判定信号に基づいて前記第１の出力トランジスタと前記第２の出力トランジスタとをオンオフ制御し、前記判定信号に応じた選択信号を出力する制御回路と、前記第１の出力トランジスタと前記第２の出力トランジスタのうち前記選択信号に基づいて選択した出力トランジスタの端子電圧を出力する選択回路と、前記選択回路の出力電圧に基づいて、前記選択した出力トランジスタが接続された出力端子の短絡を検知して短絡検知信号を出力する短絡検知回路と、前記短絡検知信号に基づいて短絡検知期間と出力禁止期間を交互に計測し、前記短絡検知期間に応じた第１期間信号と前記出力禁止期間に応じた第２期間信号を出力する計測回路と、を備え、前記制御回路は、前記第１期間信号に応じて前記選択した出力トランジスタをオンし、前記第２期間信号に応じて前記選択した出力トランジスタをオフする。
この構成によれば、選択した出力トランジスタの端子電圧に基づいて、その出力トランジスタが接続された出力端子が短絡しているか否かが判定される。そして、短絡を検知した場合には、選択した出力トランジスタを第１期間信号に応じてオンすることで、出力トランジスタの状態を確認することができる。そして、選択した出力トランジスタをオフすることで、過電流が流れるのを防止し、出力回路を保護する。このような出力回路は、論理回路等にて構成され、半導体装置（ＩＣ）化される。したがって、ディスクリート部品により保護回路等を構成する場合と比べ、検出センサに含まれる回路を小型化することができる。
上記の検出センサにおいて、前記制御回路は、前記判定信号に応じて前記第１の出力トランジスタと前記第２の出力トランジスタを相補的にオンオフし、前記判定信号に応じて前記選択信号を生成することが好ましい。
この構成によれば、第１の出力トランジスタと第２の出力トランジスタを相補的にオンオフすることで、判定信号に応じてオンした出力トランジスタによる信号と、判定信号に応じてオフした出力トランジスタによる信号とを選択的に得ることができる。
上記の検出センサにおいて、前記制御回路は、前記第１期間信号に基づいて、前記短絡検知期間において、前記選択した出力トランジスタを介して前記出力端子から前記第１配線に流れる電流量を変更するように前記出力トランジスタを制御することが好ましい。
この構成によれば、出力トランジスタをオンする第１期間において、その出力トランジスタに流れる電流量を少なくすることで、消費電力が低減される。
上記の検出センサにおいて、前記制御回路は、前記第１の出力トランジスタに対応する第１の出力制御信号及び第２の出力制御信号と、前記第２の出力トランジスタに対応する第３の出力制御信号及び第４の出力制御信号を生成する信号処理回路と、駆動電圧と前記駆動電圧より低い制限電圧が供給され、前記第１の出力制御信号に応じて前記駆動電圧を前記第１の出力トランジスタに供給し、前記第２の出力制御信号に応じて前記制限電圧を前記第１の出力トランジスタに供給する第１のスイッチ回路と、駆動電圧と前記制限電圧が供給され、前記第３の出力制御信号に応じて前記駆動電圧を前記第２の出力トランジスタに供給し、前記第４の出力制御信号に応じて前記制限電圧を前記第２の出力トランジスタに供給する第２のスイッチ回路と、を有することが好ましい。
この構成によれば、信号処理回路から出力される第１の出力制御信号と第２の出力制御信号に基づいて、第１の出力トランジスタのゲート電圧を容易に制御してオンオフとオン時における電流制限を行うことができる。また、信号処理回路から出力される第３の出力制御信号と第４の出力制御信号に基づいて、第２の出力トランジスタのゲート電圧を容易に制御してオンオフとオン時における電流制限を行うことができる。
上記の検出センサにおいて、前記出力トランジスタは、ＭＯＳ型のトランジスタであることが好ましい。
この構成によれば、出力トランジスタの端子電圧を検出するために、バイポーラトランジスタのように抵抗を必要としないため、回路の小型化を図ることが可能となる。
上記の検出センサにおいて、表示手段を有し、前記制御回路は、前記判定信号に応じて前記表示手段をオンオフし、前記短絡検知回路により検出された前記出力端子の短絡期間において、前記第１期間信号に応じて前記表示手段をオンし、前記第２期間信号に応じて前記表示手段をオフすることが好ましい。
この構成によれば、制御回路が表示手段を判定信号に応じてオンオフすることで、判定信号に基づく動作状態を表示手段により報知することができる。そして、出力端子の短絡が検知された場合に表示手段をオンオフすることで、短絡を報知することができる。
上記課題を解決する検出センサの制御方法は、検出対象の物理量に応じた検出信号を出力する検出回路と、前記検出信号に応じた判定信号を出力する判定回路と、第１の出力端子と第１配線との間に接続された第１の出力トランジスタと、第２の出力端子と前記第１配線との間に接続された第２の出力トランジスタと、を含み、前記判定信号に基づいて前記第１の出力トランジスタと前記第２の出力トランジスタをオンオフ制御する出力回路と、を有する検出センサの制御方法であって、前記第１の出力トランジスタと前記第２の出力トランジスタのうちのいずれか一方を選択し、その選択した出力トランジスタの端子電圧に基づいて、前記選択した出力トランジスタが接続された出力端子の短絡を検知して短絡検知期間と出力禁止期間を交互に計測し、前記短絡検知期間に前記選択した出力トランジスタをオンし、前記出力禁止期間に前記選択した出力トランジスタをオフする。
この構成によれば、選択した出力トランジスタの端子電圧に基づいて、その出力トランジスタが接続された出力端子が短絡しているか否かが判定される。そして、短絡を検知した場合には、選択した出力トランジスタを第１期間信号に応じてオンすることで、出力トランジスタの状態を確認することができる。そして、選択した出力トランジスタをオフすることで、過電流が流れるのを防止し、出力回路を保護する。このような出力回路は、論理回路等にて構成され、半導体装置（ＩＣ）化される。したがって、ディスクリート部品により保護回路等を構成する場合と比べ、検出センサに含まれる回路を小型化することができる。
本発明によれば、検出センサに含まれる回路を小型化することができる。
検出センサのブロック回路図である。 （ａ）（ｂ）は出力回路の動作説明図である。 出力回路の動作を示す波形図である。 出力回路の動作を示す波形図である。 信号処理回路の動作状態を示す遷移図である。
以下、一実施形態を説明する。
図１に示す検出センサ１０は、図示しないコントローラに接続される。たとえば、検出センサ１０の外部端子ＴＯＶ，ＴＯＧ，ＴＯ１，ＴＯ２は、図示しないコントローラに接続される。外部端子ＴＯＶ，ＴＯＧは電源端子であり、コントローラから駆動電圧（高電位電圧ＶＣＣ、低電位電圧ＧＮＤ）が供給される。外部端子ＴＯ１，ＴＯ２は出力端子である。なお、外部端子ＴＯＶ，ＴＯＧ，ＴＯ１，ＴＯ２は、たとえば、検出センサ１０をコントローラに接続するケーブルが接続される端子である。なお、ピグテール状のケーブルを含む検出センサの場合、外部端子ＴＯＶ，ＴＯＧ，ＴＯ１，ＴＯ２は、ケーブルの先端、コントローラのコネクタに接続されるコネクタの端子、または検出センサとコントローラの間の中継コネクタである。
検出センサ１０は、電源回路１１、投光回路１２、受光回路１３、受光判定回路１４、出力回路１５を有している。出力回路１５は、信号処理回路２１、マルチプレクサ２２、短絡検知回路２３、カウンタ２４、スイッチ回路ＳＷ１１，ＳＷ１２、出力トランジスタＭ１，Ｍ２を有している。
検出センサ１０は外部端子ＴＯＶを介して供給される駆動電圧ＶＣＣに基づいて動作し、出力回路１５の出力トランジスタＭ１，Ｍ２をオンオフする。コントローラは出力トランジスタＭ１，Ｍ２のオンオフに応じた信号を受け取る。
電源回路１１は検出センサ１０の外部端子ＴＯＶに接続されている。外部端子ＴＯＶは、この検出センサ１０が接続されるコントローラ（図示略）から検出センサ１０の駆動電圧が供給される。電源回路１１は、駆動電圧に基づいて各回路が動作するための高電位電圧ＶＤＤを生成する。なお、高電位電圧ＶＤＤの供給については、図１において省略している。
投光回路１２は、投光素子（たとえば発光ダイオード）を含む。投光回路１２は、電源回路１１から供給される動作電圧（たとえば高電位電圧ＶＤＤ）に基づいて動作し、光を投光する。受光回路１３は、受光素子（たとえばフォトトランジスタ）を含み、入射光量に応じたレベルの検出信号ＫＳを出力する。この検出センサ１０は、たとえば１つのハウジングに投光素子と受光素子とが互いに対向して配置された、フォトセンサ（光電センサ）である。検出対象は、投光回路１２から受光回路１３への光を遮断（遮光）する。
受光判定回路１４は、受光回路１３から出力される検出信号ＫＳに基づいて、受光回路１３に対する光の入射／遮光に応じたレベル（Ｈレベル／Ｌレベル）の受光信号ＤＳを出力する。したがって、受光信号ＤＳのレベルは、検出対象の有無に対応する。たとえば、受光判定回路１４は、入射時にＨレベルの受光信号ＤＳを出力し、遮光時にＬレベルの受光信号ＤＳを出力する。
信号処理回路２１には、モード設定スイッチＳＷ１と表示用発光ダイオードＰＤ１が接続されている。信号処理回路２１は、モード設定スイッチＳＷ１のオンオフに応じたモード設定信号ＭＳを入力する。モード設定スイッチＳＷ１は、信号処理回路２１の動作モード（表示モード）を設定する。表示用発光ダイオードＰＤ１の点灯／消灯は、受光回路１３の入遮光状態を示す。
たとえば、信号処理回路２１は、Ｌレベルのモード設定信号ＭＳ（モード設定スイッチＳＷ１がオン）に基づいて第１のモード（ＭＯＤＥ：１）と判定し、Ｈレベルのモード設定信号ＭＳ（モード設定スイッチＳＷ１がオフ）に基づいて第２のモード（ＭＯＤＥ：０）と判定する。第１のモード（ＭＯＤＥ：１）は、入光時に表示用発光ダイオードＰＤ１を点灯（遮光時は消灯）するモード（入光時ＯＮモード）であり、第２のモード（ＭＯＤＥ：０）は、遮光時に表示用発光ダイオードＰＤ１を点灯（入光時は消灯）するモード（遮光時ＯＮモード）である。
第１のモード（ＭＯＤＥ：１）のとき、信号処理回路２１は、Ｈレベルの受光信号ＤＳに基づいて、Ｈレベルの制御信号ＰＣを出力する。表示用発光ダイオードＰＤ１は、Ｈレベルの制御信号ＰＣに基づいて点灯する。したがって、受光回路１３の入光時、表示用発光ダイオードＰＤ１が点灯する。そして、信号処理回路２１は、Ｌレベルの受光信号ＤＳに基づいてＬレベルの制御信号ＰＣを出力する。したがって、受光回路１３の遮光時、表示用発光ダイオードＰＤ１が消灯する。
第２のモード（ＭＯＤＥ：０）のとき、信号処理回路２１は、Ｈレベルの受光信号ＤＳに基づいて、Ｌレベルの制御信号ＰＣを出力する。したがって、受光回路１３の入光時、表示用発光ダイオードＰＤ１が消灯する。そして、信号処理回路２１は、Ｌレベルの受光信号ＤＳに基づいてＨレベルの制御信号ＰＣを出力する。したがって、受光回路１３の遮光時、表示用発光ダイオードＰＤ１が点灯する。
信号処理回路２１は、受光信号ＤＳに基づいて、出力トランジスタＭ１を制御するための出力制御信号ＯＣ１１，ＯＣ１２を生成する。出力制御信号ＯＣ１１，ＯＣ１２は、スイッチ回路ＳＷ１１に供給される。スイッチ回路ＳＷ１１には、駆動電圧ＶＲＧと制限電圧ＶＬＭが供給される。また、スイッチ回路ＳＷ１１は、低電位電圧ＧＮＤが供給される配線（以下、配線ＧＮＤ）に接続されている。
駆動電圧ＶＲＧと制限電圧ＶＬＭは、電源回路１１により生成される。駆動電圧ＶＲＧの電圧値は、出力トランジスタＭ１をオンするように設定され、たとえば、信号処理回路２１の動作電圧ＶＤＤと等しく設定される。制限電圧ＶＬＭは、駆動電圧ＶＲＧより低く設定される。なお、制限電圧ＶＬＭは、出力トランジスタＭ１をオンさせ、その出力トランジスタＭ１のオン抵抗値を、駆動電圧ＶＲＧによる出力トランジスタＭ１のオン抵抗値より大きくするように設定される。
スイッチ回路ＳＷ１１は、出力トランジスタＭ１のゲート端子に接続されている。スイッチ回路ＳＷ１１は、出力制御信号ＯＣ１１，ＯＣ１２に基づいて、出力トランジスタＭ１のゲート端子に供給する電圧（ゲート電圧）ＶＧ１を生成する。
たとえば、スイッチ回路ＳＷ１１は、Ｈレベルの出力制御信号ＯＣ１１とＬレベルの出力制御信号ＯＣ１２に基づいて、駆動電圧ＶＲＧと等しいゲート電圧ＶＧ１を出力する。また、スイッチ回路ＳＷ１１は、Ｌレベルの出力制御信号ＯＣ１１とＨレベルの出力制御信号ＯＣ１２に基づいて、制限電圧ＶＬＭと等しいゲート電圧ＶＧ１を出力する。そして、スイッチ回路ＳＷ１１は、Ｌレベルの出力制御信号ＯＣ１１とＬレベルの出力制御信号ＯＣ１２に基づいて、低電位電圧ＧＮＤ（＝０Ｖ）と等しいゲート電圧ＶＧ１を出力する。
出力トランジスタＭ１は、たとえばＮチャネルＭＯＳトランジスタである。出力トランジスタＭ１のソース端子は配線ＧＮＤに接続され、ドレイン端子は外部端子ＴＯ１に接続されている。出力トランジスタＭ１は、ゲート電圧ＶＧ１に基づいてオンオフする。ここで、ゲート電圧ＶＧ１として、上記の駆動電圧ＶＲＧ，制限電圧ＶＬＭ，低電位電圧ＧＮＤを用いて説明する。たとえば、出力トランジスタＭ１は、駆動電圧ＶＲＧに基づいてオンし、低電位電圧ＧＮＤに基づいてオフする。
この検出センサ１０が接続されたコントローラは、コントローラの高電位電圧が供給される配線（電源配線）と外部端子ＴＯ１との間に接続された負荷抵抗を有している。したがって、検出センサ１０の出力トランジスタＭ１がオンしたとき、コントローラは、Ｌレベルの信号を入力する。一方、検出センサ１０の出力トランジスタＭ１がオフしたとき、コントローラはＨレベルの信号を入力する。
上記の出力トランジスタＭ１は、制限電圧ＶＬＭに基づいてオンする。このとき、出力トランジスタＭ１のオン抵抗値は、駆動電圧ＶＲＧに基づくオン抵抗値よりも大きい。したがって、信号処理回路２１は、Ｌレベルの出力制御信号ＯＣ１１とＨレベルの出力制御信号ＯＣ１２により制限電圧ＶＬＭを出力トランジスタＭ１のゲート端子に供給することで、駆動電圧ＶＲＧと比べ、出力トランジスタＭ１に流れる電流を制限する。
同様に、信号処理回路２１は、受光信号ＤＳに基づいて、出力トランジスタＭ２を制御するための出力制御信号ＯＣ２１，ＯＣ２２を生成する。出力制御信号ＯＣ２１，ＯＣ２２は、スイッチ回路ＳＷ１２に供給される。スイッチ回路ＳＷ１２には、駆動電圧ＶＲＧと制限電圧ＶＬＭが供給される。また、スイッチ回路ＳＷ１２は、低電位電圧ＧＮＤが供給される配線（以下、配線ＧＮＤ）に接続されている。
スイッチ回路ＳＷ１２は、出力トランジスタＭ２のゲート端子に接続されている。スイッチ回路ＳＷ１２は、出力制御信号ＯＣ２１，ＯＣ２２に基づいて、出力トランジスタＭ２のゲート端子に供給する電圧（ゲート電圧）ＶＧ２を生成する。
たとえば、スイッチ回路ＳＷ１２は、Ｈレベルの出力制御信号ＯＣ２１とＬレベルの出力制御信号ＯＣ２２に基づいて、駆動電圧ＶＲＧと等しいゲート電圧ＶＧ２を出力する。また、スイッチ回路ＳＷ１２は、Ｌレベルの出力制御信号ＯＣ２１とＨレベルの出力制御信号ＯＣ２２に基づいて、制限電圧ＶＬＭと等しいゲート電圧ＶＧ２を出力する。そして、スイッチ回路ＳＷ１２は、Ｌレベルの出力制御信号ＯＣ２１とＬレベルの出力制御信号ＯＣ２２に基づいて、低電位電圧ＧＮＤ（＝０Ｖ）と等しいゲート電圧ＶＧ２を出力する。
出力トランジスタＭ２は、たとえばＮチャネルＭＯＳトランジスタである。出力トランジスタＭ２のソース端子は配線ＧＮＤに接続され、ドレイン端子は外部端子ＴＯ２に接続されている。出力トランジスタＭ２は、ゲート電圧ＶＧ２に基づいてオンオフする。ここで、ゲート電圧ＶＧ２として、上記の駆動電圧ＶＲＧ，制限電圧ＶＬＭ，低電位電圧ＧＮＤを用いて説明する。たとえば、出力トランジスタＭ２は、駆動電圧ＶＲＧに基づいてオンし、低電位電圧ＧＮＤに基づいてオフする。
この検出センサ１０が接続されたコントローラは、コントローラの高電位電圧が供給される配線（電源配線）と外部端子ＴＯ２との間に接続された負荷抵抗を有している。したがって、検出センサ１０の出力トランジスタＭ２がオンしたとき、コントローラは、Ｌレベルの信号を入力する。一方、検出センサ１０の出力トランジスタＭ２がオフしたとき、コントローラはＨレベルの信号を入力する。
上記の出力トランジスタＭ２は、制限電圧ＶＬＭに基づいてオンする。このとき、出力トランジスタＭ２のオン抵抗値は、駆動電圧ＶＲＧに基づくオン抵抗値よりも大きい。したがって、信号処理回路２１は、Ｌレベルの出力制御信号ＯＣ２１とＨレベルの出力制御信号ＯＣ２２により制限電圧ＶＬＭを出力トランジスタＭ２のゲート端子に供給することで、駆動電圧ＶＲＧと比べ、出力トランジスタＭ２に流れる電流を制限する。
なお、本実施形態において、信号処理回路２１は、受光信号ＤＳに基づいて、２つの出力トランジスタＭ１，Ｍ２を相補的にオンオフするように、出力制御信号ＯＣ１１，ＯＣ１２，ＯＣ２１，ＯＣ２２を生成する。たとえば、信号処理回路２１は、Ｈレベルの受光信号ＤＳに基づいて、Ｈレベルの出力制御信号ＯＣ１１とＬレベルの出力制御信号ＯＣ２１（出力制御信号ＯＣ１２，ＯＣ２２はＬレベル）を生成する。Ｈレベルの出力制御信号ＯＣ１１に基づいて出力トランジスタＭ１に駆動電圧ＶＲＧが供給される。Ｌレベルの出力制御信号ＯＣ２１に基づいて出力トランジスタＭ２に低電位電圧ＧＮＤが供給される。したがって、出力トランジスタＭ１はオンし、出力トランジスタＭ２はオフする。即ち、受光回路１３の入光時、出力トランジスタＭ１がオンし、出力トランジスタＭ２がオフする。一方、信号処理回路２１は、Ｌレベルの受光信号ＤＳに基づいて、Ｌレベルの出力制御信号ＯＣ１１とＨレベルの出力制御信号ＯＣ２１（出力制御信号ＯＣ１２，ＯＣ２２はＬレベル）を生成する。したがって、受光回路１３の遮光時、出力トランジスタＭ１がオフし、出力トランジスタＭ２がオンする。
そして、信号処理回路２１は、Ｈレベルの出力制御信号ＯＣ１２（出力制御信号ＯＣ１１はＬレベル）により出力トランジスタＭ１をオンするとともに、その出力トランジスタＭ１に流れる電流を制限する。同様に、信号処理回路２１は、Ｈレベルの出力制御信号ＯＣ２２（出力制御信号ＯＣ２１はＬレベル）により出力トランジスタＭ２をオンするとともに、その出力トランジスタＭ２に流れる電流を制限する。
出力トランジスタＭ１のドレイン端子と、出力トランジスタＭ２のドレイン端子は、マルチプレクサ２２の入力端子に接続されている。したがって、マルチプレクサ２２には、出力トランジスタＭ１のドレイン端子における電圧（端子電圧ＶＴ１）と、出力トランジスタＭ２のドレイン端子における電圧（端子電圧ＶＴ２）が供給される。マルチプレクサ２２には、信号処理回路２１から選択信号ＭＤＳが供給される。
マルチプレクサ２２は、選択信号ＭＤＳに基づいて、端子電圧ＶＴ１と端子電圧ＶＴ２のいずれか一方を選択し、選択した端子電圧と等しい選択電圧ＶＭを出力する。
信号処理回路２１は、出力トランジスタＭ１，Ｍ２の動作に応じて、選択信号ＭＤＳを生成する。たとえば、信号処理回路２１は、出力トランジスタＭ１，Ｍ２のうち、オンした出力トランジスタに応じた端子電圧を選択するように、選択信号ＭＤＳを生成する。上記したように、信号処理回路２１は、受光信号ＤＳに基づいて、出力トランジスタＭ１，Ｍ２を相補的にオンオフする。このため、本実施形態の信号処理回路２１は、受光信号ＤＳに基づいて、選択信号ＭＤＳを生成する。
マルチプレクサ２２から出力される選択電圧ＶＭは、短絡検知回路２３に供給される。短絡検知回路２３は、選択電圧ＶＭに基づいて、出力トランジスタＭ１，Ｍ２が接続された外部端子ＴＯ１，ＴＯ２の短絡を検知し、検知結果に応じたレベルの短絡検知信号ＳＤ０を出力する。たとえば、短絡検知回路２３は、コンパレータ（比較器）を含む。短絡検知回路２３は、所定のしきい値電圧と選択電圧ＶＭを比較する。しきい値電圧は、短絡時における出力トランジスタＭ１，Ｍ２の状態に応じて設定される。たとえば、コントローラにおいて外部端子ＴＯ１が高電位側の電源配線と短絡（たとえば、負荷抵抗の両端子間が短絡）した場合、出力トランジスタＭ１に流れる電流が短絡していない状態（非短絡状態）よりも多くなり、端子電圧ＶＴ１は高くなる。非短絡時における端子電圧ＶＴ１と、短絡時における端子電圧ＶＴ１に応じて、しきい値電圧が設定される。
短絡検知回路２３は、たとえば選択電圧ＶＭがしきい値電圧より低い場合にＬレベル（論理値：０）の短絡検知信号ＳＤ０を出力し、選択電圧ＶＭがしきい値電圧より高い場合にＨレベル（論理値：１）の短絡検知信号ＳＤ０を出力する。なお、短絡検知回路２３の設定（たとえば、しきい値電圧）は、出力トランジスタＭ１，Ｍ２のゲート端子に駆動電圧ＶＲＧが供給されたときの端子電圧ＶＴ１，ＶＴ２に基づくものである。
短絡検知回路２３から出力される短絡検知信号ＳＤ０は、カウンタ２４に供給される。カウンタ２４は、短絡検知信号ＳＤ０に基づいて、出力トランジスタＭ１，Ｍ２が接続された外部端子ＴＯ１，ＴＯ２の短絡が検知されると、短絡検知期間Ｋ１と出力禁止期間Ｋ２を交互に計測する。短絡検知期間Ｋ１において、外部端子ＴＯ１，ＴＯ２が短絡されていない非短絡状態となると、カウンタ２４は出力禁止期間Ｋ２と短絡検知期間Ｋ１の計測を終了する。
詳述すると、カウンタ２４には、クロック信号ＣＬＫがたとえば信号処理回路２１から供給される。本実施形態のカウンタ２４はアップカウンタであり、たとえばＨレベルのクロック信号ＣＬＫに応答してカウント値をアップ（たとえば「＋１」）する。カウンタ２４は、外部端子ＴＯ１，ＴＯ２の短絡が検知される、つまりＨレベルの短絡検知信号ＳＤ０に基づいてＨレベルの短絡検知期間信号ＳＤ１を出力する。そして、カウンタ２４はカウント値をリセット（＝０）した後、クロック信号ＣＬＫのパルスをカウントする。
カウンタ２４は、Ｈレベルの短絡検知信号ＳＤ０に基づいてカウントを継続する。そして、カウンタ２４は、カウント値が短絡検知期間Ｋ１に応じた設定値ＫＲ１（たとえば「３２」）に達すると、Ｌレベルの短絡検知期間信号ＳＤ１を出力し、Ｈレベルの出力禁止期間信号ＳＤ２を出力する。そして、カウンタ２４は、カウント値をリセット（＝０）した後、クロック信号ＣＬＫのパルスをカウントする。さらに、カウンタ２４は、カウント値が出力禁止期間Ｋ２に応じた設定値ＫＲ２（たとえば「２５００」）に達すると、Ｌレベルの出力禁止期間信号ＳＤ２を出力し、Ｈレベルの短絡検知期間信号ＳＤ１を出力する。したがって、カウンタ２４は、出力禁止期間Ｋ２の計測を終了した後、Ｈレベルの短絡検知信号ＳＤ０に基づいて短絡検知期間Ｋ１を計測する。一方、出力禁止期間Ｋ２の計測を終了したとき、短絡検知信号ＳＤ０がＬレベルの場合、カウンタ２４は、次の出力禁止期間Ｋ２を計測しない。
また、カウンタ２４は、外部端子ＴＯ１，ＴＯ２の短絡を検知した最初の短絡検知期間Ｋ１が終了すると、Ｈレベルの短絡状態信号ＳＤ３を出力する。そして、カウンタ２４は、Ｌレベルの短絡検知信号ＳＤ０に基づいてＬレベルの短絡状態信号ＳＤ３を出力する。
即ち、カウンタ２４は、短絡検知期間Ｋ１を計測している間、Ｈレベルの短絡検知期間信号ＳＤ１を出力する。そして、カウンタ２４は、出力禁止期間Ｋ２を計測している間、Ｈレベルの出力禁止期間信号ＳＤ２を出力する。そして、カウンタ２４は、外部端子ＴＯ１，ＴＯ２の短絡を検知してから短絡が解消するまでの間、Ｈレベルの短絡状態信号ＳＤ３を出力する。
信号処理回路２１は、カウンタ２４から出力される各信号ＳＤ１，ＳＤ２，ＳＤ３と、受光信号ＤＳに基づいて、出力トランジスタＭ１，Ｍ２を制御する。そして、信号処理回路２１は、受光信号ＤＳに応じてオンした出力トランジスタＭ１，Ｍ２を、カウンタ２４から出力される各信号ＳＤ１，ＳＤ２，ＳＤ３に基づいて保護する。
たとえば、信号処理回路２１は、受光信号ＤＳに基づいて、入光時に出力トランジスタＭ１をオンする。この出力トランジスタＭ１が接続された外部端子ＴＯ１について、その外部端子ＴＯ１が高電位側の電源端子と短絡した場合、外部端子ＴＯ１から出力トランジスタＭ１を介して配線ＧＮＤに向かって過電流が流れる。この過電流による端子電圧ＶＴ１の変化（上昇）に基づき、短絡検知回路２３からＨレベルの短絡検知信号ＳＤ０が出力され、そのＨレベルの短絡検知信号ＳＤ０に基づいてカウンタ２４から各信号ＳＤ１〜ＳＤ３が出力される。信号処理回路２１は、各信号ＳＤ１〜ＳＤ３に基づいて出力トランジスタＭ１をオフし、出力回路１５に過電流が流れるのを防ぐ。
図２〜図５にしたがって、信号処理回路２１の動作の詳細と出力回路１５における作用を説明する。
図２（ａ）は、第１のモード（ＭＯＤＥ：１）における出力回路１５の動作状態を示し、図２（ｂ）は、第２のモード（ＭＯＤＥ：０）における出力回路１５の動作状態を示す。第１のモードと第２のモードは、表示用発光ダイオードＰＤ１の点灯／消灯が異なるのみであるため、ここでは第１のモードにおける動作を説明する。
図３に示すように、正常時において、Ｈレベルの受光信号ＤＳ（入光）に基づいて、出力トランジスタＭ１のゲート電圧ＶＧ１を駆動電圧ＶＲＧとし、出力トランジスタＭ１をオン（ＯＮ）する。また、出力トランジスタＭ２のゲート電圧ＶＧ２を低電位電圧ＧＮＤとし、出力トランジスタＭ２をオフ（ＯＦＦ）する。そして、表示用発光ダイオードＰＤ１を点灯する。そして、Ｈレベルの受光信号ＤＳに基づいてＨレベルの選択信号ＭＤＳを出力する。このＨレベルの選択信号ＭＤＳにより出力トランジスタＭ１を選択する。
そして、Ｌレベルの受光信号ＤＳ（遮光）に基づいて、出力トランジスタＭ１のゲート電圧ＶＧ１を低電位電圧ＧＮＤとし、出力トランジスタＭ１をオフ（ＯＦＦ）する。また、出力トランジスタＭ２のゲート電圧ＶＧ２を駆動電圧ＶＲＧとし、出力トランジスタＭ２をオン（ＯＮ）する。そして、表示用発光ダイオードＰＤ１を消灯する。そして、Ｌレベルの受光信号ＤＳに基づいてＬレベルの選択信号ＭＤＳを出力する。このＬレベルの選択信号ＭＤＳにより出力トランジスタＭ２を選択する。
入光時において、外部端子ＴＯ１が短絡する（時刻Ｔ１）と、Ｈレベルの短絡検知信号ＳＤ０が短絡検知回路２３から出力され、その短絡検知信号ＳＤ０に基づいてＨレベルの短絡検知期間信号ＳＤ１がカウンタ２４から出力される。カウンタ２４は、短絡検知期間Ｋ１を計測する。信号処理回路２１は、Ｈレベルの短絡検知期間信号ＳＤ１から所定時間ＫＶ経過すると、出力トランジスタＭ１のゲート電圧ＶＧ１を、駆動電圧ＶＲＧから制限電圧ＶＬＭまで低下させる。この制限電圧ＶＬＭにより出力トランジスタＭ１に流れる電流が駆動電圧ＶＲＧの場合と比べて少なくなる。このため、検出センサ１０が接続されたコントローラにおける消費電力が低減される。
そして、短絡検知期間Ｋ１が終わる（時刻Ｔ２）と、カウンタ２４はＬレベルの短絡検知期間信号ＳＤ１とＨレベルの出力禁止期間信号ＳＤ２を出力し、出力禁止期間Ｋ２を計測する。また、カウンタ２４は、Ｈレベルの短絡状態信号ＳＤ３を出力する。そして、信号処理回路２１は、出力を禁止する。つまり、信号処理回路２１は、出力トランジスタＭ１のゲート電圧ＶＧ１を低電位電圧ＧＮＤとし、出力トランジスタＭ１をオフ（ＯＦＦ）する。したがって、出力禁止期間Ｋ２では、出力回路１５に過電流が流れない。また、信号処理回路２１は、表示用発光ダイオードＰＤ１を消灯する。
そして、出力禁止期間Ｋ２が終わる（時刻Ｔ３）と、カウンタ２４はＨレベルの短絡検知期間信号ＳＤ１とＬレベルの出力禁止期間信号ＳＤ２を出力し、短絡検知期間Ｋ１を計測する。信号処理回路２１は、信号ＳＤ１，ＳＤ２に基づいて、出力トランジスタＭ１のゲート電圧ＶＧ１を駆動電圧ＶＲＧとし、出力トランジスタＭ１をオン（ＯＮ）する。また、信号処理回路２１は、Ｈレベルの短絡状態信号ＳＤ３に基づいて、表示用発光ダイオードＰＤ１を点灯する。
この出力トランジスタＭ１のオンにより、外部端子ＴＯ１における状態を確認する。そして、外部端子ＴＯ１が短絡している場合、上記と同様に、信号処理回路２１は、Ｈレベルの短絡検知期間信号ＳＤ１から所定時間ＫＶ経過すると、出力トランジスタＭ１のゲート電圧ＶＧ１を、駆動電圧ＶＲＧから制限電圧ＶＬＭまで低下させる。
そして、短絡検知期間Ｋ１が終わると、カウンタ２４はＬレベルの短絡検知期間信号ＳＤ１とＨレベルの出力禁止期間信号ＳＤ２を出力し、出力禁止期間Ｋ２を計測する。そして、信号処理回路２１は、出力を禁止する。つまり、信号処理回路２１は、出力トランジスタＭ１のゲート電圧ＶＧ１を低電位電圧ＧＮＤとし、出力トランジスタＭ１をオフする。また、信号処理回路２１は、表示用発光ダイオードＰＤ１を消灯する。
そして、出力禁止期間Ｋ２が終わる（時刻Ｔ４）と、上記と同様に、出力トランジスタＭ１がオンし、表示用発光ダイオードＰＤ１が点灯する。
つまり、出力回路１５において、短絡検知期間Ｋ１と出力禁止期間Ｋ２が交互に繰り返される。そして、短絡検知期間Ｋ１において、出力トランジスタＭ１がオンされ、出力禁止期間Ｋ２において出力トランジスタＭ１がオフされる。したがって、出力トランジスタＭ１をオフすることで、出力回路１５に過電流が流れることを防ぐ。また、出力トランジスタＭ１を間欠的にオンすることで、この出力トランジスタＭ１が接続された外部端子ＴＯ１の状態（短絡／非短絡）を確認する。
また、短絡検知期間Ｋ１に表示用発光ダイオードＰＤ１を点灯し、出力禁止期間Ｋ２に表示用発光ダイオードＰＤ１を消灯する。つまり、表示用発光ダイオードＰＤ１を点滅させる。正常時において、入光時に表示用発光ダイオードＰＤ１が連続的に点灯する。したがって、表示用発光ダイオードＰＤ１の点滅により、検出センサ１０を利用するユーザが外部端子ＴＯ１における短絡を把握することができる。
短絡検知期間Ｋ１は、出力トランジスタＭ１の意図しないオフ作動を防止する。
出力トランジスタＭ１の端子電圧ＶＴ１は、外部端子ＴＯ１に加わるノイズ等により変動することがある。この端子電圧ＶＴ１が短絡検知回路２３のしきい値電圧を超えると、短絡検知回路２３はＨレベルの短絡検知信号ＳＤ０を出力する。このときの端子電圧ＶＴ１の変化は、ノイズ等による一時的なものであるため、短絡検知回路２３は、Ｌレベルの短絡検知信号ＳＤ０を出力する。したがって、短絡検知信号ＳＤ０に基づいて出力トランジスタＭ１を制御すると、短い期間においてオフ、オンされてしまう。このような出力トランジスタＭ１のオン、オフは、コントローラにおける誤動作を招くおそれがある。このため、短絡検知期間Ｋ１を設定し、短絡検知期間Ｋ１の終了後に出力トランジスタＭ１をオフすることで、出力トランジスタＭ１の意図しないオフ作動、ひいては検出センサ１０が接続されたコントローラにおける誤動作を防止する。
また、短絡検知期間Ｋ１は、誤った短絡報知を防止する。上記したように、外部端子ＴＯ１に加わるノイズ等により出力トランジスタＭ１の端子電圧ＶＴ１が変動すると、それに応じてＨレベルの短絡検知信号ＳＤ０が出力される。したがって、短絡検知信号ＳＤ０に基づいて表示用発光ダイオードＰＤ１を制御すると、短い期間において消灯、点灯されるため、ユーザは、外部端子ＴＯ１の短絡と誤って認識してしまうおそれがある。短絡検知期間Ｋ１を設定し、短絡検知期間Ｋ１では表示用発光ダイオードＰＤ１を点灯させることで、ユーザにおける誤認識の発生を防止する。
そして、外部端子ＴＯ１における短絡が解消すると（時刻Ｔ５）、Ｌレベルの短絡検知信号ＳＤ０が短絡検知回路２３から出力され、その短絡検知信号ＳＤ０に基づいてＬレベルの短絡状態信号ＳＤ３がカウンタ２４から出力される。
次いで、出力禁止期間Ｋ２が終わる（時刻Ｔ６）と、カウンタ２４はＨレベルの短絡検知期間信号ＳＤ１とＬレベルの出力禁止期間信号ＳＤ２を出力し、短絡検知期間Ｋ１を計測する。信号処理回路２１は、信号ＳＤ１，ＳＤ２に基づいて、出力トランジスタＭ１のゲート電圧ＶＧ１を駆動電圧ＶＲＧとし、出力トランジスタＭ１をオン（ＯＮ）する。この出力トランジスタＭ１のオンにより、外部端子ＴＯ１における状態を確認する。
このとき、外部端子ＴＯ１は短絡していない。そして、信号処理回路２１は、外部端子ＴＯ１の短絡が解消されたこと（たとえば、短絡状態信号ＳＤ３のＨレベルからＬレベルのへの変化）をたとえば内部レジスタに記憶している。これらにより、信号処理回路２１は、出力トランジスタＭ１のゲート電圧ＶＧ１を駆動電圧ＶＲＧに維持する。
そして、短絡検知期間Ｋ１が終わると、外部端子ＴＯ１が短絡していないため、カウンタ２４は、Ｌレベルの短絡検知信号ＳＤ０に基づいて次の出力禁止期間Ｋ２を計測しない。そして、信号処理回路２１は、短絡状態信号ＳＤ３に基づいて、出力トランジスタＭ１に対する保護動作を終了する。
なお、信号処理回路２１は、Ｈレベルの受光信号ＤＳに基づいて、Ｌレベルの出力制御信号ＯＣ２１，ＯＣ２２を出力する。スイッチ回路ＳＷ１２は、これらの出力制御信号ＯＣ２１，ＯＣ２２に基づいて、低電位電圧ＧＮＤを出力トランジスタＭ２のゲート端子に供給し、出力トランジスタＭ２はオフする。出力トランジスタＭ２がオフしているため、この出力トランジスタＭ２が接続された外部端子ＴＯ２に短絡が生じても（時刻Ｔ７）、出力トランジスタＭ２に過電流は流れない。したがって、入光時において出力トランジスタＭ２に対する制御を省略することができる。
次に、遮光時における動作を説明する。
遮光時において、信号処理回路２１は、受光信号ＤＳに基づいて出力トランジスタＭ２をオンする。したがって、遮光時において、短絡検知及び保護動作は、出力トランジスタＭ２が接続された外部端子ＴＯ２に対応するものである。
外部端子ＴＯ２が短絡する（時刻Ｔ１１）と、Ｈレベルの短絡検知信号ＳＤ０が短絡検知回路２３から出力され、その短絡検知信号ＳＤ０に基づいてＨレベルの短絡検知期間信号ＳＤ１がカウンタ２４から出力される。カウンタ２４は、短絡検知期間Ｋ１を計測する。信号処理回路２１は、Ｈレベルの短絡検知期間信号ＳＤ１から所定時間ＫＶ経過すると、出力トランジスタＭ２のゲート電圧ＶＧ２を、駆動電圧ＶＲＧから制限電圧ＶＬＭまで低下させる。この制限電圧ＶＬＭにより出力トランジスタＭ２に流れる電流が駆動電圧ＶＲＧの場合と比べて少なくなる。このため、検出センサ１０が接続されたコントローラにおける消費電力が低減される。
そして、短絡検知期間Ｋ１が終わる（時刻Ｔ１２）と、カウンタ２４はＬレベルの短絡検知期間信号ＳＤ１とＨレベルの出力禁止期間信号ＳＤ２を出力し、出力禁止期間Ｋ２を計測する。また、カウンタ２４は、Ｈレベルの短絡状態信号ＳＤ３を出力する。そして、信号処理回路２１は、出力を禁止する。つまり、信号処理回路２１は、出力トランジスタＭ２のゲート電圧ＶＧ２を低電位電圧ＧＮＤとし、出力トランジスタＭ２をオフ（ＯＦＦ）する。したがって、出力禁止期間Ｋ２では、出力回路１５に過電流が流れない。
そして、出力禁止期間Ｋ２が終わる（時刻Ｔ１３）と、カウンタ２４はＨレベルの短絡検知期間信号ＳＤ１とＬレベルの出力禁止期間信号ＳＤ２を出力し、短絡検知期間Ｋ１を計測する。信号処理回路２１は、信号ＳＤ１，ＳＤ２に基づいて、出力トランジスタＭ２のゲート電圧ＶＧ２を駆動電圧ＶＲＧとし、出力トランジスタＭ２をオン（ＯＮ）する。また、信号処理回路２１は、Ｈレベルの短絡状態信号ＳＤ３に基づいて、表示用発光ダイオードＰＤ１を点灯する。
この出力トランジスタＭ２のオンにより、外部端子ＴＯ２における状態を確認する。そして、外部端子ＴＯ２が短絡している場合、上記と同様に、信号処理回路２１は、Ｈレベルの短絡検知期間信号ＳＤ１から所定時間ＫＶ経過すると、出力トランジスタＭ２のゲート電圧ＶＧ２を、駆動電圧ＶＲＧから制限電圧ＶＬＭまで低下させる。
そして、短絡検知期間Ｋ１が終わると、カウンタ２４はＬレベルの短絡検知期間信号ＳＤ１とＨレベルの出力禁止期間信号ＳＤ２を出力し、出力禁止期間Ｋ２を計測する。そして、信号処理回路２１は、出力を禁止する。つまり、信号処理回路２１は、出力トランジスタＭ２のゲート電圧ＶＧ２を低電位電圧ＧＮＤとし、出力トランジスタＭ２をオフする。また、信号処理回路２１は、表示用発光ダイオードＰＤ１を消灯する。
そして、出力禁止期間Ｋ２が終わる（時刻Ｔ１４）と、上記と同様に、出力トランジスタＭ２がオンし、表示用発光ダイオードＰＤ１を点灯する。
つまり、出力回路１５において、短絡検知期間Ｋ１と出力禁止期間Ｋ２が交互に繰り返される。そして、短絡検知期間Ｋ１において、出力トランジスタＭ２がオンされ、出力禁止期間Ｋ２において出力トランジスタＭ２がオフされる。したがって、出力トランジスタＭ２をオフすることで、出力回路１５に過電流が流れることを防ぐ。また、出力トランジスタＭ２を間欠的にオンすることで、この出力トランジスタＭ２が接続された外部端子ＴＯ２の状態（短絡/非短絡）を確認する。
また、２回目以降の短絡検知期間Ｋ１において表示用発光ダイオードＰＤ１を点灯し、出力禁止期間Ｋ２に表示用発光ダイオードＰＤ１を消灯する。つまり、表示用発光ダイオードＰＤ１を点滅させる。正常時において、遮光時に表示用発光ダイオードＰＤ１は消灯されている。したがって、表示用発光ダイオードＰＤ１の点滅により、検出センサ１０を利用するユーザが外部端子ＴＯ２における短絡を把握することができる。
次に、図４にしたがって、外部端子ＴＯ１と外部端子ＴＯ２とが短絡している場合を説明する。
上記したように、外部端子ＴＯ１，ＴＯ２の短絡確認は、外部端子ＴＯ１，ＴＯ２のそれぞれに接続された出力トランジスタＭ１，Ｍ２をオンすることにより行うことができる。そして、信号処理回路２１は、受光信号ＤＳに基づいて、入光時に出力トランジスタＭ１をオンし、遮光時に出力トランジスタＭ２をオンする。したがって、両外部端子ＴＯ１，ＴＯ２が共に短絡している場合でも、同様に動作する。
つまり、外部端子ＴＯ１，ＴＯ２が短絡する（時刻Ｔ２１）と、Ｈレベルの短絡検知信号ＳＤ０が短絡検知回路２３から出力され、その短絡検知信号ＳＤ０に基づいてＨレベルの短絡検知期間信号ＳＤ１がカウンタ２４から出力される。カウンタ２４は、短絡検知期間Ｋ１を計測する。信号処理回路２１は、Ｈレベルの短絡検知期間信号ＳＤ１から所定時間ＫＶ経過すると、出力トランジスタＭ１のゲート電圧ＶＧ１を、駆動電圧ＶＲＧから制限電圧ＶＬＭまで低下させる。
そして、短絡検知期間Ｋ１が終わる（時刻Ｔ２２）と、カウンタ２４はＬレベルの短絡検知期間信号ＳＤ１とＨレベルの出力禁止期間信号ＳＤ２を出力し、出力禁止期間Ｋ２を計測する。また、カウンタ２４は、Ｈレベルの短絡状態信号ＳＤ３を出力する。そして、信号処理回路２１は、出力トランジスタＭ１のゲート電圧ＶＧ１を低電位電圧ＧＮＤとし、出力トランジスタＭ１をオフ（ＯＦＦ）し、出力を禁止する。また、信号処理回路２１は、表示用発光ダイオードＰＤ１を消灯する。
そして、出力禁止期間Ｋ２が終わる（時刻Ｔ２３）と、カウンタ２４はＨレベルの短絡検知期間信号ＳＤ１とＬレベルの出力禁止期間信号ＳＤ２を出力し、短絡検知期間Ｋ１を計測する。信号処理回路２１は、信号ＳＤ１，ＳＤ２に基づいて、出力トランジスタＭ１のゲート電圧ＶＧ１を駆動電圧ＶＲＧとし、出力トランジスタＭ１をオン（ＯＮ）する。また、信号処理回路２１は、Ｈレベルの短絡状態信号ＳＤ３に基づいて、表示用発光ダイオードＰＤ１を点灯する。
この出力トランジスタＭ１のオンにより、外部端子ＴＯ１における状態を確認する。そして、外部端子ＴＯ１が短絡している場合、上記と同様に、信号処理回路２１は、Ｈレベルの短絡検知期間信号ＳＤ１から所定時間ＫＶ経過すると、出力トランジスタＭ１のゲート電圧ＶＧ１を、駆動電圧ＶＲＧから制限電圧ＶＬＭまで低下させる。
そして、短絡検知期間Ｋ１が終わると、カウンタ２４はＬレベルの短絡検知期間信号ＳＤ１とＨレベルの出力禁止期間信号ＳＤ２を出力し、出力禁止期間Ｋ２を計測する。そして、信号処理回路２１は、出力を禁止する。つまり、信号処理回路２１は、出力トランジスタＭ１のゲート電圧ＶＧ１を低電位電圧ＧＮＤとし、出力トランジスタＭ１をオフする。また、信号処理回路２１は、表示用発光ダイオードＰＤ１を消灯する。
そして、出力禁止期間Ｋ２が終わる（時刻Ｔ２４）と、上記と同様に、出力トランジスタＭ１がオンし、表示用発光ダイオードＰＤ１が点灯する。
そして、受光信号ＤＳがＬレベルになる（時刻Ｔ２５）と（遮光時）、信号処理回路２１は、出力トランジスタＭ１をオフし、出力トランジスタＭ２をオンする。つまり、信号処理回路２１は、出力トランジスタＭ１のゲート電圧ＶＧ１を低電位電圧ＧＮＤとする。そして、信号処理回路２１は、短絡検知期間Ｋ１の開始から所定時間ＫＶ以上経過しているため、出力トランジスタＭ２のゲート電圧ＶＧ２を制限電圧ＶＬＭとする。
そして、短絡検知期間Ｋ１が終わる（時刻Ｔ２６）と、カウンタ２４はＬレベルの短絡検知期間信号ＳＤ１とＨレベルの出力禁止期間信号ＳＤ２を出力し、出力禁止期間Ｋ２を計測する。また、カウンタ２４は、Ｈレベルの短絡状態信号ＳＤ３を出力する。そして、信号処理回路２１は、出力を禁止する。つまり、信号処理回路２１は、出力トランジスタＭ２のゲート電圧ＶＧ２を低電位電圧ＧＮＤとし、出力トランジスタＭ２をオフ（ＯＦＦ）する。
次いで、出力禁止期間Ｋ２が終わる（時刻Ｔ２７）と、カウンタ２４はＨレベルの短絡検知期間信号ＳＤ１とＬレベルの出力禁止期間信号ＳＤ２を出力し、短絡検知期間Ｋ１を計測する。信号処理回路２１は、信号ＳＤ１，ＳＤ２に基づいて、出力トランジスタＭ２のゲート電圧ＶＧ２を駆動電圧ＶＲＧとし、出力トランジスタＭ２をオン（ＯＮ）する。また、信号処理回路２１は、Ｈレベルの短絡状態信号ＳＤ３に基づいて、表示用発光ダイオードＰＤ１を点灯する。
この出力トランジスタＭ２のオンにより、外部端子ＴＯ２における状態を確認する。そして、外部端子ＴＯ２が短絡している場合、上記と同様に、信号処理回路２１は、Ｈレベルの短絡検知期間信号ＳＤ１から所定時間ＫＶ経過すると、出力トランジスタＭ２のゲート電圧ＶＧ２を、駆動電圧ＶＲＧから制限電圧ＶＬＭまで低下させる。
そして、短絡検知期間Ｋ１が終わると、カウンタ２４はＬレベルの短絡検知期間信号ＳＤ１とＨレベルの出力禁止期間信号ＳＤ２を出力し、出力禁止期間Ｋ２を計測する。そして、信号処理回路２１は、出力トランジスタＭ２のゲート電圧ＶＧ２を低電位電圧ＧＮＤとし、出力トランジスタＭ２をオフし、出力を禁止する。また、信号処理回路２１は、表示用発光ダイオードＰＤ１を消灯する。
そして、外部端子ＴＯ１，ＴＯ２における短絡が解消すると（時刻Ｔ２８）、Ｌレベルの短絡検知信号ＳＤ０が短絡検知回路２３から出力され、その短絡検知信号ＳＤ０に基づいてＬレベルの短絡状態信号ＳＤ３がカウンタ２４から出力される。
次いで、出力禁止期間Ｋ２が終わる（時刻Ｔ２９）と、カウンタ２４はＨレベルの短絡検知期間信号ＳＤ１とＬレベルの出力禁止期間信号ＳＤ２を出力し、短絡検知期間Ｋ１を計測する。信号処理回路２１は、信号ＳＤ１，ＳＤ２に基づいて、出力トランジスタＭ２のゲート電圧ＶＧ２を駆動電圧ＶＲＧとし、出力トランジスタＭ２をオン（ＯＮ）する。この出力トランジスタＭ２のオンにより、外部端子ＴＯ２における状態を確認する。
このとき、外部端子ＴＯ１，ＴＯ２は短絡していない。そして、信号処理回路２１は、外部端子ＴＯ２の短絡が解消されたこと（たとえば、短絡状態信号ＳＤ３のＨレベルからＬレベルのへの変化）をたとえば内部レジスタに記憶している。これらにより、信号処理回路２１は、出力トランジスタＭ２のゲート電圧ＶＧ２を駆動電圧ＶＲＧに維持する。
そして、短絡検知期間Ｋ１が終わると、外部端子ＴＯ１，ＴＯ２が短絡していないため、カウンタ２４は、Ｌレベルの短絡検知信号ＳＤ０に基づいて次の出力禁止期間Ｋ２を計測しない。そして、信号処理回路２１は、短絡状態信号ＳＤ３に基づいて、出力トランジスタＭ２に対する保護動作を終了する。
図５は、出力回路１５の動作状態の変化を示す。
ステートＳＴ１１，ＳＴ１２，ＳＴ１３は出力トランジスタＭ１に対する状態を示し、ステートＳＴ２１，ＳＴ２２，ＳＴ２３は出力トランジスタＭ２に対する状態を示す。たとえば、ステートＳＴ１１において、出力トランジスタＭ１をオンしている。そして、短絡検知期間信号ＳＤ１が「０」（Ｌレベル）の場合、このステートＳＴ１１を維持する。そして、短絡検知期間信号ＳＤ１が「１」（Ｈレベル）になると、ステートＳＴ１２へ遷移する。このステートＳＴ１２は、「短絡検知」状態を示す。
ステートＳＴ１２において、短絡検知期間信号ＳＤ１が「０」になると、ステートＳＴ１１へ遷移する。ステートＳＴ１２において短絡検知期間Ｋ１が終了すると出力禁止期間信号ＳＤ２が「１」になるため、ステートＳＴ１３へ遷移する。ステートＳＴ１３は「出力禁止」状態を示す。このステートＳＴ１３において、出力禁止期間Ｋ２が終了すると出力禁止期間信号ＳＤ２が「０」となり、ステートＳＴ１１へ遷移する。
ステートＳＴ１１において、受光信号ＤＳが「０」になると、ステートＳＴ２１へ遷移する。このステートＳＴ２１において、出力トランジスタＭ２をオンする。そして、短絡検知期間信号ＳＤ１が「０」（Ｌレベル）の場合、このステートＳＴ２１を維持する。そして、短絡検知期間信号ＳＤ１が「１」（Ｈレベル）になると、ステートＳＴ２２へ遷移する。このステートＳＴ２２は、「短絡検知」状態を示す。
ステートＳＴ２２において、短絡検知期間信号ＳＤ１が「０」になると、ステートＳＴ２１へ遷移する。ステートＳＴ２２において短絡検知期間Ｋ１が終了すると出力禁止期間信号ＳＤ２が「１」になるため、ステートＳＴ２３へ遷移する。ステートＳＴ２３は「出力禁止」状態を示す。このステートＳＴ２３において、出力禁止期間Ｋ２が終了すると出力禁止期間信号ＳＤ２が「０」となり、ステートＳＴ２１へ遷移する。ステートＳＴ２１において、受光信号ＤＳが「１」になると、ステートＳＴ１１へ遷移し、出力トランジスタＭ１をオンする。
なお、図５において、ステートＳＴ１１ａ，ＳＴ１２ａ，ＳＴ１３ａは、それぞれ短絡状態信号ＳＤ３が「１」の場合（図２（ａ）（ｂ）参照）を示す。同様に、ステートＳＴ２１ａ，ＳＴ２２ａ，ＳＴ２３ａは、それぞれ短絡状態信号ＳＤ３が「１」の場合（図２（ａ）（ｂ）参照）を示す。これらのステートは、表示用発光ダイオードＰＤ１を点滅させるために設定される。
たとえば、図２（ａ）に示す第１のモード（ＭＯＤＥ：１）において、出力トランジスタＭ２をオンするとき、表示用発光ダイオードＰＤ１を消灯する。このため、ステートＳＴ２２ａにおいて、表示用発光ダイオードＰＤ１を点灯させる。これにより、出力トランジスタＭ２が接続された外部端子ＴＯ２が短絡しているときに、表示用発光ダイオードＰＤ１を点滅させ、その短絡状態を報知することができる。なお、図２（ｂ）に示す第２のモード（ＭＯＤＥ：０）の場合、同様に、ステートＳＴ１２ａにおいて表示用発光ダイオードＰＤ１を点灯することで、出力トランジスタＭ１が接続された外部端子ＴＯ１の短絡を報知する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）検出センサ１０は、外部端子ＴＯ１，ＴＯ２に接続された出力トランジスタＭ１，Ｍ２を有している。マルチプレクサ２２は、選択信号ＭＤＳに基づいて選択した出力トランジスタＭ１の端子電圧ＶＴ１または出力トランジスタＭ２の端子電圧ＶＴ２に応じた選択電圧ＶＭを出力する。短絡検知回路２３は、選択電圧ＶＭに基づいて外部端子ＴＯ１，ＴＯ２の短絡を検知した短絡検知信号ＳＤ０を出力する。カウンタ２４は、短絡検知信号ＳＤ０に基づいて、短絡検知期間と出力禁止期間を計測し、短絡検知期間に応じた短絡検知期間信号ＳＤ１と、出力禁止期間に応じた出力禁止期間信号ＳＤ２を出力する。信号処理回路２１は、短絡検知期間信号ＳＤ１に応じて出力トランジスタＭ１，Ｍ２をオンし、出力禁止期間信号ＳＤ２に応じて出力トランジスタＭ１，Ｍ２をオフする。
したがって、選択した出力トランジスタＭ１，Ｍ２の端子電圧ＶＴ１，ＶＴ２に基づいて、その出力トランジスタＭ１，Ｍ２が接続された外部端子ＴＯ１，ＴＯ２が短絡しているか否かが判定される。そして、短絡を検知した場合には、選択した出力トランジスタＭ１，Ｍ２を短絡検知期間信号ＳＤ１に応じてオンすることで、出力トランジスタＭ１，Ｍ２が接続された外部端子ＴＯ１，ＴＯ２の状態を確認することができる。そして、選択した出力トランジスタＭ１，Ｍ２をオフすることで、過電流が流れるのを防止し、出力回路１５を保護することができる。このような出力回路１５は、論理回路等にて構成され、半導体装置（ＩＣ）化される。したがって、ディスクリート部品により保護回路等を構成する場合と比べ、検出センサ１０に含まれる回路を小型化することができる。
（２）信号処理回路２１は、受光信号ＤＳに基づいて出力トランジスタＭ１，Ｍ２を相補的にオンオフする。また、信号処理回路２１は、受光信号ＤＳに応じて選択信号ＭＤＳを生成する。この選択信号ＭＤＳに基づいてマルチプレクサ２２により出力トランジスタＭ１，Ｍ２が選択される。したがって、オンした出力トランジスタＭ１，Ｍ２の端子電圧ＶＴ１，ＶＴ２を容易に選択することができ、オンした出力トランジスタＭ１，Ｍ２が接続された外部端子ＴＯ１，ＴＯ２の状態（短絡／非短絡）を容易に検知することができる。
（３）信号処理回路２１は、受光信号ＤＳに基づいて出力トランジスタＭ１，Ｍ２を相補的にオンオフする。また、信号処理回路２１は、受光信号ＤＳに応じて選択信号ＭＤＳを生成する。この選択信号ＭＤＳに基づいてマルチプレクサ２２により出力トランジスタＭ１，Ｍ２が選択される。したがって、たとえば２つの外部端子ＴＯ１，ＴＯ２が短絡状態にあるとき、出力トランジスタＭ１，Ｍ２の何れか一方がオンされるとともに何れか他方がオフされる。オフされた出力トランジスタには、過電流が流れない。そして、オンされた出力トランジスタの端子電圧に応じて外部端子の短絡が検知される。したがって、２つの同じ導電型の出力トランジスタＭ１，Ｍ２を有する出力回路１５において、それぞれ１つの短絡検知回路２３とカウンタ２４を用いて外部端子ＴＯ１，ＴＯ２の短絡を検知し、信号処理回路２１において保護を行うことができる。このため、２つの出力トランジスタＭ１，Ｍ２のそれぞれに対応する保護のための回路を備える場合と比べ、出力回路１５の回路規模を縮小し、ひいては検出センサ１０の小型化を図ることができる。
（４）信号処理回路２１は、Ｈレベルの短絡検知期間信号ＳＤ１から所定時間ＫＶ経過すると、出力トランジスタＭ１，Ｍ２のゲート電圧ＶＧ１，ＶＧ２を、駆動電圧ＶＲＧから制限電圧ＶＬＭまで低下させる。この制限電圧ＶＬＭにより出力トランジスタＭ１，Ｍ２に流れる電流が駆動電圧ＶＲＧの場合と比べて少なくなる。したがって、検出センサ１０が接続されたコントローラにおける消費電力を低減することができる。
（５）スイッチ回路ＳＷ１１には駆動電圧ＶＲＧと制限電圧ＶＬＭが供給され、低電位側の配線ＧＮＤに接続されている。スイッチ回路ＳＷ１１は、Ｈレベルの出力制御信号ＯＣ１１とＬレベルの出力制御信号ＯＣ１２に基づいて、駆動電圧ＶＲＧと等しいゲート電圧ＶＧ１を出力する。また、スイッチ回路ＳＷ１１は、Ｌレベルの出力制御信号ＯＣ１１とＨレベルの出力制御信号ＯＣ１２に基づいて、制限電圧ＶＬＭと等しいゲート電圧ＶＧ１を出力する。そして、スイッチ回路ＳＷ１１は、Ｌレベルの出力制御信号ＯＣ１１とＬレベルの出力制御信号ＯＣ１２に基づいて、低電位電圧ＧＮＤ（＝０Ｖ）と等しいゲート電圧ＶＧ１を出力する。出力トランジスタＭ１は、制限電圧ＶＬＭに基づいてオンする。このとき、出力トランジスタＭ１のオン抵抗値は、駆動電圧ＶＲＧに基づくオン抵抗値よりも大きい。したがって、信号処理回路２１は、Ｌレベルの出力制御信号ＯＣ１１とＨレベルの出力制御信号ＯＣ１２により制限電圧ＶＬＭを出力トランジスタＭ１のゲート端子に供給することで、駆動電圧ＶＲＧと比べ、出力トランジスタＭ１に流れる電流を制限することができる。
同様に、スイッチ回路ＳＷ１２には駆動電圧ＶＲＧと制限電圧ＶＬＭが供給され、低電位側の配線ＧＮＤに接続されている。スイッチ回路ＳＷ１２は、Ｈレベルの出力制御信号ＯＣ２１とＬレベルの出力制御信号ＯＣ２２に基づいて、駆動電圧ＶＲＧと等しいゲート電圧ＶＧ２を出力する。また、スイッチ回路ＳＷ１２は、Ｌレベルの出力制御信号ＯＣ２１とＨレベルの出力制御信号ＯＣ２２に基づいて、制限電圧ＶＬＭと等しいゲート電圧ＶＧ２を出力する。そして、スイッチ回路ＳＷ１２は、Ｌレベルの出力制御信号ＯＣ２１とＬレベルの出力制御信号ＯＣ２２に基づいて、低電位電圧ＧＮＤ（＝０Ｖ）と等しいゲート電圧ＶＧ２を出力する。出力トランジスタＭ２は、制限電圧ＶＬＭに基づいてオンする。このとき、出力トランジスタＭ２のオン抵抗値は、駆動電圧ＶＲＧに基づくオン抵抗値よりも大きい。したがって、信号処理回路２１は、Ｌレベルの出力制御信号ＯＣ２１とＨレベルの出力制御信号ＯＣ２２により制限電圧ＶＬＭを出力トランジスタＭ２のゲート端子に供給することで、駆動電圧ＶＲＧと比べ、出力トランジスタＭ２に流れる電流を制限することができる。
（６）出力トランジスタＭ１，Ｍ２は、それぞれＭＯＳ型のトランジスタである。したがって、外部端子ＴＯ１，ＴＯ２の短絡検知のために、短絡検知回路２３において選択電圧ＶＭ、すなわち出力トランジスタＭ１，Ｍ２の端子電圧ＶＴ１，ＶＴ２に基づいて短絡検知信号ＳＤ０を生成する。このような端子電圧ＶＴ１，ＶＴ２を得るために、バイポーラトランジスタのように抵抗を必要としないため、回路の小型化を図ることができる。
（７）信号処理回路２１は、たとえば第１のモード（ＭＯＤＥ：１）のとき、受光信号ＤＳに基づいて、入光時に表示用発光ダイオードＰＤ１を点灯し、遮光時に表示用発光ダイオードＰＤ１を消灯する。このように、入光／遮光の状態を容易に報知する。そして、信号処理回路２１は、短絡検知期間信号ＳＤ１に基づいて表示用発光ダイオードＰＤ１を点灯し、出力禁止期間信号ＳＤ２に基づいて表示用発光ダイオードＰＤ１を消灯する。したがって、外部端子ＴＯ１，ＴＯ２の短絡時に、表示用発光ダイオードＰＤ１を点滅させることで、短絡状態を容易に報知することができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態に対し、出力トランジスタＭ１，Ｍ２をＰチャネルＭＯＳトランジスタとしてもよい。
・出力トランジスタをＮＰＮトランジスタまたはＰＮＰトランジスタとすること。その場合、短絡検出のための抵抗をトランジスタに接続し、抵抗とトランジスタの間のノードの電圧、またはトランジスタのベース端子の電圧に基づいて短絡検知を行うようにしてもよい。
・上記実施形態では、２つの出力トランジスタＭ１，Ｍ２を相補的にオンオフしたが、同相にて出力トランジスタＭ１，Ｍ２をオンオフしてもよい。また、相補的な制御と同相の制御を設定可能としてもよい。
・上記実施形態では、短絡検知回路２３を例えばコンパレータを含むものとしたが、出力トランジスタＭ１，Ｍ２の短絡検知が可能であればよく、構成を適宜変更してもよい。たとえば、アナログ−デジタル変換器（ＡＤＣ）を含み、選択電圧ＶＭを変換したデジタル値に基づいて、出力トランジスタＭ１，Ｍ２の短絡を検知するようにしてもよい。
・上記実施形態では、カウンタ２４をアップカウンタとしたが、ダウンカウンタとしてもよい。たとえば、短絡検知期間Ｋ１において、Ｈレベルの短絡検知信号ＳＤ０に基づいて設定値をカウント値にセットし、クロック信号ＣＬＫに基づいてカウントダウンする。そして、カウント値がゼロ（「０」）になると、Ｌレベルの短絡検知期間信号ＳＤ１を出力するとともにＨレベルの出力禁止期間信号ＳＤ２を出力する。出力禁止期間Ｋ２においても同様である。
・上記実施形態において、出力トランジスタＭ１，Ｍ２のゲート端子に対して、駆動電圧ＶＲＧ，制限電圧ＶＬＭ，低電位電圧ＧＮＤを供給する構成を適宜変更してもよい。たとえば、デジタルアナログ変換器（ＤＡＣ）により出力トランジスタＭ１，Ｍ２のゲート電圧ＶＧ１，ＶＧ２を制御するようにしてもよい。ＤＡＣは、信号処理回路２１に接続する、または信号処理回路２１に含めるようにしてもよい。
・上記実施形態では、制限電圧ＶＬＭの供給タイミングを信号処理回路２１に含まれるタイマ回路により行うこととしたが、他の構成によりタイミングを設定してもよい。たとえば複数のバッファ回路やインバータ回路を直列に接続した遅延回路、カウンタ回路等を用いて制限電圧ＶＬＭの供給タイミングを設定してもよい。また、カウンタ２４を用いて供給タイミングを設定してもよい。
・上記実施形態では、短絡検知期間Ｋ１において、出力トランジスタＭ１，Ｍ２のゲート端子に供給する電圧を駆動電圧ＶＲＧから制限電圧ＶＬＭに変化させるようにしたが、駆動電圧ＶＲＧを継続して供給するようにしてもよい。
１０…検出センサ、１３…受光回路、１４…受光判定回路、１５…出力回路、２１…信号処理回路（制御回路）、２４…カウンタ（計測回路）、２３…短絡検知回路、２２…マルチプレクサ（選択回路）、ＳＷ１１，ＳＷ１２…スイッチ回路（制御回路）、Ｍ１，Ｍ２…出力トランジスタ、ＴＯ１，ＴＯ２…外部端子（出力端子）ＧＮＤ…低電位電圧，配線（第１配線）、ＶＧ１，ＶＧ２…ゲート電圧、ＯＣ１１，ＯＣ１２，ＯＣ２１，ＯＣ２２…出力制御信号、ＰＤ１…表示用発光ダイオード（表示手段）、ＶＲＧ…駆動電圧、ＶＬＭ…制限電圧、ＳＤ０…短絡検知信号、ＳＤ１…短絡検知期間信号（第１期間信号）、ＳＤ２…出力禁止期間信号（第２期間信号）、ＳＤ３…短絡状態信号、Ｋ１…短絡検知期間、Ｋ２…出力禁止期間。

Claims (7)

  1. 第１の出力端子と第１配線との間に接続された第１の出力トランジスタと、
    第２の出力端子と前記第１配線との間に接続された第２の出力トランジスタと、
    検出対象に応じた判定信号に基づいて前記第１の出力トランジスタと前記第２の出力トランジスタとをオンオフ制御し、前記判定信号に応じた選択信号を出力する制御回路と、
    前記第１の出力トランジスタと前記第２の出力トランジスタのうち前記選択信号に基づいて選択した出力トランジスタの端子電圧を出力する選択回路と、
    前記選択回路の出力電圧に基づいて、前記選択した出力トランジスタが接続された出力端子の短絡を検知して短絡検知信号を出力する短絡検知回路と、
    前記短絡検知信号に基づいて短絡検知期間と出力禁止期間を交互に計測し、前記短絡検知期間に応じた第１期間信号と前記出力禁止期間に応じた第２期間信号を出力する計測回路と、
    を備え、
    前記制御回路は、前記第１期間信号に応じて前記選択した出力トランジスタをオンし、前記第２期間信号に応じて前記選択した出力トランジスタをオフすること、
    を特徴とする検出センサ。
  2. 前記制御回路は、前記判定信号に応じて前記第１の出力トランジスタと前記第２の出力トランジスタを相補的にオンオフし、前記判定信号に応じて前記選択信号を生成すること、を特徴とする請求項１に記載の検出センサ。
  3. 前記制御回路は、前記第１期間信号に基づいて、前記短絡検知期間において、前記選択した出力トランジスタを介して前記出力端子から前記第１配線に流れる電流量を変更するように前記出力トランジスタを制御すること、を特徴とする請求項１または２に記載の検出センサ。
  4. 前記制御回路は、前記第１の出力トランジスタに対応する第１の出力制御信号及び第２の出力制御信号と、前記第２の出力トランジスタに対応する第３の出力制御信号及び第４の出力制御信号を生成する信号処理回路と、
    駆動電圧と前記駆動電圧より低い制限電圧が供給され、前記第１の出力制御信号に応じて前記駆動電圧を前記第１の出力トランジスタに供給し、前記第２の出力制御信号に応じて前記制限電圧を前記第１の出力トランジスタに供給する第１のスイッチ回路と、
    駆動電圧と前記制限電圧が供給され、前記第３の出力制御信号に応じて前記駆動電圧を前記第２の出力トランジスタに供給し、前記第４の出力制御信号に応じて前記制限電圧を前記第２の出力トランジスタに供給する第２のスイッチ回路と、
    を有することを特徴とする請求項３に記載の検出センサ。
  5. 前記出力トランジスタは、ＭＯＳ型のトランジスタであること、を特徴とする請求項１〜４のいずれか一項に記載の検出センサ。
  6. 表示手段を有し、
    前記制御回路は、前記判定信号に応じて前記表示手段をオンオフし、前記短絡検知回路により検出された前記出力端子の短絡期間において、前記第１期間信号に応じて前記表示手段をオンし、前記第２期間信号に応じて前記表示手段をオフすること、
    を特徴とする請求項１〜５のいずれか一項に記載の検出センサ。
  7. 検出対象の物理量に応じた検出信号を出力する検出回路と、前記検出信号に応じた判定信号を出力する判定回路と、第１の出力端子と第１配線との間に接続された第１の出力トランジスタと、第２の出力端子と前記第１配線との間に接続された第２の出力トランジスタと、を含み、前記判定信号に基づいて前記第１の出力トランジスタと前記第２の出力トランジスタをオンオフ制御する出力回路と、を有する検出センサの制御方法であって、
    前記第１の出力トランジスタと前記第２の出力トランジスタのうちのいずれか一方を選択し、その選択した出力トランジスタの端子電圧に基づいて、前記選択した出力トランジスタが接続された出力端子の短絡を検知して短絡検知期間と出力禁止期間を交互に計測し、前記短絡検知期間に前記選択した出力トランジスタをオンし、前記出力禁止期間に前記選択した出力トランジスタをオフする、ことを特徴とする検出センサの制御方法。
JP2014133111A 2014-06-27 2014-06-27 検出センサ、検出センサの制御方法 Active JP6301755B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014133111A JP6301755B2 (ja) 2014-06-27 2014-06-27 検出センサ、検出センサの制御方法
KR1020150054433A KR101746916B1 (ko) 2014-06-27 2015-04-17 검출 센서 및 검출 센서의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014133111A JP6301755B2 (ja) 2014-06-27 2014-06-27 検出センサ、検出センサの制御方法

Publications (2)

Publication Number Publication Date
JP2016012808A JP2016012808A (ja) 2016-01-21
JP6301755B2 true JP6301755B2 (ja) 2018-03-28

Family

ID=55165442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014133111A Active JP6301755B2 (ja) 2014-06-27 2014-06-27 検出センサ、検出センサの制御方法

Country Status (2)

Country Link
JP (1) JP6301755B2 (ja)
KR (1) KR101746916B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11750186B2 (en) 2018-01-23 2023-09-05 Renesas Electronics Corporation Over-temperature protection circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892815B2 (ja) * 1990-11-02 1999-05-17 株式会社日立製作所 Ｉｇｂｔの駆動回路
JPH0514160A (ja) * 1991-07-05 1993-01-22 Omron Corp 検出スイツチ
JP3358089B2 (ja) * 1991-11-21 2002-12-16 オムロン株式会社 光電スイッチ
JP3401827B2 (ja) 1993-04-23 2003-04-28 松下電工株式会社 ２極性出力回路
JPH07302530A (ja) * 1994-05-09 1995-11-14 Omron Corp 検出スイッチ
JP3278791B2 (ja) * 1994-09-14 2002-04-30 オムロン株式会社 電子スイッチ
US8325453B2 (en) 2009-05-28 2012-12-04 Qualcomm, Incorporated Short-circuit protection for switched output stages
JP5307660B2 (ja) * 2009-07-30 2013-10-02 新日本無線株式会社 スイッチング駆動回路の短絡保護回路
KR101175191B1 (ko) 2010-12-17 2012-08-20 주식회사 한영넉스 자기 진단 기능을 갖는 센서

Also Published As

Publication number Publication date
JP2016012808A (ja) 2016-01-21
KR20160001613A (ko) 2016-01-06
KR101746916B1 (ko) 2017-06-14

Similar Documents

Publication Publication Date Title
JP5782238B2 (ja) 電圧検出回路及びその制御方法
US8315027B2 (en) Switch circuit having overcurrent detection function
JP6394704B2 (ja) 半導体装置
KR101311690B1 (ko) 단락 검출 회로 및 단락 검출 방법
US8183907B2 (en) Detection circuit and sensor device
US20100283759A1 (en) Touch sensor system and microcomputer
TW200721673A (en) Semiconductor integrated circuit
TW201340520A (zh) 電源保護電路
US7940505B1 (en) Low power load switch with protection circuitry
JP2011179861A (ja) 電圧検出回路
JP6301755B2 (ja) 検出センサ、検出センサの制御方法
JP6338943B2 (ja) 出力回路、検出センサ
JP6264160B2 (ja) 半導体物理量センサ装置
TW201513510A (zh) 具有保護功能的積體電路及操作系統
JP6699480B2 (ja) 信号処理装置
US20080119151A1 (en) Configuration setting device of integrated circuit and the configuration setting method thereof
US10566781B2 (en) Input/output buffer circuit with a protection circuit
TW201611520A (zh) 電源電壓監視電路、及具備該電源電壓監視電路的電子電路
JP2019205072A (ja) 入力装置、入力装置の制御方法
TWI497267B (zh) 電源開啟重置電路
JP2010109523A (ja) アナログマルチプレクサ
JP5391955B2 (ja) 半導体装置
TW201636763A (zh) 中央處理器保護電路
JP7315602B2 (ja) 電源装置
JP2013190256A (ja) 半導体集積回路及びその半導体集積回路のテストモード設定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180301

R150 Certificate of patent or registration of utility model

Ref document number: 6301755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250