KR20160001613A - 검출 센서 및 검출 센서의 제어 방법 - Google Patents

검출 센서 및 검출 센서의 제어 방법 Download PDF

Info

Publication number
KR20160001613A
KR20160001613A KR1020150054433A KR20150054433A KR20160001613A KR 20160001613 A KR20160001613 A KR 20160001613A KR 1020150054433 A KR1020150054433 A KR 1020150054433A KR 20150054433 A KR20150054433 A KR 20150054433A KR 20160001613 A KR20160001613 A KR 20160001613A
Authority
KR
South Korea
Prior art keywords
output
circuit
signal
output transistor
short
Prior art date
Application number
KR1020150054433A
Other languages
English (en)
Other versions
KR101746916B1 (ko
Inventor
타케시 히키치
Original Assignee
파나소닉 디바이스 썬크스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 디바이스 썬크스 주식회사 filed Critical 파나소닉 디바이스 썬크스 주식회사
Publication of KR20160001613A publication Critical patent/KR20160001613A/ko
Application granted granted Critical
Publication of KR101746916B1 publication Critical patent/KR101746916B1/ko

Links

Images

Classifications

    • G01R31/02—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor

Landscapes

  • Electronic Switches (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

회로를 소형화 할 수 있는 검출 센서, 검출 센서의 제어 방법을 제공하는 것을 목적으로 한다. 청구항 검출 센서는 외부 단자에 연결된 출력 트랜지스터를 가지고 있다. 멀티플렉서는 선택 신호에 따라 선택된 출력 트랜지스터의 단자 전압 또는 출력 트랜지스터의 단자 전압에 따른 선택 전압을 출력한다. 단락 감지 회로는 선택 전압에 따라서 외부 단자의 단락을 검출한 단락 감지 신호를 출력한다. 카운터는 단락 감지 신호에 따라서 단락 감지 기간과 출력 금지 기간을 측정하고, 단락 감지 기간에 따른 단락 감지 기간 신호와 출력 금지 기간에 따른 출력 금지 기간 신호를 출력한다. 신호 처리 회로는 단락 감지 기간 신호에 따라서 출력 트랜지스터를 온으로 하고, 출력 금지 기간 신호에 따라서 출력 트랜지스터를 오프로 한다.

Description

검출 센서 및 검출 센서의 제어 방법{DETECTION SENOR AND CONTROL METHOD FOR DETECTION SENSOR}
본 발명은 검출 센서 및 검출 센서의 제어 방법에 관한 것이다.
종래, 예를 들어 차광식 혹은 반사식처럼 빛을 이용한 검출 센서는 검출 대상의 유무에 따라 신호를 출력하는 출력 회로를 가지고 있다. 출력 회로는 출력 단자에 연결된 트랜지스터를 가지며, 이 출력 트랜지스터를 온/오프한다. 검출 센서에 연결된 컨트롤러는 출력 트랜지스터에 연결된 부하의 레벨에 따라 검출 센서의 출력 신호의 레벨을 판정한다. 이러한 출력 회로는 출력 단자와 전원 사이가 단락되면 과전류로부터 출력 트랜지스터를 보호하는 보호 회로를 구비한 것이 있다(예를 들어, 특허 문헌 1 참조).
일본 특개 H6-311005호 공보
근래, 검출 센서는 설치 장소의 제약 등으로 외형 형상의 소형화가 요구되고 있다. 따라서 검출 센서에 포함된 회로(출력 회로 등)에서도 소형화가 요구된다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 그 목적은 회로를 소형화하는 것에 있다.
상기 과제를 해결하는 검출 센서는 제1 출력 단자와 제1 배선 사이에 연결된 제1 출력 트랜지스터와, 제2 출력 단자와 상기 제1 배선 사이에 연결된 제2 출력 트랜지스터와, 검출 대상에 따른 판정 신호에 따라 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터를 온/오프 제어하고, 상기 판정 신호에 따른 선택 신호를 출력하는 제어 회로와, 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터 중 상기 선택 신호에 따라 선택된 출력 트랜지스터의 단자 전압을 출력하는 선택 회로와, 상기 선택 회로의 출력 전압에 따라 상기 선택된 출력 트랜지스터가 연결된 출력 단자의 단락을 감지하여 단락 감지 신호를 출력하는 단락 감지 회로와, 상기 단락 감지 신호에 따라 단락 감지 기간과 출력 금지 기간을 교대로 측정하고, 상기 단락 감지 기간에 따른 제1 기간 신호와 상기 출력 금지 기간에 따른 제2 기간 신호를 출력하는 측정 회로를 포함하고, 상기 제어 회로는 상기 제1 기간 신호에 따라 상기 선택된 출력 트랜지스터를 온으로 하고, 상기 제2 시간 신호에 따라 상기 선택된 출력 트랜지스터를 오프로 한다.
이 구성에 의하면 선택된 출력 트랜지스터의 단자 전압에 따라 출력 트랜지스터가 연결된 출력 단자의 단락 여부가 판정된다. 그리고 단락을 검출한 경우에는 선택된 출력 트랜지스터를 제1 기간 신호에 따라 온으로 함으로써 출력 트랜지스터의 상태를 확인할 수 있다. 그리고 선택된 출력 트랜지스터를 오프로 하여 과전류가 흐르는 것을 방지하고, 출력 회로를 보호한다. 이러한 출력 회로는 논리 회로 등으로 구성되고, 반도체 장치(IC)화 된다. 따라서 개별 부품에 의해 보호 회로 등을 구성하는 경우에 비해, 검출 센서에 포함되는 회로를 소형화할 수 있다.
상기 검출 센서에 있어서, 상기 제어 회로는 상기 판정 신호에 따라 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터를 상보적으로 온/오프하고, 상기 판정 신호에 따라 상기 선택 신호를 생성하는 것이 바람직하다.
이 구성에 의하면, 제1 출력 트랜지스터와 제2 출력 트랜지스터를 상보적으로 온/오프하는 것으로, 판정 신호에 따라서 온이 된 출력 트랜지스터에 의한 신호와, 판정 신호에 따라서 오프가 된 출력 트랜지스터에 의한 신호를 선택적으로 얻을 수 있다.
상기 검출 센서에 있어서, 상기 제어 회로는 상기 제1 기간 신호에 따라 상기 단락 감지 기간에 있어서, 상기 선택된 출력 트랜지스터를 통해 상기 출력 단자로부터 상기 제1 배선에 흐르는 전류의 양을 변경하도록 상기 출력 트랜지스터를 제어하는 것이 바람직하다.
이 구성에 의하면, 출력 트랜지스터를 온으로 하는 제1 기간에, 출력 트랜지스터에 흐르는 전류의 양을 적게 하는 것으로 소비 전력이 저감된다. 상기 검출 센서에 있어서, 상기 제어 회로는 상기 제1 출력 트랜지스터에 대응하는 제1 출력 제어 신호 및 제2 출력 제어 신호와, 상기 제2 출력 트랜지스터에 대응하는 제3 출력 제어 신호 및 제4 출력 제어 신호를 생성하는 신호 처리 회로와, 구동 전압과 상기 구동 전압보다 낮은 제한 전압이 공급되고, 상기 제1 출력 제어 신호에 따라 상기 구동 전압을 상기 제1 출력 트랜지스터 공급하고, 상기 제2 출력 제어 신호에 따라 상기 제한 전압을 상기 제1 출력 트랜지스터에 공급하는 제1 스위치 회로와, 구동 전압과 상기 제한 전압이 공급되고, 상기 제3 출력 제어 신호에 따라 상기 구동 전압을 상기 제2 출력 트랜지스터에 공급하고, 상기 제4 출력 제어 신호에 따라 상기 제한 전압을 상기 제2 출력 트랜지스터에 공급하는 제2 스위치 회로를 갖는 것이 바람직하다.
이 구성에 의하면, 신호 처리 회로로부터 출력되는 제1 출력 제어 신호와 제2 출력 제어 신호에 따라 제1 출력 트랜지스터의 게이트 전압을 용이하게 제어하고 온/오프와 온 했을 때에 전류 제한을 할 수 있다. 또한 신호 처리 회로로부터 출력되는 제3 출력 제어 신호와 제4 출력 제어 신호에 따라 제2 출력 트랜지스터의 게이트 전압을 용이하게 제어하고 온/오프와 온 했을 때에 전류 제한을 할 수 있다.
상기 검출 센서에 있어서, 상기 출력 트랜지스터는 MOS형 트랜지스터인 것이 바람직하다.
이 구성에 의하면, 출력 트랜지스터의 단자 전압을 검출하기 위해 바이 폴라 트랜지스터와 같이 저항을 필요로 하지 않기 때문에, 회로의 소형화를 도모하는 것이 가능해진다.
상기 검출 센서에서 표시 수단을 갖고, 상기 제어 회로는 상기 판정 신호에 따라 상기 표시 수단을 온/오프하고, 상기 단락 감지 회로에 의해 검출된 상기 출력 단자의 단락 기간에 있어서, 상기 제1 기간 신호에 따라 상기 표시 수단을 온하고, 상기 제2 기간 신호에 따라 상기 표시 수단을 오프하는 것이 바람직하다.
이 구성에 의하면, 제어 회로가 표시 수단을 판정 신호에 따라 온/오프하는 것으로, 판정 신호에 기초한 동작 상태를 표시 수단으로 나타낼 수 있다. 그리고 출력 단자의 단락이 감지된 경우에 표시 수단을 온/오프하는 것으로, 단락을 나타낼 수 있다.
상기 과제를 해결하는 검출 센서의 제어 방법은 검출 대상의 물리량에 따른 검출 신호를 출력하는 검출 회로와, 상기 검출 신호에 따라 판정 신호를 출력하는 판정 회로와, 제1 출력 단자와 제1 배선 사이에 연결된 제1 출력 트랜지스터와, 제2 출력 단자와 상기 제1 배선 사이에 연결된 제2 출력 트랜지스터를 포함하고, 상기 판정 신호에 따라 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터를 온/오프 제어하는 출력 회로를 갖는 검출 센서의 제어 방법에 있어서, 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터 중 어느 하나를 선택하고, 선택된 출력 트랜지스터의 단자 전압에 따라 상기 선택된 출력 트랜지스터가 연결된 출력 단자의 단락을 감지하여 단락 감지 기간과 출력 금지 기간을 교대로 측정하고, 상기 단락 감지 기간에 상기 선택된 출력 트랜지스터를 온 하고, 상기 출력 금지 기간에 상기 선택된 출력 트랜지스터를 오프한다.
이 구성에 의하면 선택된 출력 트랜지스터의 단자 전압에 따라 출력 트랜지스터가 연결된 출력 단자의 단락 여부가 판정된다. 그리고 단락을 검출한 경우에는 선택된 출력 트랜지스터를 제1 기간 신호에 따라 온함으로써, 출력 트랜지스터의 상태를 확인할 수 있다. 그리고 선택된 출력 트랜지스터를 오프 하는 것으로, 과전류가 흐르는 것을 방지하고 출력 회로를 보호한다. 이러한 출력 회로는 논리 회로 등으로 구성되고, 반도체 장비(IC)화 된다. 따라서 개별 부품에 의해 보호 회로 등을 구성하는 경우에 비해, 검출 센서에 포함되는 회로를 소형화 할 수 있다.
본 발명에 의하면, 검출 센서에 포함되는 회로를 소형화 할 수 있다.
도 1은 검출 센서 블록 회로도이다.
도 2a 및 도 2b는 출력 회로의 동작 설명도들이다.
도 3은 출력 회로의 동작을 나타내는 파형도이다.
도 4는 출력 회로의 동작을 나타내는 파형도이다.
도 5는 신호 처리 회로의 동작 상태를 나타내는 다이어그램이다.
이하, 실시 예를 설명한다.
도 1에 검출 센서(10)는 도시하지 않은 컨트롤러에 연결된다. 예를 들어, 검출 센서(10)의 외부 단자(TOV, TOG, TO1, TO2)는 도시하지 않은 컨트롤러에 연결된다. 외부 단자(TOV, TOG)는 전원 단자이며, 컨트롤러에서 구동 전압(고전위 전압(VCC), 저전위 전압(GND))이 공급된다. 외부 단자(TO1, TO2)는 출력 단자이다. 또한, 외부 단자(TOV, TOG, TO1, TO2)는 예를 들어, 검출 센서(10)를 컨트롤러에 연결하는 케이블이 연결되는 단자이다. 또한, 돼지꼬리(변발, pigtail)모양의 케이블을 포함하는 검출 센서의 경우, 외부 단자(TOV, TOG, TO1, TO2)는 케이블 끝, 컨트롤러의 커넥터에 연결되는 커넥터의 단자, 또는 검출 센서와 컨트롤러 사이의 중계 커넥터이다.
검출 센서(10)는 전원 회로(11), 투광 회로(12), 수광 회로(13), 수광 판정 회로(14), 출력 회로(15)를 가지고 있다. 출력 회로(15)는 신호 처리 회로(21), 멀티플렉서(22), 단락 감지 회로(23), 카운터(24), 스위치 회로(SW11, SW12), 출력 트랜지스터(M1, M2)를 가지고 있다.
검출 센서(10)는 외부 단자(TOV)를 통해 공급되는 구동 전압(VCC)에 따라 동작하며, 출력 회로(15)의 출력 트랜지스터(M1, M2)를 온/오프한다. 컨트롤러는 출력 트랜지스터(M1, M2)의 온/오프에 따른 신호를 받는다.
전원 회로(11)는 검출 센서(10)의 외부 단자(TOV)에 연결되어 있다. 외부 단자(TOV)는 상기 검출 센서(10)가 연결되는 컨트롤러(도시 생략)에서 검출 센서(10)의 구동 전압이 공급된다. 전원 회로(11)는 구동 전압에 따라 각 회로가 동작하기 위한 고전위 전압(VDD)을 생성한다. 고전위 전압(VDD)의 공급에 대해서는 도 1에서 생략하고 있다.
투광 회로(12)는 투광 소자(예를 들어 발광 다이오드)를 포함한다. 투광 회로(12)는 전원 회로(11)로부터 공급되는 동작 전압(예를 들어 고전위 전압(VDD))에 따라 동작하고, 빛을 투광한다. 수광 회로(13)는 수광 소자(예를 들어 포토 트랜지스터)를 포함하고, 입사 광량에 따른 레벨의 검출 신호(KS)를 출력한다. 상기 검출 센서(10)는 예를 들어 하나의 하우징에 투광 소자와 수광 소자가 서로 마주보고 배치된 포토 센서(광전 센서)이다. 검출 대상은 투광 회로(12)에서 수광 회로(13)로의 빛을 차단(차광)한다.
수광 판정 회로(14)는 수광 회로(13)로부터 출력되는 감지 신호(KS)에 따라 수광 회로(13)에 대한 빛의 입사/차광에 따른 레벨(H 레벨/L 레벨)의 수광 신호(DS)를 출력한다. 따라서 수광 신호(DS)의 레벨은 검출 대상의 유무에 대응한다. 예를 들어, 수광 판정 회로(14)는 입사시에 H 레벨의 수광 신호(DS)를 출력하고 차광 시에 L 레벨의 수광 신호(DS)를 출력한다.
신호 처리 회로(21)에는 모드 설정 스위치(SW1)와 표시용 발광 다이오드(PD1)가 연결되어있다. 신호 처리 회로(21)는 모드 설정 스위치(SW1)의 온/오프에 따른 모드 설정 신호(MS)를 입력한다. 모드 설정 스위치(SW1)는 신호 처리 회로(21)의 동작 모드(표시 모드)를 설정한다. 표시용 발광 다이오드(PD1)의 점등/소등은 수광 회로(13)의 입차광 상태를 나타낸다.
예를 들어, 신호 처리 회로(21)는 L 레벨의 모드 설정 신호(MS)(모드 설정 스위치(SW1)가 온)에 따라 제1 모드 (MODE: 1)로 판정하고, H 레벨의 모드 설정 신호(MS)(모드 설정 스위치(SW1)가 오프)에 따라 제2 모드 (MODE: 0)로 판정한다. 제1 모드(MODE: 1)는 입광 시에 표시용 발광 다이오드(PD1)를 점등(차광 시는 소등) 모드 (입광 시 ON 모드)이며, 제2 모드(MODE: 0)는 차광 시에 표시용 발광 다이오드(PD1)를 점등(입광 시 소등)하는 모드(차광 시 ON 모드)이다.
제1 모드(MODE: 1) 일 때, 신호 처리 회로(21)는 H 레벨의 수광 신호(DS)에 따라 H 레벨의 제어 신호(PC)를 출력한다. 표시용 발광 다이오드(PD1)는 H 레벨의 제어 신호(PC)에 따라 점등한다. 따라서 수광 회로(13)의 입광 시, 표시용 발광 다이오드(PD1)가 점등한다. 신호 처리 회로(21)는 L 레벨의 수광 신호(DS)에 따라 L 레벨의 제어 신호(PC)를 출력한다. 따라서 수광 회로(13)의 차광 시, 표시용 발광 다이오드(PD1)가 소등한다.
제2 모드(MODE: 0) 일 때, 신호 처리 회로(21)는 H 레벨의 수광 신호(DS)에 따라 L 레벨의 제어 신호(PC)를 출력한다. 따라서 수광 회로(13)의 입광 시, 표시용 발광 다이오드(PD1)가 소등한다. 신호 처리 회로(21)는 L 레벨의 수광 신호(DS)에 따라 H 레벨의 제어 신호(PC)를 출력한다. 따라서 수광 회로(13)의 차광 시, 표시용 발광 다이오드(PD1)가 점등한다.
신호 처리 회로(21)는 수광 신호(DS)에 따라 출력 트랜지스터(M1)를 제어하기 위한 출력 제어 신호(OC11, OC12)를 생성한다. 출력 제어 신호(OC11, OC12)는 스위치 회로(SW11)에 공급된다. 스위치 회로(SW11)는 구동 전압(VRG)과 제한 전압(VLM)이 공급된다. 또한 스위치 회로(SW11)는 저전위 전압(GND)이 공급되는 배선(이하, 배선(GND))에 연결되어 있다.
구동 전압(VRG)과 제한 전압(VLM)은 전원 회로(11)에 의해 생성된다. 구동 전압(VRG)의 전압 값은 출력 트랜지스터(M1)를 온하도록 설정되고, 예를 들어, 신호 처리 회로(21)의 동작 전압(VDD)와 동일하게 설정된다. 제한 전압(VLM)은 구동 전압(VRG)보다 낮게 설정된다. 제한 전압(VLM)은 출력 트랜지스터(M1)를 온시키고, 출력 트랜지스터(M1)의 온 저항 값을 구동 전압(VRG)에 의한 출력 트랜지스터(M1)의 온 저항 값보다 크게 되도록 설정된다.
스위치 회로(SW11)는 출력 트랜지스터(M1)의 게이트 단자에 연결되어 있다. 스위치 회로(SW11)는 출력 제어 신호(OC11, OC12)에 따라 출력 트랜지스터(M1)의 게이트 단자에 공급하는 전압(게이트 전압)(VG1)을 생성한다.
예를 들어, 스위치 회로(SW11)는 H 레벨의 출력 제어 신호(OC11)와 L 레벨의 출력 제어 신호(OC12)에 따라, 구동 전압(VRG)과 동일한 게이트 전압(VG1)을 출력한다. 스위치 회로(SW11)는 L 레벨의 출력 제어 신호(OC11)와 H 레벨의 출력 제어 신호(OC12)에 따라, 제한 전압(VLM)와 동일한 게이트 전압(VG1)을 출력한다. 그리고 스위치 회로(SW11)는 L 레벨의 출력 제어 신호(OC11)와 L 레벨의 출력 제어 신호(OC12)에 따라 저전위 전압(GND)(= 0V)와 동일한 게이트 전압(VG1)을 출력한다.
출력 트랜지스터(M1)는 예를 들어 N 채널 MOS 트랜지스터이다. 출력 트랜지스터(M1)의 소스 단자는 배선(GND)에 연결되고, 드레인 단자는 외부 단자(TO1)에 연결되어 있다. 출력 트랜지스터(M1)는 게이트 전압(VG1)에 따라 온/오프한다. 여기서 게이트 전압(VG1)으로서 상기의 구동 전압(VRG), 제한 전압(VLM), 저전위 전압(GND)을 이용하여 설명한다. 예를 들어, 출력 트랜지스터(M1)는 구동 전압(VRG)에 따라 온이 되고, 저전위 전압(GND)에 따라 오프된다.
이 검출 센서(10)가 연결된 컨트롤러는 컨트롤러의 고전위 전압이 공급되는 배선(전원 배선)과 외부 단자(TO1) 사이에 연결된 부하 저항을 가지고 있다. 따라서 검출 센서(10)의 출력 트랜지스터(M1)가 온 됐을 때 컨트롤러는 L 레벨의 신호를 입력한다. 한편, 검출 센서(10)의 출력 트랜지스터(M1)가 오프됐을 때, 컨트롤러는 H 레벨의 신호를 입력한다.
상기 출력 트랜지스터(M1)는 제한 전압(VLM)에 따라 온이 된다. 이 때, 출력 트랜지스터(M1)의 온 저항 값은 구동 전압(VRG)에 따라 온 저항 값보다 크다. 따라서, 신호 처리 회로(21)는 L 레벨의 출력 제어 신호(OC11)와 H 레벨의 출력 제어 신호(OC12)에 의해 제한 전압(VLM)을 출력 트랜지스터(M1)의 게이트 단자에 공급하는 것으로, 구동 전압(VRG)에 비해 출력 트랜지스터(M1)에 흐르는 전류를 제한한다.
마찬가지로, 신호 처리 회로(21)는 수광 신호(DS)에 따라 출력 트랜지스터(M2)를 제어하기 위한 출력 제어 신호(OC21, OC22)를 생성한다. 출력 제어 신호(OC21, OC22)는 스위치 회로(SW12)에 공급된다. 스위치 회로(SW12)에는 구동 전압(VRG)과 제한 전압(VLM)이 공급된다. 스위치 회로(SW12)는 저전위 전압(GND)이 공급되는 배선(이하, 배선(GND))에 연결되어있다.
스위치 회로(SW12)는 출력 트랜지스터(M2)의 게이트 단자에 연결되어 있다. 스위치 회로(SW12)는 출력 제어 신호(OC21, OC22)에 따라 출력 트랜지스터(M2)의 게이트 단자에 공급하는 전압(게이트 전압)(VG2)을 생성한다.
예를 들어, 스위치 회로(SW12)는 H 레벨의 출력 제어 신호(OC21)와 L 레벨의 출력 제어 신호(OC22)에 따라 구동 전압(VRG)과 동일한 게이트 전압(VG2)를 출력한다. 스위치 회로(SW12)는 L 레벨의 출력 제어 신호(OC21)와 H 레벨의 출력 제어 신호(OC22)에 따라 제한 전압(VLM)과 동일한 게이트 전압(VG2)을 출력한다. 스위치 회로(SW12)는 L 레벨의 출력 제어 신호(OC21)와 L 레벨의 출력 제어 신호(OC22)에 따라 저전위 전압(GND)(= 0V)과 동일한 게이트 전압(VG2)을 출력한다.
출력 트랜지스터(M2)는 예를 들어 N 채널 MOS 트랜지스터이다. 출력 트랜지스터(M2)의 소스 단자는 배선(GND)에 연결되고, 드레인 단자는 외부 단자(TO2)에 연결되어있다. 출력 트랜지스터(M2)는 게이트 전압(VG2)에 따라 온/오프한다. 여기서 게이트 전압(VG2)으로 상기의 구동 전압(VRG), 제한 전압(VLM), 저전위 전압(GND)을 이용하여 설명한다. 예를 들어, 출력 트랜지스터(M2)는 구동 전압(VRG)에 따라 온이 되고, 저전위 전압(GND)에 따라 오프가 된다.
상기 검출 센서(10)가 연결된 컨트롤러는 컨트롤러의 고전위 전압이 공급되는 배선(전원 배선)과 외부 단자(TO2) 사이에 연결된 부하 저항을 가지고 있다. 따라서 검출 센서(10)의 출력 트랜지스터(M2)가 온이 됐을 때 컨트롤러는 L 레벨의 신호를 입력한다. 한편, 검출 센서(10)의 출력 트랜지스터(M2)가 오프 됐을 때, 컨트롤러는 H 레벨의 신호를 입력한다.
상기의 출력 트랜지스터(M2)는 제한 전압(VLM)에 따라 온이 된다. 이 때, 출력 트랜지스터(M2)의 온 저항 값은 구동 전압(VRG)에 따라 온 저항 값보다 크다. 따라서, 신호 처리 회로(21)는 L 레벨의 출력 제어 신호(OC21)와 H 레벨의 출력 제어 신호(OC22)에 의해 제한 전압(VLM)을 출력 트랜지스터(M2)의 게이트 단자에 공급하는 것으로, 구동 전압(VRG)에 비해 출력 트랜지스터(M2)에 흐르는 전류를 제한한다.
본 실시예에서, 신호 처리 회로(21)는 수광 신호(DS)에 따라 2 개의 출력 트랜지스터(M1, M2)를 상보적으로 온/오프 하도록 출력 제어 신호(OC11, OC12, OC21, OC22)를 생성한다. 예를 들어, 신호 처리 회로(21)는 H 레벨의 수광 신호(DS)에 따라 H 레벨의 출력 제어 신호(OC11)와 L 레벨의 출력 제어 신호(OC21)(출력 제어 신호(OC12, OC22)은 L 레벨)를 생성한다. H 레벨의 출력 제어 신호(OC11)에 따라 출력 트랜지스터(M1)에 구동 전압(VRG)이 공급된다. L 레벨의 출력 제어 신호(OC21)에 따라 출력 트랜지스터(M2)에 저전위 전압(GND)이 공급된다. 따라서 출력 트랜지스터(M1)는 온이 되고, 출력 트랜지스터(M2)는 오프가 된다. 즉, 수광 회로(13)의 입광 시, 출력 트랜지스터(M1)이 온이 되고, 출력 트랜지스터(M2)가 오프가 된다. 한편, 신호 처리 회로(21)는 L 레벨의 수광 신호(DS)에 따라 L 레벨의 출력 제어 신호(OC11)와 H 레벨의 출력 제어 신호(OC21)(출력 제어 신호(OC12, OC22)는 L 레벨)를 생성한다. 따라서 수광 회로(13)의 차광 시, 출력 트랜지스터(M1)가 오프가 되고, 출력 트랜지스터(M2)가 온이 된다.
신호 처리 회로(21)는 H 레벨의 출력 제어 신호(OC12)(출력 제어 신호(OC11)는 L 레벨)에 의해 출력 트랜지스터(M1)를 선택하는 동시에, 출력 트랜지스터(M1)에 흐르는 전류를 제한한다. 마찬가지로, 신호 처리 회로(21)는 H 레벨의 출력 제어 신호(OC22)(출력 제어 신호(OC21)는 L 레벨)에 의해 출력 트랜지스터(M2)를 온으로 하는 동시에, 출력 트랜지스터(M2)에 흐르는 전류를 제한한다.
출력 트랜지스터(M1)의 드레인 단자와, 출력 트랜지스터(M2)의 드레인 단자는 멀티플렉서(22)의 입력 단자에 연결되어 있다. 따라서 멀티플렉서(22)는 출력 트랜지스터(M1)의 드레인 단자에서 전압 (단자 전압(VT1))과, 출력 트랜지스터(M2)의 드레인 단자에서 전압(단자 전압(VT2))이 공급된다. 멀티플렉서(22)에는 신호 처리 회로(21)로부터 선택 신호(MDS)가 공급된다.
멀티플렉서(22)는 선택 신호(MDS)에 따라 단자 전압(VT1)과 단자 전압(VT2) 중 하나를 선택하고, 선택한 단자 전압과 동등한 선택 전압(VM)을 출력한다.
신호 처리 회로(21)는 출력 트랜지스터(M1, M2)의 동작에 따라 선택 신호(MDS)를 생성한다. 예를 들어, 신호 처리 회로(21)는 출력 트랜지스터(M1, M2) 중, 온이 된 출력 트랜지스터에 따라 단자 전압을 선택하도록 선택 신호(MDS)를 생성한다. 상기한 바와 같이, 신호 처리 회로(21)는 수광 신호(DS)에 따라 출력 트랜지스터(M1, M2)를 상보적으로 온/오프한다. 따라서 본 실시 형태의 신호 처리 회로(21)는 수광 신호(DS)에 따라 선택 신호(MDS)를 생성한다.
멀티플렉서(22)로부터 출력되는 선택 전압(VM)은 단락 감지 회로(23)에 공급된다. 단락 감지 회로(23)는 선택 전압(VM)에 따라 출력 트랜지스터(M1, M2)가 연결된 외부 단자(TO1, TO2)의 단락을 감지하고, 감지 결과에 따라 레벨의 단락 감지 신호(SD0)를 출력한다. 예를 들어, 단락 감지 회로(23)는 비교기를 포함한다. 단락 감지 회로(23)는 소정의 임계치 전압과 선택 전압(VM)을 비교한다. 임계치 전압은 단락 시에 있어서의 출력 트랜지스터(M1, M2)의 상태에 따라 설정된다. 예를 들어, 컨트롤러에 외부 단자(TO1)가 고전위측의 전원 배선과 단락(예를 들어, 부하 저항의 양 단자 사이가 단락)한 경우, 출력 트랜지스터(M1)에 흐르는 전류가 단락되지 않은 상태 (비단락 상태)보다 많아 지고, 단자 전압(VT1)은 높아진다. 비단락 시의 단자 전압(VT1)과 단락 시의 단자 전압(VT1)에 따라 임계치 전압이 설정된다.
단락 감지 회로(23)는 예를 들어 선택 전압(VM)이 임계치 전압보다 낮은 경우에 L 레벨 (논리 값: 0) 단락 감지 신호(SD0)를 출력하고 선택 전압(VM)이 임계치 전압보다 높은 경우에 H 레벨 (논리 값: 1)의 단락 감지 신호(SD0)를 출력한다. 단락 감지 회로(23)의 설정(예를 들어, 임계치 전압)은 출력 트랜지스터(M1, M2)의 게이트 단자에 구동 전압(VRG)이 공급될 때의 단자 전압(VT1, VT2)에 근거한 것이다.
단락 감지 회로(23)로부터 출력되는 단락 감지 신호(SD0)는 카운터(24)에 공급된다. 카운터(24)는 단락 감지 신호(SD0)에 따라 출력 트랜지스터(M1, M2)가 연결된 외부 단자(TO1, TO2)의 단락이 감지되면, 단락 감지 기간(K1)과 출력 금지 기간(K2)을 교대로 측정한다. 단락 감지 기간(K1)에서 외부 단자(TO1, TO2)가 단락되지 않은 비단락 상태가 되면, 카운터(24)는 출력 금지 기간(K2)과 단락 감지 기간(K1)의 측정을 종료한다.
상세하게 설명하면, 카운터(24)에는 클럭 신호(CLK)가 예를 들어 신호 처리 회로(21)에서 공급된다. 본 실시 형태의 카운터(24)는 업 카운터이며, 예를 들어 H 레벨의 클럭 신호(CLK)에 응답하여 카운트 값을 업(예를 들어 '+1') 한다. 카운터(24)는 외부 단자(TO1, TO2)의 단락이 감지되는, 즉 H 레벨의 단락 감지 신호(SD0)에 따라 H 레벨의 단락 감지 기간 신호(SD1)을 출력한다. 그리고 카운터(24)는 카운트 값을 재설정(= 0)한 후, 클럭 신호(CLK)의 펄스를 카운트한다.
카운터(24)는 H 레벨의 단락 감지 신호(SD0)에 따라 카운트를 계속한다. 그리고 카운터(24)는 카운트 값이 단락 감지 기간(K1)에 따라 설정값(KR1)(예를 들어 '32')에 도달하면, L 레벨의 단락 감지 기간 신호(SD1)를 출력하고, H 레벨의 출력 금지 기간 신호(SD2)를 출력한다. 그리고 카운터(24)는 카운트 값을 리셋(= 0)한 후, 클럭 신호(CLK)의 펄스를 카운트한다. 또한 카운터(24)는 카운트 값이 출력 금지 기간(K2)에 따른 설정값(KR2)(예를 들어 '2500')에 도달하면, L 레벨의 출력 금지 기간 신호(SD2)를 출력하고, H 레벨의 단락 감지 기간 신호(SD1)를 출력한다. 따라서 카운터(24)는 출력 금지 기간(K2)의 측정을 종료한 후, H 레벨의 단락 감지 신호(SD0)에 따라 단락 감지 기간(K1)을 측정한다. 한편, 출력 금지 기간(K2)의 측정을 종료했을 때, 단락 감지 신호(SD0)가 L 레벨의 경우, 카운터(24)는 다음 출력 금지 기간(K2)을 측정하지 않는다.
또한 카운터 (24)는 외부 단자(TO1, TO2)의 단락을 검출한 첫 번째 단락 감지 기간(K1)이 종료되면, H 레벨의 단락 상태 신호(SD3)를 출력한다. 그리고 카운터(24)는 L 레벨의 단락 감지 신호(SD0)에 따라 L 레벨의 단락 상태 신호(SD3)를 출력한다.
즉, 카운터(24)는 단락 감지 기간(K1)을 측정하는 동안, H 레벨의 단락 감지 기간 신호(SD1)를 출력한다. 그리고 카운터(24)는 출력 금지 기간(K2)을 측정하는 동안, H 레벨의 출력 금지 기간 신호(SD2)를 출력한다. 그리고 카운터(24)는 외부 단자(TO1, TO2)의 단락을 검출부터 단락이 해결되기 까지, H 레벨의 단락 상태 신호(SD3)를 출력한다.
신호 처리 회로(21)는 카운터(24)에서 출력되는 각 신호(SD1, SD2, SD3)와, 수광 신호(DS)에 따라 출력 트랜지스터(M1, M2)를 제어한다. 그리고 신호 처리 회로(21)는 수광 신호(DS)에 따라 온이 된 출력 트랜지스터(M1, M2)를 카운터(24)에서 출력되는 각 신호(SD1, SD2, SD3)에 따라 보호한다.
예를 들어, 신호 처리 회로(21)는 수광 신호(DS)에 따라 입광 시에 출력 트랜지스터(M1)를 온으로 한다. 상기 출력 트랜지스터(M1)가 연결된 외부 단자(TO1)에 대해서 외부 단자(TO1)가 고전위 측의 전원 단자와 단락됐을 경우, 외부 단자(TO1)에서 출력 트랜지스터(M1)를 통해 배선(GND) 쪽으로 과전류가 흐른다. 이 과전류에 의한 단자 전압(VT1)의 변화(상승)에 따라 단락 감지 회로(23)로부터 H 레벨의 단락 감지 신호(SD0)가 출력되고, H 레벨의 단락 감지 신호(SD0)에 따라 카운터(24)에서 각 신호(SD1 ~ SD3)가 출력된다. 신호 처리 회로(21)는 각 신호(SD1 ~ SD3)에 따라 출력 트랜지스터(M1)를 오프로 하고, 출력 회로(15)에 과전류가 흐르는 것을 방지한다.
도 2 내지 도 5에 따라 신호 처리 회로(21)의 동작에 대한 상세 내용과, 출력 회로(15)의 작용을 설명한다.
도 2a는 제1 모드(MODE: 1)의 출력 회로(15)의 동작 상태를 나타내고, 도 2b는 제2의 모드(MODE: 0)에서의 출력 회로(15)의 동작 상태를 나타낸다. 제1 모드와 제2 모드는 표시용 발광 다이오드(PD1)의 점등/소등이 다를 뿐이기 때문에 여기에서는 제1 모드에서의 동작을 설명한다.
도 3에 나타낸 바와 같이, 정상시에서 H 레벨의 수광 신호(DS)(입광)에 따라 출력 트랜지스터(M1)의 게이트 전압(VG1)을 구동 전압(VRG)으로 하고, 출력 트랜지스터(M1)를 온(ON)한다. 출력 트랜지스터(M2)의 게이트 전압(VG2)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M2)를 오프(OFF)로 한다. 그리고 표시용 발광 다이오드(PD1)를 점등한다. 그리고 H 레벨의 수광 신호(DS)에 따라 H 레벨의 선택 신호(MDS)를 출력한다. 이 H 레벨의 선택 신호(MDS)에 의해 출력 트랜지스터(M1)를 선택한다.
그리고 L 레벨의 수광 신호(DS)(차광)에 따라 출력 트랜지스터(M1)의 게이트 전압(VG1)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M1)를 오프(OFF)한다. 또한 출력 트랜지스터(M2)의 게이트 전압(VG2)을 구동 전압(VRG)으로 하고, 출력 트랜지스터(M2)를 온(ON) 한다. 그리고 표시용 발광 다이오드(PD1)를 소등한다. 그리고 L 레벨의 수광 신호(DS)에 따라 L 레벨의 선택 신호(MDS)를 출력한다. 이 L 레벨의 선택 신호(MDS)에 의해 출력 트랜지스터(M2)를 선택한다.
입광 시에, 외부 단자(TO1)가 단락(시간(T1))하면, H 레벨의 단락 감지 신호(SD0)가 단락 감지 회로(23)에서 출력되고, 그 단락 감지 신호(SD0)에 따라 H 레벨의 단락 감지 기간 신호(SD1)가 카운터(24)에서 출력된다. 카운터(24)는 단락 감지 기간(K1)을 측정한다. 신호 처리 회로(21)는 H 레벨의 단락 감지 기간 신호(SD1)에서 소정 시간(KV) 경과하면, 출력 트랜지스터(M1)의 게이트 전압(VG1)을 구동 전압(VRG)에서 제한 전압(VLM)까지 저하시킨다. 이 제한 전압(VLM)에 의해 출력 트랜지스터(M1)에 흐르는 전류가 구동 전압(VRG)의 경우보다 적어진다. 따라서 검출 센서(10)가 연결된 컨트롤러의 소비 전력이 저감된다.
그리고 단락 감지 기간(K1)이 끝나면(시간(T2))과, 카운터(24)는 L 레벨의 단락 감지 기간 신호(SD1)와 H 레벨의 출력 금지 기간 신호(SD2)을 출력하고, 출력 금지 기간(K2)을 측정한다. 또한 카운터(24)는 H 레벨의 단락 상태 신호(SD3)를 출력한다. 그리고 신호 처리 회로(21)는 출력을 금지한다. 즉, 신호 처리 회로(21)는 출력 트랜지스터(M1)의 게이트 전압(VG1)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M1)를 오프(OFF)한다. 따라서 출력 금지 기간(K2)에서는 출력 회로(15)에 과전류가 흐르지 않는다. 또한 신호 처리 회로(21)는 표시용 발광 다이오드(PD1)를 소등한다.
그리고 출력 금지 기간(K2)이 끝나면(시간(T3)), 카운터(24)는 H 레벨의 단락 감지 기간 신호(SD1)와 L 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 단락 감지 기간(K1)을 측정한다. 신호 처리 회로(21)는 신호(SD1, SD2)에 따라 출력 트랜지스터(M1)의 게이트 전압(VG1)을 구동 전압(VRG)으로 하고, 출력 트랜지스터(M1)를 온(ON)한다. 또한 신호 처리 회로(21)는 H 레벨의 단락 상태 신호(SD3)에 따라 표시용 발광 다이오드(PD1)를 점등한다.
상기 출력 트랜지스터(M1)의 선택에 의해 외부 단자(TO1)의 상태를 확인한다. 외부 단자(TO1)가 단락된 경우, 상기와 마찬가지로, 신호 처리 회로(21)는 H 레벨의 단락 감지 기간 신호(SD1)에서 소정 시간(KV)이 경과하면, 출력 트랜지스터(M1)의 게이트 전압(VG1)을 구동 전압(VRG)에서 제한 전압(VLM)까지 저하시킨다.
단락 감지 기간(K1)이 끝나면 카운터(24)는 L 레벨의 단락 감지 기간 신호(SD1)와 H 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 출력 금지 기간(K2)을 측정한다. 그리고 신호 처리 회로(21)는 출력을 금지한다. 즉, 신호 처리 회로(21)는 출력 트랜지스터(M1)의 게이트 전압(VG1)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M1)을 오프한다. 또한 신호 처리 회로(21)는 표시용 발광 다이오드(PD1)를 소등한다.
출력 금지 기간(K2)이 끝나면(시간(T4)), 상기와 마찬가지로, 출력 트랜지스터(M1)가 온이 되고, 표시용 발광 다이오드(PD1)이 점등된다.
즉, 출력 회로(15)에서 단락 감지 기간(K1)과 출력 금지 기간(K2)이 교대로 반복된다. 단락 감지 기간(K1)에서 출력 트랜지스터(M1)가 온이 되고, 출력 금지 기간(K2)에서 출력 트랜지스터(M1)가 오프가 된다. 따라서 출력 트랜지스터(M1)를 오프로 하는 것으로, 출력 회로(15)에 과전류가 흐르는 것을 막는다. 출력 트랜지스터(M1)를 간헐적으로 온으로 하는 것으로, 상기 출력 트랜지스터(M1)가 연결된 외부 단자(TO1)의 상태(단락/비단락)를 확인한다.
단락 감지 기간(K1)에 표시용 발광 다이오드(PD1)를 점등하고, 출력 금지 기간(K2)에 표시용 발광 다이오드(PD1)를 소등한다. 즉, 표시용 발광 다이오드(PD1)를 점멸시킨다. 정상시에 있어서, 입광 시 표시용 발광 다이오드(PD1)가 연속적으로 점등한다. 따라서 표시용 발광 다이오드(PD1)의 점멸에 의해, 검출 센서(10)를 이용하는 사용자가 외부 단자(TO1)의 단락을 파악할 수 있다.
단락 감지 기간(K1)은 출력 트랜지스터(M1)의 의도하지 않은 오프 작동을 방지한다.
출력 트랜지스터(M1)의 단자 전압(VT1)은 외부 단자(TO1)에 가해지는 노이즈 등에 의하여 변동될 수 있다. 상기 단자 전압(VT1)이 단락 감지 회로(23)의 임계치 전압을 초과하면, 단락 감지 회로(23)는 H 레벨의 단락 감지 신호(SD0)를 출력한다. 이 때의 단자 전압(VT1)의 변화는 노이즈 등에 의한 일시적인 것이기 때문에, 단락 감지 회로(23)는 L 레벨의 단락 감지 신호(SD0)를 출력한다. 따라서 단락 감지 신호(SD0)에 따라 출력 트랜지스터(M1)를 제어하면 짧은 기간 동안 오프/온이 되고 만다. 이러한 출력 트랜지스터(M1)의 온, 오프는 컨트롤러의 오작동을 일으킬 우려가 있다. 따라서 단락 감지 기간(K1)을 설정하고 단락 감지 기간(K1) 종료 후 출력 트랜지스터(M1)을 오프하는 것으로, 출력 트랜지스터(M1)의 의도하지 않은 오프 작동, 나아가 검출 센서(10)가 연결된 컨트롤러의 오동작을 방지한다.
단락 감지 기간(K1)은 잘못된 단락 알림을 방지한다. 상기한 바와 같이, 외부 단자(TO1)에 가해지는 노이즈 등에 의해 출력 트랜지스터(M1)의 단자 전압(VT1)이 변화하면, 그에 따라 H 레벨의 단락 감지 신호(SD0)가 출력된다. 따라서 단락 감지 신호(SD0)에 따라 표시용 발광 다이오드(PD1)를 제어하면, 짧은 기간 동안 소등, 점등되기 때문에 사용자는 외부 단자(TO1) 단락으로 잘못 인식할 우려가 있다. 단락 감지 기간(K1)을 설정하고, 단락 감지 기간(K1)에서는 표시용 발광 다이오드(PD1)를 점등시키는 것으로, 사용자의 오인식의 발생을 방지한다.
외부 단자(TO1)의 단락이 해결되면(시간(T5)), L 레벨의 단락 감지 신호(SD0)가 단락 감지 회로(23)에서 출력되고, 그 단락 감지 신호(SD0)에 따라 L 레벨의 단락 상태 신호(SD3)가 카운터(24)에서 출력된다.
이어서 출력 금지 기간(K2)이 끝나면(시간(T6)), 카운터(24)는 H 레벨의 단락 감지 기간 신호(SD1)와 L 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 단락 감지 기간(K1)을 측정한다. 신호 처리 회로(21)는 신호(SD1, SD2)에 따라 출력 트랜지스터(M1)의 게이트 전압(VG1)을 구동 전압(VRG)으로 하고, 출력 트랜지스터(M1)를 온(ON) 한다. 이 출력 트랜지스터(M1)의 선택에 의해 외부 단자(TO1)의 상태를 확인한다.
이 때, 외부 단자(TO1)는 단락되어 있지 않다. 그리고 신호 처리 회로(21)는 외부 단자(TO1)의 단락이 해결된 것(예를 들어, 단락 상태 신호(SD3)의 H 레벨에서 L 레벨로의 변화)을 예를 들어 내부 레지스터에 기억하고 있다. 이에 의해, 신호 처리 회로(21)는 출력 트랜지스터(M1)의 게이트 전압(VG1)을 구동 전압(VRG)으로 유지한다.
단락 감지 기간(K1)이 끝나면, 외부 단자(TO1)가 단락되어 있지 않기 때문에, 카운터(24)는 L 레벨의 단락 감지 신호(SD0)에 따라 다음 출력 금지 기간(K2)을 측정하지 않는다. 그리고 신호 처리 회로(21)는 단락 상태 신호(SD3)에 따라 출력 트랜지스터(M1)에 대한 보호 동작을 종료한다.
신호 처리 회로(21)는 H 레벨의 수광 신호(DS)에 따라 L 레벨의 출력 제어 신호(OC21, OC22)를 출력한다. 스위치 회로(SW12)는 이러한 출력 제어 신호(OC21, OC22)에 따라 저전위 전압(GND)을 출력 트랜지스터(M2)의 게이트 단자에 공급하고, 출력 트랜지스터(M2)는 오프가 된다. 출력 트랜지스터(M2)가 오프하고 있기 때문에, 상기 출력 트랜지스터(M2)가 연결된 외부 단자(TO2)에 단락이 발생하더라도(시간(T7)), 출력 트랜지스터(M2)에 과전류가 흐르지 않는다. 따라서 입광 시에 출력 트랜지스터(M2)에 대한 제어를 생략 할 수 있다.
이어서, 차광 시 동작을 설명한다.
차광 시에 신호 처리 회로(21)는 수광 신호(DS)에 따라 출력 트랜지스터(M2)를 온으로 한다. 따라서 차광 시에 단락 감지 및 보호 동작은 출력 트랜지스터(M2)가 연결된 외부 단자(TO2)에 대응하는 것이다.
외부 단자(TO2)가 단락(시간(T11))하면, H 레벨의 단락 감지 신호(SD0)가 단락 감지 회로(23)에서 출력되고, 상기 단락 감지 신호(SD0)에 따라 H 레벨의 단락 감지 기간 신호(SD1)가 카운터(24)에서 출력된다. 카운터(24)는 단락 감지 기간(K1)을 측정한다. 신호 처리 회로(21)는 H 레벨의 단락 감지 기간 신호(SD1)에서 소정 시간(KV)이 경과하면, 출력 트랜지스터(M2)의 게이트 전압(VG2)을 구동 전압(VRG)에서 제한 전압(VLM)까지 저하시킨다. 상기 제한 전압(VLM)이 출력 트랜지스터(M2)에 흐르는 전류가 구동 전압(VRG)의 경우보다 적어진다. 따라서 검출 센서(10)가 연결된 컨트롤러의 소비 전력이 저감된다.
단락 감지 기간(K1)이 끝나면(시간(T12)), 카운터(24)는 L 레벨의 단락 감지 기간 신호(SD1)와 H 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 출력 금지 기간(K2)을 측정한다. 또한 카운터(24)는 H 레벨의 단락 상태 신호(SD3)를 출력한다. 그리고 신호 처리 회로(21)는 출력을 금지한다. 즉, 신호 처리 회로(21)는 출력 트랜지스터(M2)의 게이트 전압(VG2)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M2)를 오프(OFF)한다. 따라서 출력 금지 기간(K2)에서는 출력 회로(15)에 과전류가 흐르지 않는다.
출력 금지 기간(K2)이 끝나면(시간(T13)), 카운터(24)는 H 레벨의 단락 감지 기간 신호(SD1)와 L 레벨의 출력 금지 기간 신호(SD2)을 출력하고, 단락 감지 기간(K1)을 측정한다. 신호 처리 회로(21)는 신호(SD1, SD2)에 따라 출력 트랜지스터(M2)의 게이트 전압(VG2)를 구동 전압(VRG)으로 하고, 출력 트랜지스터(M2)를 온(ON)한다. 또한 신호 처리 회로(21)는 H 레벨의 단락 상태 신호(SD3)에 따라 표시용 발광 다이오드(PD1)를 점등한다.
상기 출력 트랜지스터(M2)의 선택에 의해 외부 단자(TO2)의 상태를 확인한다. 그리고 외부 단자(TO2)가 단락되어 있을 경우, 상기와 마찬가지로, 신호 처리 회로(21)는 H 레벨의 단락 감지 기간 신호(SD1)에서 소정 시간(KV) 경과하면, 출력 트랜지스터(M2)의 게이트 전압(VG2)을 구동 전압(VRG) 에서 제한 전압(VLM)까지 저하시킨다.
단락 감지 기간(K1)이 끝나면, 카운터(24)는 L 레벨의 단락 감지 기간 신호(SD1)와 H 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 출력 금지 기간(K2)을 측정한다. 그리고 신호 처리 회로(21)는 출력을 금지한다. 즉, 신호 처리 회로(21)는 출력 트랜지스터(M2)의 게이트 전압(VG2)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M2)를 오프로 한다. 또한 신호 처리 회로(21)는 표시용 발광 다이오드(PD1)를 소등한다.
출력 금지 기간(K2)이 끝나면(시간(T14)), 상기와 마찬가지로, 출력 트랜지스터(M2)가 온이 되고, 표시용 발광 다이오드(PD1)을 점등한다.
즉, 출력 회로(15)에서, 단락 감지 기간(K1)과 출력 금지 기간(K2)이 교대로 반복된다. 그리고 단락 감지 기간(K1)에서, 출력 트랜지스터(M2)가 온이 되고, 출력 금지 기간(K2)에서 출력 트랜지스터(M2)가 오프가 된다. 따라서 출력 트랜지스터(M2)를 오프로 하는 것으로 출력 회로(15)에 과전류가 흐르는 것을 막는다. 출력 트랜지스터(M2)를 간헐적으로 온으로 하는 것으로 상기 출력 트랜지스터(M2)가 연결된 외부 단자(TO2)의 상태(단락/비단락)를 확인한다.
2 번째 이후의 단락 감지 기간(K1)에서 표시용 발광 다이오드(PD1)를 점등하고, 출력 금지 기간(K2)에 표시용 발광 다이오드(PD1)를 소등한다. 즉, 표시용 발광 다이오드(PD1)를 점멸시킨다. 정상시에서, 차광 시 표시용 발광 다이오드(PD1)는 소등되어 있다. 따라서 표시용 발광 다이오드(PD1)의 점멸에 의해, 검출 센서(10)를 이용하는 사용자가 외부 단자(TO2)의 단락을 파악할 수 있다.
다음으로, 도 4에 따라 외부 단자(TO1)와 외부 단자(TO2)가 단락되어 있는 경우를 설명한다.
상기한 바와 같이, 외부 단자(TO1, TO2)의 단락 확인은 외부 단자(TO1, TO2)의 각각에 연결된 출력 트랜지스터(M1, M2)를 온으로 하는 것으로 할 수 있다. 그리고 신호 처리 회로(21)는 수광 신호(DS)에 따라 입광 시에 출력 트랜지스터(M1)를 온으로 하고, 차광 시에 출력 트랜지스터(M2)를 온으로 한다. 따라서 양 외부 단자(TO1, TO2)가 함께 단락되어 있는 경우에도 마찬가지로 동작한다.
즉, 외부 단자(TO1, TO2)가 단락되면(시간(T21)), H 레벨의 단락 감지 신호(SD0)가 단락 감지 회로(23)에서 출력되고, 그 단락 감지 신호(SD0)에 따라 H 레벨의 단락 감지 기간 신호(SD1)가 카운터(24)에서 출력된다. 카운터(24)는 단락 감지 기간(K1)을 측정한다. 신호 처리 회로(21)는 H 레벨의 단락 감지 기간 신호(SD1)에서 소정 시간(KV) 경과하면, 출력 트랜지스터(M1)의 게이트 전압(VG1)을 구동 전압(VRG)에서 제한 전압(VLM)까지 저하시킨다.
단락 감지 기간(K1)이 끝나면(시간(T22)), 카운터(24)는 L 레벨의 단락 감지 기간 신호(SD1)와 H 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 출력 금지 기간(K2)을 측정한다. 또한 카운터(24)는 H 레벨의 단락 상태 신호(SD3)를 출력한다. 그리고 신호 처리 회로(21)는 출력 트랜지스터(M1)의 게이트 전압(VG1)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M1)를 오프(OFF)하고 출력을 금지한다. 또한 신호 처리 회로(21)는 표시용 발광 다이오드(PD1)을 소등한다.
출력 금지 기간(K2)이 끝나면(시간(T23)), 카운터(24)는 H 레벨의 단락 감지 기간 신호(SD1)와 L 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 단락 감지 기간(K1)을 측정한다. 신호 처리 회로(21)는 신호(SD1, SD2)에 따라 출력 트랜지스터(M1)의 게이트 전압(VG1)을 구동 전압(VRG)으로 하고, 출력 트랜지스터(M1)를 온(ON)한다. 또한 신호 처리 회로(21)는 H 레벨의 단락 상태 신호(SD3)에 따라 표시용 발광 다이오드(PD1)을 점등한다.
상기 출력 트랜지스터(M1)의 선택에 의해 외부 단자(TO1)의 상태를 확인한다. 그리고 외부 단자(TO1)가 단락되어 있는 경우, 상기와 같이, 신호 처리 회로(21)는 H 레벨의 단락 감지 기간 신호(SD1)에서 소정 시간(KV) 경과하면, 출력 트랜지스터(M1)의 게이트 전압(VG1)를 구동 전압(VRG)에서 제한 전압(VLM)까지 저하시킨다.
단락 감지 기간(K1)이 끝나면 카운터(24)는 L 레벨의 단락 감지 기간 신호(SD1)와 H 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 출력 금지 기간(K2)을 측정한다. 그리고 신호 처리 회로(21)는 출력을 금지한다. 즉, 신호 처리 회로(21)는 출력 트랜지스터(M1)의 게이트 전압(VG1)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M1)를 해제한다. 또한 신호 처리 회로(21)는 표시용 발광 다이오드(PD1)를 소등한다.
출력 금지 기간(K2)이 끝나면(시간(T24)), 상기와 같이 출력 트랜지스터(M1)이 선택하고 표시용 발광 다이오드(PD1)가 점등된다.
수광 신호(DS)가 L 레벨이 되면(시간(T25)), 즉 차광 되면, 신호 처리 회로(21)는 출력 트랜지스터(M1)를 오프로 하고, 출력 트랜지스터(M2)를 온으로 한다. 즉, 신호 처리 회로(21)는 출력 트랜지스터(M1)의 게이트 전압(VG1)을 저전위 전압(GND)으로 한다. 그리고 신호 처리 회로(21)는 단락 감지 기간(K1)의 시작부터 소정 시간(KV) 이상 경과하고 있기 때문에 출력 트랜지스터(M2)의 게이트 전압(VG2)을 제한 전압(VLM)으로 한다.
단락 감지 기간(K1)이 끝나면(시간(T26)), 카운터(24)는 L 레벨의 단락 감지 기간 신호(SD1)와 H 레벨의 출력 금지 기간 신호(SD2)을 출력하고, 출력 금지 기간(K2)을 측정한다. 또한 카운터(24)는 H 레벨의 단락 상태 신호(SD3)를 출력한다. 그리고 신호 처리 회로(21)는 출력을 금지한다. 즉, 신호 처리 회로(21)는 출력 트랜지스터(M2)의 게이트 전압(VG2)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M2)를 오프(OFF)한다.
이어서 출력 금지 기간(K2)이 끝나면(시간(T27)), 카운터(24)는 H 레벨의 단락 감지 기간 신호(SD1)와 L 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 단락 감지 기간(K1)을 측정한다. 신호 처리 회로(21)는 신호(SD1, SD2)에 따라 출력 트랜지스터(M2)의 게이트 전압(VG2)를 구동 전압(VRG)으로 하고, 출력 트랜지스터(M2)를 온(ON)한다. 또한 신호 처리 회로(21)는 H 레벨의 단락 상태 신호(SD3)에 따라 표시용 발광 다이오드(PD1)을 점등한다.
상기 출력 트랜지스터(M2)의 선택에 의해 외부 단자(TO2)의 상태를 확인한다. 그리고 외부 단자(TO2)가 단락된 경우, 상기와 같이, 신호 처리 회로(21)는 H 레벨의 단락 감지 기간 신호(SD1)에서 소정 시간(KV) 경과하면, 출력 트랜지스터(M2)의 게이트 전압(VG2)을 구동 전압(VRG)에서 제한 전압(VLM)까지 저하시킨다.
단락 감지 기간(K1)이 끝나면, 카운터(24)는 L 레벨의 단락 감지 기간 신호(SD1)와 H 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 출력 금지 기간(K2)을 측정한다. 그리고 신호 처리 회로(21)는 출력 트랜지스터(M2)의 게이트 전압(VG2)을 저전위 전압(GND)으로 하고, 출력 트랜지스터(M2)를 오프로 하고, 출력을 금지한다. 또한 신호 처리 회로(21)는 표시용 발광 다이오드(PD1)을 소등한다.
외부 단자(TO1, TO2)의 단락이 해결되면(시간(T28)), L 레벨의 단락 감지 신호(SD0)가 단락 감지 회로(23)에서 출력되고, 그 단락 감지 신호(SD0)에 따라 L 레벨의 단락 상태 신호(SD3)가 카운터(24)로부터 출력된다.
이어서 출력 금지 기간(K2)이 끝나면(시간(T29)), 카운터(24)는 H 레벨의 단락 감지 기간 신호(SD1)와 L 레벨의 출력 금지 기간 신호(SD2)를 출력하고, 단락 감지 기간(K1)을 측정한다. 신호 처리 회로(21)는 신호(SD1, SD2)에 따라 출력 트랜지스터(M2)의 게이트 전압(VG2)을 구동 전압(VRG)으로 하고, 출력 트랜지스터(M2)를 온(ON)한다. 상기 출력 트랜지스터(M2)의 선택에 의해 외부 단자(TO2)의 상태를 확인한다.
이 때, 외부 단자(TO1, TO2)는 단락되어 있지 않다. 그리고 신호 처리 회로(21)는 외부 단자(TO2) 단락이 해결된 것(예를 들어, 단락 상태 신호(SD3)의 H 레벨에서 L 레벨로의 변화)을 예를 들어 내부 레지스터에 기억하고 있다. 이에 의해 신호 처리 회로(21)는 출력 트랜지스터(M2)의 게이트 전압(VG2)을 구동 전압(VRG)으로 유지한다.
단락 감지 기간(K1)이 끝나면 외부 단자(TO1, TO2)가 단락되어 있지 않기 때문에, 카운터(24)는 L 레벨의 단락 감지 신호(SD0)에 따라 다음 출력 금지 기간(K2)을 측정하지 않는다. 그리고 신호 처리 회로(21)는 단락 상태 신호(SD3)에 따라 출력 트랜지스터(M2)에 대한 보호 동작을 종료한다.
도 5는 출력 회로(15)의 동작 상태의 변화를 나타낸다.
스테이트 ST11, ST12, ST13은 출력 트랜지스터(M1)에 대한 상태를 나타내고, 스테이트 ST21, ST22, ST23은 출력 트랜지스터(M2)에 대한 상태를 나타낸다. 예를 들어, 스테이트 ST11에서 출력 트랜지스터(M1)를 온으로 하고 있다. 그리고 단락 감지 기간 신호(SD1)가 '0'(L 레벨)의 경우, 이 스테이트 ST11를 유지한다. 그리고 단락 감지 기간 신호(SD1)가 '1'(H 레벨)이 되면 스테이트 ST12로 천이한다. 이 스테이트 ST12는 '단락 감지' 상태를 나타낸다.
스테이트 ST12에서 단락 감지 기간 신호(SD1)가 '0'이 되면, 스테이트 ST11로 천이한다. 스테이트 ST12에서 단락 감지 기간(K1)이 종료하면 출력 금지 기간 신호(SD2)가 '1'이 되기 때문에 스테이트 ST13로 천이한다. 스테이트 ST13은 '출력 금지'상태를 나타낸다. 이 스테이트 ST13에서 출력 금지 기간(K2)이 완료되면 출력 금지 기간 신호(SD2)가 '0'이 되고, 상태 ST11로 천이한다.
스테이트 ST11에서 수광 신호(DS)가 '0'이 되면 스테이트 ST21로 천이한다. 이 스테이트 ST21에서 출력 트랜지스터(M2)를 선택한다. 그리고 단락 감지 기간 신호(SD1)가 '0'(L 레벨)의 경우, 이 스테이트 ST21를 유지한다. 그리고 단락 감지 기간 신호(SD1)가 '1'(H 레벨)이 되면 스테이트 ST22로 천이한다. 이 스테이트 ST22는 '단락 감지' 상태를 나타낸다.
스테이트 ST22에서 단락 감지 기간 신호(SD1)가 '0'이 되면 스테이트 ST21로 천이한다. 스테이트 ST22에서 단락 감지 기간(K1)이 종료하면 출력 금지 기간 신호(SD2)가 '1'이 되기 때문에 스테이트 ST23로 천이한다. 스테이트 ST23은 '출력 금지'상태를 나타낸다. 이 스테이트 ST23에서 출력 금지 기간(K2)이 완료되면 출력 금지 기간 신호(SD2)가 '0'이 되고, 스테이트 ST21로 천이한다. 스테이트 ST21에서 수광 신호(DS)가 '1'이 되면 스테이트 ST11로 전환하여 출력 트랜지스터(M1)을 선택한다.
도 5에서 스테이트 ST11a, ST12a, ST13a는 각각 단락 상태 신호(SD3)가 '1'의 경우 (도 2a, b 참조)를 나타낸다. 마찬가지로 스테이트 ST21a, ST22a, ST23a는 각각 단락 상태 신호(SD3)가 '1'의 경우 (도 2a, b 참조)를 나타낸다. 이러한 스테이트는 표시용 발광 다이오드(PD1)를 점멸시키기 위해 설정된다.
예를 들어, 도 2a에 나타내는 제1의 모드(MODE: 1)에서 출력 트랜지스터(M2)를 온으로 했을 때, 표시용 발광 다이오드(PD1)를 소등한다. 따라서 스테이트 ST22a에서 표시용 발광 다이오드(PD1)를 점등시킨다. 그러면 출력 트랜지스터(M2)가 연결된 외부 단자(TO2)가 단락되어 있을 때, 표시용 발광 다이오드(PD1)를 점멸시키고, 그 단락 상태를 알릴 수 있다. 도 2b에 나타내는 제2 모드(MODE: 0)의 경우, 마찬가지로, 스테이트 ST12a에서 표시용 발광 다이오드(PD1)를 점등하는 것으로, 출력 트랜지스터(M1)가 연결된 외부 단자(TO1)의 단락을 알린다.
이상 기술 한 바와 같이, 본 실시 형태에 의하면, 이하의 효과를 얻을 수있다.
(1) 검출 센서(10)는 외부 단자(TO1, TO2)에 연결된 출력 트랜지스터(M1, M2)를 가지고 있다. 멀티플렉서(22)는 선택 신호(MDS)에 따라 선택된 출력 트랜지스터(M1)의 단자 전압(VT1) 또는 출력 트랜지스터(M2)의 단자 전압(VT2)에 따라 선택 전압(VM)을 출력한다. 단락 감지 회로(23)는 선택 전압(VM)에 따라 외부 단자(TO1, TO2)의 단락을 검출하는 단락 감지 신호(SD0)를 출력한다. 카운터(24)는 단락 감지 신호(SD0)에 따라 단락 감지 기간과 출력 금지 기간을 측정하고, 단락 감지 기간에 따른 단락 감지 기간 신호(SD1)와, 출력 금지 기간에 따라 출력 금지 기간 신호(SD2)를 출력한다. 신호 처리 회로(21)는 단락 감지 기간 신호(SD1)에 따라 출력 트랜지스터(M1, M2)를 선택하고, 출력 금지 기간 신호(SD2)에 따라 출력 트랜지스터(M1, M2)를 오프로 한다.
따라서 선택된 출력 트랜지스터(M1, M2)의 단자 전압(VT1, VT2)에 따라 그 출력 트랜지스터(M1, M2)가 연결된 외부 단자(TO1, TO2)의 단락 여부가 판정된다. 단락을 검출한 경우에는, 선택된 출력 트랜지스터(M1, M2)를 단락 감지 기간 신호(SD1)에 따라 온으로 하는 것으로, 출력 트랜지스터(M1, M2)가 연결된 외부 단자(TO1, TO2)의 상태를 확인할 수 있다. 선택된 출력 트랜지스터(M1, M2)를 오프하는 것으로, 과전류가 흐르는 것을 방지하고, 출력 회로(15)를 보호 할 수 있다. 이러한 출력 회로(15)는 논리 회로 등으로 구성되어 반도체 장비(IC)화 된다. 따라서 개별 부품에 의해 보호 회로 등을 구성하는 경우에 비해, 검출 센서(10)에 포함되는 회로를 소형화 할 수 있다.
(2) 신호 처리 회로(21)는 수광 신호(DS)에 따라 출력 트랜지스터(M1, M2)를 상보적으로 온/오프 한다. 또한 신호 처리 회로(21)는 수광 신호(DS)에 따라 선택 신호(MDS)를 생성한다. 이 선택 신호(MDS)에 따라 멀티플렉서(22)에 의해 출력 트랜지스터(M1, M2)가 선택된다. 따라서 온이 된 출력 트랜지스터(M1, M2)의 단자 전압(VT1, VT2)을 용이하게 선택할 수 있어, 온이 된 출력 트랜지스터(M1, M2)가 연결된 외부 단자(TO1, TO2)의 상태 (단락/비단락)를 쉽게 감지 할 수 있다.
(3) 신호 처리 회로(21)는 수광 신호(DS)에 따라 출력 트랜지스터(M1, M2)를 상보적으로 온/오프 한다. 또한 신호 처리 회로(21)는 수광 신호(DS)에 따라 선택 신호(MDS)를 생성한다. 이 선택 신호(MDS)에 따라 멀티플렉서(22)에 의해 출력 트랜지스터(M1, M2)가 선택된다. 따라서 예를 들어 2 개의 외부 단자(TO1, TO2)가 단락 상태에 있을 때, 출력 트랜지스터(M1, M2) 중 어느 하나가 온이 되는 동시에 다른 하나는 오프가 된다. 오프가 된 출력 트랜지스터에는 과전류가 흐르지 않는다. 온이 된 출력 트랜지스터의 단자 전압에 따라 외부 단자의 단락이 감지된다. 따라서 두 개의 동일한 도전형 출력 트랜지스터(M1, M2)를 갖는 출력 회로(15)에서 각각 하나의 단락 감지 회로(23)와 카운터(24)를 이용하여 외부 단자(TO1, TO2)의 단락을 감지하고, 신호 처리 회로(21)에 대해 보호 할 수 있다. 따라서 2개의 출력 트랜지스터(M1, M2) 각각에 대응하는 보호를 위한 회로를 갖추는 경우에 비해, 출력 회로(15)의 회로 규모를 축소하고, 나아가 검출 센서(10)의 소형화를 도모 할 수 있다.
(4) 신호 처리 회로(21)는 H 레벨의 단락 감지 기간 신호(SD1)에서 소정 시간(KV) 경과하면, 출력 트랜지스터(M1, M2)의 게이트 전압(VG1, VG2)을 구동 전압(VRG)에서 제한 전압(VLM)까지 저하시킨다. 이 제한 전압(VLM)이 출력 트랜지스터(M1, M2)에 흐르는 전류가 구동 전압(VRG)의 경우보다 적어진다. 따라서 검출 센서(10)가 연결된 컨트롤러의 전력 소비를 줄일 수 있다.
(5) 스위치 회로(SW11)에는 구동 전압(VRG)과 제한 전압(VLM)이 공급되고, 저전위측 배선(GND)에 연결되어 있다. 스위치 회로(SW11)는 H 레벨의 출력 제어 신호(OC11)와 L 레벨의 출력 제어 신호(OC12)에 따라 구동 전압(VRG)과 동일한 게이트 전압(VG1)을 출력한다. 또한 스위치 회로(SW11)는 L 레벨의 출력 제어 신호(OC11)와 H 레벨의 출력 제어 신호(OC12)에 따라 제한 전압(VLM)와 동일한 게이트 전압(VG1)을 출력한다. 스위치 회로(SW11)는 L 레벨의 출력 제어 신호(OC11)와 L 레벨의 출력 제어 신호(OC12)에 따라 저전위 전압(GND)(= 0V)과 동일한 게이트 전압(VG1)을 출력한다. 출력 트랜지스터(M1)는 제한 전압(VLM)에 따라 온이 된다. 이 때, 출력 트랜지스터(M1)의 온 저항값은 구동 전압(VRG)에 근거하는 온 저항 값보다 크다. 따라서, 신호 처리 회로(21)는 L 레벨의 출력 제어 신호(OC11)와 H 레벨의 출력 제어 신호(OC12)에 의해 제한 전압(VLM)을 출력 트랜지스터(M1)의 게이트 단자에 공급하는 것으로, 구동 전압(VRG)에 비해 출력 트랜지스터(M1)에 흐르는 전류를 제한 할 수 있다.
마찬가지로, 스위치 회로(SW12)는 구동 전압(VRG)과 제한 전압(VLM)이 공급되고, 저전위측 배선(GND)에 연결되어 있다. 스위치 회로(SW12)는 H 레벨의 출력 제어 신호(OC21)와 L 레벨의 출력 제어 신호(OC22)에 따라 구동 전압(VRG)와 동일한 게이트 전압(VG2)을 출력한다.또한 스위치 회로(SW12)는 L 레벨의 출력 제어 신호(OC21)와 H 레벨의 출력 제어 신호(OC22)에 따라 제한 전압(VLM)과 동일한 게이트 전압(VG2)을 출력한다.그리고 스위치 회로(SW12)는 L 레벨의 출력 제어 신호(OC21)와 L 레벨의 출력 제어 신호(OC22)에 따라 저전위 전압(GND)(= 0V)과 동일한 게이트 전압(VG2)을 출력한다. 출력 트랜지스터(M2)는 제한 전압(VLM)에 따라 온이 된다. 이 때, 출력 트랜지스터(M2)의 온 저항값은 구동 전압(VRG)에 근거한 온 저항 값보다 크다. 따라서, 신호 처리 회로(21)는 L 레벨의 출력 제어 신호(OC21)와 H 레벨의 출력 제어 신호(OC22)에 의해 제한 전압(VLM)을 출력 트랜지스터(M2)의 게이트 단자에 공급하는 것으로, 구동 전압(VRG)에 비해 출력 트랜지스터(M2)에 흐르는 전류를 제한 할 수 있다.
(6) 출력 트랜지스터(M1, M2)는 각각 MOS형 트랜지스터이다. 따라서 외부 단자(TO1, TO2)의 단락 감지를 위해, 단락 감지 회로(23)에서 선택 전압(VM), 즉 출력 트랜지스터(M1, M2)의 단자 전압(VT1, VT2)에 따라 단락 감지 신호(SD0)를 생성한다. 이러한 단자 전압(VT1, VT2)을 얻기 위해 바이 폴라 트랜지스터처럼 저항을 필요로 하지 않기 때문에, 회로의 소형화를 도모 할 수 있다.
(7) 신호 처리 회로(21)는 예를 들어 제1 모드(MODE: 1) 일 때, 수광 신호(DS)에 따라 입광 시에 표시용 발광 다이오드(PD1)를 점등하고, 차광 시에 표시용 발광 다이오드(PD1)를 소등한다. 이처럼 입광/차광 상태를 용이하게 알린다. 그리고 신호 처리 회로(21)는 단락 감지 기간 신호(SD1)에 따라 표시용 발광 다이오드(PD1)를 점등하고, 출력 금지 기간 신호(SD2)에 따라 표시용 발광 다이오드(PD1)을 소등한다. 따라서 외부 단자(TO1, TO2)의 단락 시에 표시용 발광 다이오드(PD1)를 점멸시키는 것으로, 단락 상태를 쉽게 알릴 수 있다.
상기 각 실시 형태는 다음의 형태로 실시할 수도 있다.
- 상기 실시 형태에 대해서, 출력 트랜지스터(M1, M2)를 P채널 MOS 트랜지스터로 할 수도 있다.
- 출력 트랜지스터를 NPN 트랜지스터 또는 PNP 트랜지스터로 할 것. 이 경우 단락 검출을 위한 저항을 트랜지스터에 연결하고, 저항과 트랜지스터 사이의 노드 전압, 또는 트랜지스터의 베이스 단자의 전압에 따라 단락 감지하게 할 수도 있다.
- 상기 실시형태에서는 2 개의 출력 트랜지스터(M1, M2)를 상보적으로 온/오프 했지만, 같이 출력 트랜지스터(M1, M2)를 온/오프 할 수도 있다. 또한 상보적인 제어와 위상 제어를 설정을 가능하게 할 수도 있다.
- 상기 실시 예에서는 단락 감지 회로(23)를 예를 들면 비교기를 포함하는 것으로 했지만, 출력 트랜지스터(M1, M2)의 단락 감지가 가능하다면 할 수 있고, 구성을 적절하게 변경해도 좋다. 예를 들어, 아날로그-디지털 변환기(ADC)를 포함하고, 선택 전압(VM)을 변환한 디지털 값에 따라 출력 트랜지스터(M1, M2)의 단락을 검출하도록 할 수도 있다.
- 상기 실시 예에서는 카운터(24)을 업 카운터 했지만, 다운 카운터로도 할 수도 있다. 예를 들어, 단락 감지 기간(K1)에서 H 레벨의 단락 감지 신호(SD0)에 따라 설정 값을 카운트 값으로 세팅하고, 클럭 신호(CLK)에 따라 카운트 다운한다. 그리고 카운트 값이 영(0)이 되면, L 레벨의 단락 감지 기간 신호(SD1)를 출력함과 동시에 H 레벨의 출력 금지 기간 신호(SD2)를 출력한다. 출력 금지 기간(K2)에 있어서도 마찬가지이다.
- 상기 실시 예에서, 출력 트랜지스터(M1, M2)의 게이트 단자에 대해서, 구동 전압(VRG), 제한 전압(VLM), 저전위 전압(GND)을 공급하는 구성을 적절하게 변경해도 좋다. 예를 들어, 디지털-아날로그 변환기(DAC)에 의해 출력 트랜지스터(M1, M2)의 게이트 전압(VG1, VG2)을 제어하도록 할 수도 있다. DAC는 신호 처리 회로(21)에 연결하거나 신호 처리 회로(21)에 포함하도록 할 수도 있다.
- 상기 실시형태에서는 제한 전압(VLM)의 공급 타이밍을 신호 처리 회로(21)에 포함되는 타이머 회로에 의해 실시하는 것으로 했지만, 다른 구성에 따라 타이밍을 설정할 수도 있다. 예를 들어 복수의 버퍼 회로와 인버터 회로를 직렬로 연결한 지연 회로, 카운터 회로 등을 이용하여 제한 전압(VLM)의 공급 타이밍을 설정할 수도 있다. 또한 카운터(24)를 이용하여 공급 타이밍을 설정할 수도 있다.
- 상기 실시예에서는 단락 감지 기간(K1)에서 출력 트랜지스터(M1, M2)의 게이트 단자에 공급하는 전압을 구동 전압(VRG)에서 제한 전압(VLM)으로 변화시키도록 했지만, 구동 전압(VRG)을 계속해서 공급하도록 할 수도 있다.
10 검출 센서
13 수광 회로
14 수광 판정 회로
15 출력 회로
21 신호 처리 회로(제어 회로)
24 카운터(측정 회로)
23 단락 감지 회로
22 멀티플렉서(선택 회로)
SW11, SW12 스위치 회로(제어 회로)
M1, M2 출력 트랜지스터
TO1, TO2 외부 단자(출력 단자)
GND 저전위 전압, 배선(제1 배선)
VG1, VG2 게이트 전압
OC11, OC12, OC21, OC22 출력 제어 신호
PD1 표시용 발광 다이오드(표시 수단)
VRG 구동 전압
VLM 제한 전압
SD0 단락 감지 신호
SD1 단락 감지 기간 신호(제1 기간 신호)
SD2 단락 금지 기간 신호(제2 기간 신호)
SD3 단락 상태 신호
K1 단락 감지 기간
K2 출력 금지 기간

Claims (7)

  1. 제1 출력 단자와 제1 배선 사이에 연결된 제1 출력 트랜지스터와,
    제2 출력 단자와 상기 제1 배선 사이에 연결된 제2 출력 트랜지스터와,
    검출 대상에 따른 판정 신호에 따라서 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터를 온/오프 제어하고, 상기 판정 신호에 따라 선택 신호를 출력하는 제어 회로와,
    상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터 중 상기 선택 신호에 따라서 선택된 출력 트랜지스터의 단자 전압을 출력하는 선택 회로와,
    상기 선택 회로의 출력 전압에 따라서, 상기 선택된 출력 트랜지스터가 연결된 출력 단자의 단락을 감지하여 단락 감지 신호를 출력하는 단락 감지 회로와,
    상기 단락 감지 신호에 따라 단락 감지 기간과 출력 금지 기간을 교대로 측정하고, 상기 단락 감지 기간에 따른 제1 기간 신호와 상기 출력 금지 기간에 따른 제2 기간 신호를 출력하는 측정 회로를 포함하고,
    상기 제어 회로는 상기 제1 기간 신호에 따라서 상기 선택된 출력 트랜지스터을 온으로 하고, 상기 제2 기간 신호에 따라서 상기 선택된 출력 트랜지스터를 오프로 하는 것을 특징으로 하는 검출 센서.
  2. 제1항에 있어서,
    상기 제어 회로는 상기 판정 신호에 따라 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터를 상보적으로 온/오프 하고, 상기 판정 신호에 따라 상기 선택 신호를 생성하는 것을 특징으로 하는 검출 센서.
  3. 제1항에 있어서,
    상기 제어 회로는 상기 제1 기간 신호에 따라 상기 단락 감지 기간에 있어서, 상기 선택된 출력 트랜지스터를 통해 상기 출력 단자로부터 상기 제1 배선에 흐르는 전류의 양을 변경하도록 상기 출력 트랜지스터를 제어하는 것을 특징으로 하는 검출 센서.
  4. 제3항에 있어서,상기 제어 회로는
    상기 제1 출력 트랜지스터에 대응하는 제1 출력 제어 신호 및 제2 출력 제어 신호와, 상기 제2 출력 트랜지스터에 대응하는 제3의 출력 제어 신호 및 제4의 출력 제어 신호를 생성하는 신호 처리 회로와,
    구동 전압과 상기 구동 전압보다 낮은 제한 전압이 공급되고, 상기 제1 출력 제어 신호에 따라 상기 구동 전압을 상기 제1 출력 트랜지스터에 공급하고, 상기 제2 출력 제어 신호에 따라 상기 제한 전압을 상기 제1 출력 트랜지스터에 공급하는 제1 스위치 회로와,
    구동 전압과 상기 제한 전압이 공급되고, 상기 제3 출력 제어 신호에 따라 상기 구동 전압을 상기 제2 출력 트랜지스터에 공급하고, 상기 제4 출력 제어 신호에 따라 상기 제한 전압을 상기 제2 출력 트랜지스터에 공급하는 제2 스위치 회로를 포함하는 것을 특징으로 하는 검출 센서.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 출력 트랜지스터는 MOS형 트랜지스터인 것을 특징으로 하는 검출 센서.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    표시 수단을 가지고,
    상기 제어 회로는 상기 판정 신호에 따라 상기 표시 수단을 온/오프하고, 상기 단락 감지 회로에 의해 검출된 상기 출력 단자의 단락 기간에 있어서, 상기 제1 기간 신호에 따라 상기 표시 수단을 온으로 하고, 상기 제2 기간 신호에 따라 상기 표시 수단을 오프로 하는 것을 특징으로 하는 검출 센서.
  7. 검출 대상의 물리량에 따른 검출 신호를 출력하는 검출 회로와, 상기 검출 신호에 따른 판정 신호를 출력하는 판정 회로와, 제1 출력 단자와 제1 배선 사이에 연결된 제1 출력 트랜지스터와, 제2 출력 단자와 상기 제1 배선 사이에 연결된 제2 출력 트랜지스터를 포함하고, 상기 판정 신호에 따라 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터를 온/오프 제어하는 출력 회로를 갖는 검출 센서의 제어 방법에 있어서,
    상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터 중 어느 하나를 선택하고, 그 선택된 출력 트랜지스터의 단자 전압에 따라 상기 선택된 출력 트랜지스터가 연결된 출력 단자의 단락을 검출하여 단락 감지 기간과 출력 금지 기간을 교대로 측정하고, 상기 단락 감지 기간에 상기 선택된 출력 트랜지스터를 온으로 하고, 상기 출력 금지 기간에 상기 선택된 출력 트랜지스터를 오프로 하는 것을 특징으로 하는 검출 센서의 제어 방법.
KR1020150054433A 2014-06-27 2015-04-17 검출 센서 및 검출 센서의 제어 방법 KR101746916B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014133111A JP6301755B2 (ja) 2014-06-27 2014-06-27 検出センサ、検出センサの制御方法
JPJP-P-2014-133111 2014-06-27

Publications (2)

Publication Number Publication Date
KR20160001613A true KR20160001613A (ko) 2016-01-06
KR101746916B1 KR101746916B1 (ko) 2017-06-14

Family

ID=55165442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150054433A KR101746916B1 (ko) 2014-06-27 2015-04-17 검출 센서 및 검출 센서의 제어 방법

Country Status (2)

Country Link
JP (1) JP6301755B2 (ko)
KR (1) KR101746916B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019145017A1 (en) * 2018-01-23 2019-08-01 Renesas Electronics Corporation Over-temperature protection circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06311005A (ja) 1993-04-23 1994-11-04 Matsushita Electric Works Ltd ２極性出力回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892815B2 (ja) * 1990-11-02 1999-05-17 株式会社日立製作所 Ｉｇｂｔの駆動回路
JPH0514160A (ja) * 1991-07-05 1993-01-22 Omron Corp 検出スイツチ
JP3358089B2 (ja) * 1991-11-21 2002-12-16 オムロン株式会社 光電スイッチ
JPH07302530A (ja) * 1994-05-09 1995-11-14 Omron Corp 検出スイッチ
JP3278791B2 (ja) * 1994-09-14 2002-04-30 オムロン株式会社 電子スイッチ
US8325453B2 (en) 2009-05-28 2012-12-04 Qualcomm, Incorporated Short-circuit protection for switched output stages
JP5307660B2 (ja) * 2009-07-30 2013-10-02 新日本無線株式会社 スイッチング駆動回路の短絡保護回路
KR101175191B1 (ko) 2010-12-17 2012-08-20 주식회사 한영넉스 자기 진단 기능을 갖는 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06311005A (ja) 1993-04-23 1994-11-04 Matsushita Electric Works Ltd ２極性出力回路

Also Published As

Publication number Publication date
JP6301755B2 (ja) 2018-03-28
JP2016012808A (ja) 2016-01-21
KR101746916B1 (ko) 2017-06-14

Similar Documents

Publication Publication Date Title
JP5782238B2 (ja) 電圧検出回路及びその制御方法
US8315027B2 (en) Switch circuit having overcurrent detection function
US9197207B2 (en) Touch sensor circuit and touch display device
US8748790B2 (en) Proximity sensor using photosensor
US9136833B2 (en) Power source connection circuit
US20100283759A1 (en) Touch sensor system and microcomputer
KR20160112415A (ko) 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템
TW201341815A (zh) 偵測發光二極體短路的方法及其裝置
US20100180059A1 (en) Detection circuit and sensor device
EP2797346A3 (en) Detection circuit
US9966757B2 (en) Over-voltage protection circuit and electronic device
KR101746916B1 (ko) 검출 센서 및 검출 센서의 제어 방법
TW201513510A (zh) 具有保護功能的積體電路及操作系統
JP6338943B2 (ja) 出力回路、検出センサ
JP6264160B2 (ja) 半導体物理量センサ装置
TWI680646B (zh) 鍵盤裝置
US20150137599A1 (en) Current electronic distributing device
JP2010103503A5 (ko)
TWI571645B (zh) 電源管理系統及其電源模組的檢測裝置
JP2015103860A (ja) 電源切替制御回路および電源切替回路
CN109638772B (zh) 温度判断电路以及电源管理电路
TWI497267B (zh) 電源開啟重置電路
EP2965055A2 (en) Single wire analog output sensor architecture
CN115376263B (zh) 基于高精度比较器的烟雾传感器及烟雾检测设备
JP2013190256A (ja) 半導体集積回路及びその半導体集積回路のテストモード設定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant