TWI497267B - 電源開啟重置電路 - Google Patents

Description

電源開啟重置電路

本發明係有關一種電源開啟重置電路，特別是關於一種僅使用單一能隙參考電壓的電源開啟重置電路。

電源開啟重置（power-on-reset, POR）電路普遍使用於積體電路中，用以偵測積體電路的供給電源並據以產生重置信號，使得積體電路進行初始化而得以進入預設的狀態。

能隙（bandgap）參考電壓由於不受溫度變化而改變電壓輸出，因此廣泛使用於電源開啟重置電路及其他電路中作為參考電壓。由於當今的積體電路通常包含有數位電路及類比電路，因此需要分別供給數位電路電源及類比電路電源。由於數位電路電源及類比電路電源的電壓位準不同，因此電源開啟重置電路需要使用二能隙參考電壓（一為高壓（HV）能隙參考電壓，另一為低壓（LV）能隙參考電壓），因而佔用相當的電路面積且增加製造成本。

因此亟需提出一種新穎的電源開啟重置電路，用以解決傳統電源開啟重置電路的缺點且不會犧牲重置的效能。

鑑於上述，本實施例提出一種電源開啟重置電路，其僅使用單一能隙參考電壓，用以節省相當的電路面積。

根據本發明實施例，電源開啟重置電路包含能隙參考電壓、參考電壓偵測單元、第一比較單元、第二比較單元、第一重置信號產生單元及第二重置信號產生單元。參考電壓偵測單元接收能隙參考電壓的輸出，用以偵測能隙參考電壓是否已啟動。第一比較單元比較調整之第一電源與能隙參考電壓；第二比較單元比較調整之第二電源與能隙參考電壓。第一重置信號產生單元接收參考電壓偵測單元的輸出、第一比較單元的輸出與第二比較單元的輸出，當參考電壓偵測單元、第一比較單元與第二比較單元的所有輸出皆確認時，第一重置信號產生單元所輸出的第一重置信號由重置模式轉變為正常狀態。第二重置信號產生單元根據第一重置信號及觸發信號以產生第二重置信號，當觸發信號為主動時，第二重置信號產生單元即根據第一重置信號而使得第二重置信號由重置模式轉變為正常狀態。

第一圖顯示本發明實施例之電源開啟重置（power-on-reset, POR）電路100的系統方塊圖。本實施例之電源開啟重置電路100可適用於雙電源（例如數位電路電源VDDD及類比電路電源VDDA）系統以進行電源開啟重置。

電源開啟重置電路100包含參考電壓偵測單元12，其接收能隙（bandgap）參考電壓11的輸出，用以偵測能隙參考電壓11是否已啟動（start up）或者是否已達穩定的輸出。電源開啟重置電路100還包含二比較單元，亦即，第一比較單元13與第二比較單元14。其中，第一比較單元13比較調整之第一電源VDDD（例如數位電路電源）與能隙參考電壓11，該調整之第一電源VDDD可由分壓器而得到，如第一圖所示。類似的情形，第二比較單元14比較調整之第二電源VDDA（例如類比電路電源）與能隙參考電壓11，該調整之第二電源VDDA可由分壓器而得到，如第一圖所示。

電源開啟重置電路100還包含第一重置信號產生單元15，其接收參考電壓偵測單元12的輸出BG、第一比較單元13的輸出CMP_D與第二比較單元14的輸出CMP_A。當參考電壓偵測單元12、第一比較單元13與第二比較單元14的所有輸出皆確認時（亦即，能隙參考電壓11已啟動，調整之第一電源VDDD大於能隙參考電壓11，且調整之第二電源VDDA大於能隙參考電壓11時），第一重置信號產生單元15所輸出的第一重置信號NEWPU由重置（reset）模式轉變為正常（normal）狀態，使得數位系統由重置模式轉為正常模式。

此外，電源開啟重置電路100包含第二重置信號產生單元16，其根據第一重置信號NEWPU及觸發信號TP*4以產生第二重置信號Reset_C。在本實施例中，觸發信號TP*4係於第一重置信號NEWPU由重置模式轉為正常狀態後，藉由計數電路（未顯示於圖式中）計數達到一段預設時間（例如四個週期）後所產生。當觸發信號TP*4為主動時，第二重置信號產生單元16即根據第一重置信號NEWPU而使得第二重置信號Reset_C由重置（reset）模式轉變為正常（normal）狀態，使得類比系統由重置模式轉為正常模式。

第二圖顯示第一圖之電源開啟重置電路100的實施例詳細電路圖。圖式中的HV代表高壓（high voltage），LV則代表低壓（low voltage），而LS則代表位移（level shift）。在本實施例中，參考電壓偵測單元12包含複數串聯緩衝器（例如反向緩衝器）且並聯有電容器。第一比較單元13與第二比較單元14分別由比較器組成，其中，第一比較單元13的比較器之正輸入端接收調整之第一電源VDDD，而負輸入端接收能隙參考電壓11。類似的情形，第二比較單元14的比較器之正輸入端接收調整之第二電源VDDA，而負輸入端接收能隙參考電壓11。

本實施例之第一重置信號產生單元15主要包含三輸入之反及閘（NAND），其三個輸入端分別接收參考電壓偵測單元12的輸出BG、第一比較單元13的輸出CMP_D與第二比較單元14的輸出CMP_A。第一重置信號產生單元15之後還可串接至少一緩衝器（例如反向緩衝器）17。

本實施例之第二重置信號產生單元16主要包含閂鎖器（latch）161及反或閘（NOR）162。其中，閂鎖器161接收第一重置信號產生單元15之反及閘的輸出NAND及觸發信號TP*4，而反或閘162的二輸入端則分別接收第一重置信號產生單元15之反及閘的輸出NAND及閂鎖器161的輸出TP。第二重置信號產生單元16之反或閘162還可包含第三輸入端，以輸入一強制重置信號Reset，用以強制進行重置。第二重置信號產生單元16之後還可串接至少一緩衝器（例如反向緩衝器）18。

第三圖例示第二圖之電源開啟重置電路100主要信號的時序圖，其中第二電源VDDA的啟動早於第一電源VDDD。於時間t1，參考電壓偵測單元12的輸出BG、第一比較單元13的輸出CMP_D與第二比較單元14的輸出CMP_A皆確認（例如，高準位），此時第一重置信號產生單元15之反及閘的輸出NAND轉為低準位，因而使得第一重置信號NEWPU由重置模式（低準位）轉變為正常狀態（高準位）。於時間t2，觸發信號TP*4轉為主動（高準位），使得閂鎖器161的輸出TP轉為低準位，因而使得第二重置信號Reset_C由重置模式（高準位）轉變為正常狀態（低準位）。第四圖例示第二圖之電源開啟重置電路100主要信號的另一時序圖。與第三圖不同的是，第四圖當中第一電源VDDD的啟動係早於第二電源VDDA。第四圖之電源開啟重置電路100的運作類似於第三圖，其細節因此省略。

根據上述實施例，電源開啟重置電路100僅使用單一能隙（bandgap）參考電壓11，例如高壓（HV）能隙參考電壓。相較於傳統雙電源之電源開啟重置電路需使用二能隙參考電壓（一為高壓（HV）能隙參考電壓，另一為低壓（LV）能隙參考電壓），本實施例因僅使用單一能隙參考電壓11，因而可以節省相當的電路面積。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

100‧‧‧電源開啟重置電路
11‧‧‧能隙參考電壓
12‧‧‧參考電壓偵測單元
13‧‧‧第一比較單元
14‧‧‧第二比較單元
15‧‧‧第一重置信號產生單元
16‧‧‧第二重置信號產生單元
161‧‧‧閂鎖器
162‧‧‧反或閘
17‧‧‧緩衝器
18‧‧‧緩衝器
VDDD‧‧‧第一電源
VDDA‧‧‧第二電源
BG‧‧‧參考電壓偵測單元的輸出
CMP_D‧‧‧第一比較單元的輸出
CMP_A‧‧‧第二比較單元的輸出
NEWPU‧‧‧第一重置信號
Reset_C‧‧‧第二重置信號
TP*4‧‧‧觸發信號
NAND‧‧‧反及閘的輸出
TP‧‧‧閂鎖器的輸出
Reset‧‧‧強制重置信號

第一圖顯示本發明實施例之電源開啟重置電路的系統方塊圖。 第二圖顯示第一圖之電源開啟重置電路的實施例詳細電路圖。 第三圖例示第二圖之電源開啟重置電路主要信號的時序圖。 第四圖例示第二圖之電源開啟重置電路主要信號的另一時序圖。

100‧‧‧電源開啟重置電路

11‧‧‧能隙參考電壓

12‧‧‧參考電壓偵測單元

13‧‧‧第一比較單元

14‧‧‧第二比較單元

15‧‧‧第一重置信號產生單元

16‧‧‧第二重置信號產生單元

VDDD‧‧‧第一電源

VDDA‧‧‧第二電源

BG‧‧‧參考電壓偵測單元的輸出

CMP_D‧‧‧第一比較單元的輸出

CMP_A‧‧‧第二比較單元的輸出

NEWPU‧‧‧第一重置信號

Reset_C‧‧‧第二重置信號

TP*4‧‧‧觸發信號

Claims (12)

1. 一種電源開啟重置電路，包含：        一能隙參考電壓；        一參考電壓偵測單元，其接收該能隙參考電壓的輸出，用以偵測該能隙參考電壓是否已啟動；        一第一比較單元，其比較調整之第一電源與該能隙參考電壓；        一第二比較單元，其比較調整之第二電源與該能隙參考電壓；        一第一重置信號產生單元，其接收該參考電壓偵測單元的輸出、該第一比較單元的輸出與該第二比較單元的輸出，當該參考電壓偵測單元、該第一比較單元與該第二比較單元的所有輸出皆確認時，該第一重置信號產生單元所輸出的第一重置信號由重置模式轉變為正常狀態；及        一第二重置信號產生單元，其根據該第一重置信號及觸發信號以產生第二重置信號，當該觸發信號為主動時，該第二重置信號產生單元即根據該第一重置信號而使得該第二重置信號由重置模式轉變為正常狀態。
2. 根據申請專利範圍第1項所述之電源開啟重置電路，更包含一分壓器，用以提供該調整之第一電源。
3. 根據申請專利範圍第1項所述之電源開啟重置電路，更包含一分壓器，用以提供該調整之第二電源。
4. 根據申請專利範圍第1項所述之電源開啟重置電路，其中該觸發信號係於該第一重置信號由重置模式轉為正常狀態後，藉由計數電路計數達到一段預設時間後所產生。
5. 根據申請專利範圍第1項所述之電源開啟重置電路，其中該參考電壓偵測單元包含複數串聯緩衝器，及並聯的電容器。
6. 根據申請專利範圍第1項所述之電源開啟重置電路，其中該第一比較單元包含一比較器，其正輸入端接收該調整之第一電源，且負輸入端接收該能隙參考電壓。
7. 根據申請專利範圍第1項所述之電源開啟重置電路，其中該第二比較單元包含一比較器，其正輸入端接收該調整之第二電源，且負輸入端接收該能隙參考電壓。
8. 根據申請專利範圍第1項所述之電源開啟重置電路，其中該第一重置信號產生單元包含三輸入之反及閘（NAND），其三個輸入端分別接收該參考電壓偵測單元的輸出、該第一比較單元的輸出與該第二比較單元的輸出。
9. 根據申請專利範圍第1項所述之電源開啟重置電路，更包含至少一緩衝器，串接於該第一重置信號產生單元之後。
10. 根據申請專利範圍第8項所述之電源開啟重置電路，其中該第二重置信號產生單元包含：        一閂鎖器，其接收該第一重置信號產生單元之反及閘的輸出及該觸發信號；及        一反或閘（NOR），其二輸入端分別接收該第一重置信號產生單元之反及閘的輸出及該閂鎖器的輸出。
11. 根據申請專利範圍第10項所述之電源開啟重置電路，其中該第二重置信號產生單元之反或閘更包含第三輸入端，以輸入一強制重置信號，用以強制進行重置。
12. 根據申請專利範圍第1項所述之電源開啟重置電路，更包含至少一緩衝器，串接於該第二重置信號產生單元之後。