つぎに、図面を参照しながら本発明のスイッチング駆動回路用短絡保護回路の一実施形態およびその短絡保護方法について説明をする。本発明の短絡保護回路10は、図1にその一実施形態の回路構成が示されるように、スイッチング駆動回路4の出力側に、出力側における短絡状態を検出する短絡検出回路1が接続され、ブランキング回路2により短絡状態がブランキング期間を経過した場合に短絡状態の信号が出力され、その短絡状態の信号に基づいてスイッチング駆動回路4の動作の停止および復帰を制御回路3により制御する構成になっている。本発明では、この制御回路3が、スイッチング駆動回路4の動作を停止させる信号を発生させる停止信号発生回路31と、スイッチング駆動回路4の動作の停止後、一定時間経過した後にスイッチング駆動回路4の動作を復帰させる信号を発生させる復帰信号発生回路32と、停止信号発生回路31からの停止信号に基づいて第一のブランキング期間より短い時間の第二のブランキング期間を設定するブランキング期間の変更回路33または図示しない短絡状態を検出する基準値設定回路を有し、さらに復帰信号発生回路32が、図示しない停止および復帰の回数をカウントするカウンタ回路と、停止および復帰の回数が所定回数(n回)連続して繰り返した場合に、n回目のスイッチング駆動回路4の動作の停止の際に、スイッチング駆動回路4の動作を完全に停止させて自動復帰させない非復帰信号発生回路とを有している。
前記ブランキング期間の変更回路が、前記停止信号発生回路からの停止信号の発生の都度、前回のブランキング期間より短い時間のブランキング期間を設定することもできるし、前記復帰後の短絡状態を判定する所定の電流値を、該復帰直前の短絡状態を判定する所定値より小さい値に設定し、復帰の都度前記設定する所定値を小さくすることもできる。
前記復帰後に設定されたブランキング期間内に、前記短絡状態が検出されない場合には、短絡ではないと判断して、前記ブランキング期間および/または前記所定値を最初の値に戻し、前記スイッチング駆動回路を動作させるリセット回路が前記制御回路にさらに設けられることが好ましい。
前記ブランキング回路により出力される短絡状態の信号を入力する外部回路が設けられ、該外部回路により前記ブランキング期間の設定および/または前記所定の電流値の設定が行なわれてもよい。
また、スイッチング駆動回路の保護方法は、スイッチング駆動回路の出力側における短絡状態から前記スイッチング駆動回路を保護する方法であって、前記出力側の短絡状態を検出して、短絡状態が所定時間継続する時間をブランキング期間として、第一のブランキング期間の経過後、前記スイッチング駆動回路の動作を停止し、前記第一のブランキング期間より短い時間の第二のブランキング期間を設定して、前記停止後一定時間経過した後に前記スイッチング駆動回路の動作を復帰させ、前記スイッチング駆動回路の動作の停止、復帰を所定回数(n回)連続して繰り返した場合に、前記n回目の動作の停止の際に、該スイッチング駆動回路の動作を完全に停止させて自動復帰させないことを特徴とする。
スイッチング駆動回路の出力側における短絡状態を、前記出力側に流れる電流が所定値より大きい電流で所定時間継続して流れたときに前記短絡状態と判定する場合に、前記第一のブランキング期間より短い時間の第二のブランキング期間を設定して復帰させるのに代えて、前記停止前における前記短絡状態の判定基準である第一の所定値よりも小さい値である第二の所定値を設定して復帰させることもできる。
短絡検出回路1は、図1に示される例では、スイッチング駆動回路4のハイサイドおよびローサイドに合せてハイサイドとローサイドに分けて同様の回路構成で形成されており、ハイサイドスイッチ11a、ローサイドスイッチ11b、ハイサイド基準電圧源12a、ローサイド基準電圧源12b、ハイサイドコンパレータ13a、ローサイドコンパレータ13b、プルアップ抵抗14a、プルダウン抵抗14b、ハイサイドレベルシフト回路15a、ローサイドレベルシフト回路15bとからなっており、短絡電流値を電流−電圧変換して、基準電圧と比較する構成となっている。いずれの検出でも電流値の異常として判断することができる。
また、スイッチング駆動回路4のハイサイドが動作しているとき、すなわちハイサイドパワートランジスタ44aが動作しているとき、短絡保護回路10のハイサイドが動作してローサイドが動作しないように、ハイサイドスイッチ11aがオン状態になり、ローサイドスイッチ11bがオフ状態になり、スイッチング駆動回路4の動作と連動するように構成されている。そのため、ハイサイドパワートランジスタ44aが動作し、ハイサイドスイッチ11aがオン状態のとき、出力端子OUTの電圧Voutがハイサイドコンパレータ13aの反転入力端子(−)に入力され、短絡状態か否かを判定する所定値である基準電圧Vhrefがハイサイド基準電圧源12aによりハイサイドコンパレータ13aの非反転入力端子(+)に入力され、出力端子OUTの電圧Voutが設定された基準電圧Vhrefより大きいか小さいかがハイサイドコンパレータ13aにより比較できる構成になっている。
基準電圧源12a、12bは、たとえば定電圧源を直接または抵抗などにより分割した電圧を形成することにより得られ、所定値としての基準電圧Vhref、Vlrefを出力するように構成されている。この所定値としての電圧値は、たとえばハイサイドの場合、出力端子OUT側が短絡すると、出力端子OUTの電圧値Voutが低下する(電流値が増大する)ため、短絡状態であるか否かを判定する基準とするもので、回路により設定値は異なり、また、後述するように、停止、復帰を繰り返して連続的に短絡状態を検出する場合には、ハイサイドで基準電圧を上げるなど、短絡状態か否かを判定する場合に、厳しい条件に変更することができる。この変更は、たとえば前述のように、定電圧源を抵抗で分割する場合には、複数の抵抗を直列に接続しておいて、スイッチにより抵抗の接続点を選択することにより、簡単に所望の電圧に変更することができる。また、電流値で短絡状態を判定する場合でも、抵抗を介して電圧に変換してコンパレータ13a、13bに入力するのが比較しやすい。
ハイサイドコンパレータ13aおよびローサイドコンパレータ13bの電源は、Vss基準の電圧Vddoで動作するように構成されており、コンパレータ13a、13bの非反転入力端子(+)に入力された電圧が反転入力端子(−)に入力された電圧よりも高ければ,Vddoが出力され、逆の場合には、Vssが出力されるようになっている。そのため、たとえばハイサイドスイッチ11aがオン状態(ハイサイドパワートランジスタ44aが動作状態)では、正常の動作状態のとき(ローサイドが短絡状態でないとき)、出力端子OUTの電圧Voutがハイサイド基準電圧Vhrefより大きくなるようにハイサイド基準電圧源12aを設定しておくことにより、ハイサイドコンパレータ13aの出力はVssとなり、ローサイドで短絡状態があると出力端子OUTの電圧Voutが低下し、基準電圧Vhrefより小さくなり、ハイサイドコンパレータ13aからVddoが出力される。ローサイドスイッチ11bがオン状態のときも、ローサイドコンパレータ13bは同様に作用し、正常動作のときに非反転入力端子(+)に入力されるVoutが、反転入力端子(−)に入力されるローサイド基準電圧Vlrefより低くなるようにローサイド基準電圧源12bの電圧値を設定しておくことにより、ローサイドコンパレータ13bの出力はVssとなり、ハイサイドで短絡状態が発生した場合には、Voutの電圧がVddoに近づくことになり、正常の状態よりも高くなり、ローサイドコンパレータ13bの出力はVddoになる。
なお、プルアップ抵抗14aは、ハイサイドスイッチ11aがオフ状態のときにハイサイドコンパレータ13aの反転入力端子に電圧Vddoが入力されるように接続され、プルダウン抵抗14bも、ローサイドスイッチ11bがオフのときにローサイドコンパレータ13bの非反転入力端子に電圧Vssが入力されるように接続されている。
このハイサイドコンパレータ13aおよびローサイドコンパレータ13bの出力を、論理電圧とするため、VddoをVddに、VssはVssのままにそれぞれレベル変換するハイサイドレベルシフト回路15a、ローサイドレベルシフト回路15bが設けられており、短絡検出回路1により短絡状態が検出された場合には、H信号が、短絡が検出されない場合にはL信号が出力されるようになっている。
ブランキング回路2は、ハイサイドブランキング回路21a、ローサイドブランキング回路21b、およびOR回路22とからなっており、OR回路22では、ハイサイドブランキング回路21aおよびローサイドブランキング回路21bのいずれからH信号が出力されても短絡状態である信号を出力できるように設けられている。すなわち、ハイサイドブランキング回路21aおよびローサイドブランキング回路21bは、それぞれスイッチング駆動回路4のハイサイドおよびローサイドの動作に合せて動作するように構成されており、交互に動作するため、いずれからH信号が出力されても、Dフリップフロップからなる停止信号発生回路31に出力できるように構成されている。
ブランキング回路21a、21bは、所定の入力が所定時間(ブランキング期間)継続した場合に、その入力状態を出力する回路であり、たとえば図2(a)に示されるような構成で実現することができる。すなわち、互いのドレイン端子およびソース端子が接続されるPMOSトランジスタ24とNMOSトランジスタ25が定電流源23とグランドGNDとの間に接続されており、PMOSトランジスタ24とNMOSトランジスタ25の接続点とグランドとの間にキャパシタ26が接続されると共に、PMOSトランジスタ24とNMOSトランジスタ25の接続点にシュミットインバータ27が接続されている。そしてPMOSトランジスタ24とNMOSトランジスタ25のゲートをそれぞれ接続して、入力側インバータ28を介して入力信号が入力されるように構成され、シュミットインバータ27の出力が出力側インバータ29を介して出力されるように形成することができる。入力側および出力側のインバータ28、29は、H信号を入力してH信号で出力する構成にするため挿入されているが、L信号の入力で、L信号の出力の構成にすることもできるし、MOSトランジスタの構成を変えて入力側および出力側のインバータ28、29をなくすることもできる。
このような構成にすれば、入力端子INにL信号が入力され、PMOSトランジスタ24およびNMOSトランジスタ25のゲートにH信号が入力されると、PMOSトランジスタ24はオフ状態になり、NMOSトランジスタ25がオン状態になるため、シュミットインバータ27の入力はグランドGNDの電位とほぼ同電位となり、Lレベルになる。その結果、シュミットインバータ27の出力はH信号になり、出力側インバータ29の出力からL信号が出力される。一方、入力端子INに短絡状態のH信号が入力されると、PMOSトランジスタ24およびNMOSトランジスタ25のゲートにL信号が入力され、PMOSトランジスタ24はオン状態、NMOSトランジスタ25はオフ状態になる。PMOSトランジスタ24がオン状態になることにより、定電流源23からの定電流でキャパシタ26がチャージされる。シュミットインバータ27は、キャパシタ26に一定の電荷がチャージされて所定電圧になるまで出力しないため、キャパシタ26の容量を所定値に設定しておくことにより、所定の時間のブランキング期間を設定することができる。このキャパシタに一定の電荷がチャージされたとき、すなわちブランキング期間が経過したときに、シュミットインバータ27の入力はHレベルとなるため、シュミットインバータ27を介してL信号が出力される。その結果、出力側インバータ29の出力には、H信号が出力される。すなわち、短絡状態が検出されてハイサイドレベルシフト回路15aの出力(HDCT)がH信号の場合、ブランキング期間t1の間そのH信号が継続すれば、ハイサイドブランキング回路21aからH信号が出力される。
このように、キャパシタ26の容量値によりチャージする時間、すなわちブランキング期間を変えることができるため、たとえば図2(b)に示されるように、同じ容量値または異なる容量値C1、C2、C3のキャパシタを、それぞれスイッチSW1、SW2、SW3を介して並列に接続することで、容量値の合計値がC1、C2、C3の容量値を加算した合成容量値になり、いずれかのスイッチを切断することにより加算される容量値が減るので合成容量値が小さくなり、ブランキング期間を短くすることができる。また、定電流源からの定電流値を、たとえば小さくするとチャージする時間が長くなり、電流値を変えてもチャージされる時間、すなわちブランキング期間を変えることができる。
ブランキング期間は、短絡状態の判定をするのに、過電流が継続する時間を意味しており、この時間が短すぎると短絡状態でない場合に短絡状態であるという誤判断をすることになり、また、長すぎるとその期間中過電流がスイッチング駆動回路にも流れることになり、スイッチング駆動回路の素子が過電流により劣化したり破損したりするという問題がある。そのため、ブランキング期間は、これらの観点を考慮して定める必要がある。たとえば、図4に示されるように、スイッチング時には出力端子OUTの電圧がVssからVddo、VddoからVssに変化した直後にリンギングやオーバーシュート、アンダーシュートなどの信号電圧の変動が発生し、短絡状態と誤検出される場合がある。すなわち、図4に示されるように、オーバーシュート、アンダーシュートやリンギングの際に、一時的にハイサイド基準電圧Vhrefを下回ったり、ローサイド基準電圧Vlrefを上回ったりすることがあり、この期間がブランキング期間より長い場合には短絡状態と判断されてしまう。そのため、このような状態を検出しないようなブランキング期間を設定する必要がある。このような観点から、ブランキング期間の下限値は決定される。一方、前述のように、素子の保護の観点からブランキング期間の上限値も決定される。この値は、回路構成などにより異なることは言うまでもない。
OR回路22は、前述のように、ハイサイドブランキング回路21aもしくはローサイドブランキング回路21bのいずれからH信号が出力されても、スイッチング駆動回路4の動作を停止することができるように設けられている。そのため、ハイサイドブランキング回路21aもしくはローサイドブランキング回路21bのいずれかからH信号が入力されると、OR回路22はH信号を出力する。一方、いずれからもL信号が入力される場合には、OR回路22はL信号を出力して、スイッチング駆動回路4の動作を停止する信号は出されない。なお、ハイサイドが動作中でハイサイドスイッチ11aがオンのときにハイサイドで短絡状態が生じても、ハイサイドパワートランジスタ44aに過電流が流れる訳ではなく、また、ローサイドパワートランジスタ44bは動作していないため過電流が流れることはないため、いずれからもH信号は出されないが問題はなく、ローサイドが動作中でローサイドが短絡する場合も同じであり、両方とも短絡する場合は、電源の短絡になり、保護回路とは別の問題になる。
制御回路3は、スイッチング駆動回路4を停止させる停止信号を発生させるDフリップフロップ回路からなる停止信号発生回路31、停止信号が入力され、停止信号から一定時間経過後にスイッチング駆動回路4の動作を復帰させる復帰信号を発生させる復帰信号発生回路32、および停止信号に基づいてブランキング期間を変更する変更回路33とからなっており、スイッチング駆動回路4の動作を停止させる停止信号に基づいてスイッチング駆動回路4の動作の復帰、および復帰後におけるブランキング期間などの短絡検出の条件を変更する構成になっている。なお、図1に示される例では示されていないが、短絡状態を検出する検出回路の所定値である基準電圧(基準電流)を変更して、2回目以降の短絡検出条件を厳しくすることもできる。
停止信号発生回路31であるDフリップフロップ回路は、OR回路22からCLK端子に入力されるH信号の立ち上がりに同期して、データ端子に入力されたH信号であるVddを出力する構成となっている。すなわち、H信号の出力が停止信号の発生になる。CLK端子にH信号が入力されない(L信号が入力される)場合には、Dフリップフロップ回路からL信号が出力される。OCP端子は、停止信号発生回路31の出力側の端子であり、復帰信号発生回路32および変更回路33にH信号もしくはL信号を出力する。
復帰信号発生回路32は、停止信号発生回路31のH信号をL信号に変更してスイッチング駆動回路4の動作を復帰させる信号を発生する回路を有すると共に、図示されていないが、停止信号が入力された回数をカウントするカウンタ回路を有し、カウンタ回路のカウント数が所定回数(n回)になった場合に、スイッチング駆動回路4の動作を復帰させないで完全に停止させる非復帰信号発生回路とを有している。
停止信号の入力から一定時間経過後にスイッチング駆動回路4の動作を復帰させる信号を発生する回路としては、たとえば停止信号発生回路31から発せられるH信号を、たとえばフリップフロップ回路で一定時間カウントし、一定時間経過したその出力(リセット信号)を停止信号発生回路31であるDフリップフロップ回路のリセット端子Rに送ることにより、Dフリップフロップ回路の出力をL信号に戻すことができる。また、n回停止、復帰を繰り返した後に復帰させないで完全に停止させる非復帰信号発生回路としては、たとえばカウンタ回路でカウントされたn回後に、前述の一定時間をカウントするフリップフロップ回路のスイッチを切断する信号を送る回路により形成することができ、前述のL信号に戻す回路を動作させなくすることができる。なお、n回をカウントするカウンタ回路も、通常のTフリップフロップ回路などにより形成することができる。
スイッチング駆動回路4は、入力信号の信号レベルに応じてハイサイドとローサイドに振り分けて交互に駆動させるコントロールロジック部41を有し、ハイサイドとローサイドで同様の回路構成で形成される、ハイサイドレベルシフタ42a、ローサイドレベルシフタ42bからなるレベルシフタ部42、ハイサイドプリドライバ43a、ローサイドプリドライバ43bからなるプリドライバ部43、ハイサイドパワートランジスタ44a、ローサイドパワートランジスタ44bからなるドライバ部44とにより構成されており、入力端子INから入力される信号をハイサイドおよびローサイドに振り分けて増幅させている。
図1に示される例では、制御回路3からの信号によりスイッチング駆動回路4の動作を停止、復帰させる構成にされているため、コントロールロジック部41は、入力端子INからの入力信号と制御回路3からの出力信号を反転させるインバータ回路413を経た信号とを入力してハイサイドに接続されるAND回路411と、入力信号と制御回路3からの出力信号をそのまま入力してローサイドに接続されるNOR回路412とにより構成されている。すなわち、入力端子INから入力する信号がハイレベルで、制御回路3からの出力信号がH信号であれば、インバータ回路413でL信号になるため、AND回路411には、HとLが入力されることになり、AND回路411の出力はLとなる。一方、NOR回路の入力端子には、入力信号のハイレベル信号と制御回路3からのH信号が入力されるため、HとHの入力になり、NOR回路412の出力はLになる。一方、入力信号がローレベルで、制御回路3からの信号がH信号である場合には、AND回路411の入力はLとLでその出力はLになり、NOR回路412の入力はLとHでその出力はLとなり、制御回路3からH信号が出力されている限り入力信号はハイサイドもローサイドにも入力されず動作しない。すなわち、短絡検出回路1で短絡状態が検出された場合には、スイッチング駆動回路4の動作が停止される。一方、制御回路3の出力信号がL信号である場合には、入力信号がハイレベルの場合には、AND回路411の入力端子がHとHで出力がHになり、ハイサイドが駆動され、入力信号がローレベルの場合には、NOR回路412の入力がLとLになるため、Hが出力されてローサイドが駆動される。
従って、制御回路3から停止信号(H信号)が出力されていても、制御回路3の復帰信号発生回路32により、制御回路3からのH信号がL信号に変更されれば、通常の動作に復帰する。なお、コントロールロジック部41から入力された信号は、レベルシフタ部42(ハイサイドレベルシフタ42a、ローサイドレベルシフタ42b)でドライバ部44を駆動するための電圧に変換され、プリドライバ部43(ハイサイドプリドライバ43a、ローサイドプリドライバ43b)でバッファリングされた後にドライバ部44(ハイサイドパワートランジスタ44a、ローサイドパワートランジスタ44b)を駆動する構成になっている。
次に、このスイッチング駆動回路4および短絡保護回路10の動作について、図1および図3(b)のタイミングチャートを参照しながら、図5のフローチャートに沿って説明する。なお、説明では、ハイサイドの例で説明するが、ローサイドについても同様の動作をする。まず、スイッチング駆動回路4の出力側で短絡していない場合(正常な場合)には、図3(b)で通常動作として示されるように、出力端子OUTの波形は入力信号と同期したハイレベル信号であるVddoと、ローレベル信号であるVssの繰り返しで出力され、ハイサイドプリドライバ43aの出力HGは、出力端子OUTの電圧Voutを基準とした電圧Vghの、入力信号と同期したパルスの繰り返しとなり、ローサイドプリドライバ43bの出力LGは、Vssを基準としたパルスで、HGの信号と逆転した信号になっている。なお、正常時の保護回路10の動作は、短絡検出回路1のハイサイド出力であるHDCTもハイサイドブランキング回路21aの出力であるHBLKOの出力も、停止信号発生回路31の出力OCPも、いずれもVssとなり、L信号となっている。
図3(a)に示されるように、ハイサイドパワートランジスタ44aの動作時にローサイドが短絡状態になった場合、ハイサイドスイッチ11aがオン状態になっており、出力端子OUTの電圧Voutの読み取りが行なわれる(S2)。なお、短絡保護回路10では、予め第一のブランキング期間t1が設定されている(S1)。この読み取られた出力端子OUTの出力電圧Voutが、ハイサイドコンパレータ13aの反転入力端子(−)に入力され、短絡状態か否かの判定のために設定された所定値として非反転入力端子(+)に入力される基準電圧である第一の所定値(設定電圧)Vhref1と比較する(S3)。この出力電圧Voutが基準電圧である第一の所定値Vhref1以上の場合(No)、短絡状態ではないとしてステップS1に戻り、小さい場合(Yes)、第一のブランキング期間t1の間継続するかをチェックする(S4)。この短絡状態が発生する場合(S3のYes)には、図3(b)に示されるように、出力端子OUTの出力電圧Voutが低下し、設定電圧Vhref1よりも低下する。この出力電圧Voutが第一のブランキング期間t1継続していない場合(S4のNo)、ステップS2に戻り、再度出力電圧Voutの大きさを比較して、出力端子OUTの出力電圧Voutが第一の設定電圧Vhref1より低い状態が続くかを調べる。
一方、ブランキング期間t1の間出力電圧Voutが第一の設定電圧Vhref1よりも小さい場合(S4でYes;図3(b)のOUT、HDCT参照)、ハイサイドブランキング回路21aからH信号が出され(図3(b)のHBLKO)、OR回路22を経て、Dフリップフロップからなる停止信号発生回路31からスイッチング駆動回路4の動作を停止させる停止信号(図3(b)のOCPのH信号)を発生する(S5)。そして、復帰回路32に備えられるカウンタ回路でカウント数に1を追加して(S6)、スイッチング駆動回路4の動作を停止させる(S7)。このスイッチング駆動回路4の動作の停止は、前述のように、たとえば停止信号発生回路31からの停止信号(たとえばH信号)がコントロールロジック部41に入力されることにより、入力信号が遮断されることにより行われる。その結果、ハイサイドおよびローサイドのいずれからも信号が入力されないことになり、図3(b)のHGおよびLGに示されるように、プリドライバ部43の出力はいずれもL信号で、ドライバ部44のハイサイドパワートランジスタ44a、ローサイドパワートランジスタ44bのいずれも動作せず、スイッチング駆動回路44の動作が停止する。
また、停止信号発生回路31からの停止信号に基づいてブランキング期間の変更回路33により、第一のブランキング期間より短い時間の第二のブランキング期間t2を設定する(S8)。このブランキング期間の変更は、たとえば前述のように、たとえばキャパシタなどにより、ブランキング期間の異なる回路を形成しておき、その切り替えを行うことにより変更することができる。また、前述のスイッチング駆動回路4の動作を停止してからの時間を復帰信号発生回路32で計測し、一定時間経過したら、停止信号を反転させる(停止信号発生回路のH信号をリセットしてL信号にする)復帰信号を発生させ(S9)、コントロールロジック部41に送ることにより、AND回路411およびNOR回路412のいずれかからH信号が出力され、ドライバ部44のハイサイドパワートランジスタ44a、またはローサイドパワートランジスタ44bのいずれかが動作を始める。
その後は、前述の例と同様に、出力端子OUTの出力電圧Voutを読み取り(S10)、第一の設定電圧Vhref1より小さいか否かを調べる(S11)。大きければ(No)短絡状態ではないと判断して、設定値、カウント数をリセットし(S12)、ステップS1に戻る。また、検出電圧が第一の所定値よりも小さければ(S11のYes)、第二のブランキング期間t2継続するかを調べる(S13)。第二のブランキング期間が経過していなければ(No)、ステップS10に戻って出力電圧Voutの読み取りから繰り返し、第二のブランキング期間t2が経過していれば(S13のYes)、前述と同様に、停止信号を発生し(S14)、カウント数に1を追加する(S15)。そして、非復帰信号を発生させ(S16)、完全に停止させる。
このように、本実施形態によれば、復帰した後の短絡状態の検出を第一のブランキング期間t1よりも短い時間の第二のブランキング期間t2を設定しているため、短絡状態か否かを検出する時間を短くすることができ、スイッチング駆動回路4の素子に過電流が流れる時間を短くすることができる。一方、1回目の短絡状態の検出により、短絡状態であると判断されているため、2回目の検出は短絡状態の可能性が強く、それを確認することが目的であるため、短い時間の判断でもその目的を達成することができる。その結果、過電流を流す時間を短くして、素子の負担を軽減させながら、確実に短絡状態か否かを判定することができる。
次に、本発明の短絡保護回路の他の形態およびその短絡保護方法について、図6のフローチャートを参照して説明する。この例は、2回目の復帰の際のブランキング期間を変更しないで、短絡状態か否かの判断を2回目で厳しくしたもので、図5のフローチャートと同じステップについては、同じ参照符合をつけて説明を省略する。
短絡状態を検出してスイッチング駆動回路4の動作を停止させるステップS7までは、図5に示される例と同じで、図6においてもステップS6までの工程は省略されている。スイッチング駆動回路4が停止する(S7)と、停止信号発生回路31からの停止信号に基づいて短絡状態を検出する所定電圧を、変更回路33によって所定値である第一の設定電圧Vhref1より高い第二の設定電圧Vhref2(電流で短絡状態を判断する場合には小さい電流値)を設定する(S8a)。この設定電圧の変更は、前述のように、たとえば設定電圧の異なる基準電圧源を切り替えることにより行なうことができる。そして、一定時間経過後復帰信号を発生させ(S9)、出力端子の電圧を読み取り(S10)、出力端子OUTの出力電圧Voutが第二の設定電圧Vhref2より小さいか否かをチェックする(S11a)。出力電圧Voutが第二の設定電圧Vhref2以上の場合(No)、カウント数、第二の設定電圧をリセットし(S12)、ステップS1に戻る。小さい場合(Yes)には第一のブランキング期間t1が経過したか否かを判定する(S13a)。その他のステップは、図5と同様で、説明を省略する。
この実施形態では、復帰させた後の短絡状態か否かの判断基準を第一の設定電圧Vhref1よりも高い電圧に設定して行っている。このような設定電圧を高くすると、図3(b)のOUTの波形で示されるように、短絡状態の場合はVddoが時間と共に下がるため、ブランキング期間の計測を始めるのが早くなる。すなわち、図3(b)のHDCTでVddの波形が左側にずれることになる。その結果、短絡状態で過電流が流れる時間を短くすることができ、スイッチング駆動回路4の素子への負担を軽減させることができる。2回目の検出でこのように第二の設定電圧を高くして短絡状態の検出のタイミングを早めることができる理由は、ステップS7で、一度は短絡状態が検出されてスイッチング駆動回路4の動作を停止させているので、短絡状態である可能性が高く、誤検出の可能性が低いからである。すなわち誤検出の防止よりも短絡状態の有無のチェックに重点が置かれているため、検出時間を短くすることができる。その結果、ブランキング期間を短くするのと同様に、回路素子にかかる負担を軽減することができ、素子の破損や劣化を防止しながら、短絡状態の検出を確実に行うことができる。
図7は、図5および図6の実施形態を合せた例を示すフローチャートで、この例でも、図6に示される例と同じステップには同じ符号を付してその説明を省略する。
この例では停止信号発生回路31から停止信号を発生させた後に、ブランキング期間の変更回路33により第一のブランキング期間t1を、より短い時間の第二のブランキング期間t2に変更すると共に、短絡状態か否かを判定する所定値である基準電圧を、第一の設定電圧Vhref1より大きい値の第二の設定電圧Vhref2に変更する(S8b)。そして、前述の例と同様に、一定時間経過後復帰信号を発生し(S9)、出力端子OUTの電圧Voutを読み取る(S10)。その後、出力端子OUTの電圧Voutが第二の設定電圧Vhref2より小さいかを調べる(S11a)。出力の電圧Voutが第二の設定電圧Vhref2より小さい場合(Yes)には、第二のブランキング期間t2を継続したか否かを検出し(S13)、その後のフローは、図5に示される例と同じで、同じステップ符号を付してその説明を省略する。
この例では、ブランキング期間の短縮と、短絡状態か否かを検出する基準となる所定値を、短絡状態を検出しやすい値に変更しているため、両方で検出中の過電流の時間を短縮することができる。その結果、より一層過電流による素子の負担を軽減することができながら、複数回の確認により確実に短絡状態を検出することができる。
以上の説明は、短絡検出を2回行った場合についての説明であったが、図8はさらに変化させた例で、この例は、3回目以降の復帰の際にも、ブランキング期間および/または短絡状態か否かを検出する基準電圧などの所定値を厳しくする方向(基準電圧であれば高くする)に変化させる例である。この例でも、ステップS7までは、今までの例と同じで、ステップS7から記述されている。また、従来のステップと同じ内容のステップに関しては、同じ符号を付してある。
この例では、スイッチング駆動回路4の停止(S7)後に、停止前の短絡状態の検出に用いたブランキング期間の値を停止前の値よりも小さい値に変更し、および/または短絡状態か否かを判定する基準電圧となる所定値を停止前の値より大きい値に変更する(S8c)。停止前のブランキング期間よりも短いブランキング期間に変更する回路としては、前述の構成で、並列に接続されたキャパシタを毎回1個ずつスイッチで切断するように構成すれば実現できる。この後は、前述の各例と同じであるが、一定時間の経過後復帰信号を発生し(S9)、出力端子の電圧を読み取る(S10)。
その後、出力電圧VoutがステップS8cで設定した設定電圧より小さいか否かをチェックする(S11b)。出力電圧VoutがステップS8cで設定した設定電圧以上の場合(No)、設定値およびカウント数をリセットし(S12)、小さい場合(Yes)には、ステップS8cで設定されたブランキング期間小さい状態が継続したかを判定する(S13b)。継続していない場合(No)、ステップS10に戻り、再度読み取られた出力電圧Voutを設定電圧と比較し、継続した場合(S13bのYes)には、停止信号を発生する(S14)。その後、カウント数を1追加する(S15)と共に、カウンタ回路でカウント数がn回(予め設定した回数)に達したかを判定する(S15a)。達していない(No)場合には、ステップS8cに戻り、より短いブランキング期間、より大きい設定電圧に変更し、同様のステップを繰り返し、カウント数がn回に達したら(S15aのYes)、非復帰信号を発生させて(S16)終了させる。なお、ブランキング期間および設定電圧は、前述のように、誤検出が生じない下限値が定められており、その値を下回らない範囲で変化させる。
以上の各例では、いずれも図3(a)に示されるハイサイドがオン状態で、出力側でローサイドが短絡状態の場合の例であるが、ローサイドがオン状態で、ハイサイドが短絡状態の場合も、図3(b)のタイミングチャートでOUT、HG、LGの波形が上下逆転するだけで、同様の動作をする。
また、前述の各例では、短絡状態が検出され、制御回路3から停止信号が発生された後、第二のブランキング期間および/または第二の基準電圧の設定やその後の短絡状態の検出を短絡保護回路10内部、すなわち同一半導体チップ内で行なっているが、これに限られるものではなく、短絡状態を示す信号(制御回路3からの信号)を半導体チップから外部に取り出し、外部回路で第二のブランキング期間および/または第二の基準電圧の設定を行なうようにしてもよい。この構成にすることにより、同じチップ面積に対して、スイッチング駆動回路の面積を大きくすることができ、ドライバの大電流の場合にもパワートランジスタの面積を大きくして対応することができる。