JP4616023B2 - 保護回路付き負荷駆動装置 - Google Patents

保護回路付き負荷駆動装置 Download PDF

Info

Publication number
JP4616023B2
JP4616023B2 JP2005033083A JP2005033083A JP4616023B2 JP 4616023 B2 JP4616023 B2 JP 4616023B2 JP 2005033083 A JP2005033083 A JP 2005033083A JP 2005033083 A JP2005033083 A JP 2005033083A JP 4616023 B2 JP4616023 B2 JP 4616023B2
Authority
JP
Japan
Prior art keywords
signal
output
determination
circuit
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005033083A
Other languages
English (en)
Other versions
JP2006223039A (ja
Inventor
晶久 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005033083A priority Critical patent/JP4616023B2/ja
Publication of JP2006223039A publication Critical patent/JP2006223039A/ja
Application granted granted Critical
Publication of JP4616023B2 publication Critical patent/JP4616023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Protection Of Static Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は、モータなどのL負荷を駆動する負荷駆動回路および駆動装置に関し、詳しくは駆動出力が天絡または地絡または負荷ショートした場合に出力段を構成するトランジスタの破壊を防止する保護回路に関するものである。
以下、従来の保護回路付き負荷駆動回路について説明する。
図5は従来の保護回路付き負荷駆動回路の回路図であり、101はマイクロコンピュータ、102はマイクロコンピュータ101から生成された入力信号に対して遅延させた信号を生成する遅延回路、103はインバータ、104はAND回路、105はNOR回路、106はNPNトランジスタ、予め設定された任意の電圧と出力から流出した電流を抵抗に流し発生した電圧と比較することにより出力電流レベル検出信号を生成する出力電流検出回路107、108は出力トランジスタ、109は負荷回路である。
マイクロコンピュータ101は負荷回路109を駆動させるための入力信号Aを生成し、遅延回路102は信号Aを遅延させた信号を生成し、インバータ103は遅延回路102からの信号を反転させて判定タイミング信号Bを生成し、AND回路104は出力信号Cと信号Bとの論理積により出力判定信号Dを生成し、NOR回路105は信号Aと信号Dの否定論理和により出力駆動信号Eを生成する。図5に示す回路は、出力トランジスタ108に過電流が流れないように保護する過電流保護機能と、出力信号Cの過電圧を検出すると出力トランジスタ108を保護する過電圧保護機能を持っている。
まず、過電流保護機能の動作説明をする。出力電流検出回路107は抵抗RとIOUTによって発生した電圧VOUTと、制限したい電流値に相当する設定電圧との比較によりNPNトランジスタ106を制御し、出力トランジスタ108のON/OFFを決定する。つまり、出力トランジスタ108に過電流が流れた場合にはNPNトランジスタ106がONし、出力トランジスタ108のベース電流を引くことで出力トランジスタ108をオフさせ、出力トランジスタ108に流れる電流値を制限し破壊を防止する働きを持つ。
次に、過電圧保護回路機能について図6を用いて説明する。図6において信号A,B,C,D,Eは、図5を用いて上述した信号に対応しており、信号Aは入力信号、信号Bは判定タイミング信号、信号Cは出力信号、信号Dは出力判定信号、信号Eは出力駆動信号である。信号Aは図中のようにスイッチング信号であるとき信号Bは信号Aに対して遅延回路にて信号Aに対して遅延され、インバータ103で反転された信号として表れる。また、信号Cは異常が発生しない間は信号Aに同期したスイッチング駆動をする。
このため信号Dは信号Bと信号Cとの論理積であるので、正常動作中は信号Cの立ち上がりエッジ対して遅延回路102で遅延された時間分だけHighの信号を出力するが、信号Aと信号Dの否定論理和が信号Eであるので出力動作に影響を及ぼさない。しかし、図6中のXのタイミングで信号Cに異常(この場合は天絡)が発生すると、このタイミングでは本来信号CはLowであるにも関わらずHighとなるので出力異常と判定し、信号DはHigh、信号EはLowとなり出力トランジスタ108をオフさせる。天絡状態が継続すると、図6中のYのタイミングから遅延回路102での遅延時間分(区間Z)だけ出力トランジスタ108がオンして電流が流れるが、オン時間が十分短い時間に設定しているために出力トランジスタ108は破壊を防止するという特徴を持つ。
特開昭62−225129号公報
しかしながら従来の構成では、遅延回路を半導体上で構成する際、面積の大きい容量素子を使用することでチップコストが高くなることや、出力電圧の異常を検出する際に出力電圧の異常を判定する電圧レベルが任意に設定できないために、特に負荷がL負荷であった場合、出力に電源電圧やGNDレベルと等しい付近でリンギングが発生すると誤検出する場合があることや、出力の不具合を判別する手段として出力電流検出回路を設けているが電流検出の為の外付け素子や精度のあるオペアンプを必要とし回路規模が大きくなるという課題を有していた。
本発明は、上記従来の課題を解決するもので、全体の回路規模を小さくかつ安価なシステムで、判定回路にて入出力信号中のノイズ信号を除去する構成と出力電圧レベル検出回路にて出力電圧異常レベルを任意に設定できる構成により出力電圧の判定の誤検出を防ぐことを目的とする。
この目的を達成するために、本発明は、総合判定信号を生成する総合判定回路と、上側出力駆動信号と下側出力駆動信号によりそれぞれ駆動される直列に接続された上側トランジスタと下側トランジスタを備え、前記上側トランジスタと前記下側トランジスタの接続点を出力としてL負荷を駆動する出力段と、上側スイッチング信号と下側スイッチング信号と前記総合判定信号により前記上側出力駆動信号と前記下側出力駆動信号を生成する出力駆動回路と、前記上側スイッチング信号および前記下側スイッチング信号と前記総合判定回路の判定タイミングを決定するための判定タイミング信号とを生成するスイッチング信号生成手段と、あらかじめ設定された出力判定基準電圧と前記出力段より発生した電圧との比較により出力電圧レベル検知信号を生成する出力電圧レベル検出回路と、前記上側スイッチング信号および前記下側スイッチング信号と前記出力電圧レベル検知信号とを入力信号とし上側判定信号と下側判定信号とを生成する判定回路とを備え、前記総合判定回路は、前記上側判定信号と前記下側判定信号および前記判定タイミング信号とにより前記総合判定信号を生成することを特徴とする。このように構成したことにより、外付け素子も要らず回路規模も小さく安価でありながら出力電圧判定の誤認識をなくすことができる。
また、前記判定回路は、前記上側スイッチング信号と前記下側スイッチング信号と前記出力電圧レベル判定信号のノイズ成分を除去するノイズフィルタを有することを特徴とする。このように構成したことにより、出力電圧レベル判定信号にノイズ成分があればそのノイズをノイズフィルタによってノイズを除去するため、誤判定のない上側出力判定信号と下側出力判定信号を生成することができる。
また、前記出力電圧レベル検出回路は、前記スイッチング信号生成手段により生成された出力状態信号に応じて前記出力電圧を検知する出力電圧検知レベルを可変できる可変手段を有することを特徴とする。このように構成したことにより、出力段の出力電圧にノイズが乗った場合でも誤検出なく出力判定信号を生成できる。
本発明の保護回路付き負荷駆動装置によれば、モータなどのL負荷をスイッチング駆動して入出力信号にノイズが乗ったとしても、出力状態を誤検出せず正確な判定が可能になり、また、規模の小さい回路構成とスイッチング信号生成手段にてスイッチング信号を生成する際に使用する分周前のロジックパルスを利用することにより、遅延回路を使用しない安価なシステムを提供することが可能になる。このため、負荷駆動装置の出力が天絡や、地絡や、負荷ショートといった本来ならデバイスが破壊に至らしめる可能性のある異常な状態でもデバイスを保護し、破壊を起こさせないという効果がある。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
図1は本発明の第1の実施形態の出力保護回路の基本構成を示す回路図であり、1は、出力段3をスイッチング駆動するための上側スイッチング信号(信号b)と下側スイッチング信号(信号c)と、総合判定回路5の判定タイミングを決定するための判定タイミング信号(信号a)とを生成するスイッチング信号生成手段、2は、上側スイッチング信号(信号b)と下側スイッチング信号(信号c)および総合判定回路5から生成された総合判定信号(信号h)により上側出力駆動信号(信号i)と下側出力駆動信号(信号j)を生成する出力駆動回路、3は上側出力駆動信号(信号i)と下側出力駆動信号(信号j)によりL負荷7を駆動する出力段、4は上側スイッチング信号(信号b)および下側スイッチング信号(信号c)と出力電圧レベル検出回路6から生成された出力電圧レベル検知信号(信号e)とにより上側出力判定信号(信号f)と下側出力判定信号(信号g)とを生成する判定回路、5は、Dフリップフロップを有し、上側判定信号(信号f)と下側判定信号(信号g)および判定タイミング信号(信号a)とにより総合判定信号(信号h)を生成する総合判定回路、6はあらかじめ設定された出力判定基準電圧(V1)と出力電圧(信号d)により出力電圧レベル検知信号(信号e)を生成する出力電圧レベル検出回路、7はモータのL負荷である。
次に、図2のタイミングチャートを用いて、第1の実施形態の動作について説明する。
まず、天絡状態になるt1までの正常動作について説明する。上側スイッチング信号(信号b)と下側スイッチング信号(信号c)に応じて出力段3はL負荷7を駆動することで出力電圧(信号d)を得る。また、出力電圧レベル検知回路6が、出力電圧(信号d)と出力判定基準電圧(V1)との比較により出力電圧レベル検知信号(信号e)を生成する。この正常動作の区間では出力電圧(信号d)が瞬時に切り替わっているために出力電圧(信号d)と出力電圧レベル検知信号(信号e)は同じ波形となっている。また、判定回路4にて上側スイッチング信号(信号b)と下側スイッチング信号(信号c)それぞれと出力電圧レベル検知信号(信号e)とを比較し、上側出力判定信号(信号f)と下側出力判定信号(信号g)とを生成する。
正常状態では上側スイッチング信号(信号b)と下側スイッチング信号(信号c)それぞれと出力電圧レベル検知信号(信号e)が反転の関係になっているために、上側出力判定信号(信号f)と下側出力判定信号(信号g)はLowとなっている。また、総合判定回路5では、判定タイミング信号(信号a)の立上りエッジのタイミングで出力の正常/異常を判定するが、上側出力判定信号(信号f)と下側出力判定信号(信号g)は正常であることを示しているため総合判定信号(信号h)はHighを出力する。
次に、天絡状態(区間t1からt2)と出力ハイインピーダンス状態(区間t2からt3)の場合について説明する(ただし、t2のタイミングで出力が異常と検知された直後に天絡状態は解除されるとする)。t1のタイミングで出力が天絡状態となった場合、出力電圧(信号d)はそれまで出力していたLowからHighとなる。この出力電圧(信号d)がLowからHighになるときに出力判定基準電圧(V1)を超えるとその瞬間に出力電圧レベル検知信号(信号e)もLowからHighとなる。上側出力判定信号(信号f)と下側出力判定信号(信号g)は、判定回路4において上側スイッチング信号(信号b)と下側スイッチング信号(信号c)に対して出力電圧(信号d)が一致していないこと、つまり、出力異常であることを示すHighを出力する。すると、総合判定回路5内のDフリップフロップのDはLowとなり、この状態のまま判定タイミング信号(信号a)の立上りエッジのタイミング(t2)が来ると総合判定信号(信号h)はLowを出力し、出力をハイインピーダンス状態にするために出力駆動回路2では上側出力駆動信号(信号i)をHighに、前記下側出力駆動信号(信号j)をLowにし、出力はt2からt3の間ハイインピーダンス状態となる。ハイインピーダンス状態では、出力電圧(信号d)はハイインピーダンス状態のため出力は不定であるが、出力電圧レベル検知信号(信号e)はLowを出力するように設定している。t4以降の地絡時の動作については天絡時と同様の動作であるために説明を省略する。
以上のような動作により出力が不意に天絡または地絡状態になった場合でも判定タイミング信号(信号a)の立上りエッジが来たタイミングで出力を保護(ハイインピーダンス状態に)し、出力段3に大電流が流れて出力段3のトランジスタが破壊されることを防止することが可能になる。
図3は本発明の第2の実施形態の出力保護回路の基本構成を示す回路図であり、8はノイズフィルタ付き判定回路、10,11はローパスフィルタなどのノイズフィルタを示す。第2の実施形態は、図1に示した第1の実施形態の判定回路4をノイズフィルタ付き判定回路8としたものであり、ノイズフィルタ付き判定回路8は、第1の実施形態の判定回路4から出力される上側出力判定信号(信号f)と下側出力判定信号(信号g)のラインにノイズフィルタ10,11をそれぞれ介装したものである。
このようにノイズフィルタ10,11を介装したことにより、上側スイッチング信号(信号b)や下側スイッチング信号(信号c)や出力電圧レベル判定信号(信号e)から上側出力判定信号(信号f)と下側出力判定信号(信号g)を生成するにあたって、不要ノイズ成分あればノイズフィルタ10,11によってノイズを除去するため、第1の実施形態よりもノイズを低減した上側出力判定信号(信号f)と下側出力判定信号(信号g)が得られ、安定した出力保護動作を期待できる。なお、ノイズフィルタ10,11のカットオフ周波数は、固定または運転モードに応じてコントロールすることによって、より一層安定した出力保護動作を期待できる。
図4は本発明の第3の実施形態の出力保護回路の基本構成を示す回路図であり、9は出力レベル可変機能付検出回路を示す。この第3の実施形態は、図3に示した第2の実施形態の出力電圧レベル検出回路6を、出力レベル可変機能付検出回路9としたものであり、出力レベル可変機能付検出回路9には、運転モードに応じてスイッチング信号生成手段1より出力される出力状態信号(信号k)によって、出力判定基準電圧(V1)を可変する機能が備えられている。
このように出力状態信号(信号k)に応じて出力判定基準電圧(V1)を可変できることによって、あらかじめ設定された出力判定基準電圧(V1)を超えるようなノイズが出力電圧(信号d)に乗って誤検出を引き起こす可能性のある第1,2の実施形態よりもノイズを低減した上側出力判定信号(信号f)と下側出力判定信号(信号g)が得られ、安定した出力保護動作を期待できる。
本発明は、電気回路の保護回路に関するものであり、特にモータなどを駆動するためのパワー出力回路を備える半導体集積回路に適用して安全性の面で高い信頼性を実現できる。
本発明の第1の実施形態の出力保護回路の基本構成を示す回路図 第1の実施形態の出力保護回路の動作を示すタイミングチャート 本発明の第2の実施形態の出力保護回路の基本構成を示す回路図 本発明の第3の実施形態の出力保護回路の基本構成を示す回路図 従来の保護回路付き負荷駆動回路の回路図 図5のA,B,C,D,E点における信号の状態を示すタイミングチャート
符号の説明
1 スイッチング信号生成手段
2 出力駆動回路
3 出力段
4 判定回路
5 総合判定回路
6 出力電圧レベル検出回路
7 L負荷(モータ)
8 ノイズフィルタ付き判定回路
9 出力電圧レベル可変機能付検出回路
a 出力判定タイミング信号
b 上側スイッチング信号
c 下側スイッチング信号
d 出力信号
e 出力電圧レベル判定信号
f 上側出力判定信号
g 下側出力判定信号
h 出力判定信号
i 上側出力駆動信号
j 下側出力駆動信号
k 出力状態信号
Data Dフリップフロップの入力信号
CLK Dフリップフロップのクロック信号
Q Dフリップフロップの出力信号
NQ 信号Qの反転信号

Claims (3)

  1. 総合判定信号を生成する総合判定回路と、上側出力駆動信号と下側出力駆動信号によりそれぞれ駆動される直列に接続された上側トランジスタと下側トランジスタを備え、前記上側トランジスタと前記下側トランジスタの接続点を出力としてL負荷を駆動する出力段と、上側スイッチング信号と下側スイッチング信号と前記総合判定信号により前記上側出力駆動信号と前記下側出力駆動信号を生成する出力駆動回路と、前記上側スイッチング信号および前記下側スイッチング信号と前記総合判定回路の判定タイミングを決定するための判定タイミング信号とを生成するスイッチング信号生成手段と、あらかじめ設定された出力判定基準電圧と前記出力段より発生した電圧との比較により出力電圧レベル検知信号を生成する出力電圧レベル検出回路と、前記上側スイッチング信号および前記下側スイッチング信号と前記出力電圧レベル検知信号とを入力信号とし上側判定信号と下側判定信号とを生成する判定回路とを備え、前記総合判定回路は、前記上側判定信号と前記下側判定信号および前記判定タイミング信号とにより前記総合判定信号を生成することを特徴とする保護回路付き負荷駆動装置。
  2. 前記判定回路は、前記上側スイッチング信号と前記下側スイッチング信号と前記出力電圧レベル判定信号のノイズ成分を除去するノイズフィルタを有することを特徴とする請求項1記載の保護回路付き負荷駆動装置。
  3. 前記出力電圧レベル検出回路は、前記スイッチング信号生成手段により生成された出力状態信号に応じて前記出力電圧を検知する出力電圧検知レベルを可変できる可変手段を有することを特徴とする請求項2記載の保護回路付き負荷駆動装置。
JP2005033083A 2005-02-09 2005-02-09 保護回路付き負荷駆動装置 Active JP4616023B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005033083A JP4616023B2 (ja) 2005-02-09 2005-02-09 保護回路付き負荷駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005033083A JP4616023B2 (ja) 2005-02-09 2005-02-09 保護回路付き負荷駆動装置

Publications (2)

Publication Number Publication Date
JP2006223039A JP2006223039A (ja) 2006-08-24
JP4616023B2 true JP4616023B2 (ja) 2011-01-19

Family

ID=36984972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005033083A Active JP4616023B2 (ja) 2005-02-09 2005-02-09 保護回路付き負荷駆動装置

Country Status (1)

Country Link
JP (1) JP4616023B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110016A (ja) * 1987-10-22 1989-04-26 Yaskawa Electric Mfg Co Ltd 負荷制御装置の保護回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110016A (ja) * 1987-10-22 1989-04-26 Yaskawa Electric Mfg Co Ltd 負荷制御装置の保護回路

Also Published As

Publication number Publication date
JP2006223039A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
US7233131B2 (en) Circuit and method for implementing a multi-function pin on a PWM controller chip in a voltage converter
KR100609266B1 (ko) 폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른파워앰프 회로 보호 방법 및 폴트를 감지하는 파워 앰프
JP2006296119A (ja) 半導体スイッチング素子の駆動回路
JP2009207242A (ja) 電源装置
JP2007006048A (ja) パワー用半導体装置
JP6402832B2 (ja) 半導体デバイス駆動回路およびインバータ装置
JP4360310B2 (ja) 駆動装置
KR100719054B1 (ko) 전력용 반도체장치의 제어용 회로 및 제어용 집적회로
JP4531500B2 (ja) 半導体装置および半導体装置モジュール
US20070064953A1 (en) Speaker protection circuit
JP2004080346A (ja) 電流制限回路およびそれを備えた出力回路
JP2008141612A (ja) 負荷駆動装置の故障検出装置および負荷駆動用ic
JP2010190604A (ja) 端子開放検出装置及び半導体装置
US7116239B2 (en) Current sense components failure detection in a multi-phase power system
JP4616023B2 (ja) 保護回路付き負荷駆動装置
JP4493865B2 (ja) 半導体装置
JP2010231509A (ja) 過電圧検出回路、過電圧保護回路
JP5321024B2 (ja) スイッチング素子の異常検出装置
JP7149922B2 (ja) パワーモジュール
JP2004282959A (ja) 電圧制御型駆動素子の駆動装置
US7683591B2 (en) Semiconductor device with voltage variation detector
WO2008075306A1 (en) True current limiting (tcl)
JP2004317414A (ja) 電源検出回路
JP2005136452A (ja) スイッチング回路及びそれを用いたオーディオ信号再生装置及びスイッチング素子保護方法
JP3657486B2 (ja) スイッチ素子駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100913

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101021

R150 Certificate of patent or registration of utility model

Ref document number: 4616023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250