KR100609266B1 - 폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른파워앰프 회로 보호 방법 및 폴트를 감지하는 파워 앰프 - Google Patents

폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른파워앰프 회로 보호 방법 및 폴트를 감지하는 파워 앰프 Download PDF

Info

Publication number
KR100609266B1
KR100609266B1 KR1020030077280A KR20030077280A KR100609266B1 KR 100609266 B1 KR100609266 B1 KR 100609266B1 KR 1020030077280 A KR1020030077280 A KR 1020030077280A KR 20030077280 A KR20030077280 A KR 20030077280A KR 100609266 B1 KR100609266 B1 KR 100609266B1
Authority
KR
South Korea
Prior art keywords
signal
pulse width
fault
output
amplifier
Prior art date
Application number
KR1020030077280A
Other languages
English (en)
Other versions
KR20050042566A (ko
Inventor
이재욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030077280A priority Critical patent/KR100609266B1/ko
Priority to NL1027403A priority patent/NL1027403C2/nl
Priority to US10/979,484 priority patent/US7327187B2/en
Priority to DE102004053467A priority patent/DE102004053467A1/de
Publication of KR20050042566A publication Critical patent/KR20050042566A/ko
Application granted granted Critical
Publication of KR100609266B1 publication Critical patent/KR100609266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

폴트를 감지하기 위해, 오디오 데이터에 상응하는 펄스 폭 변조 신호가 제공된다. 상기 펄스 폭 변조 신호를 이용함에 의해 앰프 출력 신호가 발생된다. 상기 펄스 폭 변조 신호와 상기 앰프 출력 신호가 비교되어 제 1 비교 신호 및 제 2 비교 신호가 발생된다. 상기 제 1 비교 신호 및 상기 제 2 비교 신호를 이용함에 의해 폴트를 감지하는 폴트 감지 신호가 발생된다. 제 1 펄스 폭 변조 신호와 앰프 출력 신호가 슈미 트리거 및 폴트 감지부를 이용함에 의해 비교되므로, 상기 폴트의 발생이 직접적으로 감지된다.
폴트, 파워 앰프

Description

폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른 파워 앰프 회로 보호 방법 및 폴트를 감지하는 파워 앰프{METHOD OF DETECTING FAULT AND CIRCUIT FOR PERFORMING THE SAME, METHOD OF PROTECTING CIRCUIT OF A POWER AMP IN ACCORDANCE WITH THE FAULT AND POWER AMP FOR DETECTING THE FAULT}
도 1은 본 발명의 바람직한 일 실시예에 따른 폴트를 감지하는 파워 앰프를 도시한 블록도이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 신호 발생부를 도시한 블록도이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 앰프 출력부를 도시한 블록도이다.
도 4는 본 발명의 바람직한 일 실시예에 따른 회로 보호부를 도시한 블록도이다.
도 5는 본 발명의 바람직한 일 실시예에 다른 폴트 감지부를 도시한 블록도이다.
도 6은 본 발명의 바람직한 일 실시예에 따른 앰프 출력부의 회로를 도시한 평면도이다.
도 7a 내지 도 7d는 앰프 출력부, 필터링부 및 스피커의 회로를 도시한 평면 도들이다.
도 8a는 본 발명의 바람직한 일 실시예에 따른 포트 판단부의 회로를 도시한 평면도이다.
도 8b는 본 발명의 바람직한 일 실시예에 따른 슈미 트리거를 도시한 평면도이다.
도 9는 본 발명의 바람직한 일 실시예에 따른 포트 감지부의 회로를 도시한 평면도이다.
도 10a는 본 발명의 일 실시예에 따른 파워 앰프가 정상적으로 동작할 때 제 1 펄스 폭 변조 신호 및 폴트 판단 신호를 도시한 평면도이다.
도 10b 내지 도 10e는 본 발명의 일 실시예에 따른 파워 앰프에 폴트가 발생된 경우 제 1 펄스 폭 변조 신호 및 폴트 판단 신호를 도시한 평면도들이다.
도 11은 도 7a에 도시된 제 2 노드가 단락이 된 경우 앰프 출력 신호를 도시한 평면도이다.
도 12a는 본 발명의 바람직한 일 실시예에 따른 파워 앰프가 정상적으로 동작할 경우, 폴트 감지부를 통과하는 신호의 흐름을 도시한 평면도이다.
도 12b는 본 발명의 바람직한 일 실시예에 따른 폴트가 발생된 경우, 폴트 감지부를 통과하는 신호의 흐름을 도시한 평면도이다.
도 12c는 본 발명의 일 실시예에 따른 폴트의 발생을 도시한 평면도이다.
도 13은 본 발명의 바람직한 일 실시예에 따른 폴트를 감지하는 과정을 도시한 순서도이다.
도 14는 본 발명의 바람직한 일 실시예에 따른 폴트 감지에 따른 파워 앰프의 동작을 도시한 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 신호 발생부 30 : 앰프 출력부
50 : 회로 보호부
본 발명은 폴트 감지 방법 및 이를 수행하기 위한 장치, 폴트에 따른 파워 앰프 보호 방법 및 폴트를 감지하는 파워 앰프에 관한 것으로, 더욱 상세하게는 상기 폴트의 발생을 감지할 수 있는 폴트 감지 방법 및 이를 수행하기 위한 장치, 폴트에 따른 파워 앰프 보호 방법 및 폴트를 감지하는 파워 앰프에 관한 것이다.
폴트 감지 회로는 폴트가 발생된 때 상기 폴트를 감지하여 회로의 손상을 방지하여준다. 종래의 파워 앰프는 아날로그 타입의 앰프를 사용하였다. 또한, 종래의 파워 앰프의 출력은 아날로그 신호였다. 그러므로, 종래의 파워 앰프는 상기 아날로그 타입의 출력 신호와 원래의 신호를 비교하여 상기 폴트의 발생을 감지하였다. 또한, 종래의 파워 앰프는 내부의 전류를 모니터링하여 상기 폴트의 발생을 감 지하였다. 그러나, 디 클래스 파워 앰프(D class Power Amp)는 오디오 소스와 출력 신호가 모두 디지털 신호이다. 그러므로, 상기 오디오 소스와 상기 디 클래스 파워 앰프의 상기 출력 신호가 직접적으로 비교되지 않는다. 즉, 상기 디 클래스 파워 앰프는 종래의 파워 앰프의 폴트 감지 방법을 사용할 수 없다. 그러므로, 상기 디 클래스 파워 앰프에서 상기 폴트의 발생을 직접적으로 감지할 수 있는 폴트 감지 회로가 요구된다.
본 발명의 제 1 목적은 폴트를 직접적으로 감지할 수 있는 폴트 감지 방법을 제공하는 것이다.
본 발명의 제 2 목적은 상기 폴트 감지 방법을 수행하는데 특히 적합한 폴트 감지 회로를 제공하는 것이다.
본 발명의 제 3 목적은 폴트를 직접적으로 감지하여 회로를 보호할 수 있는 폴트에 따른 파워 앰프 보호 방법을 제공하는 것이다.
본 발명의 제 4 목적은 상기 폴트에 따른 파워 앰프 보호 방법을 수행하는데 특히 적합한 폴트를 감지하는 파워 앰프를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 폴트 감지 방법은 디지털 데이터에 상응하는 펄스 폭 변조 신호를 수신하는 단계, 상기 펄스 폭 변조 신호를 이용하여 앰프 출력 신호를 발생시키는 단계, 상 기 펄스 폭 변조 신호와 상기 앰프 출력 신호를 비교하여 폴트의 발생에 대한 정보를 가지는 제 1 비교 신호 및 제 2 비교 신호를 발생시키는 단계, 및 상기 제 1 비교 신호 및 상기 제 2 비교 신호를 이용하여 상기 폴트를 감지하는 폴트 감지 신호를 발생시키는 단계를 포함한다.
본 발명의 바람직한 일 실시예에 따른 D급 출력 증폭기의 비정상 출력 상태 감지 방법은 전력 증폭기의 출력 FET 트랜지스터의 게이트에 인가되는 펄스 폭 변조 신호를 수신하는 단계, 상기 출력 FET 트랜지스터의 드레인을 통하여 부하로 출력되는 출력 신호를 수신하는 단계, 상기 펄스 폭 변조 신호와 상기 출력 신호를 비교하여 상기 출력 신호의 비정상적인 무변동 상태를 판단하는 단계, 상기 펄스 폭 변조 신호와 상기 출력 신호를 비교하여 상기 출력 신호의 비정상적인 변동 상태를 판단하는 단계, 상기 무변동 상태 판단시 비정상 감지 신호를 발생시키는 단계, 및 상기 변동 상태 판단시 상기 비정상 감지 신호를 발생시키는 단계를 포함한다.
본 발명의 바람직한 일 실시예에 따른 폴트에 따른 파워 앰프 보호 방법은 오디오 데이터에 상응하는 펄스 폭을 가지는 제 1 펄스 폭 변조 신호를 이용하여 폴트에 대한 정보를 가지는 앰프 출력 신호를 발생시키는 단계, 상기 펄스 폭 변조 신호와 상기 앰프 출력 신호를 비교하여 상기 폴트를 감지하는 폴트 감지 신호를 발생시키는 단계, 및 상기 폴트 감지 신호를 이용하여 회로를 보호하는 제 2 펄스 폭 변조 신호를 발생시키는 단계를 포함한다.
본 발명의 바람직한 일 실시예에 따른 폴트에 따른 파워 앰프 보호 방법은 오디오 데이터에 상응하는 펄스 폭을 가지는 제 1 펄스 폭 변조 신호 및 제 2 펄스 폭 변조 신호를 이용하여 폴트에 대한 정보를 가지는 앰프 출력 신호를 발생시키는 단계, 상기 제 1 펄스 폭 변조 신호와 상기 앰프 출력 신호를 비교하여 상기 폴트를 감지하는 폴트 감지 신호를 발생시키는 단계, 상기 폴트 감지 신호를 이용하여 회로를 보호하는 상기 제 1 펄스 폭 변조 신호를 발생시키는 단계, 및 상기 폴트 감지 신호를 이용하여 상기 회로를 보호하는 상기 제 2 펄스 폭 변조 신호를 발생시키는 단계를 포함한다.
본 발명의 바람직한 일 실시예에 따른 D급 출력증폭기의 비정상 출력상태 감지회로는 D급 전력증폭기의 출력 FET 트랜지스터의 게이트에 인가되는 펄스 폭 변조 신호를 입력하는 제1입력단자, 상기 출력 FET 트랜지스터의 드레인을 통해 부하로 출력되는 출력신호를 입력하는 제2입력단자, 상기 펄스폭 변조신호와 상기 출력신호를 비교하여 상기 출력신호의 비정상적인 무변동상태를 판단하는 제1판단수단, 상기 펄스폭 변조신호와 상기 출력구동신호를 비교하여 상기 출력신호의 비정상적인 변동상태를 판단하는 제2판단수단, 및 상기 무변동상태 또는 변동상태 판단시 비정상 감지신호를 발생하는 감지신호 발생수단을 포함한다.
본 발명의 바람직한 일 실시예에 따른 폴트 감지 회로는 앰프 출력 신호를 이용하여 폴트를 판단하기 위한 폴트 판단 신호를 발생시키는 폴트 판단부 및 디지털 데이터에 상응하는 펄스 폭 변조 신호와 상기 폴트 판단 신호를 비교하여 상기 폴트를 감지하는 폴트 감지 신호를 발생시키는 폴트 감지부를 포함한다.
본 발명의 바람직한 일 실시예에 따른 D급 출력증폭기는 제1전원전압과 출력 단자 사이에 연결되고, 제1 펄스폭 변조신호에 의해 스위칭되는 제1출력 트랜지스터, 상기 출력단자와 제2전원전압 사이에 연결되고, 제2펄스폭변조신호에 의해 스위칭되는 제2출력 트랜지스터, 상기 제1 도는 제2 펄스폭변조신호와 상기 출력단자에 출력되는 출력신호를 입력하여 상기 출력단자의 비정상 신호상태를 감지하고, 비정상 감지신호를 발생하는 비정상 감지회로, 정상모드에서는 디지털 데이터를 입력하여 상기 제1 및 제2 펄스폭 변조신호들을 출력하고, 상기 비정상 감지회로로부터 비정상 감지신호가 제공될 때에는 상기 제1 및 제2출력 트랜지스터를 오프시키는 펄스폭 변조신호 발생부를 포함한다.
본 발명의 바람직한 일 실시예에 따른 폴트를 감지하는 파워 앰프는 오디오 데이터를 가지는 오디오 신호와 폴트 감지 신호를 수신하고, 상기 오디오 신호를 변조시켜 상기 오디오 데이터에 상응하는 펄스 폭을 가지는 제 1 펄스 폭 변조 신호를 발생시키며, 상기 폴트 감지 신호에 따라 회로를 보호하는 제 2 펄스 폭 변조 신호를 발생시키는 신호 발생부, 상기 제 1 펄스 폭 변조 신호를 인버팅시켜 스피커를 구동시키는 앰프 출력 신호를 발생시키는 앰프 출력부 및 상기 제 1 펄스 폭 변조 신호 및 상기 앰프 출력 신호를 비교하여 폴트를 감지하는 상기 폴트 감지 신호를 발생시키는 회로 보호부를 포함한다.
본 발명의 바람직한 일 실시예에 따른 폴트를 감지하는 파워 앰프는 오디오 데이터를 가지는 오디오 신호를 변조하여 제 1 펄스 폭 변조 신호 및 제 2 펄스 폭 변조 신호를 발생시키고, 폴트 감지 신호를 이용하여 회로를 보호하는 제 3 펄스 폭 변조 신호 및 제 4 펄스 폭 변조 신호를 발생시키는 신호 발생부, 상기 제 1 펄 스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호를 이용하여 스피커를 구동시키는 앰프 출력 신호를 발생시키는 앰프 출력부 및 상기 앰프 출력 신호 및 상기 제 1 펄스 폭 변조 신호를 비교하여 폴트를 감지하는 상기 폴트 감지 신호를 발생시키는 회로 보호부를 포함한다.
본 발명에 따른 폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른 파워 앰프 보호 방법 및 폴트를 감지하는 파워 앰프는 제 1 펄스 폭 변조 신호와 앰프 출력 신호를 슈미 트리거 및 폴트 감지부를 이용하여 비교하므로, 상기 폴트의 발생을 직접적으로 감지할 수 있는 장점이 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 폴트 감지 방법 및 이를 수행하기 위한 장치, 폴트에 따른 파워 앰프 보호 방법 및 폴트를 감지하는 파워 앰프의 바람직한 실시예를 자세히 설명하도록 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 상기 폴트를 감지하는 파워 앰프를 도시한 블록도이다.
도 1을 참조하면, 본 발명의 폴트를 감지하는 파워 앰프는 신호 발생부(10), 앰프 출력부(30) 및 회로 보호부(50)를 포함한다.
단락과 같은 상기 폴트가 상기 파워 앰프의 회로에 발생될 수 있다. 이 경우 본 발명의 파워 앰프는 상기 폴트를 감지할 수 있다.
신호 발생부(10)는 오디오 데이터를 가지는 오디오 신호 및 상기 폴트의 발생에 대한 정보를 가지는 폴트 감지 신호를 수신한다. 또한, 신호 발생부(10)는 상 기 수신된 오디오 신호 및 상기 폴트 감지 신호를 이용하여 회로를 보호하는 제 1 펄스 폭 변조 신호 및 제 2 펄스 폭 변조 신호를 발생시킨다. 상기 회로는 본 발명의 파워 앰프의 전체 회로를 의미한다.
상기 오디오 신호는 아날로그 신호일 수도 있고 디지털 신호일 수도 있다. 본 발명의 일 실시예에 따른 상기 오디오 신호는 디지털 신호이다.
상기 제 1 펄스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호는 상기 오디오 신호에 상응하는 신호이다. 상세하게는, 상기 제 1 펄스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호의 펄스 폭은 상기 오디오 신호에 따라 변화된다. 또한, 상기 폴트가 상기 파워 앰프의 회로에 발생된 경우, 상기 제 1 펄스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호는 상기 회로를 보호한다. 본 발명의 일 실시예에 따른 상기 제 1 펄스 폭 변조 신호는 상기 제 2 펄스 폭 변조 신호와 동일한 신호이다. 이하에서는 상기 제 1 펄스 폭 변조 신호와 상기 제 2 펄스 폭 변조 신호를 동일한 신호로 가정하겠다.
본 발명의 일 실시예에 따른 신호 발생부(10)는 리셋 신호를 발생시킨다. 상기 리셋 신호는 상기 폴트가 발생한 때 상기 폴트 발생으로부터 일정 시간 후 발생된다. 상기 리셋 신호가 발생되면, 상기 파워 앰프는 정상적인 앰프 동작을 다시 수행한다.
앰프 출력부(30)는 상기 제 1 펄스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호를 수신한다. 또한, 앰프 출력부(30)는 상기 수신된 제 1 펄스 폭 변조 신호 및 제 2 펄스 폭 변조 신호를 이용하여 상기 파워 앰프를 동작시키는 앰프 출력 신 호를 발생시킨다. 본 발명의 일 실시예에 따르면, 앰프 출력부(30)는 상기 제 1 펄스 폭 변조 신호(또는 상기 제 2 펄스 폭 변조 신호)를 인버팅시킨다. 그 결과, 상기 앰프 출력 신호가 발생된다. 상기 앰프 출력 신호는 디지털 신호에 상응한다.
상기 앰프 출력 신호는 필터링부(70)를 통과하여 스피커(90)에 입력된다. 그 결과, 상기 오디오 신호에 상응하는 사운드가 재생된다.
상기 필터링부(70)는 저대역 통과 필터(low pass filter)일 수 있다. 즉, 필터링부(70)는 상기 앰프 출력 신호의 노이즈(noise)를 제거한다.
회로 보호부(50)는 상기 제 1 펄스 폭 변조 신호(또는 상기 제 2 펄스 폭 변조 신호) 및 상기 앰프 출력 신호를 이용하여 상기 폴트의 발생에 대한 정보를 가지는 상기 폴트 감지 신호를 발생시킨다. 상기 파워 앰프의 회로는 상기 발생된 폴트 감지 신호를 이용함에 의해 보호된다.
회로 보호부(50)는 상기 리셋 신호를 수신한다. 상기 리셋 신호는 상기 폴트의 감지로부터 일정 시간 후 발생된다.
본 발명의 파워 앰프는 상기 제 1 펄스 폭 변조 신호 및 상기 앰프 출력 신호에 의해 발생된 상기 폴트 감지 신호를 이용하여 상기 회로를 보호하므로, 효율적으로 상기 회로를 보호할 수 있다.
도 2는 본 발명의 바람직한 일 실시예에 따른 신호 발생부를 도시한 블록도이다.
도 2를 참조하면, 신호 발생부(10)는 펄스 폭 변조부(100), 드라이버(120) 및 리셋부(140)를 포함한다.
펄스 폭 변조부(100)는 상기 오디오 신호를 변조시켜 상기 제 1 펄스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호를 발생시킨다. 본 발명의 일 실시예에 따른 펄스 폭 변조부(100)는 상기 오디오 신호에 포함된 상기 오디오 데이터에 따라 펄스 폭을 변화시켜 상기 제 1 펄스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호를 발생시킨다.
상기 제 1 펄스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호는 드라이버(120)를 통하여 앰프 출력부(30)에 입력된다.
펄스 폭 변조부(100)는 상기 폴트 감지 신호를 수신한 때 하이 로직을 가지는 상기 제 1 펄스 폭 변조 신호 및 로우 로직을 가지는 상기 제 2 펄스 폭 변조 신호를 발생시킨다. 그 결과, 앰프 출력부(30)가 턴-오프(turn-off)된다.
상기 폴트의 발생을 감지한 상기 폴트 감지 신호를 수신한 경우, 리셋부(140)는 상기 폴트 감지로부터 일정 시간 후 상기 리셋 신호를 발생시킨다.
도 3은 본 발명의 바람직한 일 실시예에 따른 앰프 출력부를 도시한 블록도이다.
도 3을 참조하면, 앰프 출력부(30)는 제 1 인버팅부(200) 및 제 2 인버팅부(220)를 포함한다.
제 1 인버팅부(200)는 상기 제 1 펄스 폭 변조 신호를 인버팅시켜 상기 앰프 출력 신호를 발생시킨다.
제 2 인버팅부(220)는 상기 제 2 펄스 폭 변조 신호를 인버팅시켜 상기 앰프 출력 신호를 발생시킨다.
본 발명의 일 실시예에 따른 앰프 출력부(30)는 제 1 인버팅부(200) 및 제 2 인버팅부(220) 중 하나의 인버팅부만을 동작시킨다.
도 4는 본 발명의 바람직한 일 실시예에 따른 회로 보호부를 도시한 블록도이다.
도 4를 참조하면, 회로 보호부(50)는 폴트 판단부(300) 및 폴트 감지부(320)를 포함한다.
폴트 판단부(300)는 상기 폴트의 발생을 판단하기 위해 상기 앰프 출력 신호를 이용하여 폴트 판단 신호를 발생시킨다.
폴트 감지부(320)는 상기 폴트 판단 신호 및 상기 제 1 펄스 폭 변조 신호를 비교하여 상기 폴트를 감지하는 상기 폴트 감지 신호를 발생시킨다.
도 5는 본 발명의 바람직한 일 실시예에 다른 폴트 감지부를 도시한 블록도이다.
도 5를 참조하면, 폴트 감지부(320)는 제 1 비교부(400), 제 2 비교부(420) 및 폴트 발생 결정부(440)를 포함한다.
제 1 비교부(400)는 제 1 클록 신호인 상기 제 1 펄스 폭 변조 신호와 상기 폴트 판단 신호를 비교하여 상기 폴트 발생에 대한 정보를 가지는 제 1 비교 신호를 발생시킨다.
제 2 비교부(420)는 제 2 클록 신호인 상기 폴트 판단 신호와 상기 제 1 펄스 폭 변조 신호를 비교하여 상기 폴트 발생에 대한 정보를 가지는 제 2 비교 신호를 발생시킨다.
폴트 발생 결정부(440)는 상기 제 1 비교 신호와 상기 제 2 비교 신호를 이용하여 상기 폴트를 감지하는 상기 폴트 감지 신호를 발생시킨다. 상세하게는, 상기 폴트가 발생된 경우, 폴트 발생 결정부(440)는 상기 폴트의 발생을 알람 신호(alarm signal)로서 알린다. 즉, 상기 폴트가 발생된 경우, 본 발명의 일 실시예에 따른 상기 폴트 감지 신호는 하이 로직을 가진다. 반면에, 상기 폴트가 발생되지 않은 경우, 상기 폴트 감지 신호는 로우 로직을 가진다.
도 6은 본 발명의 바람직한 일 실시예에 따른 앰프 출력부의 회로를 도시한 평면도이다.
도 6에 도시된 바와 같이, 앰프 출력부(30)는 하나의 피 모스 트랜지스터(P MOS transistor)와 상기 피 모스 트랜지스터에 결합된 하나의 엔 모스 트랜지스터(N MOS transistor)를 포함한다. 상기 제 1 펄스 폭 변조 신호는 상기 피 모스 트랜지스터의 게이트에 입력된다. 반면에, 상기 제 2 펄스 폭 변조 신호는 상기 엔 모스 트랜지스터의 게이트에 입력된다.
본 발명의 일 실시예에 따른 앰프 출력부(30)는 상기 피 모스 트랜지스터와 상기 엔 모스 트랜지스터 중 하나의 트랜지스터만을 동작시킨다. 상세하게는, 상기 피 모스 트랜지스터가 동작할 경우, 상기 엔 모스 트랜지스터는 턴-오프(turn-off)된다. 그 결과, 앰프 출력부(30)는 상기 제 1 펄스 폭 변조 신호를 인버팅시켜 상기 앰프 출력 신호를 발생시킨다. 반면에, 상기 엔 모스 트랜지스터가 동작할 경우, 상기 피 모스 트랜지스터가 턴-오프(turn-off)된다. 그 결과, 앰프 출력부(30)는 상기 제 2 펄스 폭 변조 신호를 인버팅시켜 상기 앰프 출력 신호를 발생시킨다. 즉, 앰프 출력부(30)는 스위칭 소자에 상응한다.
도 7a 내지 도 7d는 앰프 출력부, 필터링부 및 스피커의 회로를 도시한 평면도들이다.
도 7a 내지 도 7d에 도시된 바와 같이, 앰프 출력부(30), 필터링부(70) 및 스피커(90)는 4가지 타입의 회로를 포함한다.
도 7a를 참조하면, 제 1 노드가 단락될 수도 있고 제 2 노드가 단락될 수도 있다.
도 8a는 본 발명의 바람직한 일 실시예에 따른 포트 판단부의 회로를 도시한 평면도이다.
도 8a에 도시된 바와 같이, 포트 판단부(300)는 하나의 저항, 상기 저항에 병렬로 결합된 캐패시터 및 상기 저항과 상기 캐패시터에 결합된 슈미 트리거(schmitt trigger)를 포함한다. 병렬로 결합된 상기 캐패시터와 상기 저항은 저대역 통과 필터(LPF)의 기능을 한다. 상기 슈미 트리거는 공정 변화에 따른 마진(margin)을 확보하여주고, 상기 앰프 출력 신호를 상기 폴트를 판단할 수 있는 신호로 변화시켜주며, 상기 앰프 출력 신호를 인버팅시킨다. 상기 마진은 외부 스위치에 의해 변화될 수 있다.
도 8b는 본 발명의 바람직한 일 실시예에 따른 슈미 트리거를 도시한 평면도이다.
도 8b에 도시된 바와 같이, 상기 슈미 트리거는 복수개의 피 모스 트랜지스터들과 복수개의 엔 모스 트랜지스터들을 포함한다. 상기 모스 트랜지스터들에 상 기 스위치들이 결합되어 있다. 상기 스위치들의 턴-온/오프에 따라 상기 슈미 트리거의 마진이 변화된다. 즉, 상기 스위치들을 이용함에 의해 상기 슈미 트리거의 마진이 커지거나 작아진다. 상기 피 모스 트랜지스터들이 동작될때, 상기 슈미 트리거의 마진에 따라 로우 로직을 가지는 상기 저대역 통과 필터의 출력 신호가 하이 로직을 가지는 상기 폴트 판단 신호로 변화된다. 또한, 상기 엔 모스 트랜지스터들이 동작될 때, 상기 슈미 트리거의 마진에 따라 하이 로직을 가지는 상기 저대역 통과 필터의 출력 신호가 로우 로직을 가지는 상기 폴트 판단 신호로 변화된다.
도 9는 본 발명의 바람직한 일 실시예에 따른 포트 감지부의 회로를 도시한 평면도이다.
도 9에 도시된 바와 같이, 제 1 비교부(400)는 제 1 디 플립플롭(D flipflop), 제 2 디 플립플롭, 익스클루시브 노워 게이트(exclusive NOR gate) 및 제 1 인버터를 포함한다. 상기 제 2 디 플립플롭은 상기 제 1 디 플립플롭에 결합되어 있다. 상기 익스클루시브 노워 게이트는 상기 제 1 디 플립플롭 및 상기 제 2 디 플립플롭에 결합되어 있다. 상기 제 1 인버터는 상기 익스클루시브 노워 게이트에 결합되어 있다.
제 2 비교부(420)는 제 3 디 플립플롭, 제 4 디 플립플롭, 제 2 인버터 및 노워 게이트(NOR gate)를 포함한다. 상기 제 4 디 플립플롭은 상기 제 3 디 플립플롭에 결합되어 있다. 상기 제 2 인버터는 상기 제 4 디 플립플롭의 출력단에 결합되어 있다. 상기 노워 게이트는 상기 제 3 디 플립플롭 및 상기 제 2 인버터에 결합되어 있다.
폴트 발생 결정부(440)는 하나의 난드 게이트(NAND gate)를 포함한다.
상기 제 1 펄스 폭 변조 신호는 상기 제 1 디 플립플롭 및 상기 제 2 디 플립플롭의 클록단에 입력된다. 또한, 상기 제 1 펄스 폭 변조 신호는 상기 제 3 디 플립 플롭 및 상기 제 4 디 플립플롭의 데이터 입력단에 입력된다.
상기 폴트 판단 신호는 상기 제 1 디 플립플롭 및 상기 제 2 디 플립플롭의 데이터 입력단에 입력된다. 또한, 상기 제 1 펄스 폭 변조 신호는 상기 제 3 디 플립 플롭 및 상기 제 4 디 플립플롭의 클록단에 입력된다.
도 10a는 본 발명의 일 실시예에 따른 파워 앰프가 정상적으로 동작할 때 제 1 펄스 폭 변조 신호 및 폴트 판단 신호를 도시한 평면도이고, 도 10b 내지 도 10e는 본 발명의 일 실시예에 따른 파워 앰프에 폴트가 발생된 경우 제 1 펄스 폭 변조 신호 및 폴트 판단 신호를 도시한 평면도들이다.
도 10b 내지 도 10e에 도시된 바와 같이, 상기 폴트가 발생된 경우, 상기 폴트 판단 신호는 상기 제 1 펄스 폭 변조 신호와 다르다. 그러므로, 본 발명의 파워 앰프는 상기 제 1 펄스 폭 변조 신호와 상기 폴트 판단 신호를 비교함에 의해 상기 폴트의 발생 여부를 판단한다.
도 11은 도 7a에 도시된 제 2 노드가 단락이 된 경우 앰프 출력 신호를 도시한 평면도이다.
도 11에 도시된 바와 같이, 도 7a에 도시된 상기 제 2 노드가 단락된 경우, 본 발명의 일 실시예에 따른 상기 앰프 출력 신호는 왜곡된다. 예를 들어, 상기 앰프 출력 신호의 레벨이 시간에 따라 증가하거나 감소한다. 도 11에 도시된 상기 앰 프 출력 신호가 도 8의 상기 슈미 트리거를 통과한 경우, 상기 앰프 출력 신호에 상응하는 상기 폴트 판단 신호는 도 10b 내지 도 10e에 도시된 신호에 상응한다. 상세하게는, 상기 왜곡된 앰프 출력 신호의 레벨이 상기 슈미 트리거(schmitt trigger)의 상기 마진 범위를 초과한 경우, 상기 슈미 트리거(schmitt trigger)는 히스테리시스(hysteresis) 특성을 가진다. 예를 들어, 로우 로직을 가지는 상기 앰프 출력 신호가 시간에 따라 증가하여 상기 슈미 트리거(schmitt trigger)의 상위 마진 범위를 초과한 경우, 상기 앰프 출력 신호의 로직이 하이로 변화된다. 반면에, 하이 로직을 가지는 상기 앰프 출력 신호가 시간에 따라 감소하여 상기 슈미 트리거(schmitt trigger)의 하위 마진 범위를 초과한 경우, 상기 앰프 출력 신호의 로직이 로우로 변화된다.
도 12a는 본 발명의 바람직한 일 실시예에 따른 파워 앰프가 정상적으로 동작할 경우, 폴트 감지부를 통과하는 신호의 흐름을 도시한 평면도이다. 도 12b는 본 발명의 바람직한 일 실시예에 따른 폴트가 발생된 경우, 폴트 감지부를 통과하는 신호의 흐름을 도시한 평면도이다. 이하에서는, 도 9의 회로를 다시 참조하겠다.
도 12a와 도 12b가 비교될 때, T1과 T2 사이에서 상기 폴트가 발생되었다. 그러므로, 상기 폴트는 T2에서 감지된다.
도 12a에 도시된 바와 같이, 상기 폴트가 감지되지 않은 경우, 상기 제 1 디 플립플롭 및 상기 제 3 디 플립플롭의 출력 신호들은 로우 로직들을 가진다. 반면에, 상기 제 2 디 플립플롭 및 상기 제 4 디 플롭플롭의 출력 신호들은 하이 로직 들을 가진다. 그 결과, 상기 폴트 감지 신호는 로우 로직을 가진다. 즉, 로우 로직을 가지는 상기 폴트 감지 신호가 발생된 경우, 본 발명의 폴트 감지 회로 및 상기 폴트를 감지하는 파워 앰프는 상기 폴트가 상기 회로에 발생되지 않았다고 판단한다.
도 12b에 도시된 바와 같이, 상기 폴트가 감지된 경우, 상기 제 1 디 플롭플롭 및 상기 제 3 디 플립플롭의 출력신호들은 로우 로직들을 가진다. 반면에, 상기 제 2 디 플립플롭의 출력 신호는 상기 T2전까지는 하이 로직을 상기 T2이후에는 로우 로직을 가진다. 또한, 상기 제 4 디 플립플롭의 출력 신호는 하이 로직을 가진다. 그 결과, 상기 폴트 감지 신호의 로직은 상기 T2를 기준으로 하여 로우 로직에서 하이 로직으로 변한다. 즉, 하이 로직을 가지는 상기 폴트 감지 신호가 발생된 경우, 본 발명의 폴트 감지 회로 및 상기 폴트를 감지하는 파워 앰프는 상기 폴트가 상기 회로에 발생되었다고 판단한다.
상기 폴트가 감지된 경우, 신호 발생부(10)는 하이 로직을 가지는 상기 제 1 펄스 폭 변조 신호와 로우 로직을 가지는 상기 제 2 펄스 폭 변조 신호를 발생시킨다. 그 결과, 상기 피 모스 트랜지스터와 상기 엔 모스 트랜지스터는 턴-오프(turn-off)된다. 상기 폴트의 발생이 감지된 때, 상기 폴트의 감지로부터 일정 시간 후 상기 리셋 신호가 발생된다. 그 결과, 회로 보호부(50)는 다시 상기 폴트의 발생을 감지한다. 상기 폴트가 감지되지 않은 때, 상기 파워 앰프는 앰프로서의 동작을 다시 수행한다. 즉, 상기 피 모스 트랜지스터와 상기 엔 모스 트랜지스터가 다시 턴-온(turn-on)된다.
도 12c는 본 발명의 일 실시예에 따른 폴트의 발생을 도시한 평면도이다.
도 9 및 도 12c를 참조하면, 상기 폴트가 T3에서 발생되었다. 도 9에서 상기 제 1 펄스 폭 변조 신호만이 클록 신호로서 동작한 때, 본 발명의 폴트 감지 회로 및 파워 앰프는 상기 폴트는 상기 T1에서 감지한다. T4와 상기 T1 사이의 시간차가 긴 경우, 상기 회로가 안정하게 보호되지 못할 수도 있다. 그러므로, 본 발명의 폴트 감지 회로 및 파워 앰프는 상기 제 1 펄스 폭 변조 신호와 상기 폴트 판단 신호를 클록 신호로서 번갈아 이용한다. 즉, 본 발명의 폴트 감지 회로 및 파워 앰프는 상기 제 1 펄스 폭 변조 신호를 클록 신호로 하여 상기 폴트 판단 신호와 비교한다. 또한, 본 발명의 폴트 감지 회로 및 파워 앰프는 상기 폴트 판단 신호를 클록 신호로 하여 상기 제 1 펄스 폭 변조 신호와 비교한다. 그 결과, 본 발명의 폴트 감지 회로 및 파워 앰프는 상기 T3에서 상기 폴트의 발생을 감지한다. 그러므로, 본 발명의 파워 앰프는 상기 폴트로부터 상기 회로를 안정하게 보호할 수 있다.
도 13은 본 발명의 바람직한 일 실시예에 따른 폴트를 감지하는 과정을 도시한 순서도이다.
도 13을 참조하면, 폴트 판단부(300)는 상기 앰프 출력 신호를 이용하여 상기 폴트 판단 신호를 발생시킨다(S100).
폴트 감지부(320)는 상기 폴트 판단 신호와 상기 제 1 펄스 폭 변조 신호를 비교하여 상기 폴트 감지 신호를 발생시킨다(S120).
상기 폴트 감지 신호의 로직이 하이인 경우, 상기 파워 앰프는 상기 폴트의 발생을 감지한다(S160).
상기 폴트 감지 신호의 로직이 로우인 경우, 상기 파워 앰프는 상기 폴트가 발생되지 않았음을 감지한다(S180).
도 14는 본 발명의 바람직한 일 실시예에 따른 폴트 감지에 따른 파워 앰프의 동작을 도시한 순서도이다.
도 14를 참조하면, 회로 보호부(50)는 하이 로직을 가지는 상기 폴트 감지 신호를 발생시킨다(S300).
하이 로직을 가지는 상기 폴트 감지 신호를 수신한 경우, 신호 발생부(10)는 하이 로직을 가지는 상기 제 1 펄스 폭 변조 신호와 로우 로직을 가지는 상기 제 2 펄스 폭 변조 신호를 발생시킨다(S320).
상기 폴트가 감지된 때, 신호 발생부(10)는 상기 폴트 감지로부터 일정 시간 후 상기 리셋 신호를 발생시킨다(S340).
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른 파워 앰프 보호 방법 및 폴트를 감지하는 파워 앰프는 제 1 펄스 폭 변조 신호와 앰프 출력 신호를 슈미 트리거 및 폴트 감지부를 이용하여 비교하므로, 상기 폴트의 발생을 직접적으로 감지할 수 있는 장점이 있다.
아울러, 본 발명에 따른 폴트에 따른 파워 앰프 보호 방법 및 폴트를 감지하는 파워 앰프는 상기 폴트의 발생을 직접적으로 감지하여 모스 트랜지스터들을 턴-오프(turn-off)시키므로, 회로를 안정하게 동작시킬 수 있는 장점이 있다.

Claims (38)

  1. 펄스 폭 변조 회로 및 D급 출력단을 가지는 파워 앰프의 폴트 감지 방법에 있어서,
    상기 펄스 폭 변조 회로에서 출력되는 펄스 폭 변조 신호를 입력받아 상기 D급 출력단이 앰프 출력 신호를 생성하는 단계; 및
    상기 펄스 폭 변조 신호와 상기 앰프 출력 신호를 비교 연산하여 폴트에 해당하면 폴트 감지 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 폴트 감지 방법.
  2. 제 1 항에 있어서, 상기 폴트 감지 신호를 생성하는 단계는
    상기 펄스 폭 변조 신호의 연속되는 두 에지(edge)에서 검출되는 상기 앰프 출력 신호들을 비교 연산하여 제 1 비교 신호를 생성하는 단계;
    상기 앰프 출력 신호의 연속되는 두 에지에서 검출되는 상기 펄스 폭 변조 신호들을 비교 연산하여 제 2 비교 신호를 생성하는 단계; 및
    상기 제 1 비교 신호 및 상기 제 2 비교 신호를 논리 연산하여 상기 폴트 감지 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 폴트 감지 방법.
  3. 제 2 항에 있어서, 상기 제 1 비교 신호를 생성하는 단계는 상기 펄스 폭 변조 신호의 에지(edge)에서 상기 앰프 출력 신호들이 서로 같은지 비교 연산하여 상기 제 1 비교 신호를 생성하는 단계이며,
    상기 제 2 비교 신호를 생성하는 단계는 상기 앰프 출력 신호의 연속되는 두 에지에서 검출되는 상기 펄스 폭 변조 신호들이 서로 같은지 비교 연산하여 상기 제 2 비교 신호를 생성하는 단계인 것을 특징으로 하는 폴트 감지 방법.
  4. 제 2 항에 있어서, 상기 폴트 감지 신호를 생성하는 단계는
    상기 출력 신호를 먼저 저역 통과 필터링 및 슈미트 트리거링하는 단계를 더 포함하는 것을 특징으로 하는 폴트 감지 방법.
  5. D급 출력 증폭기의 구동부에 인가되는 펄스 폭 변조 신호와 상기 구동부에서 출력되는 출력 신호를 수신하는 단계;
    상기 펄스 폭 변조 신호와 상기 출력 신호를 이용한 비교 연산을 통해 상기 출력 신호가 비정상적인 무변동 상태, 또는 비정상적인 변동 상태인지 여부를 판단하는 단계; 및
    상기 비정상적인 무변동 상태 또는 비정상적인 변동 상태인 것으로 판단되는 때에는 비정상 감지 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 D급 출력 증폭기의 비정상 출력 상태 감지 방법.
  6. 제 5 항에 있어서, 상기 출력신호를 수신하여 단계는
    상기 출력 신호를 저역 통과 필터링 및 슈미트 트리거링하는 단계를 포함하는 것을 특징으로 하는 D급 출력 증폭기의 비정상 출력 상태 감지 방법.
  7. 제 5 항에 있어서, 상기 출력 신호가 비정상적인 무변동 상태, 또는 비정상적인 변동 상태인지 여부를 판단하는 단계는
    상기 펄스 폭 변조 신호의 연속하는 두 에지(edge)에서 상기 출력 신호들을 비교 연산하여 상기 출력 신호의 비정상적인 무변동 상태를 판단하는 단계; 및
    상기 앰프 출력 신호의 연속하는 두 에지에서 상기 펄스 폭 변조 신호들을 비교 연산하여 상기 출력 신호의 비정상적인 변동 상태를 판단하는 단계를 포함하는 것을 특징으로 하는 D급 출력 증폭기의 비정상 출력 상태 감지 방법.
  8. 펄스 폭 변조 회로 및 D급 출력단을 가지는 파워 앰프의 보호 방법에 있어서,
    상기 펄스 폭 변조 회로에서 출력되는 펄스 폭 변조 신호에 기초하여 상기 D급 출력단이 앰프 출력 신호를 생성하는 단계;
    상기 펄스 폭 변조 신호와 상기 앰프 출력 신호를 이용한 비교 연산을 통해 폴트에 해당하면 폴트 감지 신호를 생성하는 단계; 및
    상기 폴트 감지 신호에 따라 상기 펄스 폭 변조 회로가 상기 D급 출력단의 동작을 중단시켜 회로를 보호하는 단계를 포함하는 것을 특징으로 하는 파워 앰프 회로 보호 방법.
  9. 제 8 항에 있어서, 상기 폴트 감지 신호가 생성된 때로부터 소정의 시간이 지난 후에 상기 펄스 폭 변조 회로를 초기화시키는 리셋 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 파워 앰프 회로 보호 방법.
  10. 제 8 항에 있어서, 상기 폴트 감지 신호를 생성하는 단계는
    상기 펄스 폭 변조 신호의 연속되는 두 에지(edge)에서 검출되는 상기 앰프 출력 신호들을 비교 연산하여 제 1 비교 신호를 생성하는 단계;
    상기 앰프 출력 신호의 연속되는 두 에지에서 검출되는 상기 펄스 폭 변조 신호들을 비교 연산하여 제 2 비교 신호를 생성하는 단계; 및
    상기 제 1 비교 신호 및 상기 제 2 비교 신호를 논리 연산하여 상기 폴트 감지 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 파워 앰프 회로 보호 방법.
  11. 펄스 폭 변조 회로 및 D급 출력단을 가지는 파워 앰프의 회로 보호 방법에 있어서,
    상기 펄스 폭 변조 회로에서 출력되는 제 1 펄스 폭 변조 신호 및 제 2 펄스 폭 변조 신호에 기초하여 상기 D급 출력단이 출력 신호를 생성하는 단계;
    상기 제 1 펄스 폭 변조 신호와 상기 출력 신호를 이용한 비교 연산을 통해 폴트 감지 신호를 생성하는 단계; 및
    상기 폴트 감지 신호에 따라 상기 D급 출력단의 동작이 중단되도록 하는 단계를 포함하는 것을 특징으로 하는 파워 앰프 회로 보호 방법.
  12. 제 11 항에 있어서, 상기 폴트 감지 신호를 생성하는 단계는
    상기 출력 신호를 저역 통과 필터링 및 슈미트 트리거링한 후에 상기 제 1 펄스 폭 변조 신호와 비교 연산하는 단계를 포함하는 것을 특징으로 하는 파워 앰프 회로 보호 방법.
  13. 제 11 항에 있어서, 상기 폴트 감지 신호를 생성하는 단계는
    상기 펄스 폭 변조 신호의 연속되는 두 에지(edge)에서 검출되는 상기 앰프 출력 신호들을 비교 연산하여 제 1 비교 신호를 생성하는 단계;
    상기 앰프 출력 신호의 연속되는 두 에지에서 검출되는 상기 펄스 폭 변조 신호들을 비교 연산하여 제 2 비교 신호를 생성하는 단계; 및
    상기 제 1 비교 신호 및 상기 제 2 비교 신호를 논리 연산하여 상기 폴트 감지 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 파워 앰프 회로 보호 방법.
  14. 제 13 항에 있어서, 상기 제 1 비교 신호를 생성하는 단계는 상기 펄스 폭 변조 신호의 에지(edge)에서 상기 앰프 출력 신호들이 서로 같은지 비교 연산하여 상기 제 1 비교 신호를 생성하는 단계이며,
    상기 제 2 비교 신호를 생성하는 단계는 상기 앰프 출력 신호의 연속되는 두 에지에서 검출되는 상기 펄스 폭 변조 신호들이 서로 같은지 비교 연산하여 상기 제 2 비교 신호를 생성하는 단계인 것을 특징으로 하는 파워 앰프 회로 보호 방법.
  15. 제 12 항에 있어서, 상기 D급 출력단의 동작이 중단되도록 하는 단계는
    상기 제 1 펄스 폭 변조 신호는 상기 D급 출력단의 PMOS 트랜지스터가 비활성화되도록 논리 하이값을 가지며, 상기 제 2 펄스 폭 변조 신호는 상기 D급 출력단의 NMOS 트랜지스터가 비활성화되도록 논리 로우 값을 가지는 것을 특징으로 하는 파워 앰프 회로 보호 방법.
  16. 제 11 항에 있어서, 상기 제 1 펄스 폭 변조 신호는 상기 제 2 펄스 폭 변조 신호와 동일한 신호인 것을 특징으로 하는 폴트에 따른 파워 앰프 회로 보호 방법.
  17. 제 11 항에 있어서, 상기 폴트가 감지된 경우, 상기 폴트의 감지로부터 소정 시간 후 상기 회로를 구동시키는 리셋 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 폴트에 따른 파워 앰프 회로 보호 방법.
  18. D급 출력 증폭기에 인가되는 펄스 폭 변조 신호 및 상기 D급 출력단의 출력 신호를 각각 입력받는 입력단자들;
    상기 펄스 폭 변조신호의 연속되는 두 에지(edge)에서 상기 출력 신호를 비교 연산하여 상기 출력 신호의 비정상적인 무변동 상태일 때 제1 신호를 생성하는 제1 판단부;
    상기 출력 신호의 연속되는 두 에지에서 상기 펄스 폭 변조신호를 비교 연산하여 상기 출력 신호의 비정상적인 변동 상태일 때 제2 신호를 생성하는 제2 판단부; 및
    상기 제1 신호 및 제2 신호를 기초로 비정상 감지 신호를 생성하는 비정상 출력 감지부을 포함하는 것을 특징으로 하는 D급 출력 증폭기의 비정상 출력상태 감지회로.
  19. 제 18 항에 있어서, 상기 출력 신호는 저역 통과 필터링 및 슈미트 트리거링된 후에 제1 판단부 및 제2 판단부에 입력되는 것을 특징으로 하는 D급 출력 증폭기의 비정상 출력상태 감지회로.
  20. D급 출력 증폭기에서 출력되는 앰프 출력 신호를 이용하여 폴트 판단 신호를 발생시키는 폴트 판단 신호 생성부; 및
    상기 D급 출력 증폭기에 입력되는 펄스 폭 변조 신호와 상기 폴트 판단 신호를 이용한 비교 연산을 통해 폴트가 감지되면 폴트 감지 신호를 발생시키는 폴트 감지부를 포함하는 것을 특징으로 하는 폴트 감지 회로.
  21. 제 20 항에 있어서, 상기 폴트 감지부는,
    상기 펄스 폭 변조 신호의 연속하는 두 에지(edge)에서 상기 폴트 판단 신호들을 비교 연산하여 폴트 발생 여부에 대한 정보를 가지는 제 1 비교 신호를 발생시키는 제 1 비교부;
    상기 폴트 판단 신호의 연속하는 두 에지에서 상기 펄스 폭 변조 신호들을 비교 연산하여 폴트 발생 여부에 대한 정보를 가지는 제 2 비교 신호를 발생시키는 제 2 비교부; 및
    상기 제 1 비교 신호와 상기 제 2 비교 신호를 이용한 비교 연산을 통해 상기 폴트 감지 신호를 생성하는 폴트 발생 결정부를 포함하는 것을 특징으로 하는 폴트 감지 회로.
  22. 제 21 항에 있어서, 상기 제 1 비교부는,
    제 1 플립플롭;
    상기 제 1 플립플롭에 결합된 제 2 플립플롭;
    상기 제 1 플립플롭과 상기 제 2 플립플롭에 결합된 익스클루시브 노워 게이트; 및
    상기 익스클루시브 노워 게이트에 결합된 제 1 인버터를 포함하는 것을 특징으로 하는 폴트 감지 회로.
  23. 제 22 항에 있어서, 상기 제 2 비교부는,
    제 3 플립플롭;
    상기 제 3 플립플롭에 결합된 제 4 플립플롭;
    상기 제 4 플립플롭에 결합된 제 2 인버터; 및
    상기 제 3 플립플롭 및 상기 제 2 인버터에 결합된 노워 게이트를 포함하는 것을 특징으로 하는 폴트 감지 회로.
  24. 제 23 항에 있어서, 상기 폴트 발생 결정부는 난드 게이트(NAND gate)를 포함하는 것을 특징으로 하는 폴트 감지 회로.
  25. 제 20 항에 있어서, 상기 폴트 판단 신호 생성부는,
    상기 앰프 출력 신호를 저대역 통과 필터링하는 저대역 통과 필터; 및
    상기 저대역 통과 필터에 결합된 슈미트 트리거를 포함하는 것을 특징으로 하는 폴트 감지 회로.
  26. 제 20 항에 있어서, 폴트가 발생되고 소정의 시간이 흐른 후에 상기 폴트 감지 신호가 초기화되는 것을 특징으로 하는 폴트 감지 회로.
  27. 제 1 전원전압과 출력 단자 사이에 연결되고, 제 1 펄스 폭 변조신호에 의해 스위칭되는 제 1 출력 트랜지스터;
    상기 출력 단자와 제 2 전원전압 사이에 연결되고, 제 2 펄스 폭 변조신호에 의해 스위칭되는 제2출력 트랜지스터;
    상기 제 1 펄스 폭 변조신호와 상기 출력단자에 출력되는 출력신호를 입력하여 상기 출력 단자의 비정상 신호상태를 감지하고, 비정상 감지신호를 발생하는 비정상 감지회로; 및
    정상모드에서는 디지털 데이터를 입력하여 상기 제 1 및 제 2 펄스 폭 변조신호들을 출력하고, 상기 비정상 감지회로로부터 비정상 감지신호가 제공될 때에는 상기 제 1 및 제 2 출력 트랜지스터를 오프시키는 펄스 폭 변조신호 발생부를 포함하는 것을 특징으로 하는 D급 출력 증폭기.
  28. D급 출력단을 가지는 파워 앰프에 있어서,
    오디오 데이터를 가지는 오디오 신호와 폴트 감지 신호를 수신하고, 상기 오디오 신호를 변조시켜 상기 오디오 데이터에 상응하는 펄스 폭 변조 신호를 발생시키며, 상기 폴트 감지 신호에 따라 상기 D급 출력단의 동작을 중단하여 전체 회로를 보호하는 신호 발생부; 및
    상기 펄스 폭 변조 신호 및 상기 D급 출력단에서 출력되는 앰프 출력 신호를 논리 연산하여 폴트가 감지되면 상기 폴트 감지 신호를 발생시키는 회로 보호부를 포함하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  29. 제 27 항에 있어서, 상기 회로 보호부는,
    상기 앰프 출력 신호로부터 폴트 판단 신호를 생성하는 폴트 판단부를 더 포함하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  30. D급 출력단을 가지는 파워 앰프에 있어서,
    입력되는 오디오 신호로부터 제1 펄스 폭 변조 신호 및 제2 펄스 폭 변조 신호를 생성하며, 폴트 감지 신호에 따라 상기 D급 출력단의 동작을 중단시키는 제1 보호 신호 및 제2 보호 신호를 생성하는 신호 발생부;
    상기 제 1 펄스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호를 이용하여 앰프 출력 신호를 생성하는 앰프 출력부; 및
    상기 앰프 출력 신호 및 상기 제 1 펄스 폭 변조 신호를 이용한 비교 연산을 통해 폴트가 감지되면 상기 폴트 감지 신호를 발생시키는 회로 보호부를 포함하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  31. 제 30 항에 있어서, 상기 신호 발생부는 상기 오디오 신호를 변조시켜 상기 제 1 펄스 폭 변조 신호 및 상기 제 2 펄스 폭 변조 신호를 발생시키는 펄스 폭 변조부를 포함하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  32. 제 31 항에 있어서, 상기 신호 발생부는 상기 회로 보호부를 초기화하는 리셋 신호를 생성하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  33. 제 30 항에 있어서, 상기 앰프 출력부는,
    상기 제 1 펄스 폭 변조 신호에 따라 스위칭하는 제 1 스위칭부; 및
    상기 제 2 펄스 폭 변조 신호에 따라 스위칭하는 제 2 스위칭부를 포함하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  34. 제 33 항에 있어서, 상기 제 1 스위칭부는 하나의 피-모스 트랜지스터(P-MOS transistor)를 포함하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  35. 제 34 항에 있어서, 상기 제 2 스위칭부는 하나의 엔-모스 트랜지스터(N-MOS transistor)를 포함하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  36. 제 33 항에 있어서, 상기 제 1 보호 신호는 상기 제 1 스위칭부를 비활성화하고, 상기 제 2 보호 신호는 상기 제 2 스위칭부를 비활성화하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  37. 제 30 항에 있어서, 상기 회로 보호부는,
    상기 앰프 출력 신호를 이용하여 폴트 판단 신호를 발생시키는 폴트 판단부; 및
    상기 제 1 펄스 폭 변조 신호와 상기 폴트 판단 신호를 이용한 비교연산을 통해 상기 폴트 감지 신호를 발생시키는 폴트 감지부를 포함하는 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
  38. 제 30 항에 있어서, 상기 제 1 펄스 폭 변조 신호는 상기 제 2 펄스 폭 변조 신호와 동일한 신호인 것을 특징으로 하는 폴트를 감지하는 파워 앰프.
KR1020030077280A 2003-11-03 2003-11-03 폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른파워앰프 회로 보호 방법 및 폴트를 감지하는 파워 앰프 KR100609266B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030077280A KR100609266B1 (ko) 2003-11-03 2003-11-03 폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른파워앰프 회로 보호 방법 및 폴트를 감지하는 파워 앰프
NL1027403A NL1027403C2 (nl) 2003-11-03 2004-11-02 Werkwijze, schakeling en vermogensversterker voor detecteren van een fout, alsmede werkwijze voor het beschermen van een schakeling in een vermogensversterker tegen optreden van een fout.
US10/979,484 US7327187B2 (en) 2003-11-03 2004-11-02 Method, circuit and power amplifier for detecting a fault, and method of protecting a circuit in a power amplifier from a fault occurrence
DE102004053467A DE102004053467A1 (de) 2003-11-03 2004-11-03 Verfahren und Schaltung zum Detektieren eines Fehlers und zugehöriger Leistungsverstärker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077280A KR100609266B1 (ko) 2003-11-03 2003-11-03 폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른파워앰프 회로 보호 방법 및 폴트를 감지하는 파워 앰프

Publications (2)

Publication Number Publication Date
KR20050042566A KR20050042566A (ko) 2005-05-10
KR100609266B1 true KR100609266B1 (ko) 2006-08-04

Family

ID=36219329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077280A KR100609266B1 (ko) 2003-11-03 2003-11-03 폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른파워앰프 회로 보호 방법 및 폴트를 감지하는 파워 앰프

Country Status (4)

Country Link
US (1) US7327187B2 (ko)
KR (1) KR100609266B1 (ko)
DE (1) DE102004053467A1 (ko)
NL (1) NL1027403C2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060140644A1 (en) * 2004-12-23 2006-06-29 Paolella Arthur C High performance, high efficiency fiber optic link for analog and RF systems
KR100727409B1 (ko) * 2006-02-02 2007-06-13 삼성전자주식회사 펄스폭 변조 방법 및 이를 이용한 디지털 파워앰프
CN101379698B (zh) * 2006-02-07 2012-04-18 D2音频有限公司 用于提高数字放大器中的反馈和/或前馈子系统的稳定性的系统和方法
US7956831B2 (en) * 2007-05-30 2011-06-07 Honeywell Interntional Inc. Apparatus, systems, and methods for dimming an active matrix light-emitting diode (LED) display
TW200926581A (en) * 2007-12-14 2009-06-16 C Media Electronics Inc Voltage detection type over-current protection device used in D-class amplifier
WO2009098609A1 (en) * 2008-02-04 2009-08-13 Nxp B.V. Load detector for a switching device
JP5175142B2 (ja) * 2008-07-28 2013-04-03 ラピスセミコンダクタ株式会社 ショート検出回路
US8189306B2 (en) * 2009-03-13 2012-05-29 Raytheon Company Dynamic grounding system and method
KR101077768B1 (ko) * 2010-04-30 2011-10-27 엘에스산전 주식회사 전력계통의 이상 전류 감시 장치
CN106412761B (zh) 2011-12-30 2020-02-14 意法半导体研发(深圳)有限公司 用于汽车音频功率放大器的嵌入式扬声器保护
US9088256B2 (en) 2012-08-08 2015-07-21 Analog Devices, Inc. Apparatus and methods for amplifier fault protection
US10148491B2 (en) * 2014-09-23 2018-12-04 Adtran, Inc. Iterative algorithm for rapid fault isolation
CN104408835B (zh) * 2014-10-21 2018-01-12 深圳市易联技术有限公司 一种应用于pos终端有线音频通信中的抗干扰装置
TWI647975B (zh) * 2015-09-03 2019-01-11 財團法人工業技術研究院 驅動電源產生電路以及驅動電源的產生方法
GB2563954A (en) 2017-06-27 2019-01-02 Cirrus Logic Int Semiconductor Ltd Audio Circuity
KR102511201B1 (ko) 2017-09-27 2023-03-17 삼성전자주식회사 과전압으로부터 소자를 보호하기 위한 전자 회로 및 그것을 포함하는 전자 장치
CN107786077B (zh) * 2017-12-08 2024-05-31 深圳瑞丰恒激光技术有限公司 一种q开关驱动电源控制器故障检测装置及方法
JP2019164095A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体集積回路
US11120642B2 (en) * 2018-06-27 2021-09-14 Intel Corporation Functional safety critical audio system for autonomous and industrial applications
US11005431B2 (en) * 2019-04-03 2021-05-11 Analog Devices International Unlimited Company Power amplifier fault detector
CN110595609A (zh) * 2019-09-29 2019-12-20 国网河南省电力公司南召县供电公司 一种通过声音异常快速判断变电设备故障的诊断装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724396A (en) * 1984-08-21 1988-02-09 Peavey Electronics Corporation Digital audio amplifier
KR100195928B1 (ko) 1996-10-24 1999-06-15 구자홍 밀폐형 압축기
US5973569A (en) * 1998-02-25 1999-10-26 National Semiconductor Corporation Short-circuit protection and over-current modulation to maximize audio amplifier output power
US6229389B1 (en) 1998-11-18 2001-05-08 Intersil Corporation Class D modulator with peak current limit and load impedance sensing circuits
US6498531B1 (en) 2000-08-14 2002-12-24 Spectron Digital class-D audio amplifier
US6373334B1 (en) 2000-06-12 2002-04-16 Cirrus Logic, Inc. Real time correction of a digital PWM amplifier
JP2002171140A (ja) 2000-12-01 2002-06-14 Mitsubishi Electric Corp オーディオ信号増幅出力回路
JP2003051724A (ja) 2001-08-08 2003-02-21 Sony Corp デジタルパワーアンプ及びデジタルアナログ変換器
US6621336B1 (en) * 2001-12-03 2003-09-16 National Semiconductor Corp. Over-current protection technique
KR100498497B1 (ko) * 2003-05-10 2005-07-01 삼성전자주식회사 이상 상태에서 정상 상태로의 복귀 시에 발생되는 과도응답 현상을 방지하는 ｄ급 파워 증폭기 및 그 방법
US7078964B2 (en) * 2003-10-15 2006-07-18 Texas Instruments Incorporated Detection of DC output levels from a class D amplifier

Also Published As

Publication number Publication date
DE102004053467A1 (de) 2005-07-07
US20050093622A1 (en) 2005-05-05
US7327187B2 (en) 2008-02-05
KR20050042566A (ko) 2005-05-10
NL1027403A1 (nl) 2005-05-04
NL1027403C2 (nl) 2006-03-20

Similar Documents

Publication Publication Date Title
KR100609266B1 (ko) 폴트 감지 방법 및 이를 수행하기 위한 회로, 폴트에 따른파워앰프 회로 보호 방법 및 폴트를 감지하는 파워 앰프
US6469575B2 (en) Circuit for amplifying and outputting audio signals
JP2821411B2 (ja) 半導体メモリ素子
KR0153849B1 (ko) 반도체 집적회로
KR100607180B1 (ko) 반도체 메모리 장치의 파워 업 리셋 회로
KR20000000932A (ko) 기준전압 발생기의 스타트 업 회로
JP5487568B2 (ja) 半導体装置
US20070064953A1 (en) Speaker protection circuit
JP2011041280A (ja) 電子回路の作動の監視
JPH05315931A (ja) レベルシフト回路
US6333880B1 (en) Semiconductor memory device capable of detecting high-voltage test command signal
JP4440214B2 (ja) 半導体装置
JP2540765B2 (ja) 誤動作防止テスト回路
JP4616023B2 (ja) 保護回路付き負荷駆動装置
JP3147808B2 (ja) 異常検出回路
KR100525375B1 (ko) Ｉｐｍ 보호회로
KR0167261B1 (ko) 전원공급 제어회로
KR0184564B1 (ko) 모터 보호 회로
KR100715601B1 (ko) 파워온 리셋 회로
JP4007250B2 (ja) パワーオンリセット回路装置
JP5262981B2 (ja) ラッチ装置及びラッチ方法
KR0155788B1 (ko) 파워-온-리셋 장치
KR100290887B1 (ko) 고전압보호회로
JP3012561B2 (ja) 信号保持回路および方法
CN112311337A (zh) 半导体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee