CN107276404B - 电路装置、开关调节器、以及电子设备 - Google Patents

电路装置、开关调节器、以及电子设备 Download PDF

Info

Publication number
CN107276404B
CN107276404B CN201710176965.XA CN201710176965A CN107276404B CN 107276404 B CN107276404 B CN 107276404B CN 201710176965 A CN201710176965 A CN 201710176965A CN 107276404 B CN107276404 B CN 107276404B
Authority
CN
China
Prior art keywords
potential
circuit
transistor
comparator
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710176965.XA
Other languages
English (en)
Other versions
CN107276404A (zh
Inventor
山田敦史
守屋勇
宍仓勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN107276404A publication Critical patent/CN107276404A/zh
Application granted granted Critical
Publication of CN107276404B publication Critical patent/CN107276404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种电路装置、开关调节器、以及电子设备。本发明的电路装置具备：比较器，其在输入端子的电位低于判断电平时输出被激活的输出信号；开关电路，其被电连接在与根据驱动信号而成为导通状态或非导通状态的开关元件连接的输出节点和比较器的输入端子之间，且在开关元件为导通状态时成为非导通状态；控制电路，其根据在开关元件从导通状态转变为非导通状态之后比较器的输出信号被激活的期间或次数，而以使开关元件不再次成为导通状态的方式对驱动信号的电平进行控制。

Description

电路装置、开关调节器、以及电子设备
技术领域
本发明涉及一种将直流电压转换为不同值的直流电压的开关调节器、以及构成开关调节器的至少一部分的电路装置。而且，本发明还涉及使用了这种开关调节器的电子设备等。
背景技术
在对直流电压进行降压的开关调节器中，实施对输出电路的开关元件进行接通或断开控制从而向电感元件供给驱动电流的动作。在输出电路的开关元件被内置于半导体集成电路装置(IC)中的情况下，作为外置部件，电感元件的一端与IC的输出端子连接，且在电感元件的另一端与低电位侧的电源端子之间连接有电容器。
此外，在IC的输出端子以及低电位侧的电源端子上，例如分别连接有作为外置部件的肖特基势垒二极管(SBD)的阴极和阳极。而且，作为从开关调节器接受电源供给的负载电路的、例如SOC(System on Chip：片上系统)等的IC经由电感元件而与IC的输出端子连接。
在这种开关调节器中，通过在输出电路的开关元件为接通状态时流动的电流，从而使电感元件被蓄积有磁能。当输出电路的开关元件成为断开状态时，通过被蓄积在电感元件中的磁能，从而有电流从SBD经由电感元件而向负载电路流动。
然而，在将SBD安装于配线基板等上的工序等中SBD发生了连接不良(开路状态或不完全连接)的情况下，因在被串联连接于相同的输出端子上的电感元件以及负载电路中流动的电流，从而有较大的负电压被施加到输出端子上。其结果为，有时输出电路的开关元件会被破坏。
在制造包括开关调节器的产品的情况下，由于SBD的连接不良而使IC被破坏的情况成为一个大问题。即使实施安装后的检查，以免产品在发生了连接不良的情况下被出货，但如果在检查中IC被破坏，那么仅通过重新实施SBD的安装是无法修复故障的，而是需要IC的更换，从而这种情况成为了成本升高的主要原因。此外，在产品通过出货检查并出货到市场后显现出连接不良的情况下，对于修理的应对将需要更多的工时与成本。
一直以来，为了避免这个问题，通过在IC内作为保护电路而在输出端子与低电位侧的电源端子之间连接二极管等，从而吸收过电流进而防止输出电路的开关元件的破坏。然而，由于对于输出电路的开关元件为断开状态的期间内的输出端子的电压降而言，与在SBD中有电流流动的情况相比，在保护电路中有电流流动的情况下较大，因此如果该状态持续较长时间，则有可能会使输出电路的开关元件或保护电路的二极管等产生破坏或劣化。
作为相关技术，在专利文献1中，公开了一种如下的开关调节器，其具备破坏防止功能，以免在作为续流二极管的肖特基势垒二极管由于某种原因而陷入开路状态时开关调节器发生劣化或被破坏。
在专利文献1的图1A以及图1B中，当与集成电路部100a的输出端子120连接的续流二极管Ds成为开路状态时，检测晶体管Tc将接通并使噪声屏蔽电路150工作。当噪声屏蔽电路150工作时，将停止从PWM电路160经由逻辑电路170以及电平转换电路180而向开关晶体管Tsw供给PWM驱动信号S1。
根据专利文献1，在输出端子120的电位与接地电位相比下降了阈值电压以上时，将有电流流过检测晶体管Tc，从而检测出续流二极管Ds的开路状态。但是，在检测晶体管Tc的阈值电压为与续流二极管Ds的正向电压0.2V～0.3V相比而较大的0.7V左右、且输出端子120的电位与接地电位相比下降在不足0.7V的范围内时，将无法检测出续流二极管Ds的连接不良。
专利文献1：日本特开2011-83104号公报(说明书摘要、图1A、图1B)
发明内容
因此，鉴于上述问题点，本发明的第一目的在于，提供一种能够以所需要的判断电平而对被连接在输出节点和低电位侧的电源节点之间的肖特基势垒二极管的连接不良进行检测，并在肖特基势垒二极管成为连接不良的情况下停止开关动作的电路装置。此外，本发明的第二目的在于，提供一种使用了这种电路装置的开关调节器。而且，本发明的第三目的在于，提供一种使用了这种开关调节器的电子设备等。
为了解决以上的课题的至少一部分，本发明的第一观点所涉及的电路装置具备：比较器，其具有输入端子和输出端子，且在输入端子的电位低于判断电平时从输出端子输出被激活的输出信号；开关电路，其被电连接在与根据驱动信号而成为导通状态或非导通状态的开关元件连接的输出节点和比较器的输入端子之间，且在开关元件为导通状态时成为非导通状态；控制电路，其根据在开关元件从导通状态转变为非导通状态之后比较器的输出信号被激活的期间或次数，而以使开关元件不再次成为导通状态的方式对驱动信号的电平进行控制。
根据本发明的第一观点，由于设置了在输出节点的电位低于判断电平时将输出信号激活的比较器、和根据比较器的输出信号而以使开关元件不再次成为导通状态的方式进行控制的控制电路，因此能够以所需的判断电平而对被连接在输出节点与低电位侧的电源节点之间的肖特基势垒二极管的连接不良进行检测，并在肖特基势垒二极管发生了连接不良的情况下使开关动作停止。其结果为，能够防止输出电路的开关元件或保护电路的电路元件的破坏或劣化。此外，通过开关电路，从而在开关元件向输出节点供给高电位侧的电源电位的期间内输出节点的电位不会被施加在比较器的输入端子上，从而能够防止比较器的破坏。
在此，优选为，开关电路包括高耐压晶体管。由于在开关元件成为导通状态时在开关电路上会被施加有高电位侧的电源电位，因此通过使用高耐压晶体管，从而使开关电路不易被破坏。
此外，也可以采用如下方式，即，电路装置还具备箝位电路，所述箝位电路的一端与比较器的输入端子连接且另一端与低电位侧的电源节点连接，并且在比较器的输入端子的电位与低电位侧的电源电位相比高出了预定的值以上时，所述箝位电路对比较器的输入端子的电位进行箝位。
由此，不会由于开关电路的寄生电容成分的影响、或者开关电路向非导通状态或导通状态转移的定时相对于开关元件向导通状态或非导通状态转移的定时而发生偏移的影响从而向比较器施加过电压，由此能够防止比较器的破坏。
此外，也可以采用如下方式，即，电路装置还具备保护电路，所述保护电路为一端与输出节点连接且另一端与低电位侧的电源节点连接的电路，所述保护电路包括晶体管，并且在输出节点的电位与低电位侧的电源电位相比低出了晶体管的寄生二极管的正向电压以上时成为导通状态。由此，即使在肖特基势垒二极管发生了连接不良的情况下，输出节点的电位不会低于固定的值，从而能够防止开关元件的破坏。
在该情况下，优选为，保护电路的晶体管包括高耐压晶体管。由于在开关元件为导通状态时在保护电路上被施加有高电位侧的电源电位，因此通过使用高耐压晶体管，从而使保护电路不易被破坏。
在设置保护电路的情况下，也可以采用如下方式，即，比较器还具有被施加有低电位侧的电源电位的第二输入端子，并在输入端子与第二输入端子之间设定有与保护电路的晶体管的寄生二极管的正向电压相比较小的偏移电压，所述比较器将输出节点的电位、和与低电位侧的电源电位相比低出偏移电压的判断电平进行比较。由此，能够通过比较器的偏移电压来设定所需的判断电平。
在以上方式中，也可以采用如下方式，即，控制电路在自开关元件从导通状态转变为非导通状态起，于第一期间经过后的比较器的输出信号被连续地激活第二期间以上的次数达到两次以上的预定的次数的情况下，以使开关元件不再次成为导通状态的方式对驱动信号的电平进行控制。由此，能够排除噪声等的影响，从而适当地对肖特基势垒二极管是否为连接不良进行判断。
此外，也可以采用如下方式，即，电路装置还包括开关元件，该开关元件被连接在高电位侧的电源节点与输出节点之间，并在根据驱动信号而成为导通状态时向输出节点供给高电位侧的电源电位。在开关元件被内置于IC等的电路装置的情况下，能够使开关调节器小型化。
本发明的第二观点所涉及的开关调节器具备：上述任一项的电路装置；肖特基势垒二极管，其阴极与输出节点连接，且阳极与低电位侧的电源节点连接；电感元件，其一端与输出节点连接，并从开关元件被供给有驱动电流；电容器，其被连接在电感元件的另一端和低电位侧的电源节点之间，并对从电感元件被供给的电荷进行蓄积。根据本发明的第二观点，能够提供如下的开关调节器，所述开关调节器使用在肖特基势垒二极管发生了连接不良的情况下使开关动作停止的电路装置，从而即使产生了肖特基势垒二极管的安装不良也不易破坏或劣化。
本发明的第三观点所涉及的电子设备，具备本发明的第二观点所涉及的开关调节器。根据本发明的第三观点，能够提供如下的电子设备，所述电子设备使用即使产生了肖特基势垒二极管的安装不良也不易破坏或劣化的开关调节器，从而可靠性较高。
附图说明
图1为表示本发明的一个实施方式所涉及的开关调节器的电路图。
图2为表示图1所示的比较器的结构例的电路图。
图3为表示图1所示的开关控制电路的一部分的结构例的框图。
图4为表示图1所示的开关调节器中的各部的波形的波形图。
图5为表示本发明的一个实施方式所涉及的电子设备的结构例的框图。
具体实施方式
以下，参照附图来对本发明的实施方式进行详细说明。另外，对相同的结构要素标注相同的参照符号，并省略重复的说明。
开关调节器的结构
图1为表示本发明的一个实施方式所涉及的开关调节器的结构例的电路图。该开关调节器包括本发明的一个实施方式所涉及的电路装置100。如图1所示，电路装置100可以包括：基准电压生成电路10、开关控制电路20、预驱动器30、输出电路40、保护电路50、和电位判断电路60。
图1所示的结构要素内的至少一部分也可以被内置在半导体集成电路装置(IC)中。IC例如由在硅基板上形成有电路的IC芯片构成，或者通过将IC芯片收纳在封装件中而被构成。在该情况下，电路装置100的节点N1～N5与IC芯片的衬垫(端子)、或者被设置在封装件上的引脚(端子)相对应。
此外，开关调节器还可以包括肖特基势垒二极管D1、电感元件L1、电容器C1、分压电路110。这些结构要素内的至少一部分也可以不内置于IC中，而作为外置部件。而且，作为从开关调节器接受电源供给的负载电路120例如SOC(System on Chip：片上系统)等IC，经由电感元件L1而与电路装置100连接。
在电路装置100中，第一电源电位(高电位侧的电源电位)VDD被供给至电源节点N1，与第一电源电位VDD相比为低电位的第二电源电位(低电位侧的电源电位)VSS被供给至电源节点N2，与第一电源电位VDD相比为低电位且与第二电源电位VSS相比为高电位的内部电路电源电位VDA被供给至电源节点N3。在下文中，作为一个示例，而对高电位侧的电源电位VDD为42V、低电位侧的电源电位VSS为0V(基准电位)、内部电路电源电位VDA为5V的情况进行说明。
电路装置100通过实施开关动作而生成输出信号SW，并向与输出节点N4连接的电感元件L1供给驱动电流。由此，高电位侧的电源电位VDD被降压，并在连接节点N6上生成输出电源电位VOUT。输出电源电位VOUT被供给至连接在连接节点N6与电源节点N2之间的负载电路120。
分压电路110包括被串联连接在连接节点N6与电源节点N2之间的电阻元件R1以及R2，且所述分压电路110对连接节点N6与电源节点N2之间的输出电压(VOUT-VSS)进行分压，并生成反馈电压VFB。反馈电压VFB经由反馈节点N5而被供给至电路装置100。
基准电压生成电路10例如包括带隙基准电路等，并且生成基准电压VRF。开关控制电路20通过根据基准电压VRF与反馈电压VFB之差来实施PWM(Pulse Width Modulation：脉冲宽度调制)，从而生成脉冲宽度被调制的控制信号SCT。控制信号SCT被供给至预驱动器30。
预驱动器30例如包括反相器以及电平转换器等，并且通过将控制信号SCT反转并进行电平转换从而生成驱动信号SH。由此，在控制信号SCT的高电平为内部电路电源电位VDA(5V)的情况下，对控制信号SCT进行反转以及电平转换而生成的驱动信号SH的高电平将成为高电位侧的电源电位VDD(42V)。
在输出电路40中，作为开关元件而包括P沟道MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管QP1。在晶体管QP1被内置于IC等电路装置100中的情况下，能够使开关调节器小型化，并且由于能够削减部件数量，因此能够削减电子设备的制造成本。晶体管QP1被连接在电源节点N1与输出节点N4之间，且在根据驱动信号SH而成为导通状态(接通状态)时，使输出节点N4的电位接近于电源节点N1的电位。
晶体管QP1具有：被施加有驱动信号SH的栅极、与电源节点N1连接的源极、和与输出节点N4连接的漏极。晶体管QP1在驱动信号SH的电位与电源电位VDD相比低出了晶体管QP1的阈值电压以上时成为接通状态，从而经由输出节点N4而向电感元件L1供给驱动电流。
在输出节点N4上连接有肖特基势垒二极管D1以及电感元件L1。肖特基势垒二极管具有与通常的PN结二极管相比正向电压较低且开关速度较快的这一特点。肖特基势垒二极管D1具有与输出节点N4连接的阴极和与电源节点N2连接的阳极。
电感元件L1具有与输出节点N4连接的一端和与连接节点N6连接的另一端，且从输出电路40的晶体管QP1被供给有驱动电流。电容器C1被连接在电感元件L1的另一端(连接节点N6)与电源节点N2之间，并且通过对从电感元件L1被供给的电荷进行蓄积，从而生成被平滑的输出电压(VOUT-VSS)。
以此方式，通过输出电路40的晶体管QP1实施开关动作从而使电路装置100生成输出信号SW，并向与输出节点N4连接的电感元件L1供给驱动电流。由此，在作为电感元件L1与电容器C1的连接点的连接节点N6处，生成了对电源电位VDD进行降压而获得的输出电源电位VOUT。开关控制电路20通过生成控制信号SCT，从而对输出电路40的晶体管QP1的开关动作进行控制。输出电源电位VOUT通过控制信号SCT的占空比而被控制。
例如，在控制信号SCT为高电平时，驱动信号SH成为低电平，从而晶体管QP1成为接通状态。在晶体管QP1为接通状态的期间内，输出节点N4的电位接近于电源电位VDD，且驱动电流从晶体管QP1向电感元件L1流动，从而在电感元件L1中电能被转换为磁能并被蓄积。
另一方面，在控制信号SCT为低电平时，驱动信号SH成为高电平，从而晶体管QP1成为非导通状态(断开状态)。在晶体管QP1为断开状态的期间内，被蓄积于电感元件L1中的磁能作为电能而经由肖特基势垒二极管D1以及负载电路120等而被放电。由此，输出节点N4的电位成为从基准电位VSS(0V)下降了肖特基势垒二极管D1的正向电压(例如，0.2V～0.4V)的电位。
然而，在将肖特基势垒二极管D1安装于配线基板等上的工序等中肖特基势垒二极管D1发生连接不良(开路状态或不完全连接)的情况下，由于使在与输出节点N4串联连接的电感元件L1中所蓄积的电流向负载电路120流动的电流路径不再存在，因此受到电感元件L1中所产生的反电动势的影响从而会向输出节点N4施加较大的负电压。其结果为，有时输出电路40的晶体管QP1会被破坏。
为了避免这种情况，优选为设置有保护电路50。另外，保护电路50也能够兼用作IC的ESD(静电放电)保护电路。保护电路50例如包括N沟道LD(Lateral Double-diffused：横向双扩散)MOS晶体管QN1，所述LDMOS晶体管QN1具有与输出节点N4连接的漏极(或源极)、与电源节点N2连接的源极(或漏极)以及栅极。
在输出节点N4的电位与基准电位VSS相比低出了晶体管QN1的寄生二极管(漏极端子为阴极、源极端子为阳极)的正向电压以上时，晶体管QN1成为接通状态。由此，即使在肖特基势垒二极管D1发生连接不良的情况下，也不会使输出节点N4的电位低于固定的值(例如，-0.7V)，从而能够防止输出电路40的晶体管QP1的破坏。
LDMOS晶体管与通常的MOS晶体管相比，具有耐压较高且接通电阻较低的这一特点。由于在输出电路40的晶体管QP1为接通状态时，在保护电路50上会被施加有电源电位VDD，因此通过使用这种高耐压晶体管来作为保护电路50的电路元件，从而可使保护电路50不易被破坏。或者，作为保护电路50的电路元件，也可以代替晶体管QN1而使用具有与输出节点N4连接的阴极和与电源节点N2连接的阳极的二极管。
然而，对于输出电路40的晶体管QP1为断开状态的期间内的输出节点N4的电压降而言，由于与在肖特基势垒二极管D1被正常连接且肖特基势垒二极管D1中有电流流动的情况下的电压降相比，在肖特基势垒二极管D1为连接不良的状态且在保护电路50的寄生二极管中有电流流动的情况下的电压降较大，因此如果肖特基势垒二极管D1的连接不良的状态持续较长时间，则有可能会使输出电路40的晶体管QP1或者保护电路50的晶体管或二极管等产生破坏或劣化。因此，在本实施方式中，设置有对输出节点N4的电位进行判断的电位判断电路60，并且开关控制电路20根据电位判断电路60的判断结果而对输出电路40的晶体管QP1的开关动作进行控制。
电位判断电路
如图1所示，电位判断电路60可以包括比较器61、开关电路62、箝位电路63、和反相器INV1。比较器61具有经由开关电路62而被施加有输出节点N4的电位的输入端子T1，并且在输出节点N4的电位低于判断电平时将输出信号VDL激活为高电平。另一方面，在输出节点N4的电位高于判断电平时，比较器61将输出信号VDL失活为低电平。
图2为表示图1所示的比较器的结构例的电路图。如图2所示，比较器61包括P沟道MOS晶体管QP60～QP63、N沟道MOS晶体管QN61～QN63、和反相器INV2，并且具有被施加有输出节点N4的电位的输入端子T1、被施加有基准电位VSS的输入端子T2、和用于将输出信号VDL输出的输出端子T3。
晶体管QP60具有与内部电路电源电位VDA的配线连接的源极、和被施加有偏置电位VBI的栅极。晶体管QP61具有与晶体管QP60的漏极连接的源极、和与比较器61的输入端子T1连接的栅极。晶体管QP62具有与晶体管QP60的漏极连接的源极、和与比较器61的输入端子T2连接的栅极。
晶体管QN61具有与晶体管QP61的漏极连接的漏极、与晶体管QP62的漏极连接的栅极、和与电源电位VSS的配线连接的源极。晶体管QN62具有与晶体管QP62的漏极连接的漏极及栅极、和与电源电位VSS的配线连接的源极。
晶体管QP63具有与内部电路电源电位VDA的配线连接的源极、和被施加有偏置电位VBI的栅极。晶体管QN63具有与晶体管QP63的漏极连接的漏极、与晶体管QP61的漏极及晶体管QN61的漏极连接的栅极、和与电源电位VSS的配线连接的源极。
反相器INV2具有与晶体管QP63的漏极及晶体管QN63的漏极连接的输入端子、和与比较器61的输出端子T3连接的输出端子。反相器INV2将被施加到输入端子上的信号的电平反转，并将被反转的信号作为输出信号VDL而从输出端子输出。
在比较器61中，通过在构成差分对的晶体管QP61与晶体管QP62之间改变沟道宽度W与沟道长度L之比W/L，从而在输入端子T1与输入端子T2之间设定例如小于保护电路50的晶体管QN1的寄生二极管(漏极端子为阴极，源极端子为阳极)的正向电压的偏移电压。由此，能够通过比较器61的偏移电压来设定所需的判断电平。
例如，通过将晶体管QP62的沟道宽度W设为大于晶体管QP61的沟道宽度W，从而比较器61将输出节点N4的电位和与基准电位VSS相比低出了偏移电压的判断电平进行比较。在图1所示的肖特基势垒二极管D1的正向电压为0.3V、且保护电路50的晶体管QN1的寄生二极管(漏极端子为阴极，源极端子为阳极)的正向电压为0.7V的情况下，判断电平被设定为低于-0.3V、且高于-0.7V。
该判断电平需要针对IC的工艺偏差等而进行校准。另外，虽然可以通过改变晶体管QP61的阈值电压和晶体管QP62的阈值电压来设定比较器61的偏移电压，但是通过改变沟道宽度W与沟道长度L之比W/L来进行设定，则工艺偏差的影响较小。
如果再次参照图1，则在电位判断电路60中，开关电路62被连接在输出节点N4与比较器61的输入端子T1之间，且在输出电路40的晶体管QP1为接通状态时成为断开状态，在输出电路40的晶体管QP1为断开状态时成为接通状态。由此，避免了在输出电路40的晶体管QP1向输出节点N4供给电源电位VDD的期间内电源电位VDD被施加在比较器61的输入端子T1上的情况，从而能够防止比较器61的破坏。
开关电路62例如包括N沟道MOS晶体管QN2，所述N沟道MOS晶体管QN2具有与输出节点N4连接的一端(漏极)、与比较器61的输入端子T1连接的另一端(源极)、和与反相器INV1的输出端子连接的栅极。反相器INV1将被施加到输入端子上的控制信号SCT反转，并将被反转的控制信号SCT从输出端子输出。晶体管QN2在控制信号SCT为高电平时成为断开状态，在控制信号SCT为低电平时成为接通状态。
优选为，晶体管QN2为LDMOS晶体管等的高耐压晶体管。具体而言，晶体管QN2与构成比较器61的晶体管相比耐压较高，且晶体管QN2、晶体管QP1、以及晶体管QN1为同等程度的耐压的晶体管。由于在输出电路40的晶体管QP1为接通状态时在开关电路62上会被施加有电源电位VDD，因此通过使用这种高耐压晶体管，从而可使开关电路62不易被破坏。
此外，箝位电路63的一端与比较器61的输入端子T1连接且另一端与电源节点N2连接，并且在比较器61的输入端子T1的电位与基准电位VSS相比而高出了预定的值以上时，所述箝位电路63将对比较器61的输入端子T1的电位进行箝位。
由此，不会由于开关电路62的寄生电容成分的影响、或者开关电路62向断开状态或接通状态转移的定时相对于输出电路40的晶体管QP1向接通状态或断开状态转移的定时而发生偏移的影响从而向比较器61施加过电压，由此能够防止比较器61的破坏。
箝位电路63例如包括齐纳二极管D2，所述齐纳二极管D2具有与比较器61的输入端子T1连接的阴极、和与电源节点N2连接的阳极。齐纳二极管D2通过在比较器61的输入端子T1的电位与基准电位VSS相比高出了击穿电压以上时发生击穿，从而对比较器61的输入端子T1的电位进行箝位。齐纳二极管D2的击穿电压被设定为，能够向比较器61的输入端子T1施加的额定电压以下的电压(例如，3V～5V左右)。
开关控制电路
开关控制电路20基于在输出电路40的晶体管QP1从接通状态转变为断开状态之后比较器61的输出信号VDL被激活的期间或次数，而以晶体管QP1不会再次成为接通状态的方式对驱动信号SH的电平进行控制。
例如，在自晶体管QP1从接通状态转变为断开状态起，于第一期间经过后的比较器61的输出信号VDL被连续地激活第二期间以上的次数达到了预定的次数的情况下，开关控制电路20将以晶体管QP1不会再次成为接通状态的方式对驱动信号SH的电平进行控制。
此时，开关控制电路20将控制信号SCT维持在低电平。由此，由于预驱动器30将驱动信号SH维持在高电平，因此晶体管QP1仍被保持为断开状态。在此，优选为，预定的次数为两次以上。由此，能够排除噪声等的影响而适当地对肖特基势垒二极管D1是否为连接不良进行判断。
图3为表示图1所示的开关控制电路的一部分的结构例的框图。如图3所示，开关控制电路20包括计数器21～23、NAND电路24、D型触发器25、AND电路26、和参数设定寄存器27。
在计数器21的复位端子R上被供给有控制信号SCT，计数器21通过控制信号SCT而被复位。在控制信号SCT为高电平的期间内，输出电路40的晶体管QP1成为接通状态，并且计数器21被复位。当控制信号SCT变为低电平时，输出电路40的晶体管QP1从接通状态转变为断开状态，且计数器21的复位被解除。
计数器21通过以与具有高于控制信号SCT的频率的预定的频率的时钟信号CK同步的方式来实施计数动作，从而使第一计数值增加。时钟信号CK既可以在电路装置100中被生成，也可以从外部的电路被供给。当第一计数值达到了对第一期间进行规定的第一值时，计数器21将输出信号SC1激活为高电平。
NAND电路24求出计数器21的输出信号SC1与比较器61的输出信号VDL的逻辑积，并将表示逻辑积的信号反转而输出。由于在计数器21的输出信号SC1为低电平或比较器61的输出信号VDL为低电平时，NAND电路24的输出信号成为高电平，因此计数器22被复位。
当计数器21的输出信号SC1被激活为高电平，并且比较器61的输出信号VDL被激活为高电平时，计数器22通过以与时钟信号CK同步的方式来实施计数动作，从而使第二计数值增加。当第二计数值达到了对第二期间进行规定的第二值时，计数器22将输出信号SC2激活为高电平。
在此，如果在第二计数值达到第二值之前控制信号SCT成为高电平或比较器61的输出信号VDL成为低电平，则计数器22将被复位。因此，需要以第一期间与第二期间之和不超过控制信号SCT成为低电平的期间的方式来进行设定。
D型触发器25以与时钟信号CK同步方式对计数器22的输出信号SC2进行锁存。AND电路26通过求出计数器22的输出信号SC2与D型触发器25的反转输出信号Q拔(Q bar)的逻辑积，从而当计数器22的输出信号SC2激活为高电平时，将输出在时钟信号CK的一个周期的期间内成为高电平的检测脉冲DETPLS。
计数器23对从AND电路26输出检测脉冲DETPLS的次数进行计数，并当被计数的次数达到预定的次数时，将检测信号DETOUT激活为高电平。但是，在从控制信号SCT转变为低电平之后直到转变为高电平为止的期间内被计数的次数未达到预定的次数的情况下，计数器23将被复位。
由此，在自输出电路40的晶体管QP1从接通状态转变为断开状态起，于第一期间经过后的比较器61的输出信号VDL被连续地激活第二期间以上的次数达到了预定的次数的情况下，检测信号DETOUT将被激活。另外，计数器23在电源接通时或者被强制复位操作时，根据复位信号RST而被复位。
参数设定寄存器27存储在计数器21～23中所使用的对第一期间进行规定的第一值、对第二期间进行规定的第二值、以及表示预定的次数的数据。通过对存储在参数设定寄存器27中的数据进行变更，从而能够对获取电位判断电路60的判断结果的定时或期间等进行调节。
动作例
接下来，参照图1以及图4来对图1所示的开关调节器的动作例进行详细说明。图4为表示图1所示的开关调节器中的各部的波形的波形图。
在控制信号SCT为高电平的期间内，驱动信号SH成为低电平，从而输出电路40的晶体管QP1成为接通状态。由此，输出信号SW的电位上升至电源电位VDD附近。当控制信号SCT成为低电平时，驱动信号SH成为高电平，从而晶体管QP1将断开。
在正常状态下，由于在肖特基势垒二极管D1、电感元件L1、以及负载电路120中有电流流动，因此如虚线所示，输出信号SW的电位例如下降至-0.3V左右。之后，当伴随着时间的流逝在肖特基势垒二极管D1中流动的电流逐渐减少时，输出信号SW的电位将朝向基准电位VSS逐渐上升。
另一方面，在肖特基势垒二极管D1发生连接不良(开路状态或不完全连接)的情况下，如果未设置有保护电路50，则由于使在与输出节点N4串联连接的电感元件L1中所蓄积的电流向负载电路120流动的电流路径不再存在，因此受到电感元件L1中所产生的反电动势的影响将向输出节点N4施加较大的负电压，从而有时输出电路40的晶体管QP1会被破坏。
如果设置有保护电路50，则通过使电流流过保护电路50的晶体管QN1、电感元件L1、以及负载电路120，从而如实线所示，输出信号SW的电位例如下降至-0.7V左右。之后，当伴随着时间的流逝在晶体管QN1中流动的电流逐渐减少时，输出信号SW的电位将朝向基准电位VSS逐渐上升。
此时，由于晶体管QN1的寄生二极管(漏极端子为阴极，源极端子为阳极)的正向电压大于肖特基势垒二极管D1的正向电压，因此输出信号SW的电位与正常状态相比下降了。如果这种状态持续时间较长，则有可能会使输出电路40的晶体管QP1或保护电路50的晶体管QN1因随时间的劣化而发生破坏或劣化。
因此，比较器61通过对输出信号SW的电位与判断电平(例如，-0.4V左右)进行比较，从而在输出信号SW的电位低于判断电平时将输出信号VDL激活。为了避免开关噪声等的噪声的影响，在自晶体管QP1从接通状态转换为断开状态起，于第一期间T1经过后的比较器61的输出信号被连续地激活第二期间以上时，开关控制电路20生成检测脉冲DETPLS。
此外，开关控制电路20在检测脉冲DETPLS被生成的次数达到了预定的次数(在图4所示的示例中为两次)的情况下，将检测信号DETOUT激活为高电平。在将预定的次数设为多次的情况下，即使开关控制电路20受到噪声等的影响而产生了一次误判断，也会在多次判断中在判断结果相同的情况下识别为正确的判断，并进入使开关动作停止的动作停止模式。因此，不会因一次误判断而使开关动作停止。
当检测信号DETOUT被激活为高电平时，开关控制电路20将控制信号SCT维持在低电平。由此，由于预驱动器30将驱动信号SH维持在高电平，因此晶体管QP1将维持断开状态，从而不会再次成为接通状态。
根据本实施方式，由于设置了在输出节点N4的电位低于判断电平时将输出信号VDL激活的比较器61、和根据比较器61的输出信号VDL而以使输出电路40的晶体管QP1不再次成为接通状态的方式进行控制的开关控制电路20，因此能够以所需的判断电平而对被连接在输出节点N4与电源节点N2之间的肖特基势垒二极管D1的连接不良进行检测，并在肖特基势垒二极管D1发生了连接不良的情况下使开关动作停止。其结果为，能够防止输出电路40的晶体管QP1或保护电路50的晶体管QN1的破坏或劣化。
而且，根据本实施方式，能够提供如下的开关调节器，所述开关调节器使用在肖特基势垒二极管D1发生连接不良的情况下使开关动作停止的电路装置100，从而即使发生了肖特基势垒二极管D1的安装不良，也不易发生破坏或劣化。
电子设备
接下来，对使用了本发明的一个实施方式所涉及的开关调节器的电子设备进行说明。在下文中，作为一个示例，而对电子设备为打印机的情况进行说明。
图5为表示本发明的一个实施方式所涉及的电子设备的结构例的框图。如图5所示，该电子设备包括：本发明的一个实施方式所涉及的开关调节器200、印刷介质输送部211、头驱动电路212、打印头213、控制部220、操作部230、ROM(只读存储器)240、RAM(随机存取存储器)250、通信部260、显示部270。另外，可以省略或变更图5所示的结构要素的一部分，或者也可以向图5所示的结构要素中添加其他的结构要素。
在印刷介质输送部211中，例如通过使步进电机经由带而对压纸辊进行驱动，从而对作为印刷介质的纸张进行输送。通过头驱动电路212对打印头213进行驱动，从而使打印头213在由印刷介质输送部211进行输送的纸张上实施印刷。
控制部220例如包括CPU(中央运算装置)等，且根据被存储于ROM240等中的程序而实施各种控制处理。例如，控制部220根据从操作部230被供给的操作信号而对印刷介质输送部211以及头驱动电路212进行控制，或者为了在其与外部之间实施数据通信而对通信部260进行控制，或者生成用于在显示部270上显示各种信息的显示信号。
操作部230为例如包括操作键或按钮开关等的输入装置，且向控制部220输出与由用户所实施的操作相对应的操作信号。ROM240对控制部220用于实施各种控制处理的程序或数据等进行存储。此外，RAM250作为控制部220的工作区域而被使用，并暂时性地对从ROM240读取的程序或数据、或者使用操作部230而被输入的数据等进行存储。
通信部260例如由模拟电路与数字电路构成，且实施控制部220与外部装置之间的数据通信。因此，图5所示的打印机能够基于从外部的主机等被供给的印刷数据而实施印刷动作。显示部270例如包括LCD(液晶显示装置)等，且基于从控制部220被供给的显示信号而显示各种信息。
开关调节器200通过实施开关动作，从而对从电源电路等被供给的电源电位VDD(42V)进行降压，并生成输出电源电位VOUT。控制部220等从开关调节器200被供给输出电源电位VOUT从而进行动作。
作为电子设备，除了打印机以外，还包括如下装置，例如：便携式电话机等移动终端、智能卡、计算器、电子词典、电子游戏设备、数码照相机、数字摄像机、电视机、可视电话、防盗用电视监视器、头戴式显示器、个人计算机、网络设备、汽车导航装置、机器人、测量设备、以及医疗设备(例如，电子体温计、血压计、血糖仪、心电图计测装置、超声波诊断装置、以及电子内窥镜)等。
根据本实施方式，能够提供一种使用即使发生了肖特基势垒二极管的安装不良也不易破坏或劣化的开关调节器200，从而可靠性较高的电子设备。另外，本发明并不限定于以上说明的实施方式，对于该技术领域中具有通常的知识的人员而言，能够在本发明的技术思想内进行多种改变。
符号说明
10…基准电压生成电路；20…开关控制电路；21～23…计数器；24…NAND电路；25…D型触发器；26…AND电路；27…参数设定寄存器；30…预驱动器；40…输出电路；50…保护电路；60…电位判断电路；61…比较器；62…开关电路；63…箝位电路；100…电路装置；110…分压电路；120…负载电路；200…开关调节器；211…印刷介质输送部；212…头驱动电路；213…打印头；220…控制部；230…操作部；240…ROM；250…RAM；260…通信部；270…显示部；N1～N3…电源节点；N4…输出节点；N5…反馈节点；N6…连接节点；T1、T2…输入端子；T3…输出端子；QP1、QP60～QP63…P沟道MOS晶体管；QN1…N沟道LDMOS晶体管；QN2、QN61～QN63…N沟道MOS晶体管；INV1、INV2…反相器；D1…肖特基势垒二极管；D2…齐纳二极管；L1…电感元件；C1…电容器；R1、R2…电阻元件。

Claims (10)

1.一种电路装置，具备：
比较器，其具有输入端子和输出端子，且在所述输入端子的电位低于判断电平时从所述输出端子输出被激活的输出信号；
开关电路，其被电连接在与根据驱动信号而成为导通状态或非导通状态的开关元件连接的输出节点和所述比较器的所述输入端子之间，且在所述开关元件为导通状态时成为非导通状态；
控制电路，其根据在所述开关元件从导通状态转变为非导通状态之后所述比较器的输出信号被激活的期间或次数，而以使所述开关元件不再次成为导通状态的方式对所述驱动信号的电平进行控制。
2.如权利要求1所述的电路装置，其中，
所述开关电路包括高耐压晶体管。
3.如权利要求1或2所述的电路装置，其中，
还具备箝位电路，所述箝位电路的一端与所述比较器的所述输入端子连接且另一端与低电位侧的电源节点连接，并且在所述比较器的所述输入端子的电位与低电位侧的电源电位相比高出了预定的值以上时，所述箝位电路对所述比较器的所述输入端子的电位进行箝位。
4.如权利要求1或2所述的电路装置，其中，
还具备保护电路，所述保护电路为一端与所述输出节点连接且另一端与低电位侧的电源节点连接的电路，所述保护电路包括晶体管，并且在所述输出节点的电位与低电位侧的电源电位相比低出了所述晶体管的寄生二极管的正向电压以上时成为导通状态。
5.如权利要求4所述的电路装置，其中，
所述保护电路的所述晶体管包括高耐压晶体管。
6.如权利要求4所述的电路装置，其中，
所述比较器还具有被施加有低电位侧的电源电位的第二输入端子，并在所述输入端子与所述第二输入端子之间设定有与所述保护电路的所述晶体管的寄生二极管的正向电压相比较小的偏移电压，所述比较器将所述输出节点的电位、和与所述低电位侧的电源电位相比低出所述偏移电压的判断电平进行比较。
7.如权利要求1或2所述的电路装置，其中，
所述控制电路在自所述开关元件从导通状态转变为非导通状态起，于第一期间经过后的所述比较器的输出信号被连续地激活第二期间以上的次数达到两次以上的预定的次数的情况下，以使所述开关元件不再次成为导通状态的方式对所述驱动信号的电平进行控制。
8.如权利要求1或2所述的电路装置，其中，
还包括所述开关元件，该开关元件被连接在高电位侧的电源节点与所述输出节点之间，并在根据所述驱动信号而成为导通状态时向所述输出节点供给高电位侧的电源电位。
9.一种开关调节器，具备：
权利要求1至8中的任一项所述的电路装置；
肖特基势垒二极管，其阴极与所述输出节点连接，且阳极与低电位侧的电源节点连接；
电感元件，其一端与所述输出节点连接，并从所述开关元件被供给有驱动电流；
电容器，其被连接在所述电感元件的另一端和所述低电位侧的电源节点之间，并对从所述电感元件被供给的电荷进行蓄积。
10.一种电子设备，具备：
权利要求9所述的开关调节器。
CN201710176965.XA 2016-03-30 2017-03-21 电路装置、开关调节器、以及电子设备 Active CN107276404B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016067505A JP6724477B2 (ja) 2016-03-30 2016-03-30 回路装置、スイッチングレギュレーター、及び、電子機器
JP2016-067505 2016-03-30

Publications (2)

Publication Number Publication Date
CN107276404A CN107276404A (zh) 2017-10-20
CN107276404B true CN107276404B (zh) 2021-03-05

Family

ID=59961403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710176965.XA Active CN107276404B (zh) 2016-03-30 2017-03-21 电路装置、开关调节器、以及电子设备

Country Status (3)

Country Link
US (1) US10027226B2 (zh)
JP (1) JP6724477B2 (zh)
CN (1) CN107276404B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305464B2 (en) * 2017-03-27 2019-05-28 Sanken Electric Co., Ltd. Control integrated circuit of switching power-supply device and switching power-supply device
CN107819761B (zh) * 2017-11-06 2021-05-21 成都西加云杉科技有限公司 数据处理方法、装置及可读存储介质
JP2019148478A (ja) * 2018-02-27 2019-09-05 セイコーエプソン株式会社 電源電圧検出回路、半導体装置、及び、電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834522A (zh) * 2009-03-12 2010-09-15 登丰微电子股份有限公司 具有防止噪声的转换电路及转换控制器
JP2010239778A (ja) * 2009-03-31 2010-10-21 New Japan Radio Co Ltd スイッチング電源装置
JP2011083104A (ja) * 2009-10-06 2011-04-21 Rohm Co Ltd 降圧型スイッチングレギュレータ及びそれを備えた半導体集積回路装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436160B2 (en) * 2004-02-19 2008-10-14 International Rectifier Corporation Half bridge adaptive dead time circuit and method
JP5348028B2 (ja) * 2010-03-11 2013-11-20 トヨタ自動車株式会社 チョッパ回路の故障検出装置
JP6403965B2 (ja) * 2014-03-18 2018-10-10 ローム株式会社 スイッチングレギュレータ
JP2016059180A (ja) * 2014-09-10 2016-04-21 株式会社東芝 スイッチング電源

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834522A (zh) * 2009-03-12 2010-09-15 登丰微电子股份有限公司 具有防止噪声的转换电路及转换控制器
JP2010239778A (ja) * 2009-03-31 2010-10-21 New Japan Radio Co Ltd スイッチング電源装置
JP2011083104A (ja) * 2009-10-06 2011-04-21 Rohm Co Ltd 降圧型スイッチングレギュレータ及びそれを備えた半導体集積回路装置

Also Published As

Publication number Publication date
CN107276404A (zh) 2017-10-20
US20170288538A1 (en) 2017-10-05
JP2017184431A (ja) 2017-10-05
JP6724477B2 (ja) 2020-07-15
US10027226B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
CN107276408B (zh) 电路装置、开关调节器以及电子设备
US10374593B2 (en) Semiconductor device
US7742265B2 (en) High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
EP2124339B1 (en) Protection circuit for semiconductor integrated circuit and driving method therefor
US7759987B2 (en) Multi-channel semiconductor integrated circuit
US8693150B2 (en) Semiconductor apparatus
CN107276404B (zh) 电路装置、开关调节器、以及电子设备
US20210184667A1 (en) Semiconductor integrated circuit and control method of semiconductor integrated circuit
US20120268848A1 (en) Electrostatic discharge protection circuit
CN115051336A (zh) 电源钳位
US8754632B2 (en) Integrated circuit with power state determination circuit
CN107800417B (zh) 输出电压控制电路
EP1944857A1 (en) Semiconductor integrated circuit device including low noise charge pump circuit
US20070120577A1 (en) Semiconductor integrated apparatus using two or more types of power supplies
CN114967888A (zh) 复位用半导体集成电路以及使用该复位用半导体集成电路的电路系统
US7773357B2 (en) Auto-detecting CMOS input circuit for single-voltage-supply CMOS
JP6699167B2 (ja) 回路装置及び電子機器
JP6641988B2 (ja) 回路装置及び電子機器
US9042066B2 (en) Output stage with short-circuit protection
JP6592982B2 (ja) 回路装置及び電子機器
US20240106426A1 (en) Semiconductor device
JP6565368B2 (ja) 回路装置及び電子機器
US20100231273A1 (en) Semiconductor device
CN115694455A (zh) 半导体装置
CN111416602A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant