CN114967888A - 复位用半导体集成电路以及使用该复位用半导体集成电路的电路系统 - Google Patents

Abstract

本发明提供一种复位用半导体集成电路以及使用该复位用半导体集成电路的电路系统，其能够改变复位信号的延迟时间。该复位用半导体集成电路具备电压检测电路(21)，在监视对象的电源电压(VDD1)低于预定电平的情况下输出复位信号，该复位用半导体集成电路具备：由CMOS电路构成的输出级(22)，该CMOS电路生成并输出与所述电压检测电路的检测结果对应的信号；监视电压输入端子(VS)，其被输入监视对象的电源电压(VDD1)；基准电位端子(GND)，其被施加成为电路的基准电位的电压；外部电压端子(VB)，其与输出级的电源电压端子连接，能够从外部施加成为所述输出级的工作电压的电源电压(VDD2)；以及输出端子(OUT)，其用于输出输出级生成的信号。

Description

复位用半导体集成电路以及使用该复位用半导体集成电路的 电路系统

技术领域

本发明涉及复位用半导体集成电路(以下，称为复位用IC)以及使用该复位用IC的电路系统，该复位用IC监视微型计算机、内置有微型计算机的SoC(系统级芯片)、系统LSI或者进行图像处理或各种运算的处理器那样的具有复位输入端子的LSI(大规模半导体集成电路)的电源电压来生成并输出复位信号。

背景技术

当在微型计算机或具备微型计算机的电路系统(以下，简称为系统)进行动作的过程中电源电压降低时，系统会产生误动作或者失控，因此需要复位电路，该复位电路监视电源电压在电源电压降低到预定电平以下时，生成对微型计算机施加复位的复位信号。另外，提供一种将用于生成该复位信号的电路形成为1个半导体集成电路的复位用IC。

目前，作为通过CMOS工艺形成的复位用IC中的输出电路的形式，存在漏极开路输出和使用了CMOS逆变器的CMOS输出。

另外，为了防止在电源电压上升时刚接通电源后的系统的误动作，在复位用IC中，为了在电源电压充分上升后解除复位而设置了延迟电路。目前，作为与复位用IC相关的发明，例如有专利文献1、2中记载的发明。

其中，专利文献1公开了作为输出电路的形式采用了CMOS输出的复位装置(IC)。另外，专利文献2公开了在内置有延迟电路的复位用IC中，能够使用计数器电路来变更延迟时间的发明。

在图6的(A)中示出使用了输出电路形式为漏极开路输出的复位用IC的电压监视系统中的复位信号的接口结构，另外，在图6(B)中示出使用了输出电路形式为CMOS输出的复位用IC的电压监视系统中的复位信号的接口结构。

其中，在图6(A)的漏极开路输出中，例如在微型计算机等设备是通过CPU核心用电源电压V1和I/O用电源电压V2这2个电源进行动作的LSI时，通过将上拉电阻Rp与I/O用电源电压V2连接，能够将从复位用IC的输出端子OUT输出的复位信号RES的电平作为适合于微型计算机等设备的接口(I/O)的信号而输入。

但是，在图6(A)那样的结构中，在电源电压V1下降而低于预定的电平从而输出端子OUT成为低电平的状态下，在电源电压V2与成为低电平的输出端子OUT之间的上拉电阻Rp中流过暗电流，在以电池为电源的系统中存在使电池使用时间变短的课题。关于上拉电阻Rp，由于驱动后级设备的输入阻抗，当驱动电流小时输入信号的上升变慢，因此无法一概地设为高电阻。

另一方面，在图6(B)的CMOS输出的情况下，虽然不会流过暗电流，但是存在以下课题：成为电压监视对象的设备被限制为通过单一电源进行动作的设备。

专利文献1：日本特开2008-118381号公报

专利文献2：日本特开2010-268258号公报

专利文献3：日本特开2006-215454号公报

专利文献4：日本特开2011-124657号公报

发明内容

本发明是着眼于上述课题而作出的，其目的在于提供一种复位用IC以及使用了该复位用IC的电路系统，该复位用IC在输出为低电平时不会在输出级流过暗电流，并且在被供给复位信号的设备是通过多个电源进行动作的LSI或设备时，无需追加设置电平移位电路而能够作为适合于LSI或设备的接口电路的信号输入复位信号。

目前，在专利文献3记载有与以下IC有关的发明，在该IC中，采用CMOS输出来作为输出电路的形式，并且作为输出电路的电源电压为了提供与内部电路的电源电压不同的电压，设置了输出电路用的电源电压端子，在专利文献4记载有与以下IC有关的发明，在该IC中采用CMOS输出作为输出电路的形式，并在输出电路的前级设置电平移位电路从而输出与内部信号的振幅电平不同的振幅电平的信号。但是，都是涉及用于PDP(等离子体显示面板)的驱动器电路，未涉及监视微型计算机等电源电压来输出复位信号的复位用IC。

为了实现上述目的，本发明提供一种复位用半导体集成电路，其具备电压检测电路，在监视对象的电源电压低于预定电平的情况下输出复位信号，该复位用半导体集成电路具备：由CMOS电路构成的输出级，该CMOS电路生成并输出与所述电压检测电路的检测结果对应的信号；监视电压输入端子，其被输入监视对象的电源电压；基准电位端子，其被施加成为电路的基准电位的电压；外部电压端子，其与所述输出级的电源电压端子连接，能够从外部施加成为所述输出级的工作电压的电源电压；以及输出端子，其用于输出所述输出级生成的信号。

根据具有上述结构的复位用半导体集成电路，输出级为CMOS电路，因此在输出为低电平时输出级不会流过暗电流。另外，由于输出的复位信号具有基准电位(GND)～外部电压端子施加电压的振幅，因此无需在后级追加设置电平移位电路而能够作为适合于接收复位信号的设备的接口的电平的信号而输出。并且，由于是4个端子，因此能够使用小型的IC封装。

在此，优选所述电压检测电路具备：分压电路，其连接在所述监视电压输入端子与所述基准电位端子之间，对监视对象的电源电压进行分压；以及电压比较电路，其对所述分压电路分压后的电压和预定的参照电压进行比较，所述电压比较电路构成为具有迟滞特性。

根据该结构，由于电压比较电路具有迟滞特性，因此难以受到噪声等的影响。

并且，优选所述电压比较电路构成为以所述外部电压端子被施加的电源电压作为工作电压进行动作的方式进行接线。

由此，不存在IC的动作界限，即使监视对象电压降低，电压比较电路也能够稳定地动作。

并且，优选构成为在所述电压比较电路的后级连接具有预定功能的逻辑电路，将所述逻辑电路的输出信号输入到所述输出级，所述逻辑电路构成为以将所述外部电压端子被施加的电源电压作为工作电压进行动作的方式进行接线。

根据该结构，电压比较电路(比较器)后级的逻辑电路将外部电压端子(VB)被施加的电源电压(VDD2)作为工作电压进行动作，因此能够使输出级可靠地进行动作并且不会流过贯通电流。

另外，优选所述逻辑电路构成为是具备电容器的延迟电路，设置有用于将所述电容器作为外置元件连接的外部端子。

由此，能够使电源启动时的复位解除和发生复位时的复位信号的变化具有延迟，并且通过适当选择与外部端子连接的外置电容器的电容值，能够任意地设定延迟时间。

另外，本申请所涉及的另一发明是一种电路系统，其包含具有上述结构的复位用半导体集成电路以及具有复位输入端子的1个或2个以上的IC或LSI，所述IC或LSI以2个以上的电源电压进行动作，并且将从所述复位用半导体集成电路输出的复位信号输入到所述复位输入端子，接线成为对所述复位用半导体集成电路的所述监视电压输入端子输入所述2个以上的电源电压中的任意一个低的电源电压，并且对所述复位用半导体集成电路的所述外部电压端子施加所述2个以上的电源电压中的比输入到所述监视电压输入端子的电源电压高的电源电压。

根据上述结构的电路系统，由于不需要上拉电阻，因此有助于削减元件数量来降低成本、并且有助于节省系统空间。另外，由于向IC或LSI输入的复位信号具有基准电位(GND)～外部电压端子施加电压的振幅，因此无需追加设置电平移位电路，在接收复位信号的设备是以多个电源进行动作的LSI或者是构成以多个电源进行动作的系统的LSI或IC的情况下，能够作为具有适合于LSI或IC的接口的电平的信号来供给复位信号。

此外，优选所述IC或LSI是内置有CPU核心和信号的接口电路的设备，构成为所述CPU核心以第一电源电压进行动作，所述接口电路以高于所述第一电源电压的第二电源电压进行动作，并且构成为以将所述第一电源电压输入到所述复位用半导体集成电路的所述监视电压输入端子，将所述第二电源电压施加给所述复位用半导体集成电路的所述外部电压端子的方式进行接线。

由此，在接收复位信号的设备是内置CPU核心和信号的接口电路并且以2个电源进行动作的LSI或IC的情况下，能够作为适合于LSI或IC的接口电路的信号而输入复位信号。另外，即使监视对象的电源电压是电池等的电压且电压电平已降低，也能够可靠地对接口电路输入复位信号来对系统施加复位，因此能够防止因电源电压降低而导致的系统的误动作和失控。

根据本发明，具有能够实现以下复位用IC以及使用该复位用IC的电路系统的效果，该复位用IC和电路系统在输出为低电平的情况下输出级不会流过暗电流，并且在被供给复位信号的设备是以多个电源进行动作的LSI或者是构成以多个电源进行动作的系统的LSI或者IC的情况下，无需追加设置电平移位电路而能够作为适合于LSI或IC的接口电路的信号来输入复位信号。

附图说明

图1是一电路结构图，其表示应用了本发明的复位用IC的一实施方式以及使用了该复位用IC的优选系统的一个例子。

图2的(A)、(B)是表示实施方式的复位用IC中的电压检测电路的具体例的电路结构图。

图3是表示实施方式的复位用IC的动作特性的曲线图。

图4的(A)、(B)是电路结构图，其表示实施方式的复位用IC内的电压检测电路的变形例以及使用该复位用IC的系统的一例。

图5是表示实施方式的复位用IC的另一实施例的电路结构图。

图6的(A)、(B)是电路结构图，其表示现有的复位用IC的结构例以及使用该复位用IC的系统的一个例子。

图7是电路结构图，其表示能够利用本发明的复位用IC的3电源系统的例子。

具体实施方式

以下，基于附图对本发明的优选实施方式进行说明。

图1表示应用了本发明的复位用IC和使用该复位用IC的优选系统的一例。

如图1所示，该系统具备：微型计算机等设备10，其将从电池或DC-DC转换器等直流电源PS1、PS2供给的电压VDD1、VDD2作为电源电压进行动作；复位用IC20，其监视向设备10供给的所述电压VDD1、VDD2中的VDD1来生成复位信号并向CPU输出。

设备10具有CPU(微处理器)的核心，并具有I/O来作为用于从外部接收输入信号或向外部输出信号的接口部。将所述电压VDD1作为CPU核心用电源电压供给至设备10，将所述电压VDD2作为I/O用电源电压供给至设备10。为了提高设备的运行速度并实现低功耗，对于成为CPU核心用电源电压的电源电压VDD1选择1.2V那样的低电压，另一方面，对于成为I/O用电源电压的电源电压VDD2选择3.3V那样的电压。I/O电压是设备间的接口用的共用电压，对每个系统适当设定。

复位用IC20是在单晶硅那样的半导体芯片上形成为半导体集成电路的设备。本实施方式的复位用IC20内置有电压检测电路21以及输出该电压检测电路21的检测信号的由CMOS逆变器构成的输出级22，并且设置有输入监视对象的电源电压VDD1的外部端子VS以及与输出级22的输出节点连接且用于将电压检测电路21的检测信号向芯片外部输出的外部端子OUT。并且，具有由CMOS逆变器构成的输出级22的现有的复位用IC构成为输出级22以在外部端子VS输入的电压VDD1进行动作，但本实施方式的复位用IC20设置有外部端子VB，该外部端子VB被施加成为输出级22的电源电压的电压。

而且，在图1的系统中，接线成为将复位用IC20的检测信号作为复位信号RES输入到微型计算机等设备10的复位输入端子RS，并且对复位用IC20的外部端子VB施加作为I/O用电源电压向所述设备10供给的电源电压VDD2。由此，将复位信号作为具有0V-VDD2的振幅电平的信号供给到设备10。

另外，复位用IC20内的电压检测电路21以如下方式进行动作：监视外部端子VS的输入电压VDD1，当VDD1为预定电平(例如在VDD1＝1.2V时，为1.0V)以下时，使输出级22从外部端子OUT输出的复位信号RES变为低电平。在该实施例中，电压检测电路21检测VDD1为预定电平以下的情况，但有时例如在过电压保护那样的情况下检测成为预定电平以上的情况。

根据具有上述结构的复位用IC20以及使用该复位用IC20的系统，当监视对象的电源电压VDD1下降到预定电平以下时，从复位用IC20输出的复位信号RES变为低电平，通过将该复位信号RES输入到设备10的复位端子RS，内部的CPU核心能够在该电源电压低于规定电压的情况下立即识别该情况。因此，当输入了低电平的复位信号RES时，例如通过关闭系统能够防止由电压降低引起的系统的失控和误动作。

而且，所述复位用IC20由于具有外部端子VB，因此对于以2个以上的电源进行动作的设备无需设置电平移位电路而能够从复位用IC20输出电平移位至适合于后级设备的振幅的复位信号。在该实施例中向振幅变大的一方进行了电平位移，但也存在向振幅变小的一方进行电平位移的情况。

另外，所述复位用IC20由于在输出级22中使用CMOS逆变器，因此在使从外部端子OUT输出的复位信号变化为低电平时，构成CMOS逆变器的N沟道MOS晶体管(N-MOS)导通，P沟道MOS晶体管(P-MOS)断开，由此不会流过贯通电流，因此不会流过漏极开路的输出级那样的暗电流，并且由P-MOS驱动后级设备的复位输入端子的阻抗，因此具有复位信号上升时的上升速度不会变慢这样的优点。

并且，由于复位用IC20的输出级22不会流过暗电流，因此在以电池为电源的移动设备或车载电子系统中，能够延长电池的使用时间。

另外，由于不需要上拉电阻，因此具有如下优点：能够削减构成系统的元件来降低成本，并且能够实现系统空间的节省。

在图2中示出了上述实施方式的复位用IC20中的电压检测电路21的具体例。

图2的(A)示出了复位用IC20中的电压检测电路21的一般结构，由以下构成：分压电路，其由串联连接在被施加输入电压VDD1的外部端子VS和被施加接地电位的外部端子GND之间的电阻R1、R2构成；基准电压电路，其生成参照电压Vref；比较器(电压比较电路)CMP，其将分压电路分压后的电压与参照电压Vref进行比较来判定输入电压VDD1是否低于预定电平；以及逻辑电路LGC，其设置在比较器CMP的后级。

比较器CMP为了避免噪声引起的输出波动由具有迟滞特性的施密特触发电路构成，接线为通过输入到外部端子VS的电压VDD1进行动作。生成Vref的基准电压电路例如能够由齐纳二极管、恒流源等构成。或者，也可以是利用了单体晶体管的VGS的进行接通/断开动作的结构。

作为通过逻辑电路LGC实现的功能，例如有锁存电路、延迟电路、电平移位电路等功能。也可以由1个逆变器构成逻辑电路LGC。在该情况下，也可以将包含逆变器的电路称为电压比较电路。

另外，在图2(A)的电压检测电路21中，构成为比较器CMP以及逻辑电路LGC的电源电压端子与外部端子VS连接，比较器CMP以及逻辑电路LGC通过输入到外部端子VS的电压VDD1进行动作。

另外，如图2(B)所示，可以接线为比较器CMP以电压VDD1进行动作，逻辑电路LGC以外部端子VB被施加的电压VDD2进行动作。这样，通过将外部电压端子VB的施加电压VDD2设为与监视电压VDD1不同的电压，能够消除电平移位、低电压的动作界限。

而且，使用了图2的(A)、(B)所示的结构的电压检测电路21的上述实施方式的复位用IC20相对于图6的(A)、(B)所示的3个端子的复位用IC，外部端子数增加1个，但能够使用4个端子的小型IC封装。

在图3中示出了使用具有迟滞特性的比较器CMP的复位用IC(低态动作(activeLow))的一般动作特性。在图3中，Vdet是用于对使复位信号变化为低电平的定时进行检测的电压，当输入电压VDD1成为检测电压Vdet以下时，输出复位信号成为0V。另外，Vrel为复位解除电压，Vh为迟滞电压，当输入电压VDD1为解除电压Vrel(Vdet+Vh)以上时，输出复位信号上升。LM是IC的动作界限，相当于N-MOS的栅源极间电压。

在图4中示出了图2(B)的实施例的复位用IC20的变形例。其中，(A)表示IC内部的电压检测电路21的结构例，(B)表示使用了该变形例的复位用IC20的系统的结构例。

该变形例构成为将构成电压检测电路21的电阻分压电路(R1、R2)与比较器CMP的偏置进行了分离的感测分离型复位IC，构成为将比较器CMP以及逻辑电路LGC的电源电压端子与外部端子VB接线，从而比较器CMP以及逻辑电路LGC以外部端子VB被施加的电压VDD2进行动作。

通过如上那样构成复位用IC20，与图2(B)的结构相比，能够充分确保构成比较器CMP的P-MOS与N-MOS的栅源极间电压VGS，图3所示的IC的动作界限LM消失。另外，即使外部端子VS的输入电压VDD1降低，电压检测电路21也能够稳定地动作。因此，能够进行复位信号的生成动作直到外部端子VS的输入电压VDD1成为0V为止。施加给外部端子VB的电压并不限定于VDD2，只要是稳定的电压即可，也可以是其他电压。

图5中示出了上述实施方式的复位用IC20的另一实施例。

图5的复位用IC20附加了延迟功能。具体而言，是在电源启动时产生复位解除延迟时间的复位用IC20，是复位IC的一般功能。如图5所示，该变形例的复位用IC20构成为具有用于连接外置电容器Cd的外部端子CD，能够改变延迟时间。

延迟电路由在逻辑电路LGC向电容器Cd进行充电的恒流源或电阻和检测充电电压的比较器构成。上述结构的延迟电路是公知的，因此省略图示。另外，延迟电路并不限于对电容器进行充电的形式，例如也可以使用专利文献2中记载的由对时钟信号进行计数的计数器构成的计时电路。另外，延迟功能不仅在电源启动时的复位解除时施加延迟，还可以在施加复位时附加延迟，或者是双方。

以上对本发明的一实施方式进行了叙述，但本发明并不限于上述实施方式，基于本发明的技术思想能够进行各种变更。例如，在上述实施方式中，说明了通过使复位信号下降到低电平来进行复位，通过使复位信号上升到高电平来解除复位的情况，但高电平和低电平也可以是相反的关系。

另外，在上述实施方式中，作为接收复位信号RES的设备示出了以2个电源进行动作的设备，但也可以是以3个以上的电源进行动作的设备或系统。

图7表示以3个电源进行动作的系统的例子。图7所示的系统由微型计算机10和由微型计算机控制的微型计算机以外的设备11A、11B构成，分别以不同的电源电压进行动作，并且通过复位IC20A、20B监视微型计算机以外的设备11A、11B的电源电压。本发明也能够应用于图7的系统中的复位IC20A、20B。

而且，接收复位信号RES的设备10也可以是微型计算机、内置有微型计算机的SoC(系统级芯片)、系统LSI或者进行图像处理或各种运算的处理器那样的具有复位输入端子的LSI或者IC。另外，使用复位IC的系统并不限于由复位IC20和接收复位信号的1个设备10构成的系统，设备10也可以由多个LSI、IC构成。

附图标记的说明

10 具有CPU核心的设备

20 复位IC

21 电压检测电路

22 输出级

R1、R2 构成分压电路的电阻

CMP 电压比较电路(比较器)

LGC 逻辑电路。

Claims (7)

1.一种复位用半导体集成电路，其具有电压检测电路，在监视对象的电源电压低于预定电平的情况下输出复位信号，

其特征在于，

所述复位用半导体集成电路具备：

由CMOS电路构成的输出级，该CMOS电路生成并输出与所述电压检测电路的检测结果对应的信号；

监视电压输入端子，其被输入监视对象的电源电压；

基准电位端子，其被施加成为电路的基准电位的电压；

外部电压端子，其与所述输出级的电源电压端子连接，能够从外部施加成为所述输出级的工作电压的电源电压；以及

输出端子，其用于输出所述输出级生成的信号。

2.根据权利要求1所述的复位用半导体集成电路，其特征在于，

所述电压检测电路具备：

分压电路，其连接在所述监视电压输入端子与所述基准电位端子之间，对监视对象的电源电压进行分压；以及

电压比较电路，其将所述分压电路分压后的电压与预定的参照电压进行比较，

所述电压比较电路具有迟滞特性。

3.根据权利要求2所述的复位用半导体集成电路，其特征在于，

将所述电压比较电路接线为以所述外部电压端子被施加的电源电压作为工作电压进行动作。

4.根据权利要求2或3所述的复位用半导体集成电路，其特征在于，

构成为在所述电压比较电路的后级连接具有预定功能的逻辑电路，将所述逻辑电路的输出信号输入到所述输出级，

将所述逻辑电路接线为以所述外部电压端子被施加的电源电压作为工作电压进行动作。

5.根据权利要求4所述的复位用半导体集成电路，其特征在于，

所述逻辑电路是具备电容器的延迟电路，设置有用于将所述电容器作为外置元件连接的外部端子。

6.一种电路系统，其构成为包含权利要求1～5中的任意一项所述的复位用半导体集成电路以及具有复位输入端子的1个或2个以上的IC或LSI，所述IC或LSI以2个以上的电源电压进行动作，并且将从所述复位用半导体集成电路输出的复位信号输入到所述复位输入端子，

其特征在于，

接线为对所述复位用半导体集成电路的所述监视电压输入端子输入所述2个以上的电源电压中的任意一个低的电源电压，并且对所述复位用半导体集成电路的所述外部电压端子施加所述2个以上的电源电压中的比输入到所述监视电压输入端子的电源电压高的电源电压。

7.根据权利要求6所述的电路系统，其特征在于，

所述IC或LSI是内置有CPU核心和信号的接口电路的设备，

构成为所述CPU核心以第一电源电压进行动作，所述接口电路以高于所述第一电源电压的第二电源电压进行动作，

并且接线为将所述第一电源电压输入到所述复位用半导体集成电路的所述监视电压输入端子，将所述第二电源电压施加给所述复位用半导体集成电路的所述外部电压端子。

Images