KR20160001612A - 출력 회로 및 검출 센서 - Google Patents

출력 회로 및 검출 센서 Download PDF

Info

Publication number
KR20160001612A
KR20160001612A KR1020150054428A KR20150054428A KR20160001612A KR 20160001612 A KR20160001612 A KR 20160001612A KR 1020150054428 A KR1020150054428 A KR 1020150054428A KR 20150054428 A KR20150054428 A KR 20150054428A KR 20160001612 A KR20160001612 A KR 20160001612A
Authority
KR
South Korea
Prior art keywords
transistor
terminal
output
circuit
resistor
Prior art date
Application number
KR1020150054428A
Other languages
English (en)
Other versions
KR101690867B1 (ko
Inventor
타케시 히키치
지로 카미야
Original Assignee
파나소닉 디바이스 썬크스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 디바이스 썬크스 주식회사 filed Critical 파나소닉 디바이스 썬크스 주식회사
Publication of KR20160001612A publication Critical patent/KR20160001612A/ko
Application granted granted Critical
Publication of KR101690867B1 publication Critical patent/KR101690867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Landscapes

  • Electronic Switches (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)

Abstract

본 발명은 출력 트랜지스터의 오동작을 억제할 수 있는 출력 회로, 검출 센서를 제공하는 것을 목적으로 한다. 출력 트랜지스터는 외부 단자와 배선 사이에 연결된다. 외부 단자와 출력 트랜지스터의 게이트 단자 사이에 액티브 클램프 회로가 연결되고, 출력 트랜지스터의 게이트 단자와 배선 사이에 저항이 연결된다. 버퍼 회로에는 출력 제어 신호가 공급된다. 트랜지스터는 배선과 출력 트랜지스터의 게이트 단자 사이에 연결되고, 게이트 단자에 버퍼 회로의 출력 신호가 공급된다. 트랜지스터는 출력 트랜지스터의 게이트 단자와 배선 사이에 연결되고, 게이트 단자에 출력 신호가 공급된다. 저항은 출력 트랜지스터의 게이트 단자와 트랜지스터 사이에 삽입 연결된다.

Description

출력 회로 및 검출 센서{OUTPUT CIRCUIT AND DETECTION SENSOR}
본 발명은 출력 회로 및 검출 센서에 관한 것이다.
종래, 차광식이나 반사식과 같은 빛을 이용한 검출 센서는, 검출 대상의 유무에 따른 신호를 출력하기 위한 출력 회로를 가지고 있다. 출력 회로는 출력 단자에 연결된 트랜지스터를 가지고, 이 출력 트랜지스터를 통하여 전류가 흐른다. 검출 센서에 연결된 컨트롤러는 출력 트랜지스터에 연결된 부하에 있어서의 레벨에 따라서, 검출 센서의 출력 신호의 레벨을 판정한다. 이러한 출력 회로에서는, 출력 단자에 가해지는 노이즈나 정전기 방전(ESD: Electric Static Discharge)에 대한 출력 트랜지스터의 내성을 확보하기 위해, 예를 들어 모터 등의 부하를 구동하는 구동 회로(출력 회로)에는 출력 트랜지스터를 보호하는 보호 회로를 갖춘 것이 있다(예를 들면, 특허문헌 1 참조).
일본 특개 제2008-35067호 공보
출력 회로에 있어서, 트랜지스터가 의도하지 않게 온(on)이 되는, 즉 오동작할 우려가 있다. 예를 들면, 소비 전력의 저감 등을 위해, 상기 출력 트랜지스터에는 예를 들면 MOS 트랜지스터가 이용되는 경우가 있다. 상기 MOS 트랜지스터의 드레인 단자는 센서의 출력 단자에 연결되고, 이른바 오픈 드레인 출력 회로를 구성한다. 이러한 출력 회로에 있어서, 노이즈 등이 출력 단자에 가해지면, MOS 트랜지스터의 드레인 게이트 사이의 접합 용량에 의해, MOS 트랜지스터의 게이트 전압이 변동되고, 트랜지스터가 의도하지 않게 온(on)이 된다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것이며, 그 목적은 출력 트랜지스터의 오동작을 억제하는 것에 있다.
상기 과제를 해결하는 출력 회로는, 검출 센서에 설계되는 출력 회로에 있어서, 출력 단자에 제1 단자가 연결되고, 저전위측의 제1 배선에 제2 단자가 연결된 출력 트랜지스터와, 상기 출력 단자와 상기 출력 트랜지스터의 제어 단자의 사이에 연결된 제1 액티브 클램프 회로와, 상기 출력 트랜지스터의 제어 단자와 상기 제1 배선의 사이에 연결된 제1 저항과, 출력 제어 신호가 입력 단자에 공급되는 버퍼 회로와, 고전위측의 제2 배선에 제2 단자가 연결되고, 상기 출력 트랜지스터의 제어 단자에 제1 단자가 연결되고, 제어 단자에 상기 버퍼 회로의 출력 신호가 공급되는 제1 트랜지스터와, 상기 출력 트랜지스터의 제어 단자에 제1 단자가 연결되고, 상기 제1 배선에 제2 단자가 연결되고, 제어 단자에 상기 버퍼 회로의 출력 회로가 공급되고, 상기 제1 트랜지스터에 대해서 상보적으로 온/오프되는 제2 트랜지스터와, 상기 출력 트랜지스터의 제어 단자와 상기 제2 트랜지스터의 제1 단자의 사이, 및 상기 제2 트랜지스터의 제2 단자와 상기 제1 배선의 사이의 적어도 한쪽에 삽입 연결된 제2 저항을 포함하는이다.
이 구성에 의하면, 제2 트랜지스터가 온 했을 때, 상기 제2 트랜지스터와 제2 저항을 통해 출력 트랜지스터의 제어 단자가 저전위 측의 제1 배선에 연결되고, 출력 트랜지스터가 오프된다. 그리고 제2 트랜지스터와 제2 저항의 직렬 회로는 제1 저항에 대해 병렬로 연결된다. 따라서 출력 트랜지스터의 제어 단자와 제1 배선 사이의 합성 저항의 저항 값을 제1 저항 만의 경우보다 작게 한다. 이 합성 저항과 제1 액티브 클램프 회로는 출력 단자에 가해지는 서지로 인한 출력 단자의 전압을 소정 전압으로 클램프하고, 출력 트랜지스터를 보호한다. 또한 출력 트랜지스터의 제어 단자와 제1 배선 사이의 합성 저항은 노이즈 등에 의해 출력 트랜지스터의 제어 단자의 전압 변동을 억제하고, 출력 트랜지스터의 의도하지 않은 온, 즉 출력 트랜지스터의 오작동이 감소된다.
상기 출력 회로에 있어서, 상기 제1 저항의 저항 값은 상기 제2 저항의 저항 값보다 크게 설정하는 것이 바람직하다.
이 구성에 의하면, 제2 트랜지스터가 오프가 되고 제1 트랜지스터가 온이 되었을 때, 출력 트랜지스터의 제어 단자는 제1 저항만으로 제1 배선에 연결된다. 따라서 제1 저항의 저항 값을 크게 하여 출력 트랜지스터의 제어 단자와 제1 배선 사이의 전류량을 적게 하고, 소비 전력의 증가를 억제한다.
상기 출력 회로에 있어서, 상기 제2 트랜지스터의 제어 단자에 제2 단자가 연결되고, 상기 제1 배선에 제1 단자가 연결된 제3 트랜지스터와, 상기 출력 단자와 상기 제3 트랜지스터의 제어 단자의 사이에 연결된 제2 액티브 클램프 회로와, 상기 제3 트랜지스터의 제어 단자와 상기 제1 배선 사이에 연결된 제3 저항을 갖추는 것이 바람직하다.
이 구성에 의하면, 제2 액티브 클램프 회로에 흐르는 전류에 의해 온이 된 제3 트랜지스터는 제2 트랜지스터의 제어 단자를 저전위측의 제1 배선에 연결하고, 제2 트랜지스터가 오프가 된다. 따라서 출력 단자에 서지가 가해질 때에 제2 트랜지스터를 오프로 하고, 제1 액티브 클램프 회로와 제1 저항에 의해 온이 된 출력 트랜지스터에 의해 서지가 제1 배선으로 흘러 출력 트랜지스터의 내성이 확보된다.
상기 출력 회로에 있어서, 상기 제2 트랜지스터의 제어 단자는 제4 저항을 통해 상기 버퍼 회로의 출력 단자에 연결되는 것이 바람직하다.
이 구성에 의하면, 제3 트랜지스터에 의해 제2 트랜지스터를 용이하게 오프로 하는 것이 가능해 진다.
상기 출력 회로에 있어서, 상기 출력 트랜지스터는 상기 제1 단자가 드레인 단자이고, 상기 제2 단자가 소스 단자인 MOS형 트랜지스터 인 것이 바람직하다.
이 구성에 의하면, MOS형 트랜지스터인 출력 트랜지스터를 구동하기 위한 소비 전력이 바이 폴라 트랜지스터를 이용하는 경우에 비해 감소한다.
위의 출력 회로에 있어서, 상기 제1 액티브 클램프 회로는 상기 출력 단자로부터 상기 출력 트랜지스터의 제어 단자로 향하는 방향에 대해서, 순방향 연결 다이오드와 역방향 연결의 제너 다이오드를 포함하는 것이 바람직하다.
이 구성에 의하면, 출력 단자에 가해지는 서지에 의해 액티브 클램프 회로의 제너 다이오드가 항복한다. 액티브 클램프 회로에 흐르는 전류와 제1 저항에 의해 온이 된 출력 트랜지스터에 의해 서지가 저전위측의 제1 배선으로 흐른다. 따라서 출력 트랜지스터의 내성이 확보된다.
상기 과제를 해결하는 검출 센서는 검출 대상의 물리량에 따른 검출 신호를 출력하는 검출 회로와, 상기 검출 신호에 따라 판정 신호를 출력하는 판정 회로와, 상기 판정 신호에 따라 출력 제어 신호를 출력하는 신호 처리 회로와, 상기 출력 회로를 포함하는이다.
이 구성에 의하면, 출력 회로는 출력 트랜지스터의 서지에 대한 내성이 확보된다. 또한 출력 회로는 노이즈에 의한 출력 트랜지스터의 오작동이 감소된다. 그리고 그 출력 회로를 갖춘 검출 센서가 제공된다.
본 발명에 의하면, 출력 트랜지스터의 오동작을 억제 할 수 있다.
본 발명의 실시예들에 의하면, 제2 트랜지스터가 온 했을 때, 상기 제2 트랜지스터와 제2 저항을 통해 출력 트랜지스터의 제어 단자가 저전위 측의 제1 배선에 연결되고, 출력 트랜지스터가 오프된다. 그리고 제2 트랜지스터와 제2 저항의 직렬 회로는 제1 저항에 대해 병렬로 연결된다. 따라서 출력 트랜지스터의 제어 단자와 제1 배선 사이의 합성 저항의 저항 값을 제1 저항 만의 경우보다 작게 한다. 이 합성 저항과 제1 액티브 클램프 회로는 출력 단자에 가해지는 서지로 인한 출력 단자의 전압을 소정 전압으로 클램프하고, 출력 트랜지스터를 보호한다. 또한 출력 트랜지스터의 제어 단자와 제1 배선 사이의 합성 저항은 노이즈 등에 의해 출력 트랜지스터의 제어 단자의 전압 변동을 억제하고, 출력 트랜지스터의 의도하지 않은 온, 즉 출력 트랜지스터의 오작동이 감소된다.
도 1은 제1 실시형태의 검출 센서 블록 회로도이다.
도 2는 제1 실시형태의 출력 회로의 회로도이다.
도 3은 제2 실시형태의 출력 회로의 회로도이다.
(제1 실시 형태)
이하, 제1 실시형태를 설명한다.
도1에 나타내는 검출 센서(10)는 도시하지 않은 컨트롤러에 연결된다. 예를 들어, 검출 센서(10)의 외부 단자(T1 ~ T4)는 도시하지 않은 케이블을 통해 컨트롤러에 연결된다. 외부 단자(T1, T4)는 전원 단자이며, 컨트롤러로부터 구동 전압(고전위 전압(VC), 저전위 전압(GND))이 공급된다. 외부 단자(T2, T3)는 출력 단자이다.
검출 센서(10)는 전원 회로(11), 투광 회로(12), 수광 회로(13), 수광 판정 회로(14), 신호 처리 회로(15) 및 출력 회로(16, 17)를 포함하고 있다. 검출 센서(10)는 공급되는 구동 전압에 따라 동작하며, 출력 회로(16, 17)의 출력 트랜지스터를 온/오프(on/off) 시킨다. 컨트롤러는 출력 트랜지스터의 온/오프에 따른 신호를 수신한다.
전원 회로(11)는 검출 센서(10)의 외부 단자(T1)에 연결되어 있다. 외부 단자(T1)에는 상기 검출 센서(10)가 연결되는 컨트롤러(도시 생략)로부터 검출 센서(10)의 구동 전압이 공급된다. 전원 회로(11)는 구동 전압에 따라 각 회로가 동작하기 위한 고전위 전압(VDD)을 생성한다. 고전위 전압(VDD)의 공급에 대해서는, 도 1에서 생략하고 있다.
투광 회로(12)는 투광 소자(예를 들어 발광 다이오드)를 포함하는이다. 투광 회로(12)는 전원 회로(11)로부터 공급되는 동작 전압(예를 들어 고전위 전압(VDD))에 따라 동작하고, 빛을 투광한다. 수광 회로(13)는 수광 소자(예를 들어 포토 트랜지스터)를 포함하고, 입사되는 빛의 양에 따른 레벨의 검출 신호(KS)를 출력한다. 이 검출 센서(10)는 예를 들어 하나의 하우징에 투광 소자와 수광 소자가 서로 마주보고 배치된 포토 센서(광전 센서)이다. 검출 대상은 투광 회로(12)로부터 수광 회로(13)로의 빛을 차단(차광)한다.
수광 판정 회로(14)는 수광 회로(13)로부터 출력되는 검출 신호(KS)에 따라 수광 회로(13)에 대한 빛의 입사/차광에 따른 레벨(H 레벨/L 레벨)의 수광 신호(DS)를 출력한다. 따라서 수광 신호(DS)의 레벨은 검출 대상의 유무에 대응한다. 예를 들어, 수광 판정 회로(14)는 입사 시에 H 레벨의 수광 신호(DS)를 출력하고 차광 시에 L 레벨의 수광 신호(DS)를 출력한다.
신호 처리 회로(15)에는 모드 설정 스위치(SW1)와 표시용 발광 다이오드(PD1)가 연결되어 있다. 신호 처리 회로(15)는 모드 설정 스위치(SW1)의 온/오프에 따른 모드 설정 신호(MS)를 입력한다. 모드 설정 스위치(SW1)는 신호 처리 회로(15)의 동작 모드(표시 모드)를 설정한다. 표시용 발광 다이오드(PD1)의 점등/소등은 수광 회로(13)의 입/차광 상태를 나타낸다.
예를 들어, 신호 처리 회로(15)는 L 레벨의 모드 설정 신호(MS)(모드 설정 스위치(SW1)가 온)에 따라 제1 모드(MODE: 1)로 판정하고, H 레벨의 모드 설정 신호(MS)(모드 설정 스위치(SW1)가 오프)에 따라 제2 모드(MODE: 0)로 판정한다. 제1 모드(MODE: 1)는 입광 시에 표시용 발광 다이오드(PD1)를 점등(차광 시는 소등)하는 모드(입광 시 ON 모드)이며, 제2 모드(MODE: 0)는 차광 시에 표시용 발광 다이오드(PD1)를 점등(입광 시는 꺼짐)하는 모드(차광 시 ON 모드)이다.
제1 모드(MODE: 1)일 경우, 신호 처리 회로(15)는 H 레벨의 수광 신호(DS)에 따라 H 레벨의 제어 신호(PC)를 출력한다. 표시용 발광 다이오드(PD1)는 H 레벨의 제어 신호(PC)에 따라 점등한다. 따라서 수광 회로(13)의 입광 시, 표시용 발광 다이오드(PD1)가 점등한다. 그리고 신호 처리 회로(15)는 L 레벨의 수광 신호(DS)에 따라 L 레벨의 제어 신호(PC)를 출력한다. 따라서 수광 회로(13)의 차광 시, 표시용 발광 다이오드(PD1)가 소등한다.
제2의 모드(MODE: 0)일 경우, 신호 처리 회로(15)는 H 레벨의 수광 신호(DS)에 따라 L 레벨의 제어 신호(PC)를 출력한다. 따라서 수광 회로(13)의 입광 시, 표시용 발광 다이오드(PD1)가 소등한다. 그리고 신호 처리 회로(15)는 L 레벨의 수광 신호(DS)에 따라 H 레벨의 제어 신호(PC)를 출력한다. 따라서 수광 회로(13)의 차광 시, 표시용 발광 다이오드(PD1)가 점등한다.
신호 처리 회로(15)는 출력 회로(16, 17)에 연결되어 있다. 출력 회로(16)는 외부 단자(T2)에 연결된 출력 트랜지스터를 포함하는이다. 출력 회로(17)는 외부 단자(T3)에 연결된 출력 트랜지스터를 포함하는이다. 신호 처리 회로(15)는 수광 신호(DS)에 따라 출력 제어 신호(OC1, OC2)를 생성한다. 본 실시형태에서, 신호 처리 회로(15)는 2 개의 출력 회로(16,17)를 보완, 즉 하나의 출력 회로(16) (17)를 온으로 함과 동시에 다른 출력 회로(17) (16)를 오프 시키도록 출력 제어 신호(OC1, OC2)를 생성한다.
예를 들어, 신호 처리 회로(15)는 H 레벨의 수광 신호(DS)에 따라 L 레벨의 출력 제어 신호(OC1)와 H 레벨의 출력 제어 신호(OC2)를 생성한다. 출력 회로(16)의 출력 트랜지스터는 L 레벨의 출력 제어 신호(OC1)에 따라 온으로 한다. 출력 회로(17)의 출력 트랜지스터는 H 레벨의 출력 제어 신호(OC2)에 따라 오프로 한다. 따라서 수광 회로(13)의 입광 시, 출력 회로(16)가 온이 되고, 출력 회로(17)가 오프가 된다. 한편, 신호 처리 회로(15)는 L 레벨의 수광 신호(DS)에 따라 H 레벨의 출력 제어 신호(OC1)와 L 레벨의 출력 제어 신호(OC2)를 생성한다. 따라서 수광 회로(13)의 차광 시, 출력 회로(16)가 오프가 되고, 출력 회로(17)가 온이 된다.
이어서, 출력 회로(16)의 구성을 설명한다. 출력 회로(16)와 출력 회로(17)는 서로의 구성이 동일하기 때문에 출력 회로(17)에 대해서는 도면 및 설명을 생략한다.
도 2와 같이 출력 회로(16)는 버퍼 회로(21), 트랜지스터(M1, M2, M3), 커패시터(C1), 저항(R1, R2), 제너 다이오드(ZD1), 다이오드(D1)를 가지고 있다.
버퍼 회로(21)에는 출력 제어 신호(OC1)가 공급된다. 버퍼 회로(21)는 출력 제어 신호(OC1)의 레벨과 논리적으로 동등한 레벨의 신호(S1)를 출력한다. 버퍼 회로(21)의 출력 단자는 트랜지스터(M2)의 게이트 단자(제어 단자)와 트랜지스터(M3)의 게이트 단자(제어 단자)에 연결되어있다.
트랜지스터(M2)는 P 채널 MOS 트랜지스터이고, 트랜지스터(M3)는 N 채널 MOS 트랜지스터이다. 트랜지스터(M2)의 소스 단자(제2 단자)는 고전위 전압(VDD)이 공급되는 배선(이하, 배선(VDD))에 연결되고, 트랜지스터(M2)의 드레인 단자(제1 단자)는 트랜지스터(M1)의 게이트 단자(제어 단자)에 연결되어있다. 이 트랜지스터(M1)는 예를 들어 P 채널 MOS 트랜지스터이며, 출력 트랜지스터이다. 이하, 출력 트랜지스터(M1)으로 설명한다.
출력 트랜지스터(M1)의 게이트 단자는 저항(R2)를 통해 트랜지스터(M3)의 드레인 단자(제1 단자)에 연결되어있다. 트랜지스터(M3)의 소스 단자(제2 단자)은 저전위 전압(예를 들어 접지(GND))의 배선(이하, 배선(GND))에 연결되어 있다.
출력 트랜지스터(M1)의 소스 단자(제2 단자)는 배선(GND)에 연결되고, 출력 트랜지스터(M1)의 드레인 단자(제1 단자)는 외부 단자(T2)에 연결되어 있다. 따라서 출력 회로(16)는 오픈 드레인 출력 회로이다.
외부 단자(T2)는 제너 다이오드(ZD1)의 음극 단자에 연결되어 있다. 제너 다이오드(ZD1)의 양극 단자는 다이오드(D1)의 양극 단자에 연결되고, 다이오드(D1)의 음극 단자는 출력 트랜지스터(M1)의 게이트 단자에 연결되어 있다. 따라서 외부 단자(T2)와 출력 트랜지스터(M1)의 게이트 단자 사이에 외부 단자(T2)로부터 순서대로 역방향 연결 제너 다이오드(ZD1) 및 순방향 연결 다이오드(D1)가 직렬로 연결되어있다. 상기 제너 다이오드(ZD1)와 다이오드(D1)는 액티브 클램프 회로(22)를 구성한다.
다이오드(D1)의 음극 단자는 저항(R1)을 통해 배선(GND)에 연결되어 있다. 따라서 저항(R1)은 액티브 클램프 회로와 배선(GND) 사이에 연결되어 있다. 또한 이 저항(R1)은 상기 저항(R2) 및 트랜지스터(M3)의 직렬 회로에 병렬로 연결되어 있다.
외부 단자(T2)는 커패시터(C1)의 제1 단자에 연결되고, 커패시터(C1)의 제2 단자는 출력 트랜지스터(M1)의 게이트 단자에 연결되어 있다. 따라서 커패시터(C1)는 출력 트랜지스터(M1)의 게이트 - 드레인 사이에 연결되어 있다.
이 출력 회로(16)의 작용을 설명한다.
출력 제어 신호(OC1)가 L 레벨 일 때, 버퍼 회로(21)의 출력 신호(S1)에 따라 트랜지스터(M2)가 온이 되고, 트랜지스터(M3)가 오프가 된다. 따라서 출력 트랜지스터(M1)의 게이트 단자는 온이 된 트랜지스터(M2)에 의해 배선(VDD)에 연결되는 동시에, 저항(R1)에 의해 배선(GND)에 연결된다. 상기 저항(R1)의 저항 값은 온이 된 트랜지스터(M2)에 의한 출력 트랜지스터(M1)의 게이트 전압의 상승을 방해하지 않도록 큰 값으로 설정된다. 그러면 출력 트랜지스터(M1)의 게이트 단자에 고전위 전압(VDD)이 공급되어 출력 트랜지스터(M1)가 온이 된다. 즉, 저항(R1)의 저항치를 충분히 큰 값으로 설정하는 것으로, 출력 트랜지스터(M1)를 확실하게 온으로 한다. 따라서 출력 트랜지스터(M1)를 통해 도시하지 않은 컨트롤러의 부하 저항을 통해 전류가 흐르고, 컨트롤러는 L 레벨의 신호를 입력한다.
저항(R1)의 저항값을 큰 값으로 설정하는 것으로, 소비 전력의 증가를 억제한다. 즉, 저항(R1)의 제1 단자는 트랜지스터(M2)를 통해 배선(VDD)에 연결되고, 저항(R1)의 제2 단자는 배선(GND)에 연결되어 있다. 트랜지스터(M2)는 버퍼 회로(21)의 출력 신호(S1)(L 레벨)에 따라 온 상태이다. 따라서 배선(VDD)으로부터 온 상태의 트랜지스터(M2)와 저항(R1)을 통해 배선(GND)쪽으로 전류가 흐른다. 이 전류량은 저항(R1)의 저항 값에 따르고 있다. 따라서 위와 같이 저항(R1)의 저항값을 설정하는 것으로, 소비 전력의 증가를 억제한다.
한편, 출력 제어 신호(OC1)가 H 레벨 일 때, 버퍼 회로(21)의 출력 신호(S1)에 따라 트랜지스터(M2)가 오프가 되고, 트랜지스터(M3)가 온이 된다. 그러면 출력 트랜지스터(M1)의 게이트 단자는 저항(R1)과, 온이 된 트랜지스터(M3) 및 저항(R2)을 통해 저전위 전압(GND) 레벨이 되고, 출력 트랜지스터(M1)가 오프가 된다. 따라서 출력 트랜지스터(M1)를 통해 전류가 흐르지 않기 때문에, 컨트롤러는 부하 저항에 의해 H 레벨의 신호를 입력한다.
출력 트랜지스터(M1)를 오프로 하고 있을 때에, 외부 단자(T2)에 정전기 방전(ESD: Electric Static Discharge)과 같은 서지가 가해지면, 외부 단자(T2)의 레벨이 급격히 상승한다. 이 외부 단자(T2)의 레벨에 따라 제너 다이오드(ZD1)가 항복하고, 제너 다이오드(ZD1) 및 다이오드(D1)를 통해 전류가 흐른다.
이 때, 출력 트랜지스터(M1)의 게이트 단자는 저항(R1)과, 온이 된 트랜지스터(M3) 및 저항(R2)의 병렬 회로를 통해 배선(GND)에 연결되어 있다. 따라서 출력 트랜지스터(M1)는 저항(R1, R2) 및 온이 된 트랜지스터(M3)의 온 저항값을 합성한 값의 저항에 의해 온이 된다. 따라서 외부 단자(T2)에 가해지는 서지 전압(전류)는 온이 된 출력 트랜지스터(M1)를 통해 외부 단자 T4(배선(GND))에 흐르기 때문에 ESD 내성이 확보된다.
출력 트랜지스터(M1)를 오프로 하고 있을 때에, 외부 단자(T2)에 노이즈가 가해지면, 출력 트랜지스터(M1)의 드레인 - 게이트 사이의 기생 용량에 의한 용량 결합에 의해, 출력 트랜지스터(M1)의 게이트 전압이 변동한다. 이 때, 출력 트랜지스터(M1)의 게이트 - 소스 사이에 큰 저항 값의 저항(R1)만 연결되어 있으면, 노이즈 등에 의해 변동하는 게이트 전압에 의해 출력 트랜지스터(M1)가 온이 되는 경우가 있다. 즉, 노이즈에 의하여 출력 트랜지스터(M1)가 오작동 할 우려가 있다.
그러나, 본 실시 형태에서는 저항(R1)에 대해서 병렬로, 저항(R2)과 트랜지스터(M3)의 직렬 회로가 연결되어 있다. 출력 트랜지스터(M1)를 오프로 할 때, 이 트랜지스터(M3)는 온으로 하고 있다. 따라서 저항(R2)의 저항 값을 작은 값으로 설정하여, 출력 트랜지스터(M1)의 게이트 단자에 있어서의 전압 상승이 억제되고, 출력 트랜지스터(M1)의 오작동이 억제된다.
이상 기술한 바와 같이, 본 실시 형태에 의하면, 이하의 효과를 얻을 수 있다.
(1-1) 출력 제어 신호(OC1)에 따라서 트랜지스터(M3)가 온이 되었을 때, 그 트랜지스터(M3)와 저항(R2)을 통해 출력 트랜지스터(M1)의 게이트 단자가 저전위측 배선(GND)에 연결되고, 출력 트랜지스터(M1)가 오프가 된다. 그리고 트랜지스터(M3)와 저항(R2)의 직렬 회로는 저항(R1)에 대해서 병렬로 연결된다. 따라서 출력 트랜지스터(M1)의 게이트 단자와 배선(GND) 사이의 합성 저항의 저항 값은 저항(R1)만 있는 경우보다 작아진다. 이 저항(R1, R2)과 액티브 클램프 회로(22)는 외부 단자(T2)에 가해지는 서지에 의한 외부 단자(T2)의 전압을 소정 전압으로 클램프하고, 출력 트랜지스터(M1)을 보호한다. 또한 출력 트랜지스터(M1)의 게이트 단자와 배선(GND) 사이의 저항(R1, R2)은 노이즈 등에 의해 출력 트랜지스터(M1)의 게이트 단자의 전압 변동을 억제하기 때문에, 출력 트랜지스터(M1)가 의도하지 않게 온이 되는 오작동을 줄일 수 있다.
(1-2) 저항(R1)의 저항 값은 저항(R2)의 저항 값보다 크게 설정된다. 따라서 트랜지스터(M3)가 오프가 되고 트랜지스터(M1)이 온이 되었을 때, 출력 트랜지스터(M1)의 게이트 단자는 저항(R1)만으로 배선(GND)에 연결된다. 따라서 저항(R1)의 저항 값을 크게 하여, 온이 된 트랜지스터(M2)에 의해 흐르는 전류에 대해서, 출력 트랜지스터(M1)의 게이트 단자와 배선(GND) 사이의 전류량을 적게 하는 것으로, 소비 전력의 증가를 억제 할 수 있다.
(제2 실시 형태)
이하, 제2 실시 형태를 설명한다.
검출 센서의 구성은 제1 실시 형태와 같기 때문에 도면과 설명을 생략한다.
이하의 설명에 있어서, 상기 제1 실시 형태와 동일한 부재에 대해서는 동일한 부호를 사용하여 설명의 일부 또는 전부를 생략한다.
도 3에 나타낸 바와 같이, 본 실시 형태의 출력 회로(31)는 버퍼 회로(21), 트랜지스터(M1, M2, M3, M4), 커패시터(C1), 저항(R11, R12, R13, R14), 제너 다이오드(ZD1, ZD2), 다이오드(D1, D2)를 가지고 있다.
버퍼 회로(21)의 출력 단자는 트랜지스터(M2)의 게이트 단자(제어 단자)에 연결되는 동시에, 저항(R13)을 통해 트랜지스터(M3)의 게이트 단자(제어 단자)에 연결되어 있다. 트랜지스터(M2)의 소스 단자는 배선(VDD)에 연결되고, 트랜지스터(M2)의 드레인 단자는 트랜지스터(M1)의 게이트 단자(제어 단자)에 연결되어 있다. 트랜지스터(M1)는 출력 트랜지스터이다. 이하, 출력 트랜지스터(M1)로 설명한다. 출력 트랜지스터(M1)의 게이트 단자는 저항(R12)을 통해 트랜지스터(M3)의 드레인 단자에 연결되어 있다. 트랜지스터(M3)의 소스 단자는 배선(GND)에 연결되어 있다. 저항(R11, R12)의 저항 값은 예를 들어, 상기 제1 실시 형태의 저항(R1, R2)의 저항 값과 동등하게 설정된다.
출력 트랜지스터(M1)의 드레인 단자와 외부 단자(T2)에 연결되고, 출력 트랜지스터(M1)의 소스 단자는 배선(GND)에 연결되어 있다. 따라서 출력 회로(31)는 오픈 드레인 출력 회로이다.
외부 단자(T2)는 제너 다이오드(ZD1)의 음극 단자에 연결되고, 제너 다이오드(ZD1)의 양극 단자는 다이오드(D1)의 양극 단자에 연결되고, 다이오드(D1)의 음극 단자는 트랜지스터(M1)의 게이트 단자에 연결되어 있다. 이 제너 다이오드(ZD1)와 다이오드(D1)는 액티브 클램프 회로(22)를 구성한다.
다이오드(D1)의 양극 단자는 저항(R11)을 통해 배선(GND)에 연결되어있다.
외부 단자(T2)는 커패시터(C1)를 통해 트랜지스터(M1)의 게이트 단자에 연결되어 있다.
외부 단자(T2)는 제너 다이오드(ZD2)의 음극 단자에 연결되고, 제너 다이오드(ZD2)의 양극 단자는 다이오드(D2)의 양극 단자에 연결되고, 다이오드(D2)의 음극 단자는 트랜지스터(M4)의 게이트 단자에 연결되어 있다. 이 제너 다이오드(ZD2)와 다이오드(D2)는 액티브 클램프 회로(23)를 구성한다.
트랜지스터(M4)의 소스 단자(제2 단자)는 트랜지스터(M2)의 게이트 단자에 연결되고, 트랜지스터(M4)의 드레인 단자(제1 단자)는 배선(GND)에 연결되어 있다. 트랜지스터(M4)는 트랜지스터(M3)의 도전형과 동일한 도전형 MOS 트랜지스터, 즉 N 채널 MOS 트랜지스터이다. 트랜지스터(M4)의 게이트 단자는 저항(R14)을 통해 배선(GND)에 연결되어 있다. 저항(R14)의 저항 값은 예를 들어, 저항(R11)의 저항 값보다 작게 설정된다. 이것에 의해 트랜지스터(M4)의 게이트 전압은 출력 트랜지스터(M1)의 게이트 전압보다 빨리 상승하고 트랜지스터(M4)를 온으로 한다.
이 출력 회로(31)의 작용을 설명한다.
출력 제어 신호(OC1)가 L 레벨 일 때, 버퍼 회로(21)의 출력 신호(S1)는 트랜지스터(M2)의 게이트 단자에 공급되는 동시에, 저항(R13)을 통해 트랜지스터(M3)의 게이트 단자에 공급된다. 이 트랜지스터(M3)의 게이트 단자에 연결된 트랜지스터(M4)는 게이트 단자가 저항(R14)에 의해 풀 다운되어, 오프가 되어 있다. 따라서 출력 신호(S1)에 따라 트랜지스터(M2)가 온이 되고, 트랜지스터(M3)가 오프가 된다. 출력 트랜지스터(M1)의 게이트 단자는 온이 된 트랜지스터(M2)에 의해 배선(VDD)에 연결되는 동시에, 저항(R11)에 의해 배선(GND)에 연결된다. 따라서, 이 저항(R11)의 저항 값은 온이 된 트랜지스터(M2)에 의한 출력 트랜지스터(M1)의 게이트 전압의 상승을 방해하지 않도록 큰 값으로 설정된다. 이것에 의해, 출력 트랜지스터(M1)의 게이트 단자에 고전위 전압(VDD)이 공급되어 출력 트랜지스터(M1)가 온이 된다. 따라서 출력 트랜지스터(M1)를 통해 도시하지 않은 컨트롤러의 부하 저항을 통해 전류가 흐르고, 컨트롤러는 L 레벨의 신호를 입력한다.
한편, 출력 제어 신호(OC1)가 H 레벨 일 때, 버퍼 회로(21)의 출력 신호(S1)에 따라 트랜지스터(M2)가 오프가 되고, 트랜지스터(M3)가 온이 된다. 이것에 의해, 출력 트랜지스터(M1)의 게이트 단자는 온이 된 트랜지스터(M3)를 통해 배선(GND)에 연결되고, 출력 트랜지스터(M1)가 오프가 된다. 따라서 출력 트랜지스터(M1)를 통해 전류가 흐르지 않기 때문에, 컨트롤러는 부하 저항에 의해 H 레벨의 신호를 입력한다.
출력 트랜지스터(M1)를 오프로 하고 있을 때, 외부 단자(T2)에 노이즈가 가해지면 출력 트랜지스터(M1)의 드레인 - 게이트 사이의 기생 용량에 의한 용량 결합에 의해 출력 트랜지스터(M1)의 게이트 전압이 변동한다. 출력 트랜지스터(M1)의 게이트 단자는 온이 된 트랜지스터(M3)를 통해 배선(GND)에 연결되어 있다. 따라서 온이 된 트랜지스터(M3)는 출력 트랜지스터(M1)의 게이트 단자에서의 전압 상승을 억제한다. 이것에 의해, 출력 트랜지스터(M1)의 오작동이 억제된다.
출력 트랜지스터(M1)을 오프로 하고 있을 때, 외부 단자(T2)에 정전기 방전(ESD: Electric Static Discharge)과 같은 서지가 가해지면, 외부 단자(T2)의 레벨이 상승한다. 이 외부 단자(T2)의 레벨에 따라 제너 다이오드(ZD1)가 항복하고, 제너 다이오드(ZD1) 및 다이오드(D1)를 통해 전류가 흐른다.
외부 단자(T2)의 레벨에 따라 제너 다이오드(ZD2)가 항복하고, 제너 다이오드(ZD2) 및 다이오드(D2)를 통해 전류가 흐른다. 이 전류에 의해, 트랜지스터(M4)의 게이트 전압이 상승하고, 트랜지스터(M4)가 온이 된다. 이 온이 된 트랜지스터(M4)는 트랜지스터(M3)의 게이트 단자를 배선(GND)에 연결한다. 이것에 의해, 트랜지스터(M3)가 오프가 된다. 즉, 트랜지스터(M4)는 서지에 따라 트랜지스터(M3)를 오프로 한다.
그러면, 출력 트랜지스터(M1)의 게이트 단자는 저항(R11)을 통해 배선(GND)으로 연결된다. 따라서 위의 전류는 이 저항(R11)을 통해 배선(GND)으로 흐르기 때문에, 출력 트랜지스터(M1)는 저항(R11)에 의해 온이 된다. 이것에 의해, 외부 단자(T2)에 가해지는 서지 전압(전류)은 온이 된 출력 트랜지스터(M1)을 통해 외부 단자(T4)(배선(GND))로 흐르기 때문에 ESD 내성이 확보된다.
이상 기술한 바와 같이, 본 실시 형태에 의하면, 이하의 효과를 얻을 수 있다.
(2-1) 출력 제어 신호(OC1)에 따라 온이 된 트랜지스터(M3)는 출력 트랜지스터(M1)의 게이트 단자를 저전위측의 배선(GND)에 연결하고, 출력 트랜지스터(M1)가 오프가 된다. 따라서 노이즈가 가해졌을 때에 트랜지스터(M3)가 출력 트랜지스터(M1)의 게이트 단자의 전압 변동을 억제하기 때문에, 출력 트랜지스터(M1)의 의도하지 않은 온, 즉 출력 트랜지스터(M1)의 오작동을 줄일 수 있다.
(2-2) 외부 단자(T2)에 가해지는 서지에 의해 액티브 클램프 회로(23)에 전류가 흐르면, 그 전류에 의해 트랜지스터(M4)의 게이트 전압이 상승하여 트랜지스터(M4)가 온이 된다. 온이 된 트랜지스터(M4)는 트랜지스터(M3)의 게이트 단자를 배선(GND)에 연결하기 때문에, 트랜지스터(M3)가 오프가 된다. 따라서 액티브 클램프 회로(22)와 저항(R11)에 의해 온이 된 출력 트랜지스터(M1)에 의해 서지가 배선(GND)에 흐르고, 출력 트랜지스터(M1)의 내성을 확보 할 수 있다.
(2-3) 트랜지스터(M3)의 게이트 단자는 저항(R13)을 통해 버퍼 회로(21)의 출력 단자에 연결되고, 트랜지스터(M4)는 트랜지스터(M3)의 게이트 단자에 연결되어 있다. 트랜지스터(M4)는 통상의 동작에서, 게이트 단자가 저항(R14)을 통해 배선(GND)에 연결되어 오프하고 있다. 따라서 트랜지스터(M4)는 통상 동작에서 출력 회로의 동작 전류를 증가시키지 않기 때문에, 저소비 전력화를 방해하지 않는다. 또한 버퍼 회로(21)의 출력 신호에 의해 트랜지스터(M3)를 온/오프 할 수 있다. 그리고 트랜지스터(M3)를 온으로 하도록 버퍼 회로(21)에서 출력 신호가 출력되고 있을 때, 트랜지스터(M4)를 온으로 하여 트랜지스터(M3)의 게이트 단자를 배선(GND)에 연결하여 그 트랜지스터(M3)를 용이하게 오프로 할 수 있다.
상기 각 형태는 다음의 형태로 실시할 수도 있다.
- 상기 제1 실시 형태에 대해, 저항(R2)을 트랜지스터(M3)와 배선(GND) 사이에 연결할 수도 있다. 또한, 트랜지스터(M3)와 출력 트랜지스터(M1)의 게이트 단자 사이, 트랜지스터(M3)와 배선(GND) 사이의 적어도 한쪽에 저항을 삽입 연결할 수도 있다.
- 상기 각 형태에 대해, 출력 트랜지스터를 PMOS 트랜지스터로 할 수도 있다.
- 상기 제1 실시 형태에서, 트랜지스터(M1 ~ M3)를 바이 폴라 트랜지스터로 할 수도 있다. 또한, 제2 실시 형태에서, 트랜지스터(M1 ~ M4)를 바이 폴라 트랜지스터로 할 수도 있다.
- 상기 각 형태에 대해, 검출물로부터의 반사광을 수광 회로(13)에서 수광하는, 소위 반사형 검출 센서로 할 수도 있다.
- 상기 각 형태에 대해, 투광 회로(12)와 수광 회로(13)를 서로 다른 케이스 내에 수납한 검출 시스템으로 할 수도 있다. 즉, 도 1에 나타내는 검출 센서(10)에서 투광 회로(12)를 삭제한 센서로 할 수도 있다.
- 상기 각 형태에 대해, 빛 이외의 물리량(예를 들어, 자력, 온도, 압력, 초음파 등)에 의해 대상물을 검출하는 검출 센서로 할 수도 있다.
10 검출 센서
13 수광 회로(검출 회로)
14 수광 판정 회로(판정 회로)
15 신호 처리 회로
16, 17, 31 출력 회로
21 버퍼 회로
22 액티브 클램프 회로(제1 액티브 클램프 회로)
23 액티브 클램프 회로(제2 액티브 클램프 회로)
DS 수광 신호(판정 신호)
KS 검출 신호
M1 출력 트랜지스터
M2 트랜지스터(제1 트랜지스터)
M3 트랜지스터(제2 트랜지스터)
M4 트랜지스터(제3 트랜지스터)
R1 저항(제1 저항)
R2 저항(제2 저항)
R11 저항(제1 저항)
R12 저항(제2 저항)
R13 저항(제4 저항)
R14 저항(제3 저항)
ZD1, ZD2 제너 다이오드
D1, D2 다이오드
TE 외부 단자(출력 단자)
GND 배선(제1 배선)
VDD 배선(제2 배선)

Claims (7)

  1. 검출 센서에 설치되는 출력 회로에 있어서,
    출력 단자에 제1 단자가 연결되고, 저전위측의 제1 배선에 제2 단자가 연결된 출력 트랜지스터;
    상기 출력 단자와 상기 출력 트랜지스터의 제어 단자 사이에 연결된 제1 액티브 클램프 회로;
    상기 출력 트랜지스터의 제어 단자와 상기 제1 배선 사이에 연결된 제1 저항;
    출력 제어 신호가 입력 단자에 공급되는 버퍼 회로;
    고전위측의 제2 배선에 제2 단자가 연결되고, 상기 출력 트랜지스터의 제어 단자에 제1 단자가 연결되고, 제어 단자에 상기 버퍼 회로의 출력 신호가 공급되는 제1 트랜지스터;
    상기 출력 트랜지스터의 제어 단자에 제1 단자가 연결되고, 상기 제1 배선에 제2 단자가 연결되고, 제어 단자에 상기 버퍼 회로의 출력 신호가 공급되고, 상기 제1 트랜지스터에 대해서 상보적으로 온/오프되는 제2 트랜지스터; 및
    상기 출력 트랜지스터의 제어 단자와 상기 제2 트랜지스터의 제1 단자 사이, 및 상기 제2 트랜지스터의 제2 단자와 상기 제1 배선 사이, 중 적어도 한편에 삽입 연결된 제2 저항을 포함하는 것을 특징으로 하는 출력 회로.
  2. 제1항에 있어서,
    상기 제1 저항의 저항 값은 상기 제2 저항의 저항 값보다 크게 설정된 것을 특징으로 하는 출력 회로.
  3. 제1항에 있어서,
    상기 제2 트랜지스터의 제어 단자에 제2 단자가 연결되고, 상기 제1 배선에 제1 단자가 연결된 제3 트랜지스터;
    상기 출력 단자와 상기 제3 트랜지스터의 제어 단자의 사이에 연결된 제2 액티브 클램프 회로; 및
    상기 제3 트랜지스터의 제어 단자와 상기 제1 배선 사이에 연결된 제3 저항을 포함 한 것을 특징으로 하는 출력 회로.
  4. 제3항에 있어서,
    상기 제2 트랜지스터의 제어 단자는 제4 저항을 통해 상기 버퍼 회로의 출력 단자에 연결되는 것을 특징으로 하는 출력 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 출력 트랜지스터는 상기 제1 단자가 드레인 단자이고, 상기 제2 단자가 소스 단자인 MOS형 트랜지스터인 것을 특징으로 하는 출력 회로.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 액티브 클램프 회로는 상기 출력 단자로부터 상기 출력 트랜지스터의 제어 단자로 향하는 방향에 대해서, 순방향 연결 다이오드와 역방향 연결 제너 다이오드를 포함하는 것을 특징으로 하는 출력 회로.
  7. 검출 대상의 물리량에 따른 검출 신호를 출력하는 검출 회로와,
    상기 검출 신호에 따라 판정 신호를 출력하는 판정 회로와,
    상기 판정 신호에 따라 출력 제어 신호를 출력하는 신호 처리 회로와,
    상기 제1항 내지 제4항 중 어느 한 항에 기재된 출력 회로를 포함하는 것을 특징으로 하는 검출 센서.
KR1020150054428A 2014-06-27 2015-04-17 출력 회로 및 검출 센서 KR101690867B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-133110 2014-06-27
JP2014133110A JP6338943B2 (ja) 2014-06-27 2014-06-27 出力回路、検出センサ

Publications (2)

Publication Number Publication Date
KR20160001612A true KR20160001612A (ko) 2016-01-06
KR101690867B1 KR101690867B1 (ko) 2016-12-28

Family

ID=53577374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150054428A KR101690867B1 (ko) 2014-06-27 2015-04-17 출력 회로 및 검출 센서

Country Status (3)

Country Link
JP (1) JP6338943B2 (ko)
KR (1) KR101690867B1 (ko)
CN (1) CN204498098U (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6638474B2 (ja) * 2016-03-01 2020-01-29 株式会社デンソー 信号出力回路
US10164614B2 (en) * 2016-03-31 2018-12-25 Analog Devices Global Unlimited Company Tank circuit and frequency hopping for isolators
JP6825223B2 (ja) * 2016-04-15 2021-02-03 富士電機株式会社 駆動装置および誘導性負荷駆動装置
JP7356340B2 (ja) * 2019-12-25 2023-10-04 株式会社タムラ製作所 ゲート駆動回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297914A (ja) * 2003-03-27 2004-10-21 Toyota Industries Corp パワースイッチング素子の駆動回路
KR20060050562A (ko) * 2004-10-08 2006-05-19 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2008035067A (ja) 2006-07-27 2008-02-14 Renesas Technology Corp 負荷駆動回路
KR101019900B1 (ko) * 2005-09-16 2011-03-04 애플 인크. 터치 스크린 인터페이스를 포함한 컴퓨터의 오퍼레이션

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326579A (ja) * 1993-05-12 1994-11-25 Tokai Rika Co Ltd Ｍｏｓ−ｆｅｔ を用いた負荷駆動回路
JPH11251893A (ja) * 1998-03-06 1999-09-17 Omron Corp 出力回路
JP2002151989A (ja) * 2000-11-14 2002-05-24 Toyota Industries Corp クランプ回路
JP5682269B2 (ja) * 2010-12-06 2015-03-11 サンケン電気株式会社 ゲート駆動回路及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297914A (ja) * 2003-03-27 2004-10-21 Toyota Industries Corp パワースイッチング素子の駆動回路
KR20060050562A (ko) * 2004-10-08 2006-05-19 미쓰비시덴키 가부시키가이샤 반도체 장치
KR101019900B1 (ko) * 2005-09-16 2011-03-04 애플 인크. 터치 스크린 인터페이스를 포함한 컴퓨터의 오퍼레이션
JP2008035067A (ja) 2006-07-27 2008-02-14 Renesas Technology Corp 負荷駆動回路

Also Published As

Publication number Publication date
JP2016012807A (ja) 2016-01-21
CN204498098U (zh) 2015-07-22
JP6338943B2 (ja) 2018-06-06
KR101690867B1 (ko) 2016-12-28

Similar Documents

Publication Publication Date Title
KR102519118B1 (ko) 배터리 보호 회로
KR101690867B1 (ko) 출력 회로 및 검출 센서
US10644501B2 (en) Driving circuit
US8630073B2 (en) Integrated circuit provided with a protection against electrostatic discharges
US8385036B2 (en) System and method for negative voltage protection
US7835124B2 (en) Short circuit and over-voltage protection for a data bus
US9030249B2 (en) Level shift circuit
US20090316316A1 (en) Electrical circuit
JP2013153597A (ja) 保護回路
US9966757B2 (en) Over-voltage protection circuit and electronic device
JP2007214420A (ja) 半導体集積回路
US8456217B2 (en) Apparatus for interfacing circuit domains
US9362739B2 (en) Protective circuit, electronic device, and method of driving a protective circuit
KR101756482B1 (ko) 수광 회로
US9571094B2 (en) Switch circuit
US10504860B2 (en) Semiconductor device
US8917112B1 (en) Bidirectional level shifter
KR20220108490A (ko) 정전기 보호 회로
US20070236262A1 (en) Low voltage output circuit
US11271554B2 (en) Control circuit and sensor device
KR20140073819A (ko) 전압 탐지 장치 및 이를 포함하는 장치
WO2022107416A1 (ja) 電子装置
US20140320176A1 (en) Semiconductor device
US9535109B2 (en) Fault detection assembly
US20190147970A1 (en) Semiconductor apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 4