JP2809208B2 - Ｔａｂテープキャリア - Google Patents
ＴａｂテープキャリアInfo
- Publication number
- JP2809208B2 JP2809208B2 JP16312196A JP16312196A JP2809208B2 JP 2809208 B2 JP2809208 B2 JP 2809208B2 JP 16312196 A JP16312196 A JP 16312196A JP 16312196 A JP16312196 A JP 16312196A JP 2809208 B2 JP2809208 B2 JP 2809208B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- tab tape
- ground
- signal
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、輸送、保管または
性能検査のためチップを保持したＴＡＢ(Tape Automate
d Bonding)テープを保持するＴＡＢテープキャリアに関
し、特に大規模なＬＳＩを実装するＴＡＢテープを保持
するＴＡＢテープキャリアに関する。
性能検査のためチップを保持したＴＡＢ(Tape Automate
d Bonding)テープを保持するＴＡＢテープキャリアに関
し、特に大規模なＬＳＩを実装するＴＡＢテープを保持
するＴＡＢテープキャリアに関する。
【０００２】
【従来の技術】図３は、従来例のＴＡＢテープを搭載し
た半導体素子を示す縦断面図である。
た半導体素子を示す縦断面図である。
【０００３】多ピンのＬＳＩチップを保持し、電気的に
接続する方法として、ＴＡＢ(TapeAutomated Bonding)
技術が用いられている。ＴＡＢテープは、その配線長さ
（信号用および電源用）が比較的長いため、インダクタ
ンス成分によって電源ノイズの影響を受けやすい。その
ノイズを軽減するためにＴＡＢテープにコンデンサを付
加する方法が提案されている。
接続する方法として、ＴＡＢ(TapeAutomated Bonding)
技術が用いられている。ＴＡＢテープは、その配線長さ
（信号用および電源用）が比較的長いため、インダクタ
ンス成分によって電源ノイズの影響を受けやすい。その
ノイズを軽減するためにＴＡＢテープにコンデンサを付
加する方法が提案されている。
【０００４】例えば、特開平４−５３１４８および特開
平５−６３０３４に示されるように、電源−ＧＮＤ間に
コンデンサを付加し、電源ノイズの影響を軽減すること
が一般的である。図３に示す特開平５−６３０３４で
は、半導体素子１２へのバイアス電位を供給する導電パ
ターンを形成したバイアス用テープ１１ｂと、半導体素
子１２への信号入出力用の導電パターンを形成した信号
用テープ１１ａを備え、バイアス用テープ１１ｂと電気
的に接続された静電容量を有するコンデンサ１７を、半
導体素子１２と並列に配置されている。
平５−６３０３４に示されるように、電源−ＧＮＤ間に
コンデンサを付加し、電源ノイズの影響を軽減すること
が一般的である。図３に示す特開平５−６３０３４で
は、半導体素子１２へのバイアス電位を供給する導電パ
ターンを形成したバイアス用テープ１１ｂと、半導体素
子１２への信号入出力用の導電パターンを形成した信号
用テープ１１ａを備え、バイアス用テープ１１ｂと電気
的に接続された静電容量を有するコンデンサ１７を、半
導体素子１２と並列に配置されている。
【０００５】
【発明が解決しようとする課題】この、従来のＴＡＢテ
ープおよびキャリアは、ＴＡＢテープにコンデンサを付
加するため、その構造が比較的複雑になるという問題が
あった。またはＴＡＢテープの外に何らかの方法でコン
デンサ（電源−ＧＮＤ間）を付加するため、キャリアの
構造が複雑になり、コストの増加を招くという欠点があ
った。
ープおよびキャリアは、ＴＡＢテープにコンデンサを付
加するため、その構造が比較的複雑になるという問題が
あった。またはＴＡＢテープの外に何らかの方法でコン
デンサ（電源−ＧＮＤ間）を付加するため、キャリアの
構造が複雑になり、コストの増加を招くという欠点があ
った。
【０００６】また、以上のような方法はすべて最終形態
の実装時のコンデンサを想定したものであって、ＴＡＢ
上での機能試験時に、動作の安定化を図ることは困難で
あった。
の実装時のコンデンサを想定したものであって、ＴＡＢ
上での機能試験時に、動作の安定化を図ることは困難で
あった。
【０００７】
【課題を解決するための手段】本発明の第１のＴＡＢテ
ープキャリアは、チップを保持したＴＡＢテープを保持
するＴＡＢテープキャリアにおいて、ＴＡＢテープは、
第１の信号用パッドと、このパッドに隣接する第１のグ
ランド用パッドとを有し、さらに第１の信号用パッドと
第１のグランド用パッドの外側に、ＴＡＢテープキャリ
アに電気的接続を持つための第２の信号用パッドと第２
のグランド用パッドとを有し、ＴＡＢテープキャリア
は、前記第２の信号用パッドと接続する信号用端子とこ
の第２のグランド用パッドと接続するグランド用端子と
の間に接続されたコンデンサを有する、ことを特徴とし
ている。
ープキャリアは、チップを保持したＴＡＢテープを保持
するＴＡＢテープキャリアにおいて、ＴＡＢテープは、
第１の信号用パッドと、このパッドに隣接する第１のグ
ランド用パッドとを有し、さらに第１の信号用パッドと
第１のグランド用パッドの外側に、ＴＡＢテープキャリ
アに電気的接続を持つための第２の信号用パッドと第２
のグランド用パッドとを有し、ＴＡＢテープキャリア
は、前記第２の信号用パッドと接続する信号用端子とこ
の第２のグランド用パッドと接続するグランド用端子と
の間に接続されたコンデンサを有する、ことを特徴とし
ている。
【０００８】なお、第２の発明のＴＡＢテープキャリア
は、チップを保持したＴＡＢテープを保持するＴＡＢテ
ープキャリアにおいて、ＴＡＢテープは、通常の第１の
電源用パッドと、このパッドに隣接する第１グランド用
パッドとを有し、さらに第１の電源用パッドと第１のグ
ランド用パッドの外側に、ＴＡＢテープキャリアに電気
的接続を持つための第２の電源用パッドと第２のグラン
ド用パッドとを有し、ＴＡＢテープキャリアは、第２の
電源用パッドと接続する電源用端子とこの第２のグラン
ド用パッドと接続するグランド用端子との間に接続され
たコンデンサを有する、ことを特徴とするＴＡＢテープ
キャリア。
は、チップを保持したＴＡＢテープを保持するＴＡＢテ
ープキャリアにおいて、ＴＡＢテープは、通常の第１の
電源用パッドと、このパッドに隣接する第１グランド用
パッドとを有し、さらに第１の電源用パッドと第１のグ
ランド用パッドの外側に、ＴＡＢテープキャリアに電気
的接続を持つための第２の電源用パッドと第２のグラン
ド用パッドとを有し、ＴＡＢテープキャリアは、第２の
電源用パッドと接続する電源用端子とこの第２のグラン
ド用パッドと接続するグランド用端子との間に接続され
たコンデンサを有する、ことを特徴とするＴＡＢテープ
キャリア。
【０００９】そして、第３の発明のＴＡＢテープキャリ
アは、チップを保持したＴＡＢテープを保持するＴＡＢ
テープキャリアにおいて、ＴＡＢテープは、第１の信号
用パッドと、このパッドに隣接する第１のグランド用パ
ッドとを有し、さらに第１の信号用パッドと第１のグラ
ンド用パッドの外側に、ＴＡＢテープキャリアに電気的
接続を持つための第２の信号用パッドと第２のグランド
用パッドとを有し、かつ、ＴＡＢテープは、通常の第１
の電源用パッドと、このパッドに隣接する第１グランド
用パッドとを有し、さらに第１の電源用パッドと第１の
グランド用パッドの外側に、ＴＡＢテープキャリアに電
気的接続を持つための第２の電源用パッドと第２のグラ
ンド用パッドとを有し、ＴＡＢテープキャリアは、第２
の信号用パッドと接続する信号用端子とこの第２のグラ
ンド用パッドと接続するグランド用端子との間、及び第
２の電源用パッドと接続する電源用端子と第２のグラン
ド用パッドと接続するグランド用端子との間に接続され
た複数のコンデンサを有する、ことを特徴としている。
アは、チップを保持したＴＡＢテープを保持するＴＡＢ
テープキャリアにおいて、ＴＡＢテープは、第１の信号
用パッドと、このパッドに隣接する第１のグランド用パ
ッドとを有し、さらに第１の信号用パッドと第１のグラ
ンド用パッドの外側に、ＴＡＢテープキャリアに電気的
接続を持つための第２の信号用パッドと第２のグランド
用パッドとを有し、かつ、ＴＡＢテープは、通常の第１
の電源用パッドと、このパッドに隣接する第１グランド
用パッドとを有し、さらに第１の電源用パッドと第１の
グランド用パッドの外側に、ＴＡＢテープキャリアに電
気的接続を持つための第２の電源用パッドと第２のグラ
ンド用パッドとを有し、ＴＡＢテープキャリアは、第２
の信号用パッドと接続する信号用端子とこの第２のグラ
ンド用パッドと接続するグランド用端子との間、及び第
２の電源用パッドと接続する電源用端子と第２のグラン
ド用パッドと接続するグランド用端子との間に接続され
た複数のコンデンサを有する、ことを特徴としている。
【００１０】上述のように、ＴＡＢ上でのＬＳＩのテス
ト時に、クロック入力−グランド間にコンデンサが挿入
されているので、クロック入力波形のノイズによる影響
を軽減させることにより、動作の安定化を図ることがで
きる。
ト時に、クロック入力−グランド間にコンデンサが挿入
されているので、クロック入力波形のノイズによる影響
を軽減させることにより、動作の安定化を図ることがで
きる。
【００１１】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１２】図１（ａ）は、本発明のＴＡＢテープキャ
リアの一実施形態例のうちの、被検査チップを保持した
ＴＡＢテープの平面図、（ｂ）は、（ａ）のＴＡＢテー
プを、パッド面を下側にして保持したＴＡＢテープキャ
リアの平面図、（ｃ）は、（ｂ）の線Ａ−Ａ’断面図、
図２（ａ）は、従来例により測定されたクロック信号波
形を示す図、（ｂ）は、本発明の実施形態例により測定
されたクロック信号波形を示す図である。
リアの一実施形態例のうちの、被検査チップを保持した
ＴＡＢテープの平面図、（ｂ）は、（ａ）のＴＡＢテー
プを、パッド面を下側にして保持したＴＡＢテープキャ
リアの平面図、（ｃ）は、（ｂ）の線Ａ−Ａ’断面図、
図２（ａ）は、従来例により測定されたクロック信号波
形を示す図、（ｂ）は、本発明の実施形態例により測定
されたクロック信号波形を示す図である。
【００１３】図１（ａ）において、ＴＡＢテープ１はそ
の中心に被検査チップ２を実装している。ＴＡＢテープ
１上には複数のテスト用パッド３を有しており、それぞ
れ被検査チップ２の端子に１対１で接続されている（図
示せず）。いま、上述の被検査チップ２のクロック入力
端子が第１のクロック用パッド３1 に、そして隣接する
ＧＮＤ端子が第１のグランド用パッド３2 にそれぞれ接
続されているとする。パッド３1 およびパッド３2 の外
側には、第２のクロック用パッド４1 、および第２のグ
ランド用パッド４2 が配置されており、パッド３1 とパ
ッド４1 、パッド３2 とパッド４2 がそれぞれパタンで
接続されている。
の中心に被検査チップ２を実装している。ＴＡＢテープ
１上には複数のテスト用パッド３を有しており、それぞ
れ被検査チップ２の端子に１対１で接続されている（図
示せず）。いま、上述の被検査チップ２のクロック入力
端子が第１のクロック用パッド３1 に、そして隣接する
ＧＮＤ端子が第１のグランド用パッド３2 にそれぞれ接
続されているとする。パッド３1 およびパッド３2 の外
側には、第２のクロック用パッド４1 、および第２のグ
ランド用パッド４2 が配置されており、パッド３1 とパ
ッド４1 、パッド３2 とパッド４2 がそれぞれパタンで
接続されている。
【００１４】一方、図１（ｂ）は、ＴＡＢテープキャリ
ア５を示している。キャリア５のベース上に、ＴＡＢテ
ープ１がパッド面を下にするようにセットされる。その
上から押え６によりＴＡＢテープ１が固定される構造と
なっている。このとき、抑え６とＴＡＢ１の平面寸法が
ほぼ同じに設定してあるので、ＴＡＢテープ１上のテス
ト用パッド３は押え６の内側にあり、このパッド３から
被検査チップ２の機能試験を実施する。キャリア５のベ
ースには、ＴＡＢテープ１の領域の外側に、一部切り欠
いた凹部があり、この中にコンデンサ８を実装してい
る。このコンデンサ８の電極には第３の端子７1 および
７2 が接続されている。第３の端子７1 および７2 は、
ＴＡＢテープ１の外側から、回り込んでパッド４1 およ
び４2 に接触している。この接触点は押え６で押えられ
ており、パッド４1 ，４2 と端子７ 1 ，７2 との接続を
確実なものとしている。
ア５を示している。キャリア５のベース上に、ＴＡＢテ
ープ１がパッド面を下にするようにセットされる。その
上から押え６によりＴＡＢテープ１が固定される構造と
なっている。このとき、抑え６とＴＡＢ１の平面寸法が
ほぼ同じに設定してあるので、ＴＡＢテープ１上のテス
ト用パッド３は押え６の内側にあり、このパッド３から
被検査チップ２の機能試験を実施する。キャリア５のベ
ースには、ＴＡＢテープ１の領域の外側に、一部切り欠
いた凹部があり、この中にコンデンサ８を実装してい
る。このコンデンサ８の電極には第３の端子７1 および
７2 が接続されている。第３の端子７1 および７2 は、
ＴＡＢテープ１の外側から、回り込んでパッド４1 およ
び４2 に接触している。この接触点は押え６で押えられ
ており、パッド４1 ，４2 と端子７ 1 ，７2 との接続を
確実なものとしている。
【００１５】以上のような構成で、ＴＡＢテープキャリ
ア５に実装されたＴＡＢテープ１上の被検査チップ２を
試験することを考える。ＴＡＢテープキャリア５は適当
な治具をセットされ、テスト用パッド３から適当な手段
でテスト用の信号が入力されるものとする（図示せ
ず）。このとき、パッド３1 にはクロック信号、パッド
３ 2 にはＧＮＤが入力される。
ア５に実装されたＴＡＢテープ１上の被検査チップ２を
試験することを考える。ＴＡＢテープキャリア５は適当
な治具をセットされ、テスト用パッド３から適当な手段
でテスト用の信号が入力されるものとする（図示せ
ず）。このとき、パッド３1 にはクロック信号、パッド
３ 2 にはＧＮＤが入力される。
【００１６】いま、コンデンサ８が実装されていない場
合、パッド３1 に入力されたクロック波形は図２（ａ）
のようになる。すなわちＴＡＢテープ１上の配線のイン
ダクタンス、反射などにより、波形が乱されることにな
る。このとき、信号のＨ側がスレショルドレベルＶIHよ
り低くなった場合、およびＬ側がスレショルドレベルＶ
ILより高くなったときに１回余計にクロック信号が入力
されることになり、誤動作を引き起こす。
合、パッド３1 に入力されたクロック波形は図２（ａ）
のようになる。すなわちＴＡＢテープ１上の配線のイン
ダクタンス、反射などにより、波形が乱されることにな
る。このとき、信号のＨ側がスレショルドレベルＶIHよ
り低くなった場合、およびＬ側がスレショルドレベルＶ
ILより高くなったときに１回余計にクロック信号が入力
されることになり、誤動作を引き起こす。
【００１７】しかし、本発明のようにコンデンサ８が実
装されていれば、図２（ｂ）に示すように、反射などに
よる波形の乱れが吸収されるので、上述のような誤動作
を引き起こしにくくなる。
装されていれば、図２（ｂ）に示すように、反射などに
よる波形の乱れが吸収されるので、上述のような誤動作
を引き起こしにくくなる。
【００１８】以上の説明においては、クロック用端子と
とＧＮＤ用端子との間にコンデンサを入れる場合を例と
したが、クロック入力以外の任意の信号用端子とＧＮＤ
用端子との間にコンデンサ入れることとしてよいことは
云うまでもない。
とＧＮＤ用端子との間にコンデンサを入れる場合を例と
したが、クロック入力以外の任意の信号用端子とＧＮＤ
用端子との間にコンデンサ入れることとしてよいことは
云うまでもない。
【００１９】第２の実施形態例として、必要に応じ、任
意の電源用端子とＧＮＤ用端子間にコンデンサを入れる
場合がある。その図示および説明を省略する。
意の電源用端子とＧＮＤ用端子間にコンデンサを入れる
場合がある。その図示および説明を省略する。
【００２０】さらに、第３の実施形態例として上述の２
つの実施形態例を採り入れ、ＴＡＢテープキャリアに複
数のコンデンサを備える場合も考えられる。
つの実施形態例を採り入れ、ＴＡＢテープキャリアに複
数のコンデンサを備える場合も考えられる。
【００２１】
【発明の効果】以上説明したように、本発明は、ＴＡＢ
テープキャリア内にコンデンサを実装し、かつそのコン
デンサを、そのＴＡＢテープキャリア内に実装されたＴ
ＡＢテープの、例えばクロック用端子およびＧＮＤ用端
子に接続することにより、クロック信号の波形の乱れを
抑えることができ、テスト時の誤動作の要因を少なくす
ることができるので、クロック入力信号の特性をより正
確に測定することができるという効果を有する。また、
例えばクロック入力信号に対するスレショルドレベルＶ
IL，ＶIHのマージンを大きくすることができる。
テープキャリア内にコンデンサを実装し、かつそのコン
デンサを、そのＴＡＢテープキャリア内に実装されたＴ
ＡＢテープの、例えばクロック用端子およびＧＮＤ用端
子に接続することにより、クロック信号の波形の乱れを
抑えることができ、テスト時の誤動作の要因を少なくす
ることができるので、クロック入力信号の特性をより正
確に測定することができるという効果を有する。また、
例えばクロック入力信号に対するスレショルドレベルＶ
IL，ＶIHのマージンを大きくすることができる。
【図１】（ａ）は、本発明のＴＡＢテープキャリアの一
実施例のうちの、被検査チップを保持したＴＡＢテープ
の平面図、（ｂ）は、（ａ）のＴＡＢテープを、パッド
面を下側にして保持したＴＡＢテープキャリアの平面
図、（ｃ）は、（ｂ）の線Ａ−Ａ’断面図である。
実施例のうちの、被検査チップを保持したＴＡＢテープ
の平面図、（ｂ）は、（ａ）のＴＡＢテープを、パッド
面を下側にして保持したＴＡＢテープキャリアの平面
図、（ｃ）は、（ｂ）の線Ａ−Ａ’断面図である。
【図２】（ａ）は、従来例により測定されたクロック信
号波形を示す図、（ｂ）は、本発明の実施形態例により
測定されたクロック信号波形を示す図である。
号波形を示す図、（ｂ）は、本発明の実施形態例により
測定されたクロック信号波形を示す図である。
【図３】従来例のＴＡＢテープを搭載した半導体素子の
構成を示す縦断面図である。
構成を示す縦断面図である。
１ ＴＡＢテープ ２ 被検査チップ ３ テスト用パッド ３1 第１のクロック用パッド ３2 第１のグランド用パッド ４ 対応パッド ４1 第２のクロック用パッド ４2 第２のグランド用パッド ５ ＴＡＢテープキャリア ６ 押え ７1 ，７2 第３の端子 ８ コンデンサ １１ テープ基材 １１ａ 信号用テ−プ １１ｂ バイパス用テ−プ １２ 半導体素子 １３ａ 内部リード（信号用） １３ｂ 内部リード（電源用） １３ｃ 内部リード（ＧＮＤ用） １４ モールド樹脂 １５ 内部リード １６ 外部リード １７ コンデンサ
Claims (3)
- 【請求項１】 チップを保持したＴＡＢテープを保持す
るＴＡＢテープキャリアにおいて、 前記ＴＡＢテープは、第１の信号用パッドと、該パッド
に隣接する第１のグランド用パッドとを有し、さらに前
記第１の信号用パッドと前記第１のグランド用パッドの
外側に、前記ＴＡＢテープキャリアに電気的接続を持つ
ための第２の信号用パッドと第２のグランド用パッドと
を有し、 前記ＴＡＢテープキャリアは、前記第２の信号用パッド
と接続する信号用端子と該第２のグランド用パッドと接
続するグランド用端子との間に接続されたコンデンサを
有する、 ことを特徴とするＴＡＢテープキャリア。 - 【請求項２】 チップを保持したＴＡＢテープを保持す
るＴＡＢテープキャリアにおいて、 前記ＴＡＢテープは、通常の第１の電源用パッドと、該
パッドに隣接する第１グランド用パッドとを有し、さら
に前記第１の電源用パッドと前記第１のグランド用パッ
ドの外側に、前記ＴＡＢテープキャリアに電気的接続を
持つための第２の電源用パッドと第２のグランド用パッ
ドとを有し、 前記ＴＡＢテープキャリアは、前記第２の電源用パッド
と接続する電源用端子と該第２のグランド用パッドと接
続するグランド用端子との間に接続されたコンデンサを
有する、 ことを特徴とするＴＡＢテープキャリア。 - 【請求項３】 チップを保持したＴＡＢテープを保持す
るＴＡＢテープキャリアにおいて、 前記ＴＡＢテープは、第１の信号用パッドと、該パッド
に隣接する第１のグランド用パッドとを有し、さらに前
記第１の信号用パッドと前記第１のグランド用パッドの
外側に、前記ＴＡＢテープキャリアに電気的接続を持つ
ための第２の信号用パッドと第２のグランド用パッドと
を有し、かつ、 前記ＴＡＢテープは、通常の第１の電源用パッドと、該
パッドに隣接する第１グランド用パッドとを有し、さら
に前記第１の電源用パッドと前記第１のグランド用パッ
ドの外側に、ＴＡＢテープキャリアに電気的接続を持つ
ための第２の電源用パッドと第２のグランド用パッドと
を有し、 前記ＴＡＢテープキャリアは、第２の信号用パッドと接
続する信号用端子と該第２のグランド用パッドと接続す
るグランド用端子との間、及び第２の電源用パッドと接
続する電源用端子と第２のグランド用パッドと接続する
グランド用端子との間に接続された複数のコンデンサを
有する、 ことを特徴とするＴＡＢテープキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16312196A JP2809208B2 (ja) | 1996-06-24 | 1996-06-24 | Ｔａｂテープキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16312196A JP2809208B2 (ja) | 1996-06-24 | 1996-06-24 | Ｔａｂテープキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012807A JPH1012807A (ja) | 1998-01-16 |
| JP2809208B2 true JP2809208B2 (ja) | 1998-10-08 |
Family
ID=15767586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16312196A Expired - Lifetime JP2809208B2 (ja) | 1996-06-24 | 1996-06-24 | Ｔａｂテープキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809208B2 (ja) |
-
1996
- 1996-06-24 JP JP16312196A patent/JP2809208B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012807A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498972A (en) | Device for monitoring the supply voltage on integrated circuits | |
| US6853206B2 (en) | Method and probe card configuration for testing a plurality of integrated circuits in parallel | |
| JP2005010147A (ja) | 検査機能付きモジュール及びその検査方法。 | |
| KR100192575B1 (ko) | 유니버셜 번-인 보오드 | |
| JP2018166171A (ja) | 半導体装置の製造方法、半導体装置および半導体装置の検査装置 | |
| JP2012220438A (ja) | 半導体集積回路装置の製造方法 | |
| US6278128B1 (en) | Semiconductor device having external connection terminals formed in two-dimensional area | |
| JP2809208B2 (ja) | Ｔａｂテープキャリア | |
| US11658081B2 (en) | Semiconductor apparatus and semiconductor device | |
| JP2737774B2 (ja) | ウェハテスタ | |
| JP2768310B2 (ja) | 半導体ウェハ測定治具 | |
| KR0154647B1 (ko) | 노출된 공통 패드를 갖는 멀티 칩 패키지 | |
| KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
| JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5949136A (en) | High performance debug I/O | |
| JPH10178073A (ja) | 検査方法および半導体装置の製造方法 | |
| JPH06232295A (ja) | 集積回路 | |
| JP3048842U (ja) | プロービングカード | |
| US6894525B2 (en) | Method and device for time measurement on semiconductor modules employing the ball-grid-array technique | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| JPH06222109A (ja) | 集積回路 | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| US20060091384A1 (en) | Substrate testing apparatus with full contact configuration | |
| JP2978883B1 (ja) | 半導体装置 | |
| KR100258350B1 (ko) | 슈퍼 bga 반도체패키지 |