JP2016040831A - 交互絡合フィンガキャパシタ - Google Patents

Abstract

【課題】導電性フィンガを有するキャパシタを作成するための方法を示す。
【解決手段】基板上に形成される容量性構造２００は、第１の導電性フィンガａ１及びａ２と第２の導電性フィンガｂ１とを含む。第１および第２の導電性フィンガは、互いに平行に配置され、誘電材料によって互いに分離される。第１のフィンガａ１及びａ２は第１の相互接続２２０に接続され、第２の導電性フィンガｂ１は第２の相互接続２１０に接続される。第１のキャパシタは、互いに結合されたそれぞれの相互接続を有する複数の容量性構造Ｃ１−Ａ、Ｂの第１のグループから形成される。第２のキャパシタは、互いに結合されたそれぞれの相互接続を有する複数の容量性構造の第２のグループＣ２−Ａ、Ｂから形成される。第１のグループの容量性構造Ｃ１−Ａ、Ｂは第２のグループの容量性構造Ｃ２−Ａ、Ｂと交互絡合される。
【選択図】図３

Description

本明細書は、交互絡合キャパシタに関し、より詳細には、半導体基板上に形成された交互絡合キャパシタのマッチドペアに関する。

キャパシタは集積回路の重要な構成要素である。半導体基板上に形成された典型的なキャパシタは、誘電体薄膜によって分離された第１および第２の導電層／要素を含む。多くの回路では、異なるキャパシタのバンクを形成し、次いでそれらのバンクを組み合わせて、互いに一致するより大きいキャパシタ（たとえば、各々がより小さいキャパシタのバンクを含んでいる２つのより大きいキャパシタ）を形成することによって、キャパシタが形成される。より小さいキャパシタのバンクを組み合わせることは、半導体構造全体にわたってシステミック変動を平均化することを意図する。

たとえば、フォトリソグラフィプロセスを使用して、ウエハ層中にパターンを形成することによってウエハを作製する場合、所望のパターンをもつ光マスクによってフォトレジストを選択的に露光する。次いで、露光されたフォトレジストを選択的に除去して、理想的な場合は光マスクのフィーチャを正確に複製するフィーチャを有するパターンを基板中に生成することができる。次いで、フォトレジストが除去された領域において、引き続き基板のエッチングまたは堆積を実施することができる。しかしながら、ウエハの製造におけるステップの１つまたは複数の間には処理エラーが発生する。たとえば、フォトマスクの製造中の汚染、基板、レジスト、または他の関連する材料中の埋込み不純物は、パターニングプロセス後の（１つまたは複数の）パターンに欠陥を生じることがある。さらに、マスクは、ウエハ上に生成された（１つまたは複数の）得られたパターンの不整合をもたらす固有の欠陥を有することがある。

キャパシタを形成するための１つの従来の技法は、インターデジタル、または交互嵌合型の容量性プレートまたは「フィンガ」を使用することである。交互嵌合フィンガは、共通の半導体基板上での多数のキャパシタの大規模集積を可能にする。しかしながら、固有のレンズおよび／またはセンターエッジバイアスは、より大きいキャパシタペア間の不一致をもたらすことがある。たとえば、ウエハの表面上に寸法のばらつきが生じ、これが、基板上に形成される個々のキャパシタ容量のばらつき、たとえば、基板の長さ、幅、および厚さに関する不整合をもたらすことがある。したがって、基板上の第１の位置に形成されたキャパシタの容量は、基板上の第２の位置に形成された第２のキャパシタの容量から大幅にそれることがある。

図１を参照すると、半導体基板上の交互嵌合キャパシタ構成１００は、基板上の空きスペースを有効に利用することができる。キャパシタ構成１００は、第１の導電性構造と第２の導電性構造とを含む。第１の導電性構造は、半導体基板に対して横方向に、たとえば、図１の左から右に、また構造が形成された基板に対して長手方向に延在する相互接続領域１１０を含む。第１の導電性構造はまた、相互接続領域１１０に対して概して直角に、たとえば、図１の垂直方向に、また相互接続領域１１０から離れて延在する複数の導電性フィンガ１１５ａ−ｂを含む。

第２の導電性構造は、相互接続１２０と、複数の導電性フィンガ１２５ａ−ｃとを含む。図１に示されているように、フィンガ１２５ａ−ｃも、それぞれの相互接続１２０に対して直角に、またそれぞれの相互接続１２０から離れて延在する。さらに、フィンガ１２５ａ−ｃは、フィンガ１１５ａ−ｂと交互嵌合されて、第１および第２の導電性構造間にキャパシタアレイを形成する。絶縁材料１３０は、基板上の平行で対向するフィンガ１２５ａ、１１５ａなどの各ペアによって形成されたキャパシタ間の誘電体として働く。

比較的長い導体または「フィンガ」１１５ａ−ｂ、１２５ａ−ｃは、それぞれのフィンガ１１５ａ−ｂ、１２５ａ−ｃ間に形成された間隙（Ｇ_Ｆ、Ｇ_Ｅ）を横切って、（図示されていないが、相互接続と接続できる）入力ポートと出力ポートとの間、またはトランジスタ間の結合を行うことができる。通常、フィンガ１１５ａ−ｂ、１２５ａ−ｃ間の間隙（Ｇ_Ｆ）と、フィンガの端部における間隙（Ｇ_Ｅ）は同じである。フィンガの長さ（Ｌ）および幅（Ｗ）は、たとえば、キャパシタプレート、たとえば、フィンガの有効面積を増加または減少させることによって、キャパシタアレイの容量に影響を及ぼす。さらに、導体は基板上に実装されるので、基板の特性も容量に影響を及ぼす。たとえば、絶縁材料の誘電率（εｒ）の変動は、電気的特性に影響を及ぼす。さらに、導体の厚さ、たとえば、図１の「Ｗ」、および基板上に堆積された導電性材料の抵抗率（ρ）も、電気的特性に影響を及ぼす。

したがって、交互嵌合キャパシタ構成１００の容量は、多様に変動する。一般に、容量の増加は、キャパシタプレート／フィンガの得られた面積を増加させること、たとえば、導体の長さＬ、および／または導体の奥行きを増加させることによって得られる。フィンガの数およびフィンガの長さを増加させると、それぞれ、キャパシタおよび所要の基板の幅および長さが増加する。設計目標は、概して、妥当な面積で設計周波数において所望の容量を提供することである。間隙Ｇ_Ｅ、Ｇ_Ｆに関して、間隙が減少するにつれて容量は一般に増加するが、最小間隙は、通常、製造中に達成可能な最小の反復可能な間隙によって制限される。フィンガの幅を小さくすると、一般に、所要の面積が小さくなり、ラインの特性インピーダンスが増加し、実効キャパシタンスが低下する。

図２を参照すると、プロセス変動に対処するため、および一致するキャパシタを生成するために使用される、従来の構成が示されている。異なるレイアウト位置からのキャパシタのバンクが接続され、ウエハの全長に対して、たとえば、図２に示した基板の長さＬに沿って生じるシステミック変動を平均化する。２つのキャパシタが形成される。第１のキャパシタは、キャパシタ１Ａ（Ｃａｐ １Ａ）とキャパシタ１Ｂ（Ｃａｐ １Ｂ）とから形成される。第２のキャパシタは、キャパシタ２Ａ（Ｃａｐ ２Ａ）とキャパシタ２Ｂ（Ｃａｐ ２Ｂ）とから形成される。キャパシタ１Ａおよび１Ｂならびにキャパシタ２Ａおよび２Ｂは、キャパシタバンク用に割り当てられた領域の隣接するコーナーに配置され、相互接続され（たとえば、交差接続され）、ウエハの全長Ｌに対して生じるシステム変動を平均化する。個々のキャパシタ１Ａ、１Ｂ、２Ａ、および２Ｂは、それぞれ、図１に示したようなキャパシタアレイを含むことができる。さらに、全長Ｌを１００ミクロン長とすることができ、これはシステミックレンズおよびダイ内変動が生じるのに十分大きく、これらの変動はキャパシタ（１Ａ、１Ｂ、２Ａ、および２Ｂ）の単純な交差接続によって補正されない。したがって、第１および第２のキャパシタを正確に一致させることはまだできない。

本発明の例示的な実施形態は、容量性構造と、導電性フィンガを有するキャパシタを作成するための方法とを対象とする。

したがって、本発明の一実施形態は、基板上に形成された複数の容量性構造を有する集積回路を含むことができる。各容量性構造は、第１の導電性フィンガと第２の導電性フィンガとを含む。第１および第２の導電性フィンガは、互いに平行に配置され、誘電材料によって互いに分離される。第１のフィンガは第１の相互接続に接続され、第２の導電性フィンガは第２の相互接続に接続される。第１のキャパシタは、共通の相互接続を有する複数の容量性構造の第１のグループから形成される。第２のキャパシタは、共通の相互接続を有する複数の容量性構造の第２のグループから形成される。第１のグループの容量性構造は第２のグループの容量性構造と交互絡合される。

本発明の別の実施形態は、第１のキャパシタ構成と第２のキャパシタ構成とを有する容量性構造を含むことができる。第１のキャパシタ構成は、半導体構造の中心線に向かって延在するフィンガを有する第１のバスと、半導体構造の中心線に向かって延在するフィンガを有する第２のバスとを含む。第１のバスと第２のバスは互いに実質的に平行に延在し、第１のバスのフィンガと第２のバスのフィンガは互い違いに交互配置される。第２のキャパシタ構成は、半導体構造の中心線に向かって延在するフィンガを有する第３のバスと、半導体構造の中心線に向かって延在するフィンガを有する第４のバスとを含む。第３のバスと第４のバスは互いに実質的に平行に延在する。第３のバスのフィンガと第４のバスのフィンガは互い違いに交互配置され、第１のキャパシタ構成のフィンガは第２のキャパシタ構成のフィンガと互い違いに交互絡合される。

本発明の別の実施形態は、キャパシタを作成するための方法を含むことができる。本方法は、基板上に複数の容量性構造を形成することを含む。各容量性構造は第１の導電性フィンガと第２の導電性フィンガとを含み、第１および第２の導電性フィンガは、互いに平行に配置され、誘電材料によって互いに分離され、第１のフィンガは第１の相互接続に接続され、第２の導電性フィンガは第２の相互接続に接続される。第１のキャパシタは、互いに結合されたそれぞれの相互接続を有する複数の容量性構造の第１のグループから形成される。第２のキャパシタは、互いに結合されたそれぞれの相互接続を有する複数の容量性構造の第２のグループから形成される。第１のグループの容量性構造は第２のグループの容量性構造と交互絡合される。

添付の図面は、本発明の実施形態の説明を助けるために提示し、実施形態の限定ではなく例示のためのみに提供するものである。
図１は、キャパシタの交互嵌合アレイを組み込んでいる基板の概略図である。 図２は、交差接続構成の従来のマッチドキャパシタペアの概略図である。 図３は、導電性フィンガから形成された交互絡合キャパシタのアレイの概略図である。 図４は、相互接続および導電性フィンガの立体図である。 図５Ａは、交互絡合キャパシタの交互構成のブロック図である。 図５Ｂは、交互絡合キャパシタの交互構成のブロック図である。 図５Ｃは、交互絡合キャパシタの交互構成のブロック図である。 図５Ｄは、交互絡合キャパシタの交互構成のブロック図である。

本発明の特定の実施形態を対象とする以下の説明および関連する図面で本発明の態様を開示する。本発明の範囲を逸脱することなく代替実施形態を考案することが可能である。さらに、本発明の関連する詳細をあいまいにしないように、発明のよく知られている要素については詳細には説明しないか、または省略する。

「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。本明細書に「例示的」と記載されたいかなる実施形態も、必ずしも他の実施形態よりも好ましいまたは有利であると解釈されるべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。

背景技術で論じたように、形成物（たとえば、レンズ、マスク、エッチング）および材料（たとえば、基板の誘電特性）の変動は、基板上のアレイ中に形成されるキャパシタの大幅な不一致をもたらすことがある。この変動を補正するために、本発明の実施形態は、システミックレンズおよびダイ内変動が構造全体にわたって平均化されるように、各フィンガがスケーリングされる、交互絡合設計を提供する。従来の設計で使用される異なるレイアウト位置からキャパシタのバンクを組み合わせる代わりに、システミック変動を平均化するために各キャパシタの個々のフィンガを交互絡合する。たとえば、図３に示すように、半導体基板上に形成された容量性構造２００は、互いに交互絡合された、第１の容量性構造Ｃ１−Ａと、第２の容量性構造Ｃ２−Ａと、第３の容量性構造Ｃ１−Ｂと、第４の容量性構造Ｃ２−Ｂとを含む。本明細書で使用する交互絡合という用語は、概して、各キャパシタ（たとえば、Ｃ１、Ｃ２）の容量性構造（たとえば、Ｃ１−Ａ、Ｃ２−Ａ）の交互パターンを指す。

図３を参照すると、第１の容量性構造Ｃ１−Ａは、相互接続２２０に対して直角に、またその相互接続２２０から離れて延在する複数の導電性フィンガ（ａ１、ａ２）と、相互接続２１０に対して直角に、またその相互接続２１０から離れて延在する導電性フィンガ（ｂ１）とをもつ相互接続２１０および２２０を含む。第２の容量性構造Ｃ２−Ａは、相互接続２３０に対して直角に、またその相互接続２３０から離れて延在する複数の導電性フィンガ（ｃ１、ｃ２）と、相互接続２４０に対して直角に、またその相互接続２４０から離れて延在する導電性フィンガ（ｄ１）とをもつ相互接続２３０および２４０を含む。第３の容量性構造Ｃ１−Ｂは、相互接続２２０に対して直角に、またその相互接続２２０から離れて延在する複数の導電性フィンガ（ａ３、ａ４）と、相互接続２１０に対して直角に、またその相互接続２１０から離れて延在する導電性フィンガ（ｂ２）とをもつ相互接続２１０および２２０を含む。第４の容量性構造Ｃ２−Ｂは、相互接続２３０に対して直角に、またその相互接続２３０から離れて延在する複数の導電性フィンガ（ｃ３、ｃ４）と、相互接続２４０に対して直角に、またその相互接続２４０から離れて延在する導電性フィンガ（ｄ２）とをもつ相互接続２３０および２４０を含む。図３から諒解されるように、導電性フィンガ（ａ１〜４、ｂ１〜２、ｃ１〜４、およびｄ１、２）は、互いに実質的に平行に、また相互接続２１０、２２０、２３０、および２４０に対して概して直角に配置される。ただし、本発明の実施形態はこの構成に限定されず、適切なフィンガへの接続を行うフィンガに対する相互接続のいかなる構成も実装できる。

基板上の絶縁材料２５０は、導電性フィンガと相互接続との間に誘電体を形成する。代替実施形態では、絶縁性／誘電材料２５０が基板自体になることができる。複数のフィンガおよび誘電体は、上述のように、容量性構造Ｃ１−Ａ、Ｃ２−Ａ、Ｃ１−ＢおよびＣ２−Ｂを形成する。容量性構造Ｃ１−ＡおよびＣ１−Ｂは、容量性構造Ｃ２−ＡおよびＣ２−Ｂと交互絡合される。たとえば、個々のダイ、レンズ効果、マスク偏移に関係する幾何学的形状の不整合によって生じるシステミック変動など、容量性構造Ｃ１−Ａ、Ｃ２−Ａ、Ｃ１−ＢおよびＣ２−Ｂのどんなシステミック変動も、容量性構造２００の全長（Ｌ）にわたって平均化される。たとえば、各フィンガ（たとえば、ａ１、ｂ１など）は、システミックレンズおよびダイ内変動が構造２００全体にわたって平均化されるように、１ミクロン幅未満とすることができる。ただし、構造を形成する際に使用される特定のスケール（たとえば、９０ｎｍ、６５ｎｍ、４５ｎｍ）、材料およびプロセスに適切した他の寸法値を使用することができる。さらに、フィンガ（たとえば、ａ２とｃ１）間の寄生容量は、ａ２とｃ１の間の間隙など、各容量性構造（たとえば、Ｃ１−Ａ、Ｃ２−Ａ）のフィンガ間のフィンガ間隙Ｇ_Ｆを変更することによって制御できる。さらに、フィンガと相互接続（またはバス）との間の寄生容量は、フィンガ（たとえば、ｃ２）と相互接続２４０との間の端部間隙Ｘを調整することによって制御できる。

相互接続（またはバス）２１０、２２０、２３０、および２４０は、基板上に堆積された、または他の方法で形成された細い金属ワイヤなどの導電性要素である。相互接続２１０、２２０、２３０、および２４０は、それぞれのフィンガに電気的に接続されるが、他の導電性構造からの隣接するフィンガには接続されない。たとえば、相互接続２１０はフィンガａ１〜ａ４のみに電気的に接続される。したがって、個々の相互接続は、図３では基板の全長にわたって横方向に延在するように概略的に示されているが、基板の複数の層上に、たとえば、フィンガおよび／または互いに対して様々な奥行きで形成できる。したがって、相互接続２１０および２２０は、それぞれのフィンガに電気的に接続でき、基板の第１の層上に堆積できる。相互接続２３０および２４０は、それぞれのフィンガｃ１〜ｃ４およびｄ１〜ｄ２に、また相互接続２１０および２２０に対してより低いまたはより高い奥行きで電気的に接続できる。

たとえば、図４を参照すると、フィンガに関する相互接続の立体図が示されている。相互接続２１０および２２０はフィンガａ１、ｂ１、およびａ２の上方に示されている。相互接続２１０および２２０は、互いに実質的に平行に、またフィンガａ１、ｂ１、およびａ２に対して概して直角に延びる。相互接続２１０および２２０は、それぞれ導体２１２、２２２、および２２４によってフィンガに接続される。また、図示のように、相互接続２１０および２２０はフィンガの同じ端部上に形成される。ただし、実施形態は、フィンガおよび互いに対する様々な位置に相互接続を含むことができる。たとえば、相互接続は、異なる組合せで様々な層上に形成できる。さらに、相互接続の１つまたは複数は、隣接する相互接続および別の導電性構造からのフィンガとの接触を回避する経路中に、たとえば、隣接するフィンガまたは相互接続との接触を回避する階段波パターンで、フィンガと同じ層上に配線できる。したがって、本発明の実施形態は、図示された構成に限定されない。

誘電材料２５０は、たとえば、二酸化ケイ素、炭素ドープされた多孔質二酸化ケイ素、窒化ケイ素、炭化ケイ素、酸化チタンなど、知られているどんな誘電材料からでも形成できる。同様に、導電性フィンガおよび相互接続は、たとえば、銅またはアルミニウムなど、どんな導電性材料からでも形成できる。キャパシタ２００が形成される基板は数百ミクロン長とすることができるが、個々の容量性構造は、幅Ｗが１ミクロン未満、たとえば、７０〜１００ｎｍ幅、および長さが数ミクロン長（たとえば、１５超ミクロン長）のフィンガから形成できる。図３では、相互接続が対応するフィンガよりも細いものとして概略的に示されているが、フィンガの幅および相互接続の幅は、フィンガ間の導通を可能にするために任意の適切な幅にサイズ決定できる。したがって、論じられた寸法および図示された寸法関係は、本発明の実施形態の議論を円滑にするためにのみ与えたものであり、本発明の実施形態を特定の材料、寸法値、および／または寸法関係に限定するものと解釈すべきではない。

再び図３を参照すると、第１および第２のキャパシタは、交互絡合容量性構造Ｃ１−Ａ、Ｃ２−Ａ、Ｃ１−Ｂ、Ｃ２−Ｂ、および明白に図示されていない追加の交互絡合容量性構造から形成できる。各キャパシタは、ピコファラドからフェムトファラドまでの容量を有することができる。図３には、２つのみのマッチキャパシタが示されている。しかしながら、追加の相互接続に接続された追加の容量性構造を交互絡合することによって、さらなるキャパシタを追加することができる。さらに、本発明の実施形態は、交互容量性構造（すなわち、１つのキャパシタを形成するように１つおきの容量性構造を結合する）を示す、図示された交互絡合に限定されない。本発明の実施形態は、別のキャパシタの同様の要素と交互絡合される前に隣接して配置された１つのキャパシタについて任意の数の容量性構造および／またはフィンガを有することができるパターンを交互絡合することを含むことができる。さらに、交互絡合のレベルを変更することができ、たとえば、プロセス／基板変動が高くなることが予想される領域では、交互絡合の１対１レベルを使用することができ、変動がより少なくなることが予想される領域、または変動が他の構成要素への接続、配線などにとって有益であるような領域では、より少ない交互絡合（すなわち、同じキャパシタのより多くのフィンガが互いに隣接して配置される）を使用することができる。

上記のことから、本発明の実施形態は図３の図示された例に限定されないことを諒解されたい。たとえば、上述のように、容量性構造当たりのフィンガの数は、図示された３つのフィンガに限定されず、２つ以上のフィンガを有することができる。したがって、本発明の一実施形態は、基板上に形成された複数の容量性構造（たとえば、Ｃ１−Ａ、Ｃ２−Ａ）をもつ集積回路を含むことができる。各容量性構造は、第１の導電性フィンガ（たとえば、ａ１）と、第２の導電性フィンガ（たとえば、ｂ１）とを含む。第１および第２の導電性フィンガは、互いに平行に配置され、誘電材料２５０によって互いに分離される。第１のフィンガは第１の相互接続（たとえば、２２０）に接続され、第２の導電性フィンガは第２の相互接続（たとえば、２１０）に接続される。第１のキャパシタは、共通の相互接続（たとえば、２１０、２２０）を有する複数の容量性構造の第１のグループ（たとえば、Ｃ１−Ａ、Ｂ）から形成される。第２のキャパシタは、共通の相互接続（たとえば、２３０、２４０）を有する複数の容量性構造の第２のグループ（たとえば、Ｃ２−Ａ、Ｂ）から形成される。第１のグループの容量性構造は第２のグループの容量性構造と交互絡合される。上述のように、交互絡合は、１つおきの容量性構造が第１のグループの要素になる（たとえば、第１のキャパシタを形成する）か、または全長にわたって交互絡合を変化させることができる（たとえば、図５Ｃおよび図５Ｄ参照）ように構成できる。

交互絡合キャパシタは多種多様な方法で基板上に形成できる。たとえば、基板を二酸化ケイ素などの誘電材料から形成し、次いで導電性要素をパターニングし、基板上に堆積する。次いで、導電性要素上に誘電材料のオーバレイ層を要素上に堆積して、間隙に誘電材料を充填する。代替的に、誘電体層をシリコン基板上に形成することができる。たとえば、フォトリソグラフィを使用して、金属／導電層を誘電体層上に堆積し、パターニングして、各キャパシタの相互接続および／またはフィンガを形成することができる。代替的に、相互接続を、フィンガを含んでいる層の上方および／または下方に堆積してもよい。たとえば、隣接するフィンガまたは他のキャパシタの相互接続を妨害することなく導体の全長にわたって相互接続を配線するために、相互接続を交互層上に形成することができる。上記の説明は、説明のために与えたものにすぎず、本発明の実施形態は、本明細書で論じる交互絡合キャパシタを形成するための特定のプロセスに限定されない。

したがって、本発明の別の実施形態は、キャパシタを作成するための方法を含むことができる。本方法は、基板上に複数の容量性構造を形成することを含むことができる。各容量性構造は、第１の導電性フィンガと第２の導電性フィンガとを含み、第１および第２の導電性フィンガは、互いに平行に配置され、誘電材料によって互いに分離され、第１のフィンガは第１の相互接続に接続され、第２の導電性フィンガは第２の相互接続に接続される。第１のキャパシタは、共通の相互接続を有する複数の容量性構造の第１のグループから形成される。第２のキャパシタは、共通の相互接続を有する複数の容量性構造の第２のグループから形成され、第１のグループの容量性構造は第２のグループの容量性構造と交互絡合される。

図５Ａを参照すると、交互絡合マッチドキャパシタペアの多層または積層構成を形成することもできる。たとえば、構成の複数の層を形成することによって容量性構成２００を反復することができる。層内および／または層間の個々のキャパシタを相互接続して、複数のキャパシタを様々な組合せで直列および／または並列に形成することができる。各キャパシタ内の交互絡合キャパシタおよびフィンガを使用して、全ウエハにわたるプロセス変動を正規化することができる。任意の１つの層中のフィンガは、次のように表されるパターンに従うことができ、εは、導電性フィンガ間の絶縁層または誘電層を表す。

Ａ１−ε−Ｂ１−ε−Ａ２−ε−Ｃ１−ε−Ｄ１−ε−Ｃ２−ε−Ａ３−ε−Ｂ２−ε−Ａ４−ε−Ｃ３−ε−Ｄ２−ε−Ｃ４
図５Ｂを参照すると、別の実施形態では、第１の層５１０中の第１のグループ（たとえば、Ｃ１−Ａ１、Ｂ１など）の容量性構造は、第２の層５２０中の第１のグループ（たとえば、Ｃ１−Ａ２、Ｂ２など）の容量性構造からオフセットされる。さらに、図示のように、第３の層５３０は、層ごとに相互接続を含むことができる。したがって、本発明の別の態様は、第１の層５１０と第２の層５２０との間の第３の層５３０中に形成された同じ相互接続に接続される、第１の層５１０中の第１のグループ（たとえば、Ｃ１−Ａ１、Ｂ１など）の容量性構造と、第２の層５２０中の第１のグループ（たとえば、Ｃ１−Ａ２、Ｂ２など）の容量性構造とを含むことができる。したがって、共通の相互接続（またはバス）を使用して、単一のキャパシタ（たとえば、Ｃ１）を形成する両方の層（５１０、５２０）中の容量性構造（たとえば、Ｃ１−Ａ１、Ａ２など）を結合することができる。

図５Ｃに、１つおきの容量性構造が第１のグループ（たとえば、Ｃ１−Ａ、Ｂなど）の要素になるように、第１のグループ（たとえば、Ｃ１−Ａ、Ｂなど）の容量性構造が第２のグループ（たとえば、Ｃ２−Ａ、Ｂなど）の容量性構造と交互絡合された一実施形態を示す。ただし、容量性構造のサイズは、より少ない交互絡合を可能にするように変更できる。たとえば、容量性構造Ｃ１−Ｃは、Ｃ１−Ａよりも多いフィンガを有することができ、それにより容量性構造の交互絡合が効果的に減少し、Ｃ１−ＣおよびＣ２−Ｃは、プロセス変動による不一致をより受けやすくなる。同様に、図５Ｄでは、２つの構造（たとえば、Ｃ１−ＣとＣ１−Ｄ）が互いに隣接するようにパターンが変化するように容量性構造を構成することによって、同様の結果が得られる。したがって、本発明の実施形態では、交互絡合は、容量性デバイス（たとえば、マッチドペア）全体にわたって変化することができる。上述のように、変動が大きいことが分かっている領域は、多くの場合、より高度の交互絡合を有することが可能であり、（たとえば、プロセスまたは材料により）変動がより小さい領域は、２つのキャパシタ間の高度に一致した容量をなお維持しながら、より少ない交互絡合を有することができる。交互絡合がより少ない領域は、配線、他の構成要素への接続などを容易にすることができる。

したがって、単一のキャパシタ内にシステミック変動がまだあるが、たとえば、フォトリソグラフィプロセスにおける導電性パターンはウエハ全体にわたって反復されるので、生じる変動はウエハの全長にわたって平均化される。もう一度、本発明の実施形態は、図示された構成に限定されないことを諒解されたい。たとえば、積層構成の層は、上述のように、容量性構造の異なる配列を有し、隣接する層からオフセットされ、および／またはより多いもしくはより少ない交互絡合を有することができる。したがって、本発明の実施形態は、本明細書で説明した特定の構成に限定されない。

上記の開示は本発明の例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく本明細書において様々な変更および修正を行うことができることに留意されたい。たとえば、本明細書で論じた容量性デバイスおよび構造は、集積回路中に埋め込まれたマッチドキャパシタペアを含む。したがって、本発明の実施形態は、容量性構造と組み合わせた能動素子（たとえば、トランジスタ）を含むことができる。マッチドキャパシタおよび／または特定の比のキャパシタを使用する１つのそのような例示的な集積回路は、スイッチトキャパシタ積分器である。

さらに、本明細書で説明した本発明の実施形態による方法の機能、ステップおよび／または行為は、特定の順序で実施されなくてもよい。さらに、本発明の要素は単数で説明または請求されていることがあるが、単数への限定が明記されていない限り、複数も企図される。

さらに、本明細書で説明した本発明の実施形態による方法の機能、ステップおよび／または行為は、特定の順序で実施されなくてもよい。さらに、本発明の要素は単数で説明または請求されていることがあるが、単数への限定が明記されていない限り、複数も企図される。
以下に、本願の出願当初の特許請求の範囲に記載の発明を付記する。
［１］
基板上に形成された複数の容量性構造であって、各容量性構造は、
第１の導電性フィンガ、および
第２の導電性フィンガ
を含み、前記第１および第２の導電性フィンガが、互いに平行に配置され、誘電材料によって互いに分離され、前記第１のフィンガが第１の相互接続に接続され、前記第２の導電性フィンガが第２の相互接続に接続された、複数の容量性構造と、
共通の相互接続を有する前記複数の容量性構造の第１のグループから形成された第１のキャパシタと、
共通の相互接続を有する前記複数の容量性構造の第２のグループから形成された第２のキャパシタと
を備える集積回路であって、
前記第１のグループの前記容量性構造が前記第２のグループの前記容量性構造と交互絡合された、集積回路。
［２］
前記複数の容量性構造のうちの少なくとも１つが、
第３の導電性フィンガを含み、前記第１、第２、および第３の導電性フィンガが、互いに平行に配置され、誘電材料によって互いに分離され、前記第１および第３の導電性フィンガが前記第１の相互接続を介して接続され、前記第２の導電性フィンガが前記第２の相互接続に接続された、［１］に記載の集積回路。
［３］
前記第１のグループの前記容量性構造が前記第２のグループの前記容量性構造と交互絡合され、１つおきの容量性構造が前記第１のグループの要素である、［１］に記載の集積回路。
［４］
前記第１のグループの前記容量性構造が前記第２のグループの前記容量性構造と交互絡合され、少なくとも２つの隣接する容量性構造が前記第１のグループの要素である、［１］に記載の集積回路。
［５］
各容量性構造の前記導電性フィンガが、隣接する容量性構造中の隣接する導電性フィンガと平行である、［１］に記載の集積回路。
［６］
隣接する容量性構造の導電性フィンガ間の分離が、各容量性構造内の前記導電性フィンガ間の前記分離よりも大きい、［５］に記載の集積回路。
［７］
前記導電性フィンガの各々が、前記容量性構造を形成するために使用されるプロセスおよび／または材料のシステミック変動の特徴的寸法に比例する幅を有する、［１］に記載の集積回路。
［８］
前記導電性フィンガの各々が１ミクロン以下の幅を有する、［７］に記載の集積回路。
［９］
互いに結合されたそれぞれの相互接続を有する前記複数の容量性構造の第３のグループから形成された第３のキャパシタをさらに備え、
前記第１のグループ、前記第２のグループおよび前記第３のグループの前記容量性構造が、それぞれ他の容量性構造と交互絡合された、［１］に記載の集積回路。
［１０］
前記容量性構造が接続されてマッチドキャパシタペアを形成する、［１］に記載の集積回路。
［１１］
前記マッチドキャパシタペアが少なくとも１つの能動素子に結合された、［１０］に記載の集積回路。
［１２］
前記誘電材料が前記基板から形成された、［１］に記載の集積回路。
［１３］
前記第１のグループおよび前記第２のグループが第１および第２の層中に形成され、前記第１のグループおよび第２のグループが前記第１および第２の層の各々の上で交互絡合された、［１］に記載の集積回路。
［１４］
前記第１の層中の前記第１のグループの前記容量性構造が前記第２の層中の前記第１のグループの容量性構造からオフセットされた、［１３］に記載の集積回路。
［１５］
前記第１の層中の前記第１のグループの前記容量性構造および前記第２の層中の前記第１のグループの前記容量性構造が、前記第１の層と前記第２の層との間に位置する前記同じ相互接続に接続された、［１３］に記載の集積回路。
［１６］
第１の導電性構成であって、
前記容量性構造の中心線に向かって延在するフィンガを有する第１のバス、および
前記容量性構造の前記中心線に向かって延在するフィンガを有する第２のバス
を含み、
前記第１のバスと前記第２のバスとが互いに実質的に平行に延在し、前記第１のバスの前記フィンガと前記第２のバスの前記フィンガとが互い違いに交互配置された、第１の導電性構成と、
第２の導電性構成であって、
前記容量性構造の前記中心線に向かって延在するフィンガを有する第３のバス、および
前記容量性構造の前記中心線に向かって延在するフィンガを有する第４のバス
を含み、
前記第３のバスと前記第４のバスとが互いに実質的に平行に延在し、前記第３のバスの前記フィンガと前記第４のバスの前記フィンガとが互い違いに交互配置された、第２の導電性構成と
を備える容量性構造であって、
前記第１のキャパシタ構成のフィンガが前記第２のキャパシタ構成のフィンガと互い違いに交互絡合された、容量性構造。
［１７］
前記第１および第２のキャパシタ構成の隣接するフィンガ間の分離が、各容量性構成内の前記フィンガ間の前記分離よりも大きい、［１６］に記載の構造。
［１８］
キャパシタを作成するための方法であって、
基板上に複数の容量性構造を形成することであって、各容量性構造は、
第１の導電性フィンガ、および
第２の導電性フィンガ
を含み、前記第１および第２の導電性フィンガは、互いに平行に配置され、誘電材料によって互いに分離され、前記第１のフィンガは第１の相互接続に接続され、前記第２の導電性フィンガは第２の相互接続に接続される、複数の容量性構造を形成することと、
共通の相互接続を有する前記複数の容量性構造の第１のグループから第１のキャパシタを形成することと、
共通の相互接続を有する前記複数の容量性構造の第２のグループから第２のキャパシタを形成することと、
前記第１のグループの前記容量性構造を前記第２のグループの前記容量性構造と交互絡合することと
を備える方法。
［１９］
各容量性構造内の前記導電性フィンガ間の前記分離よりも大きい、隣接する容量性構造の導電性フィンガ間の分離を形成するように、前記隣接する容量性構造を構成することをさらに備える［１８］に記載の方法。
［２０］
交互絡合することが、
前記容量性構造を異なる比率で交互絡合し、前記第１のグループからの前記容量性構造の少なくとも一部が互いに隣接していること
をさらに含む、［１８］に記載の方法。

Claims (20)

1. 基板上に形成された複数の容量性構造であって、各容量性構造は、
   第１の導電性フィンガ、および
   第２の導電性フィンガ
   を含み、前記第１および第２の導電性フィンガが、互いに平行に配置され、誘電材料によって互いに分離され、前記第１のフィンガが第１の相互接続に接続され、前記第２の導電性フィンガが第２の相互接続に接続された、複数の容量性構造と、
   共通の相互接続を有する前記複数の容量性構造の第１のグループから形成された第１のキャパシタと、
   共通の相互接続を有する前記複数の容量性構造の第２のグループから形成された第２のキャパシタと
   を備える集積回路であって、
   前記第１のグループの前記容量性構造が前記第２のグループの前記容量性構造と交互絡合された、集積回路。
2. 前記複数の容量性構造のうちの少なくとも１つが、
   第３の導電性フィンガを含み、前記第１、第２、および第３の導電性フィンガが、互いに平行に配置され、誘電材料によって互いに分離され、前記第１および第３の導電性フィンガが前記第１の相互接続を介して接続され、前記第２の導電性フィンガが前記第２の相互接続に接続された、請求項１に記載の集積回路。
3. 前記第１のグループの前記容量性構造が前記第２のグループの前記容量性構造と交互絡合され、１つおきの容量性構造が前記第１のグループの要素である、請求項１に記載の集積回路。
4. 前記第１のグループの前記容量性構造が前記第２のグループの前記容量性構造と交互絡合され、少なくとも２つの隣接する容量性構造が前記第１のグループの要素である、請求項１に記載の集積回路。
5. 各容量性構造の前記導電性フィンガが、隣接する容量性構造中の隣接する導電性フィンガと平行である、請求項１に記載の集積回路。
6. 隣接する容量性構造の導電性フィンガ間の分離が、各容量性構造内の前記導電性フィンガ間の前記分離よりも大きい、請求項５に記載の集積回路。
7. 前記導電性フィンガの各々が、前記容量性構造を形成するために使用されるプロセスおよび／または材料のシステミック変動の特徴的寸法に比例する幅を有する、請求項１に記載の集積回路。
8. 前記導電性フィンガの各々が１ミクロン以下の幅を有する、請求項７に記載の集積回路。
9. 互いに結合されたそれぞれの相互接続を有する前記複数の容量性構造の第３のグループから形成された第３のキャパシタをさらに備え、
   前記第１のグループ、前記第２のグループおよび前記第３のグループの前記容量性構造が、それぞれ他の容量性構造と交互絡合された、請求項１に記載の集積回路。
10. 前記容量性構造が接続されてマッチドキャパシタペアを形成する、請求項１に記載の集積回路。
11. 前記マッチドキャパシタペアが少なくとも１つの能動素子に結合された、請求項１０に記載の集積回路。
12. 前記誘電材料が前記基板から形成された、請求項１に記載の集積回路。
13. 前記第１のグループおよび前記第２のグループが第１および第２の層中に形成され、前記第１のグループおよび第２のグループが前記第１および第２の層の各々の上で交互絡合された、請求項１に記載の集積回路。
14. 前記第１の層中の前記第１のグループの前記容量性構造が前記第２の層中の前記第１のグループの容量性構造からオフセットされた、請求項１３に記載の集積回路。
15. 前記第１の層中の前記第１のグループの前記容量性構造および前記第２の層中の前記第１のグループの前記容量性構造が、前記第１の層と前記第２の層との間に位置する前記同じ相互接続に接続された、請求項１３に記載の集積回路。
16. 第１の導電性構成であって、
    前記容量性構造の中心線に向かって延在するフィンガを有する第１のバス、および
    前記容量性構造の前記中心線に向かって延在するフィンガを有する第２のバス
    を含み、
    前記第１のバスと前記第２のバスとが互いに実質的に平行に延在し、前記第１のバスの前記フィンガと前記第２のバスの前記フィンガとが互い違いに交互配置された、第１の導電性構成と、
    第２の導電性構成であって、
    前記容量性構造の前記中心線に向かって延在するフィンガを有する第３のバス、および
    前記容量性構造の前記中心線に向かって延在するフィンガを有する第４のバス
    を含み、
    前記第３のバスと前記第４のバスとが互いに実質的に平行に延在し、前記第３のバスの前記フィンガと前記第４のバスの前記フィンガとが互い違いに交互配置された、第２の導電性構成と
    を備える容量性構造であって、
    前記第１のキャパシタ構成のフィンガが前記第２のキャパシタ構成のフィンガと互い違いに交互絡合された、容量性構造。
17. 前記第１および第２のキャパシタ構成の隣接するフィンガ間の分離が、各容量性構成内の前記フィンガ間の前記分離よりも大きい、請求項１６に記載の構造。
18. キャパシタを作成するための方法であって、
    基板上に複数の容量性構造を形成することであって、各容量性構造は、
    第１の導電性フィンガ、および
    第２の導電性フィンガ
    を含み、前記第１および第２の導電性フィンガは、互いに平行に配置され、誘電材料によって互いに分離され、前記第１のフィンガは第１の相互接続に接続され、前記第２の導電性フィンガは第２の相互接続に接続される、複数の容量性構造を形成することと、
    共通の相互接続を有する前記複数の容量性構造の第１のグループから第１のキャパシタを形成することと、
    共通の相互接続を有する前記複数の容量性構造の第２のグループから第２のキャパシタを形成することと、
    前記第１のグループの前記容量性構造を前記第２のグループの前記容量性構造と交互絡合することと
    を備える方法。
19. 各容量性構造内の前記導電性フィンガ間の前記分離よりも大きい、隣接する容量性構造の導電性フィンガ間の分離を形成するように、前記隣接する容量性構造を構成することをさらに備える請求項１８に記載の方法。
20. 交互絡合することが、
    前記容量性構造を異なる比率で交互絡合し、前記第１のグループからの前記容量性構造の少なくとも一部が互いに隣接していること
    をさらに含む、請求項１８に記載の方法。

Images