JP2001338979A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001338979A JP2001338979A JP2000160254A JP2000160254A JP2001338979A JP 2001338979 A JP2001338979 A JP 2001338979A JP 2000160254 A JP2000160254 A JP 2000160254A JP 2000160254 A JP2000160254 A JP 2000160254A JP 2001338979 A JP2001338979 A JP 2001338979A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- thickness
- metal material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 63
- 239000010408 film Substances 0.000 claims abstract description 513
- 238000005530 etching Methods 0.000 claims abstract description 99
- 239000010409 thin film Substances 0.000 claims abstract description 93
- 239000000463 material Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims description 71
- 239000002184 metal Substances 0.000 claims description 71
- 239000007769 metal material Substances 0.000 claims description 70
- 239000010410 layer Substances 0.000 claims description 69
- 239000011229 interlayer Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 34
- 238000000059 patterning Methods 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000010953 base metal Substances 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 35
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 31
- 238000007796 conventional method Methods 0.000 description 25
- 229910016570 AlCu Inorganic materials 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 150000002894 organic compounds Chemical class 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000003818 basic metals Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は積層配線構造を有する半導体装置に
関し、膜厚の異なる複数種類の配線を同一層内に備え、
量産時の安定性に優れ、かつ、配線上に残渣を発生させ
難い構造を実現することを目的とする。 【解決手段】 アルミ合金膜３の上にシリコン酸化膜な
どのハードマスク材２を形成する。ハードマスク材２を
厚膜配線６の形にパターニングし、これをマスクとして
アルミ合金膜３を途中までエッチングする。アルミ合金
膜３の薄膜部分に塗布したレジスト５を薄膜配線７の形
状にパターニングする。レジスト５およびハードマスク
材２をマスクとしてエッチングを行うことにより、厚膜
配線６と薄膜配線７とを同一層内に形成する。
関し、膜厚の異なる複数種類の配線を同一層内に備え、
量産時の安定性に優れ、かつ、配線上に残渣を発生させ
難い構造を実現することを目的とする。 【解決手段】 アルミ合金膜３の上にシリコン酸化膜な
どのハードマスク材２を形成する。ハードマスク材２を
厚膜配線６の形にパターニングし、これをマスクとして
アルミ合金膜３を途中までエッチングする。アルミ合金
膜３の薄膜部分に塗布したレジスト５を薄膜配線７の形
状にパターニングする。レジスト５およびハードマスク
材２をマスクとしてエッチングを行うことにより、厚膜
配線６と薄膜配線７とを同一層内に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に、積層配線構造を有する半導
体装置およびその製造方法に関する。
その製造方法に係り、特に、積層配線構造を有する半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の電源用配線には、通常、耐
ノイズ性を高めるため、大きな配線幅が与えられる。一
方、半導体装置の信号配線に大きな配線幅を付与する
と、配線容量の増加に伴うスイッチング速度の低下や、
レイアウト面積の増大が生ずる。このため、信号配線の
配線幅は、要求される配線抵抗を満たし、かつ、マイグ
レーションが防止できる範囲内で最小とすることが望ま
しい。
ノイズ性を高めるため、大きな配線幅が与えられる。一
方、半導体装置の信号配線に大きな配線幅を付与する
と、配線容量の増加に伴うスイッチング速度の低下や、
レイアウト面積の増大が生ずる。このため、信号配線の
配線幅は、要求される配線抵抗を満たし、かつ、マイグ
レーションが防止できる範囲内で最小とすることが望ま
しい。
【０００３】信号用配線に関しては、高集積化技術、或
いは微細加工技術の進歩により、細線化および薄膜化が
進む傾向があるのに対して、電源用配線については、要
求能力を維持するうえで一層の微細化が困難である。こ
のため、近年では、信号用配線と電源用配線とを、別々
の層に形成する必要が生じており、半導体装置の微細化
やコスト低減を妨げる一因となっている。
いは微細加工技術の進歩により、細線化および薄膜化が
進む傾向があるのに対して、電源用配線については、要
求能力を維持するうえで一層の微細化が困難である。こ
のため、近年では、信号用配線と電源用配線とを、別々
の層に形成する必要が生じており、半導体装置の微細化
やコスト低減を妨げる一因となっている。
【０００４】上述した課題を解決する技術としては、従
来、例えば、特開平２−２６４４３２号に開示される製
造方法（以下、「第１の従来方法」と称す）や、特開平
４−３７２１３３号に開示される製造方法（以下、「第
２の従来方法」と称す）が知られている。
来、例えば、特開平２−２６４４３２号に開示される製
造方法（以下、「第１の従来方法」と称す）や、特開平
４−３７２１３３号に開示される製造方法（以下、「第
２の従来方法」と称す）が知られている。
【０００５】図８は、第１の従来方法を説明するための
断面図を示す。図８において、１１１は半導体基板、１
１２は層間膜、１１３は金属配線材料、１１４は第１レ
ジスト、１１５は第２レジストである。
断面図を示す。図８において、１１１は半導体基板、１
１２は層間膜、１１３は金属配線材料、１１４は第１レ
ジスト、１１５は第２レジストである。
【０００６】第１の従来方法では、先ず、図８（ａ）に
示すように、層間膜１１２の上に、厚膜配線に付与すべ
き膜厚で、金属配線材料１１３が堆積される。
示すように、層間膜１１２の上に、厚膜配線に付与すべ
き膜厚で、金属配線材料１１３が堆積される。
【０００７】次に、図８（ｂ）に示すように、厚膜配線
を形成すべき部分のみが覆われるように第１レジスト１
１４が形成される。第１レジスト１１４をマスクとする
異方性エッチングによって、金属配線材料１１３の露出
部分が、所定の膜厚まで、具体的には薄膜配線に付与す
べき膜厚までエッチングされる。
を形成すべき部分のみが覆われるように第１レジスト１
１４が形成される。第１レジスト１１４をマスクとする
異方性エッチングによって、金属配線材料１１３の露出
部分が、所定の膜厚まで、具体的には薄膜配線に付与す
べき膜厚までエッチングされる。
【０００８】次に、図８（ｃ）に示すように、厚膜配線
を形成すべき部位と、薄膜配線を形成すべき部位とが覆
われるように、金属配線材料１１３の上に第２レジスト
１１５が形成される。次いで、第２レジスト１１５をマ
スクとして、異方性エッチングが再び実行される。
を形成すべき部位と、薄膜配線を形成すべき部位とが覆
われるように、金属配線材料１１３の上に第２レジスト
１１５が形成される。次いで、第２レジスト１１５をマ
スクとして、異方性エッチングが再び実行される。
【０００９】図８（ｄ）に示すように、金属配線材料１
１３の上から第２レジスト１１５が除去されることによ
り、厚膜配線および薄膜配線が形成される。このよう
に、第１の従来方法によれば、膜厚の大きく異なる２種
類の配線を同一の層内に形成することができる。
１３の上から第２レジスト１１５が除去されることによ
り、厚膜配線および薄膜配線が形成される。このよう
に、第１の従来方法によれば、膜厚の大きく異なる２種
類の配線を同一の層内に形成することができる。
【００１０】図９は、第２の従来方法を説明するための
断面図を示す。図９において、２０１は半導体基板、２
０２は層間絶縁膜、２０３はアルミニウム層、２０４は
厚膜配線形成用のレジスト、２０５は薄膜配線形成用の
レジスト、２０６は薄膜配線、２０７は厚膜配線であ
る。
断面図を示す。図９において、２０１は半導体基板、２
０２は層間絶縁膜、２０３はアルミニウム層、２０４は
厚膜配線形成用のレジスト、２０５は薄膜配線形成用の
レジスト、２０６は薄膜配線、２０７は厚膜配線であ
る。
【００１１】第２の従来方法では、先ず、図９（ａ）に
示すように、層間絶縁膜２０２の上にスパッタ法により
アルミニウム層２０３が２〜３μｍの厚さで堆積され
る。アルミニウム層２０３の上には、厚膜配線用のレジ
スト２０４が形成される。
示すように、層間絶縁膜２０２の上にスパッタ法により
アルミニウム層２０３が２〜３μｍの厚さで堆積され
る。アルミニウム層２０３の上には、厚膜配線用のレジ
スト２０４が形成される。
【００１２】図９（ｂ）に示すように、レジスト２０４
をマスクとして異方性エッチングが行われることによ
り、アルミニウム層２０３の膜厚が１μｍ程度とされ
る。次に、レジスト２０４を硬化させるための焼きしめ
が行われる。
をマスクとして異方性エッチングが行われることによ
り、アルミニウム層２０３の膜厚が１μｍ程度とされ
る。次に、レジスト２０４を硬化させるための焼きしめ
が行われる。
【００１３】図９（ｃ）に示すように、焼きしめられた
レジスト２０４の表面、およびアルミニウム層２０３の
表面が覆われるように、薄膜配線用のレジスト２０５が
形成される。
レジスト２０４の表面、およびアルミニウム層２０３の
表面が覆われるように、薄膜配線用のレジスト２０５が
形成される。
【００１４】次に、図９（ｄ）に示すように、薄膜配線
用パターンのレチクルを用いて、レジスト２０５がパタ
ーニングされる。厚膜配線用のレジスト２０４は硬化さ
れているので、レジスト２０５の現像後もアルミニウム
層２０３の上に残存する。
用パターンのレチクルを用いて、レジスト２０５がパタ
ーニングされる。厚膜配線用のレジスト２０４は硬化さ
れているので、レジスト２０５の現像後もアルミニウム
層２０３の上に残存する。
【００１５】次に、図９（ｅ）に示すように、レジスト
２０４および２０５をマスクとする異方性エッチングに
よって、アルミニウム層２０３がエッチングされる。レ
ジスト２０４および２０５は、上記のエッチングの終了
後にプラズマ法で除去される。その結果、大きな配線幅
と膜厚を有する厚膜配線２０７と、小さな配線幅と膜厚
を有する薄膜配線２０６とが同一の層内に形成される。
このように、第２の従来方法によっても、膜厚の異なる
２種類の配線を同一の層上に形成することができる。
２０４および２０５をマスクとする異方性エッチングに
よって、アルミニウム層２０３がエッチングされる。レ
ジスト２０４および２０５は、上記のエッチングの終了
後にプラズマ法で除去される。その結果、大きな配線幅
と膜厚を有する厚膜配線２０７と、小さな配線幅と膜厚
を有する薄膜配線２０６とが同一の層内に形成される。
このように、第２の従来方法によっても、膜厚の異なる
２種類の配線を同一の層上に形成することができる。
【００１６】
【発明が解決しようとする課題】しかしながら、上述し
た第１の従来方法では、第１レジスト１１４をマスクと
して厚膜配線を途中までパターニングした後、金属配線
材料１１３の上に第２レジスト１１５を形成する必要が
ある。この場合、厚膜配線を形成すべき部位、すなわ
ち、途中までパターニングされた部位の上に、第２レジ
スト１１５を精度良く形成することは極めて困難であ
る。このため、第１の従来方法は、量産時の安定性に欠
けるという問題を有している。
た第１の従来方法では、第１レジスト１１４をマスクと
して厚膜配線を途中までパターニングした後、金属配線
材料１１３の上に第２レジスト１１５を形成する必要が
ある。この場合、厚膜配線を形成すべき部位、すなわ
ち、途中までパターニングされた部位の上に、第２レジ
スト１１５を精度良く形成することは極めて困難であ
る。このため、第１の従来方法は、量産時の安定性に欠
けるという問題を有している。
【００１７】また、上述した第２の従来方法では、焼き
しめの前後でレジスト２０４の形状に変化が生ずる。こ
のため、第２の従来方法では、厚膜配線を精度良く形成
することが困難である。更に、焼きしめにより硬化した
レジスト２０４は、プラズマ法によっても完全に除去す
ることが困難である。このため、第２の従来方法は、厚
膜配線２０７上に残渣を発生させ易いという問題も有し
ている。
しめの前後でレジスト２０４の形状に変化が生ずる。こ
のため、第２の従来方法では、厚膜配線を精度良く形成
することが困難である。更に、焼きしめにより硬化した
レジスト２０４は、プラズマ法によっても完全に除去す
ることが困難である。このため、第２の従来方法は、厚
膜配線２０７上に残渣を発生させ易いという問題も有し
ている。
【００１８】本発明は、上記のような課題を解決するた
めになされたもので、膜厚の異なる複数種類の配線を同
一層内に備え、量産時の安定性に優れ、かつ、配線上に
残渣を発生させ難い構造を有する半導体装置を提供する
ことを第１の目的とする。また、本発明は、上記のよう
な半導体装置を製造するための製造方法を提供すること
を第２の目的とする。
めになされたもので、膜厚の異なる複数種類の配線を同
一層内に備え、量産時の安定性に優れ、かつ、配線上に
残渣を発生させ難い構造を有する半導体装置を提供する
ことを第１の目的とする。また、本発明は、上記のよう
な半導体装置を製造するための製造方法を提供すること
を第２の目的とする。
【００１９】
【課題を解決するための手段】請求項１記載の発明は、
第１の膜厚を有する厚膜配線と、前記第１の膜厚に比し
て小さな第２の膜厚を有する薄膜配線とを同一層内に備
える半導体装置であって、前記厚膜配線の表面を覆うハ
ードマスクを備え、前記ハードマスクは、前記厚膜配線
のパターニングに適したエッチング、および前記薄膜配
線のパターニングに適したエッチングに対して耐性を有
し、かつ、耐熱性を有することを特徴とするものであ
る。
第１の膜厚を有する厚膜配線と、前記第１の膜厚に比し
て小さな第２の膜厚を有する薄膜配線とを同一層内に備
える半導体装置であって、前記厚膜配線の表面を覆うハ
ードマスクを備え、前記ハードマスクは、前記厚膜配線
のパターニングに適したエッチング、および前記薄膜配
線のパターニングに適したエッチングに対して耐性を有
し、かつ、耐熱性を有することを特徴とするものであ
る。
【００２０】請求項２記載の発明は、請求項１記載の半
導体装置であって、前記ハードマスクはシリコン酸化膜
であることを特徴とするものである。
導体装置であって、前記ハードマスクはシリコン酸化膜
であることを特徴とするものである。
【００２１】請求項３記載の発明は、請求項１記載の半
導体装置であって、前記ハードマスクはシリコン窒化膜
であることを特徴とするものである。
導体装置であって、前記ハードマスクはシリコン窒化膜
であることを特徴とするものである。
【００２２】請求項４記載の発明は、請求項１記載の半
導体装置であって、前記ハードマスクはタングステン膜
であることを特徴とするものである。
導体装置であって、前記ハードマスクはタングステン膜
であることを特徴とするものである。
【００２３】請求項５記載の発明は、第１の膜厚を有す
る厚膜配線と、前記第１の膜厚に比して小さな第２の膜
厚を有する薄膜配線とを同一層内に備える半導体装置を
製造する方法であって、半導体基板の上に前記第１の膜
厚で金属材料を堆積させるステップと、前記金属材料の
上に、シリコン酸化膜、シリコン窒化膜またはタングス
テン膜からなるハードマスクを形成するステップと、前
記ハードマスクを前記厚膜配線の形状にパターニングす
るステップと、パターニングされた前記ハードマスクを
マスクとして、前記金属材料の露出部分を前記第２の膜
厚までエッチングするステップと、前記第２の膜厚まで
エッチングされた金属材料の上で、前記薄膜配線の形状
にレジストをパターニングするステップと、パターニン
グされた前記レジストをマスクとするエッチングによ
り、前記金属材料の露出部分を除去するステップと、を
含むことを特徴とするものである。
る厚膜配線と、前記第１の膜厚に比して小さな第２の膜
厚を有する薄膜配線とを同一層内に備える半導体装置を
製造する方法であって、半導体基板の上に前記第１の膜
厚で金属材料を堆積させるステップと、前記金属材料の
上に、シリコン酸化膜、シリコン窒化膜またはタングス
テン膜からなるハードマスクを形成するステップと、前
記ハードマスクを前記厚膜配線の形状にパターニングす
るステップと、パターニングされた前記ハードマスクを
マスクとして、前記金属材料の露出部分を前記第２の膜
厚までエッチングするステップと、前記第２の膜厚まで
エッチングされた金属材料の上で、前記薄膜配線の形状
にレジストをパターニングするステップと、パターニン
グされた前記レジストをマスクとするエッチングによ
り、前記金属材料の露出部分を除去するステップと、を
含むことを特徴とするものである。
【００２４】請求項６記載の発明は、第１の膜厚を有す
る厚膜配線と、前記第１の膜厚に比して小さな第２の膜
厚を有する薄膜配線とを同一層内に備える半導体装置で
あって、前記薄膜配線の表面を覆う金属製の反射防止膜
を備えることを特徴とするものである。
る厚膜配線と、前記第１の膜厚に比して小さな第２の膜
厚を有する薄膜配線とを同一層内に備える半導体装置で
あって、前記薄膜配線の表面を覆う金属製の反射防止膜
を備えることを特徴とするものである。
【００２５】請求項７記載の発明は、請求項６記載の半
導体装置であって、前記厚膜配線は、前記薄膜配線と同
じ膜厚を有する平坦部分と、前記平坦部分の上に形成さ
れる凸状部分とを備え、前記凸状部分は、その占有面積
が、前記平坦部分に比して小さくなるようにレイアウト
されていることを特徴とするものである。
導体装置であって、前記厚膜配線は、前記薄膜配線と同
じ膜厚を有する平坦部分と、前記平坦部分の上に形成さ
れる凸状部分とを備え、前記凸状部分は、その占有面積
が、前記平坦部分に比して小さくなるようにレイアウト
されていることを特徴とするものである。
【００２６】請求項８記載の発明は、請求項７記載の半
導体装置であって、前記平坦部分と前記凸状部分との境
界は、単一の金属材料で構成されており、かつ、前記厚
膜配線の表面を覆う金属製の反射防止膜を備えることを
特徴とするものである。
導体装置であって、前記平坦部分と前記凸状部分との境
界は、単一の金属材料で構成されており、かつ、前記厚
膜配線の表面を覆う金属製の反射防止膜を備えることを
特徴とするものである。
【００２７】請求項９記載の発明は、請求項７記載の半
導体装置であって、前記平坦部分と前記凸状部分との境
界に、前記平坦部分の全面を覆う金属製の反射防止膜が
介在することを特徴とするものである。
導体装置であって、前記平坦部分と前記凸状部分との境
界に、前記平坦部分の全面を覆う金属製の反射防止膜が
介在することを特徴とするものである。
【００２８】請求項１０記載の発明は、第１の膜厚を有
する厚膜配線と、前記第１の膜厚に比して小さな第２の
膜厚を有する薄膜配線とを同一層内に備える半導体装置
を製造する方法であって、半導体基板の上に前記第１の
膜厚で金属材料を堆積させるステップと、前記厚膜配線
を形成すべき部位に含まれ、かつ、その部位に比して小
さな所定の領域が覆われるように、前記金属材料の上で
第１レジストを所望の形状にパターニングするステップ
と、前記第１レジストをマスクとして前記金属材料の露
出部分を前記第２の膜厚までエッチングすることによ
り、前記金属材料の表面に凸状部分を形成するステップ
と、前記エッチングの後に、前記金属材料の全面を覆う
反射防止膜を形成するステップと、前記厚膜配線を形成
すべき部位、および前記薄膜配線を形成すべき部位が覆
われるように、前記反射防止膜の上で第２レジストをパ
ターニングするステップと、前記第２レジストをマスク
とするエッチングにより、前記反射防止膜および前記金
属材料の不要部分を除去するステップと、を含むことを
特徴とするものである。
する厚膜配線と、前記第１の膜厚に比して小さな第２の
膜厚を有する薄膜配線とを同一層内に備える半導体装置
を製造する方法であって、半導体基板の上に前記第１の
膜厚で金属材料を堆積させるステップと、前記厚膜配線
を形成すべき部位に含まれ、かつ、その部位に比して小
さな所定の領域が覆われるように、前記金属材料の上で
第１レジストを所望の形状にパターニングするステップ
と、前記第１レジストをマスクとして前記金属材料の露
出部分を前記第２の膜厚までエッチングすることによ
り、前記金属材料の表面に凸状部分を形成するステップ
と、前記エッチングの後に、前記金属材料の全面を覆う
反射防止膜を形成するステップと、前記厚膜配線を形成
すべき部位、および前記薄膜配線を形成すべき部位が覆
われるように、前記反射防止膜の上で第２レジストをパ
ターニングするステップと、前記第２レジストをマスク
とするエッチングにより、前記反射防止膜および前記金
属材料の不要部分を除去するステップと、を含むことを
特徴とするものである。
【００２９】請求項１１記載の発明は、第１の膜厚を有
する厚膜配線と、前記第１の膜厚に比して小さな第２の
膜厚を有する薄膜配線とを同一層内に備える半導体装置
を製造する方法であって、配線用金属材料の膜と、反射
防止膜と、配線用金属材料の膜とがその順で積み重ねら
れた積層膜を、前記第１の膜厚で半導体基板の上に形成
するステップと、前記厚膜配線を形成すべき部位に含ま
れ、かつ、その部位に比して小さな所定の領域が覆われ
るように、前記積層膜の上で第１レジストを所望の形状
にパターニングするステップと、前記第１レジストをマ
スクとして、前記反射防止膜が露出するまで、前記積層
膜の露出部分をエッチングすることにより、前記反射防
止膜の表面に凸状部分を形成するステップと、前記厚膜
配線を形成すべき部位、および前記薄膜配線を形成すべ
き部位が覆われるように、前記反射防止膜および前記凸
状部分の上で第２レジストをパターニングするステップ
と、前記第２レジストをマスクとするエッチングによ
り、前記反射防止膜および前記金属材料の不要部分を除
去するステップと、を含むことを特徴とするものであ
る。
する厚膜配線と、前記第１の膜厚に比して小さな第２の
膜厚を有する薄膜配線とを同一層内に備える半導体装置
を製造する方法であって、配線用金属材料の膜と、反射
防止膜と、配線用金属材料の膜とがその順で積み重ねら
れた積層膜を、前記第１の膜厚で半導体基板の上に形成
するステップと、前記厚膜配線を形成すべき部位に含ま
れ、かつ、その部位に比して小さな所定の領域が覆われ
るように、前記積層膜の上で第１レジストを所望の形状
にパターニングするステップと、前記第１レジストをマ
スクとして、前記反射防止膜が露出するまで、前記積層
膜の露出部分をエッチングすることにより、前記反射防
止膜の表面に凸状部分を形成するステップと、前記厚膜
配線を形成すべき部位、および前記薄膜配線を形成すべ
き部位が覆われるように、前記反射防止膜および前記凸
状部分の上で第２レジストをパターニングするステップ
と、前記第２レジストをマスクとするエッチングによ
り、前記反射防止膜および前記金属材料の不要部分を除
去するステップと、を含むことを特徴とするものであ
る。
【００３０】請求項１２記載の発明は、請求項１乃至４
および６乃至９の何れか１項記載の半導体装置であっ
て、前記厚膜配線は、当該半導体装置の電源配線または
接地配線であることを特徴とするものである。
および６乃至９の何れか１項記載の半導体装置であっ
て、前記厚膜配線は、当該半導体装置の電源配線または
接地配線であることを特徴とするものである。
【００３１】請求項１３記載の発明は、第１の膜厚を有
する厚膜配線と、前記第１の膜厚に比して小さな第２の
膜厚を有する薄膜配線とを同一層内に備える半導体装置
であって、前記厚膜配線の周囲を取り囲むと共に、前記
薄膜配線を覆う層間絶縁膜を有し、前記厚膜配線は、前
記層間絶縁膜の上層に形成される配線層との接続を得る
プラグとしても機能するプラグ用厚膜配線であることを
特徴とするものである。
する厚膜配線と、前記第１の膜厚に比して小さな第２の
膜厚を有する薄膜配線とを同一層内に備える半導体装置
であって、前記厚膜配線の周囲を取り囲むと共に、前記
薄膜配線を覆う層間絶縁膜を有し、前記厚膜配線は、前
記層間絶縁膜の上層に形成される配線層との接続を得る
プラグとしても機能するプラグ用厚膜配線であることを
特徴とするものである。
【００３２】請求項１４記載の発明は、請求項１３記載
の半導体装置であって、前記薄膜配線の表面を覆う金属
製の反射防止膜を有することを特徴とするものである。
の半導体装置であって、前記薄膜配線の表面を覆う金属
製の反射防止膜を有することを特徴とするものである。
【００３３】請求項１５記載の発明は、請求項１４記載
の半導体装置であって、前記プラグ用厚膜配線の側面を
覆う反射防止膜を備えることを特徴とするものである。
の半導体装置であって、前記プラグ用厚膜配線の側面を
覆う反射防止膜を備えることを特徴とするものである。
【００３４】請求項１６記載の発明は、請求項１４記載
の半導体装置であって、前記プラグ用厚膜配線は、膜厚
および材質が前記薄膜配線のそれらと同じである基礎金
属膜部と、前記基礎部の表面を覆う金属製の反射防止膜
と、前記反射防止膜の上に形成された第２金属膜部と、
を備えることを特徴とするものである。
の半導体装置であって、前記プラグ用厚膜配線は、膜厚
および材質が前記薄膜配線のそれらと同じである基礎金
属膜部と、前記基礎部の表面を覆う金属製の反射防止膜
と、前記反射防止膜の上に形成された第２金属膜部と、
を備えることを特徴とするものである。
【００３５】請求項１７記載の発明は、請求項１５また
は１６記載の半導体装置であって、前記プラグ用厚膜配
線と隣接して形成された薄膜配線を備え、前記プラグ用
厚膜配線の側面を覆う反射防止膜、或いは前記プラグ用
厚膜配線の基礎金属部と第２金属部との間に介在する反
射防止膜と、前記薄膜配線の表面を覆う反射防止膜と
は、連続した膜であることを特徴とするものである。
は１６記載の半導体装置であって、前記プラグ用厚膜配
線と隣接して形成された薄膜配線を備え、前記プラグ用
厚膜配線の側面を覆う反射防止膜、或いは前記プラグ用
厚膜配線の基礎金属部と第２金属部との間に介在する反
射防止膜と、前記薄膜配線の表面を覆う反射防止膜と
は、連続した膜であることを特徴とするものである。
【００３６】請求項１８記載の発明は、第１の膜厚を有
するプラグ用厚膜配線と、前記第１の膜厚に比して小さ
な第２の膜厚を有する薄膜配線とを同一層内に備える半
導体装置を製造する方法であって、半導体基板の上に前
記第１の膜厚に比して大きな膜厚で金属材料を堆積させ
るステップと、前記金属材料の上に、シリコン窒化膜ま
たはシリコン酸化膜からなるハードマスクを形成するス
テップと、前記ハードマスクを前記プラグ用厚膜配線の
形状にパターニングするステップと、パターニングされ
た前記ハードマスクをマスクとして、前記金属材料の露
出部分を所定の膜厚までエッチングするステップと、そ
のエッチングの後に、前記金属材料と、前記金属材料の
上に残存している前記ハードマスクとを覆う金属製の反
射防止膜を形成するステップと、前記金属材料の薄膜部
分を覆う反射防止膜の上で、前記薄膜配線の形状にレジ
ストをパターニングするステップと、パターニングされ
た前記レジストをマスクとするエッチングにより、前記
反射防止膜および前記金属材料の不要部分を除去するス
テップと、そのエッチングの後に、前記金属材料と、前
記金属材料の上に残存している前記ハードマスクとが被
覆されるように、層間絶縁膜を堆積させるステップと、
前記ハードマスクに被われている前記金属材料の厚膜部
分が露出するまで、前記層間絶縁膜の表面を研磨により
除去するステップと、を含むことを特徴とするものであ
る。
するプラグ用厚膜配線と、前記第１の膜厚に比して小さ
な第２の膜厚を有する薄膜配線とを同一層内に備える半
導体装置を製造する方法であって、半導体基板の上に前
記第１の膜厚に比して大きな膜厚で金属材料を堆積させ
るステップと、前記金属材料の上に、シリコン窒化膜ま
たはシリコン酸化膜からなるハードマスクを形成するス
テップと、前記ハードマスクを前記プラグ用厚膜配線の
形状にパターニングするステップと、パターニングされ
た前記ハードマスクをマスクとして、前記金属材料の露
出部分を所定の膜厚までエッチングするステップと、そ
のエッチングの後に、前記金属材料と、前記金属材料の
上に残存している前記ハードマスクとを覆う金属製の反
射防止膜を形成するステップと、前記金属材料の薄膜部
分を覆う反射防止膜の上で、前記薄膜配線の形状にレジ
ストをパターニングするステップと、パターニングされ
た前記レジストをマスクとするエッチングにより、前記
反射防止膜および前記金属材料の不要部分を除去するス
テップと、そのエッチングの後に、前記金属材料と、前
記金属材料の上に残存している前記ハードマスクとが被
覆されるように、層間絶縁膜を堆積させるステップと、
前記ハードマスクに被われている前記金属材料の厚膜部
分が露出するまで、前記層間絶縁膜の表面を研磨により
除去するステップと、を含むことを特徴とするものであ
る。
【００３７】請求項１９記載の発明は、第１の膜厚を有
するプラグ用厚膜配線と、前記第１の膜厚に比して小さ
な第２の膜厚を有する薄膜配線とを同一層内に備える半
導体装置を製造する方法であって、配線用金属材料の膜
と、反射防止膜と、配線用金属材料の膜とがその順で積
み重ねられた積層膜を、前記第１の膜厚に比して大きな
膜厚で半導体基板の上に形成するステップと、前記積層
膜の上に、シリコン窒化膜またはシリコン酸化膜からな
るハードマスクを形成するステップと、前記ハードマス
クを前記プラグ用厚膜配線の形状にパターニングするス
テップと、パターニングされた前記ハードマスクをマス
クとして、前記反射防止膜が露出するまで、前記積層膜
の露出部分をエッチングすることにより、前記反射防止
膜の表面に凸状部分を形成するステップと、露出した前
記反射防止膜の上で、前記薄膜配線の形状にレジストを
パターニングするステップと、パターニングされた前記
レジストをマスクとするエッチングにより、前記反射防
止膜および前記金属材料の不要部分を除去するステップ
と、そのエッチングの後に、前記金属材料と、その金属
材料の上に残存している前記反射防止膜と、その反射防
止膜の上に形成されている前記凸部とが被覆されるよう
に、層間絶縁膜を堆積させるステップと、前記ハードマ
スクに被われている前記凸部が露出するまで、前記層間
絶縁膜の表面を研磨により除去するステップと、を含む
ことを特徴とするものである。
するプラグ用厚膜配線と、前記第１の膜厚に比して小さ
な第２の膜厚を有する薄膜配線とを同一層内に備える半
導体装置を製造する方法であって、配線用金属材料の膜
と、反射防止膜と、配線用金属材料の膜とがその順で積
み重ねられた積層膜を、前記第１の膜厚に比して大きな
膜厚で半導体基板の上に形成するステップと、前記積層
膜の上に、シリコン窒化膜またはシリコン酸化膜からな
るハードマスクを形成するステップと、前記ハードマス
クを前記プラグ用厚膜配線の形状にパターニングするス
テップと、パターニングされた前記ハードマスクをマス
クとして、前記反射防止膜が露出するまで、前記積層膜
の露出部分をエッチングすることにより、前記反射防止
膜の表面に凸状部分を形成するステップと、露出した前
記反射防止膜の上で、前記薄膜配線の形状にレジストを
パターニングするステップと、パターニングされた前記
レジストをマスクとするエッチングにより、前記反射防
止膜および前記金属材料の不要部分を除去するステップ
と、そのエッチングの後に、前記金属材料と、その金属
材料の上に残存している前記反射防止膜と、その反射防
止膜の上に形成されている前記凸部とが被覆されるよう
に、層間絶縁膜を堆積させるステップと、前記ハードマ
スクに被われている前記凸部が露出するまで、前記層間
絶縁膜の表面を研磨により除去するステップと、を含む
ことを特徴とするものである。
【００３８】請求項２０記載の発明は、請求項１８また
は１９記載の半導体装置の製造方法であって、前記薄膜
配線の形状にパターニングされるレジストは、前記凸部
と隣接する所定部位を被うようにパターニングされるこ
とを特徴とするものである。
は１９記載の半導体装置の製造方法であって、前記薄膜
配線の形状にパターニングされるレジストは、前記凸部
と隣接する所定部位を被うようにパターニングされるこ
とを特徴とするものである。
【００３９】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【００４０】実施の形態１．図１は、本発明の実施の形
態１の製造方法を説明するための断面図を示す。図１に
おいて、１は厚膜配線用の第１レジスト、２はハードマ
スク材、３はアルミ合金膜、４は絶縁膜、５は薄膜配線
用の第２レジスト、６は厚膜配線、７は薄膜配線、８は
半導体基板である。
態１の製造方法を説明するための断面図を示す。図１に
おいて、１は厚膜配線用の第１レジスト、２はハードマ
スク材、３はアルミ合金膜、４は絶縁膜、５は薄膜配線
用の第２レジスト、６は厚膜配線、７は薄膜配線、８は
半導体基板である。
【００４１】本実施形態の製造方法では、先ず、図１
（ａ）に示すように、半導体基板８の上に絶縁膜４が形
成され、更にその上にスパッタ法によりアルミ合金膜３
が形成される。アルミ合金膜３の上には、アルミ合金の
エッチング時に除去され難く、かつ、耐熱性に優れた膜
（以下、「ハードマスク材２」と称す）として、例えば
シリコン酸化膜(Si02膜)が、プラズマＣＶＤ法により堆
積される。ハードマスク材２の上には、厚膜配線を形成
すべき部位だけが覆われるように、第１レジスト１がパ
ターニングされる。
（ａ）に示すように、半導体基板８の上に絶縁膜４が形
成され、更にその上にスパッタ法によりアルミ合金膜３
が形成される。アルミ合金膜３の上には、アルミ合金の
エッチング時に除去され難く、かつ、耐熱性に優れた膜
（以下、「ハードマスク材２」と称す）として、例えば
シリコン酸化膜(Si02膜)が、プラズマＣＶＤ法により堆
積される。ハードマスク材２の上には、厚膜配線を形成
すべき部位だけが覆われるように、第１レジスト１がパ
ターニングされる。
【００４２】本実施形態において、アルミ合金膜３は１
μｍの膜厚で形成され、また、ハードマスク材２は０．
３μｍの膜厚で形成されるが、それらは上記の値に限定
されるものではなく、適宜変更することができる。ま
た、本実施形態では、ハードマスク材２としてシリコン
酸化膜を用いているが、ハードマスク材２は、シリコン
窒化膜やタングステン膜で構成してもよい。
μｍの膜厚で形成され、また、ハードマスク材２は０．
３μｍの膜厚で形成されるが、それらは上記の値に限定
されるものではなく、適宜変更することができる。ま
た、本実施形態では、ハードマスク材２としてシリコン
酸化膜を用いているが、ハードマスク材２は、シリコン
窒化膜やタングステン膜で構成してもよい。
【００４３】次に、第１レジスト１をマスクとする異方
性エッチングが実行され、図１（ｂ）に示すように、ハ
ードマスク材２が厚膜配線の形状にパターニングされ
る。ハードマスク材２のエッチングが終了した後、第１
レジスト１は、プラズマ法により除去される。プラズマ
法によるレジストの除去は、一般的に４００℃以下の処
理温度で行われる。ハードマスク材２の耐熱性は、その
処理温度に耐え得るものであればよい。従って、４００
℃の温度に対して耐熱性を有する材料であれば、十分な
エッチング耐性を有する限り、一般的にハードマスク材
２として利用することができる。
性エッチングが実行され、図１（ｂ）に示すように、ハ
ードマスク材２が厚膜配線の形状にパターニングされ
る。ハードマスク材２のエッチングが終了した後、第１
レジスト１は、プラズマ法により除去される。プラズマ
法によるレジストの除去は、一般的に４００℃以下の処
理温度で行われる。ハードマスク材２の耐熱性は、その
処理温度に耐え得るものであればよい。従って、４００
℃の温度に対して耐熱性を有する材料であれば、十分な
エッチング耐性を有する限り、一般的にハードマスク材
２として利用することができる。
【００４４】次に、図１（ｃ）に示すように、厚膜配線
の形状にパターニングされたハードマスク材２をマスク
として、アルミ合金膜３の表面が異方的にエッチングさ
れる。異方性エッチングは、ハードマスク材２で覆われ
ていない部分において、アルミ合金膜３の膜厚が０．４
μｍ程度となるように行われる。
の形状にパターニングされたハードマスク材２をマスク
として、アルミ合金膜３の表面が異方的にエッチングさ
れる。異方性エッチングは、ハードマスク材２で覆われ
ていない部分において、アルミ合金膜３の膜厚が０．４
μｍ程度となるように行われる。
【００４５】次に、図１（ｄ）に示すように、アルミ合
金膜３の上部に、薄膜配線を形成すべき部位が覆われる
ように第２レジスト５がパターニングされる。
金膜３の上部に、薄膜配線を形成すべき部位が覆われる
ように第２レジスト５がパターニングされる。
【００４６】図１（ｅ）に示すように、ハードマスク材
２および第２レジスト５をマスクとしてアルミ合金膜３
が異方的にエッチングされる。
２および第２レジスト５をマスクとしてアルミ合金膜３
が異方的にエッチングされる。
【００４７】図１（ｆ）に示すように、第２レジスト５
は、上記の異方性エッチングの終了後にプラズマ法によ
り除去される。その結果、薄膜配線７と、ハードマスク
材２に覆われた厚膜配線６とが形成される。尚、ハード
マスク材２は、厚膜配線６の特性に悪影響を与えないた
め厚膜配線６の上から除去する必要はない。
は、上記の異方性エッチングの終了後にプラズマ法によ
り除去される。その結果、薄膜配線７と、ハードマスク
材２に覆われた厚膜配線６とが形成される。尚、ハード
マスク材２は、厚膜配線６の特性に悪影響を与えないた
め厚膜配線６の上から除去する必要はない。
【００４８】上述の如く、本実施形態の製造方法によれ
ば、第１の従来方法または第２の従来方法が有する問題
点を克服した上で、電源用の厚膜配線と、信号用の薄膜
配線とを同一層中に混在させることができる。つまり、
本実施形態の製造方法によれば、膜厚や配線幅の異なる
複数種類の配線を高い密度で備える半導体装置を、配線
上に残渣を発生させることなく、安定に量産することが
できる。
ば、第１の従来方法または第２の従来方法が有する問題
点を克服した上で、電源用の厚膜配線と、信号用の薄膜
配線とを同一層中に混在させることができる。つまり、
本実施形態の製造方法によれば、膜厚や配線幅の異なる
複数種類の配線を高い密度で備える半導体装置を、配線
上に残渣を発生させることなく、安定に量産することが
できる。
【００４９】実施の形態２．次に、図２を参照して本発
明の実施の形態２について説明する。図２は、本発明の
実施の形態２の製造方法を説明するための断面図を示
す。図２において、１０は金属膜、１２は反射防止膜、
１４はレジスト、１６は第１配線、１８は第２配線であ
る。
明の実施の形態２について説明する。図２は、本発明の
実施の形態２の製造方法を説明するための断面図を示
す。図２において、１０は金属膜、１２は反射防止膜、
１４はレジスト、１６は第１配線、１８は第２配線であ
る。
【００５０】本実施形態の製造方法では、先ず、半導体
基板などの上に、第１配線１６に付与すべき膜厚で金属
膜１０が堆積される。金属膜１０は、例えば、TiNとAlC
uとTiNとの積層膜、或いはTiNとWとTiNとの積層膜によ
り構成される。AlCuまたはWの上層のTiNは反射防止膜で
ある。また、AlCuまたはWの下層のTiNはバリアメタルで
ある。尚、金属膜１０は、ALやWの単層膜であってもよ
い。金属膜１０は、シリコン酸化膜やシリコン窒化膜を
マスクとしてエッチングされることにより、図２（ａ）
に示す状態となる。
基板などの上に、第１配線１６に付与すべき膜厚で金属
膜１０が堆積される。金属膜１０は、例えば、TiNとAlC
uとTiNとの積層膜、或いはTiNとWとTiNとの積層膜によ
り構成される。AlCuまたはWの上層のTiNは反射防止膜で
ある。また、AlCuまたはWの下層のTiNはバリアメタルで
ある。尚、金属膜１０は、ALやWの単層膜であってもよ
い。金属膜１０は、シリコン酸化膜やシリコン窒化膜を
マスクとしてエッチングされることにより、図２（ａ）
に示す状態となる。
【００５１】上述した第１回目のエッチングが終了する
と、図２（ｂ）に示すように、金属膜１０の上に、改め
て反射防止膜１２が成膜される。反射防止膜１２は、例
えばTiN膜で構成される。反射防止膜１２の上には、レ
ジスト１４が堆積される。レジスト１４は、写真製版に
より、第１配線１６を形成すべき部位と第２配線１８を
形成すべき部位とが覆われるようにパターニングされ
る。本実施形態では、金属膜１０の上に反射防止膜１２
が形成されているため、レジスト１４を精度良くパター
ニングすることができる。
と、図２（ｂ）に示すように、金属膜１０の上に、改め
て反射防止膜１２が成膜される。反射防止膜１２は、例
えばTiN膜で構成される。反射防止膜１２の上には、レ
ジスト１４が堆積される。レジスト１４は、写真製版に
より、第１配線１６を形成すべき部位と第２配線１８を
形成すべき部位とが覆われるようにパターニングされ
る。本実施形態では、金属膜１０の上に反射防止膜１２
が形成されているため、レジスト１４を精度良くパター
ニングすることができる。
【００５２】金属膜１０は、反射防止膜１２と共に、レ
ジスト１４をマスクとしてエッチングされる。その結
果、図２（ｃ）に示すように、高さの異なる第１配線１
６と第２配線１８とが、同一層内に精度良く形成され
る。レジスト１４は、上記のエッチングの終了後に反射
防止膜１２の上部から除去される。
ジスト１４をマスクとしてエッチングされる。その結
果、図２（ｃ）に示すように、高さの異なる第１配線１
６と第２配線１８とが、同一層内に精度良く形成され
る。レジスト１４は、上記のエッチングの終了後に反射
防止膜１２の上部から除去される。
【００５３】上述の如く、本実施形態の製造方法によれ
ば、第１回目のエッチングの後に、金属膜１０の上に反
射防止膜１２を新たに形成することができる。この場
合、レジスト１４は、均質な膜厚を有し、かつ、均一な
膜厚を有する反射防止膜１２の上に形成することができ
る。従って、本実施形態の製造方法によれば、第２回目
のエッチングを精度良く実行して、微細な第２配線１８
を精度良く形成することができる。
ば、第１回目のエッチングの後に、金属膜１０の上に反
射防止膜１２を新たに形成することができる。この場
合、レジスト１４は、均質な膜厚を有し、かつ、均一な
膜厚を有する反射防止膜１２の上に形成することができ
る。従って、本実施形態の製造方法によれば、第２回目
のエッチングを精度良く実行して、微細な第２配線１８
を精度良く形成することができる。
【００５４】ところで、本実施形態の製造方法では、第
１配線１６が、第１回目のエッチングで形成された凸状
部分と、第２回目のエッチングで形成された平坦部分と
で構成されている。図２（ｃ）に示すように、凸状部分
は、それらが占める領域が、平坦部分に比して小さくな
るようにレイアウトされている。このため、本実施形態
では、レジスト１４を、容易に第１配線１６の形状（す
なわち平坦部分の形状）にパターニングすることができ
る。更に、本実施形態では、高さの異なる配線を形成す
る過程で、レジストの焼きしめを行う必要もない。この
ため、本実施形態の製造方法によれば、上述した第１の
従来方法または第２の従来方法が有する問題を、共に克
服することができる。
１配線１６が、第１回目のエッチングで形成された凸状
部分と、第２回目のエッチングで形成された平坦部分と
で構成されている。図２（ｃ）に示すように、凸状部分
は、それらが占める領域が、平坦部分に比して小さくな
るようにレイアウトされている。このため、本実施形態
では、レジスト１４を、容易に第１配線１６の形状（す
なわち平坦部分の形状）にパターニングすることができ
る。更に、本実施形態では、高さの異なる配線を形成す
る過程で、レジストの焼きしめを行う必要もない。この
ため、本実施形態の製造方法によれば、上述した第１の
従来方法または第２の従来方法が有する問題を、共に克
服することができる。
【００５５】実施の形態３．次に、図３を参照して本発
明の実施の形態３について説明する。図３は、本発明の
実施の形態３の製造方法を説明するための断面図を示
す。図３において、２０は第１回目のエッチングの際に
マスクとなる第１レジスト、２２は第１レジスト２０を
精度良くパターニングするための第１反射防止膜であ
る。第１反射防止膜２２は、例えばTiNで構成される。
明の実施の形態３について説明する。図３は、本発明の
実施の形態３の製造方法を説明するための断面図を示
す。図３において、２０は第１回目のエッチングの際に
マスクとなる第１レジスト、２２は第１レジスト２０を
精度良くパターニングするための第１反射防止膜であ
る。第１反射防止膜２２は、例えばTiNで構成される。
【００５６】また、図３において、２４はAlCuまたはW
で構成される第１金属膜、２６は例えばTiNで構成され
る第２反射防止膜、２８はAlCuまたはWで構成される第
２金属膜、２９はTiNなどで構成されるバリアメタル、
３０は第２回目のエッチングの際にマスクとなる第２レ
ジスト、３２は第１配線、３４は第２配線である。本実
施形態において、第２反射防止膜２６は、第１回目のエ
ッチングの際にストッパー膜として機能すると共に、第
２レジスト３０を精度良くパターニングするための反射
防止膜としても機能する。
で構成される第１金属膜、２６は例えばTiNで構成され
る第２反射防止膜、２８はAlCuまたはWで構成される第
２金属膜、２９はTiNなどで構成されるバリアメタル、
３０は第２回目のエッチングの際にマスクとなる第２レ
ジスト、３２は第１配線、３４は第２配線である。本実
施形態において、第２反射防止膜２６は、第１回目のエ
ッチングの際にストッパー膜として機能すると共に、第
２レジスト３０を精度良くパターニングするための反射
防止膜としても機能する。
【００５７】本実施形態の製造方法では、先ず、図３
（ａ）に示すように、半導体基板などの上に、バリアメ
タル２９、第２金属膜２８、第２反射防止膜２６、第１
金属膜２４、および第１反射防止膜２２が、その順で形
成される。そして、第１反射防止膜２２の上に、第１配
線３２の一部として残存させるべき部位だけが覆われる
ように第１レジスト２２が形成される。
（ａ）に示すように、半導体基板などの上に、バリアメ
タル２９、第２金属膜２８、第２反射防止膜２６、第１
金属膜２４、および第１反射防止膜２２が、その順で形
成される。そして、第１反射防止膜２２の上に、第１配
線３２の一部として残存させるべき部位だけが覆われる
ように第１レジスト２２が形成される。
【００５８】図３（ｂ）に示すように、第１レジスト２
０をマスクとして、第２反射防止膜２６が露出するまで
第１回目のエッチングが実行される。このエッチング
は、第１金属膜２４がAlCuである場合は、Cl系のドライ
エッチングとされ、更に、AlCuの除去が終了する段階
で、TiNに対してAlCuを高い選択比で除去し得る条件に
変化させる手法で行われる。また、第１金属膜２４がW
である場合、上記のエッチングは、TiNに対してWを高い
選択比で除去し得るＦ系のドライエッチングとされる。
第１回目のエッチングが上記の条件で行われるため、第
２反射防止膜(TiN)は有効にストッパー膜として機能す
る。
０をマスクとして、第２反射防止膜２６が露出するまで
第１回目のエッチングが実行される。このエッチング
は、第１金属膜２４がAlCuである場合は、Cl系のドライ
エッチングとされ、更に、AlCuの除去が終了する段階
で、TiNに対してAlCuを高い選択比で除去し得る条件に
変化させる手法で行われる。また、第１金属膜２４がW
である場合、上記のエッチングは、TiNに対してWを高い
選択比で除去し得るＦ系のドライエッチングとされる。
第１回目のエッチングが上記の条件で行われるため、第
２反射防止膜(TiN)は有効にストッパー膜として機能す
る。
【００５９】図３（ｃ）に示すように、第２反射防止膜
２６の上には、第１配線３２を形成すべき部位、および
第２配線３４を形成すべき部位の双方が覆われるよう
に、第２レジスト３０がパターニングされる。この際、
写真製版時のハレーション等は第２反射防止膜２６によ
って有効に防止されるため、第２レジスト３０は精度良
くパターニングされる。
２６の上には、第１配線３２を形成すべき部位、および
第２配線３４を形成すべき部位の双方が覆われるよう
に、第２レジスト３０がパターニングされる。この際、
写真製版時のハレーション等は第２反射防止膜２６によ
って有効に防止されるため、第２レジスト３０は精度良
くパターニングされる。
【００６０】次に、第２レジスト３０をマスクとして、
第２反射防止膜２６、第２金属膜２８、およびバリアメ
タル２９をパターニングするため、第２回目のエッチン
グが実行される。その結果、図３（ｄ）に示すように、
同一層内に、高さの異なる第１配線３２と第２配線３４
とが精度良く形成される。
第２反射防止膜２６、第２金属膜２８、およびバリアメ
タル２９をパターニングするため、第２回目のエッチン
グが実行される。その結果、図３（ｄ）に示すように、
同一層内に、高さの異なる第１配線３２と第２配線３４
とが精度良く形成される。
【００６１】上述の如く、本実施形態の製造方法によれ
ば、第２反射防止膜２６の上に第２レジスト３０をパタ
ーニングすることができる。このため、本実施形態の製
造方法によっても、第２回目のエッチングを精度良く実
行して、微細な第２配線３４を精度良く形成することが
できる。また、本実施形態では、第２反射防止膜２６が
予め第１および第２金属膜２４，２８の間に挟まれてい
るため、第１回目のエッチングの後に反射防止膜の形成
処理を行う必要がない。従って、本実施形態の製造方法
は、実施の形態２の製造方法に比して簡単な工程で実現
することができる。
ば、第２反射防止膜２６の上に第２レジスト３０をパタ
ーニングすることができる。このため、本実施形態の製
造方法によっても、第２回目のエッチングを精度良く実
行して、微細な第２配線３４を精度良く形成することが
できる。また、本実施形態では、第２反射防止膜２６が
予め第１および第２金属膜２４，２８の間に挟まれてい
るため、第１回目のエッチングの後に反射防止膜の形成
処理を行う必要がない。従って、本実施形態の製造方法
は、実施の形態２の製造方法に比して簡単な工程で実現
することができる。
【００６２】ところで、本実施形態の製造方法では、第
１配線３２が、第１回目のエッチングで形成された凸状
部分と、第２回目のエッチングで形成された平坦部分と
で構成されている。図３（ｄ）に示すように、凸状部分
は、それらが占める領域が、平坦部分に比して小さくな
るようにレイアウトされている。このため、本実施形態
では、第２レジスト３０を、容易に第１配線３２の形状
（すなわち平坦部分の形状）にパターニングすることが
できる。更に、本実施形態では、高さの異なる配線を形
成する過程で、レジストの焼きしめを行う必要もない。
従って、本実施形態の製造方法によれば、上述した第１
の従来方法または第２の従来方法が有する問題を、共に
克服することができる。
１配線３２が、第１回目のエッチングで形成された凸状
部分と、第２回目のエッチングで形成された平坦部分と
で構成されている。図３（ｄ）に示すように、凸状部分
は、それらが占める領域が、平坦部分に比して小さくな
るようにレイアウトされている。このため、本実施形態
では、第２レジスト３０を、容易に第１配線３２の形状
（すなわち平坦部分の形状）にパターニングすることが
できる。更に、本実施形態では、高さの異なる配線を形
成する過程で、レジストの焼きしめを行う必要もない。
従って、本実施形態の製造方法によれば、上述した第１
の従来方法または第２の従来方法が有する問題を、共に
克服することができる。
【００６３】実施の形態４．次に、図４および図５を参
照して本発明の実施の形態４について説明する。図４お
よび図５は、本発明の実施の形態４の製造方法を説明す
るための断面図を示す。
照して本発明の実施の形態４について説明する。図４お
よび図５は、本発明の実施の形態４の製造方法を説明す
るための断面図を示す。
【００６４】本実施形態の製造方法では、先ず、図４
（ａ）に示すように、半導体基板などの上にプラズマＣ
ＶＤ法により第１の層間絶縁膜３２が形成される。第１
の層間絶縁膜３２の上には、スパッタリング法で、第１
拡散防止金属膜３４が形成される。第１拡散防止金属膜
３４は、３０nm程度のTi膜と、その上に形成される５０
nm程度のTiN膜とで構成される。
（ａ）に示すように、半導体基板などの上にプラズマＣ
ＶＤ法により第１の層間絶縁膜３２が形成される。第１
の層間絶縁膜３２の上には、スパッタリング法で、第１
拡散防止金属膜３４が形成される。第１拡散防止金属膜
３４は、３０nm程度のTi膜と、その上に形成される５０
nm程度のTiN膜とで構成される。
【００６５】第１拡散防止金属膜３４の上層には、スパ
ッタリング法により、０．５％の比率でCuを含有するAl
Cu膜３６が、５００nm程度の膜厚で形成される。AlCu膜
３６の上には、スパッタリング法により、第１拡散防止
金属膜３４と同じ構成を有する第２拡散防止金属膜３８
が形成される。第２拡散防止金属膜３８の上には、減圧
ＣＶＤ法により、５００nm程度の膜厚でW膜４０が形成
される。W膜４０の上層には、プラズマＣＶＤ法によりS
iN膜４２が２００nmの膜厚で形成される。また、SiN膜
４２の上には、反射防止有機化合物膜４４が１００nm程
度の膜厚で形成される。そして、反射防止有機化合物膜
４４の上には、第１レジスト４６が塗布される。第１レ
ジスト４６は、所望の形状にパターニングされる。
ッタリング法により、０．５％の比率でCuを含有するAl
Cu膜３６が、５００nm程度の膜厚で形成される。AlCu膜
３６の上には、スパッタリング法により、第１拡散防止
金属膜３４と同じ構成を有する第２拡散防止金属膜３８
が形成される。第２拡散防止金属膜３８の上には、減圧
ＣＶＤ法により、５００nm程度の膜厚でW膜４０が形成
される。W膜４０の上層には、プラズマＣＶＤ法によりS
iN膜４２が２００nmの膜厚で形成される。また、SiN膜
４２の上には、反射防止有機化合物膜４４が１００nm程
度の膜厚で形成される。そして、反射防止有機化合物膜
４４の上には、第１レジスト４６が塗布される。第１レ
ジスト４６は、所望の形状にパターニングされる。
【００６６】第１レジスト４６をマスクとして、反応性
イオンエッチング法（ＲＩＥ法）により、反射防止有機
化合物膜４４とSiN膜４２とがエッチングされる。上記
のエッチングが終了すると、第１レジスト４６が酸素プ
ラズマ除去法により除去され、また、SiN膜４２上に残
存している反射防止有機化合物膜４４が有機剥離液によ
り除去される。その結果、図４（ｂ）に示す構造が形成
される。
イオンエッチング法（ＲＩＥ法）により、反射防止有機
化合物膜４４とSiN膜４２とがエッチングされる。上記
のエッチングが終了すると、第１レジスト４６が酸素プ
ラズマ除去法により除去され、また、SiN膜４２上に残
存している反射防止有機化合物膜４４が有機剥離液によ
り除去される。その結果、図４（ｂ）に示す構造が形成
される。
【００６７】上述した処理によりパターニングされたSi
N膜４２をマスクとして、ＲＩＥ法により、W膜４０、お
よび第２拡散防止金属膜３８がエッチングされる。次い
で、AlCu膜３６が、その膜厚の途中まで、具体的には、
その膜厚が２５０nmとなるまで異方的にエッチングされ
る。AlCu膜３６の防食処理が実行されることにより、図
４（ｃ）に示す状態が形成される。
N膜４２をマスクとして、ＲＩＥ法により、W膜４０、お
よび第２拡散防止金属膜３８がエッチングされる。次い
で、AlCu膜３６が、その膜厚の途中まで、具体的には、
その膜厚が２５０nmとなるまで異方的にエッチングされ
る。AlCu膜３６の防食処理が実行されることにより、図
４（ｃ）に示す状態が形成される。
【００６８】次に、図４（ｄ）に示すように、AlCu膜３
６等の全面が覆われるように反射防止金属膜４８が形成
される。反射防止金属膜４８は、３０nm程度のTi膜と、
その上に形成される５０nm程度のTiN膜とで構成され
る。
６等の全面が覆われるように反射防止金属膜４８が形成
される。反射防止金属膜４８は、３０nm程度のTi膜と、
その上に形成される５０nm程度のTiN膜とで構成され
る。
【００６９】次に、図５（ａ）に示すように、膜厚が２
５０nm程度とされたAlCu膜３６の上層に、反射防止金属
膜４８を介して、第２レジスト５０が塗布される。第２
レジスト５０は、半導体基板上に形成すべき薄膜配線の
形状にパターニングされる。この際、第２レジスト５０
は、反射防止金属膜４８の上に形成されるため、精度良
くパターニングされる。
５０nm程度とされたAlCu膜３６の上層に、反射防止金属
膜４８を介して、第２レジスト５０が塗布される。第２
レジスト５０は、半導体基板上に形成すべき薄膜配線の
形状にパターニングされる。この際、第２レジスト５０
は、反射防止金属膜４８の上に形成されるため、精度良
くパターニングされる。
【００７０】図５（ｂ）に示すように、第２レジスト５
０をマスクとして、ＲＩＥ法により、反射防止金属膜４
８、AlCu膜３６、および第１拡散防止金属膜３４が異方
的にエッチングされる。公知の防食処理が実行されるこ
とにより、反射防止金属膜４８、AlCu膜３６、および第
１拡散防止金属膜３４からなる薄膜配線５２が形成され
る。薄膜配線５２が形成される過程で、SiN膜４２を覆
っていた反射防止金属膜４８が除去され、SiN膜４２を
最上層とする厚膜配線５４が形成される。
０をマスクとして、ＲＩＥ法により、反射防止金属膜４
８、AlCu膜３６、および第１拡散防止金属膜３４が異方
的にエッチングされる。公知の防食処理が実行されるこ
とにより、反射防止金属膜４８、AlCu膜３６、および第
１拡散防止金属膜３４からなる薄膜配線５２が形成され
る。薄膜配線５２が形成される過程で、SiN膜４２を覆
っていた反射防止金属膜４８が除去され、SiN膜４２を
最上層とする厚膜配線５４が形成される。
【００７１】次に、図５（ｃ）に示すように、第１層間
絶縁膜３２の上層に、薄膜配線５２および厚膜配線５４
の双方が覆われるように、第２層間絶縁膜５６が堆積さ
れる。
絶縁膜３２の上層に、薄膜配線５２および厚膜配線５４
の双方が覆われるように、第２層間絶縁膜５６が堆積さ
れる。
【００７２】第２層間絶縁膜５６は、酸化膜ＣＭＰ法に
より研磨される。このＣＭＰによって厚膜配線５４の最
上層に存在するSiN膜４２が除去され、図５（ｄ）に示
すようにW膜４０が露出する状態が形成される。その結
果、厚膜配線５４は、第２層間絶縁膜５６の層中に存在
する配線と、第２層間絶縁膜５６の更に上層に形成され
る配線とを導通させるプラグを兼ねる金属配線となる。
より研磨される。このＣＭＰによって厚膜配線５４の最
上層に存在するSiN膜４２が除去され、図５（ｄ）に示
すようにW膜４０が露出する状態が形成される。その結
果、厚膜配線５４は、第２層間絶縁膜５６の層中に存在
する配線と、第２層間絶縁膜５６の更に上層に形成され
る配線とを導通させるプラグを兼ねる金属配線となる。
【００７３】このように、本実施形態の製造方法によれ
ば、同一層内に、プラグ兼用の厚膜配線５４と、信号用
配線等に適した薄膜配線５２とを精度良く形成すること
ができる。また、本実施形態では、厚膜配線５４を形成
すべき部分に、第２レジスト５０を重ねてパターニング
する必要がない。更に、厚膜配線５４は、最終的にＣＭ
Ｐにより研磨されるため、その表面にレジスト等の残渣
が発生することもない。従って、本実施形態の製造方法
によっても、上述した第１の従来方法または第２の従来
方法が有する問題は、共に克服することができる。
ば、同一層内に、プラグ兼用の厚膜配線５４と、信号用
配線等に適した薄膜配線５２とを精度良く形成すること
ができる。また、本実施形態では、厚膜配線５４を形成
すべき部分に、第２レジスト５０を重ねてパターニング
する必要がない。更に、厚膜配線５４は、最終的にＣＭ
Ｐにより研磨されるため、その表面にレジスト等の残渣
が発生することもない。従って、本実施形態の製造方法
によっても、上述した第１の従来方法または第２の従来
方法が有する問題は、共に克服することができる。
【００７４】ところで、上述した実施の形態４は、多層
配線構造の１層を形成する方法を例示したものであり、
本発明の適用は上記の場合に限定されるものではない。
すなわち、上述した一連の工程を繰り返して実行するこ
とにより、相互に導通する複数の配線層からなる多層配
線構造を形成することができる。
配線構造の１層を形成する方法を例示したものであり、
本発明の適用は上記の場合に限定されるものではない。
すなわち、上述した一連の工程を繰り返して実行するこ
とにより、相互に導通する複数の配線層からなる多層配
線構造を形成することができる。
【００７５】実施の形態５．次に、図６を参照して本発
明の実施の形態５について説明する。図６は、本発明の
実施の形態５の製造方法を説明するための断面図を示
す。本実施形態の製造方法では、図６（ａ）に示すよう
に、先ず半導体基板６０の上にスパッタリング法によ
り、１μｍ程度の膜厚でアルミ膜６２が成膜される。ア
ルミ膜６２の上には、プラズマＣＶＤ法により、０．３
μｍ程度の膜厚でシリコン酸化膜６４が成膜される。
尚、アルミ膜６２やシリコン酸化膜６４の膜厚は、上記
の値に限定されるものではなく適宜変更が可能である。
シリコン酸化膜６４の上層では、第１レジスト６６が、
将来的に上層配線層との接続に利用されるプラグの形状
にパターニングされる。
明の実施の形態５について説明する。図６は、本発明の
実施の形態５の製造方法を説明するための断面図を示
す。本実施形態の製造方法では、図６（ａ）に示すよう
に、先ず半導体基板６０の上にスパッタリング法によ
り、１μｍ程度の膜厚でアルミ膜６２が成膜される。ア
ルミ膜６２の上には、プラズマＣＶＤ法により、０．３
μｍ程度の膜厚でシリコン酸化膜６４が成膜される。
尚、アルミ膜６２やシリコン酸化膜６４の膜厚は、上記
の値に限定されるものではなく適宜変更が可能である。
シリコン酸化膜６４の上層では、第１レジスト６６が、
将来的に上層配線層との接続に利用されるプラグの形状
にパターニングされる。
【００７６】図６（ｂ）に示すように、シリコン酸化膜
６４は、第１レジスト６６をマスクとするドライエッチ
ングによりパターニングされる。上記のエッチングが終
了すると、第１レジスト６６がシリコン酸化膜６４の表
面から除去される。
６４は、第１レジスト６６をマスクとするドライエッチ
ングによりパターニングされる。上記のエッチングが終
了すると、第１レジスト６６がシリコン酸化膜６４の表
面から除去される。
【００７７】上記の処理によりパターニングされたシリ
コン酸化膜６４をマスクとして、アルミ膜６２が、その
膜厚の途中まで、具体的には、０．６μｍの深さまでエ
ッチングされる。次いで、図６（ｃ）に示すように、ア
ルミ膜６２およびシリコン酸化膜６４の上に、スパッタ
リング法により、３０nm程度の膜厚でTiN膜６７が成膜
される。TiN膜６７は、次工程において、その上にレジ
ストがパターニングされる際に、下地からの反射を防止
する反射防止層として機能すると共に、微細なアルミパ
ターンの上部を保護し、その信頼性を高める機能を有し
ている。
コン酸化膜６４をマスクとして、アルミ膜６２が、その
膜厚の途中まで、具体的には、０．６μｍの深さまでエ
ッチングされる。次いで、図６（ｃ）に示すように、ア
ルミ膜６２およびシリコン酸化膜６４の上に、スパッタ
リング法により、３０nm程度の膜厚でTiN膜６７が成膜
される。TiN膜６７は、次工程において、その上にレジ
ストがパターニングされる際に、下地からの反射を防止
する反射防止層として機能すると共に、微細なアルミパ
ターンの上部を保護し、その信頼性を高める機能を有し
ている。
【００７８】次に、図６（ｄ）に示すように、微細な薄
膜配線を形成するための第２レジスト６８が、TiN膜６
７の上に成膜される。本実施形態において、第２レジス
ト６８には、上述したプロセスで形成された凸状部分に
隣接するように形成される部分７０と、その凸状部分か
ら離れた位置に形成される部分７２とが含まれている。
アルミ膜６２のうち、前者の部分７０に覆われる部分
は、将来的に上層の配線と導通する配線となり、一方、
後者の部分７２に覆われる部分は、将来的に上層の配線
とは導通しない配線となる。
膜配線を形成するための第２レジスト６８が、TiN膜６
７の上に成膜される。本実施形態において、第２レジス
ト６８には、上述したプロセスで形成された凸状部分に
隣接するように形成される部分７０と、その凸状部分か
ら離れた位置に形成される部分７２とが含まれている。
アルミ膜６２のうち、前者の部分７０に覆われる部分
は、将来的に上層の配線と導通する配線となり、一方、
後者の部分７２に覆われる部分は、将来的に上層の配線
とは導通しない配線となる。
【００７９】第２レジスト６８をマスクとする異方性エ
ッチングが行われることにより、アルミ膜６２およびTi
N膜６７が所望の形状にパターニングされる。上記のエ
ッチングが終了した後、第２レジスト６８が除去される
ことにより図６（ｅ）に示す配線構造が形成される。
ッチングが行われることにより、アルミ膜６２およびTi
N膜６７が所望の形状にパターニングされる。上記のエ
ッチングが終了した後、第２レジスト６８が除去される
ことにより図６（ｅ）に示す配線構造が形成される。
【００８０】次に、図６（ｆ）に示すように、半導体基
板６０の全面が層間絶縁膜７４で覆われる。層間絶縁膜
７４は、残存するアルミ膜６２が完全に覆われるよう
に、その膜厚以上の厚さとする必要がある。本実施形態
では、プラズマＣＶＤ法により、０．８μｍのシリコン
酸化膜を堆積させることにより、層間絶縁膜７４を形成
している。
板６０の全面が層間絶縁膜７４で覆われる。層間絶縁膜
７４は、残存するアルミ膜６２が完全に覆われるよう
に、その膜厚以上の厚さとする必要がある。本実施形態
では、プラズマＣＶＤ法により、０．８μｍのシリコン
酸化膜を堆積させることにより、層間絶縁膜７４を形成
している。
【００８１】最後に、ＣＭＰにより層間絶縁膜７４が研
磨される。このＣＭＰは、図６（ｇ）に示すように、ア
ルミ膜６２の凸状部分が層間絶縁膜７４の上部に露出す
るまで行われる。その結果、アルミ膜６２の凸状部分
は、層間絶縁膜７４の層中に存在する配線と、層間絶縁
膜７４の更に上層に形成される配線とを導通させるプラ
グを兼ねる金属配線となる。
磨される。このＣＭＰは、図６（ｇ）に示すように、ア
ルミ膜６２の凸状部分が層間絶縁膜７４の上部に露出す
るまで行われる。その結果、アルミ膜６２の凸状部分
は、層間絶縁膜７４の層中に存在する配線と、層間絶縁
膜７４の更に上層に形成される配線とを導通させるプラ
グを兼ねる金属配線となる。
【００８２】このように、本実施形態の製造方法によれ
ば、同一層内に、プラグとなる厚膜配線と、信号用配線
等に適した微細な薄膜配線とを精度良く形成することが
できる。また、本実施形態では、上記の厚膜配線を形成
すべき部分に、第２レジスト６８を重ねてパターニング
する必要がない。更に、プラグとなる厚膜配線は、最終
的にＣＭＰにより研磨されるため、その表面にレジスト
等の残渣が発生することもない。従って、本実施形態の
製造方法によっても、上述した第１の従来方法または第
２の従来方法が有する問題は、共に克服することができ
る。
ば、同一層内に、プラグとなる厚膜配線と、信号用配線
等に適した微細な薄膜配線とを精度良く形成することが
できる。また、本実施形態では、上記の厚膜配線を形成
すべき部分に、第２レジスト６８を重ねてパターニング
する必要がない。更に、プラグとなる厚膜配線は、最終
的にＣＭＰにより研磨されるため、その表面にレジスト
等の残渣が発生することもない。従って、本実施形態の
製造方法によっても、上述した第１の従来方法または第
２の従来方法が有する問題は、共に克服することができ
る。
【００８３】ところで、上述した実施の形態５は、多層
配線構造の１層を形成する方法を例示したものであり、
本発明の適用は上記の場合に限定されるものではない。
すなわち、上述した一連の工程を繰り返して実行するこ
とにより、相互に導通する複数の配線層からなる多層配
線構造を形成することができる。
配線構造の１層を形成する方法を例示したものであり、
本発明の適用は上記の場合に限定されるものではない。
すなわち、上述した一連の工程を繰り返して実行するこ
とにより、相互に導通する複数の配線層からなる多層配
線構造を形成することができる。
【００８４】実施の形態６．次に、図７を参照して本発
明の実施の形態６について説明する。図７は、本発明の
実施の形態６の製造方法を説明するための断面図を示
す。本実施形態の製造方法は、反射防止層となるTiN膜
を予め２層のアルミ膜の間に介在させておく点において
実施の形態５の方法と異なっている。以下、個々の工程
に沿って本実施形態の製造方法について説明する。尚、
図７において、図６に示す構成部分と同一の部分には、
同一の符号を付してその説明を省略する。
明の実施の形態６について説明する。図７は、本発明の
実施の形態６の製造方法を説明するための断面図を示
す。本実施形態の製造方法は、反射防止層となるTiN膜
を予め２層のアルミ膜の間に介在させておく点において
実施の形態５の方法と異なっている。以下、個々の工程
に沿って本実施形態の製造方法について説明する。尚、
図７において、図６に示す構成部分と同一の部分には、
同一の符号を付してその説明を省略する。
【００８５】本実施形態の製造方法では、図７（ａ）に
示すように、先ず半導体基板６０の上にスパッタリング
法により第１アルミ膜７６が成膜される。第１アルミ膜
７６の上には反射防止用のTiN膜７８が形成される。ま
た、TiN膜７８の上に、第２アルミ膜８０が成膜され
る。第２アルミ膜８０の上には、プラズマＣＶＤ法によ
りシリコン酸化膜６４が形成される。本実施形態におい
て、第１アルミ膜７６および第２アルミ膜８０は、それ
ぞれ０．４μｍの膜厚で、TiN膜７８は３０nmの膜厚
で、また、シリコン酸化膜６４は０．３μｍの膜厚で形
成されているが、それらの膜厚は上記の値に限定される
ものではなく、適宜変更が可能である。シリコン酸化膜
６４の上層では、第１レジスト６６が、将来的に上層配
線層との接続に利用されるプラグの形状にパターニング
される。
示すように、先ず半導体基板６０の上にスパッタリング
法により第１アルミ膜７６が成膜される。第１アルミ膜
７６の上には反射防止用のTiN膜７８が形成される。ま
た、TiN膜７８の上に、第２アルミ膜８０が成膜され
る。第２アルミ膜８０の上には、プラズマＣＶＤ法によ
りシリコン酸化膜６４が形成される。本実施形態におい
て、第１アルミ膜７６および第２アルミ膜８０は、それ
ぞれ０．４μｍの膜厚で、TiN膜７８は３０nmの膜厚
で、また、シリコン酸化膜６４は０．３μｍの膜厚で形
成されているが、それらの膜厚は上記の値に限定される
ものではなく、適宜変更が可能である。シリコン酸化膜
６４の上層では、第１レジスト６６が、将来的に上層配
線層との接続に利用されるプラグの形状にパターニング
される。
【００８６】図７（ｂ）に示すように、シリコン酸化膜
６４は、第１レジスト６６をマスクとするドライエッチ
ングによりパターニングされる。上記のエッチングが終
了すると、第１レジスト６６がシリコン酸化膜６４の表
面から除去される。
６４は、第１レジスト６６をマスクとするドライエッチ
ングによりパターニングされる。上記のエッチングが終
了すると、第１レジスト６６がシリコン酸化膜６４の表
面から除去される。
【００８７】次に、図７（ｃ）に示すように、パターニ
ングされたシリコン酸化膜６４をマスクとして、第２ア
ルミ膜８０がエッチングされる。上記のエッチングは、
TiNに対して第２アルミ膜８０を高い選択比で除去し得
る条件で行われる。このため、本実施形態では、上記の
エッチングの際にTiN膜７８をストッパー膜として機能
させることができ、エッチングの深さを基板の全体にお
いて均一化することができる。
ングされたシリコン酸化膜６４をマスクとして、第２ア
ルミ膜８０がエッチングされる。上記のエッチングは、
TiNに対して第２アルミ膜８０を高い選択比で除去し得
る条件で行われる。このため、本実施形態では、上記の
エッチングの際にTiN膜７８をストッパー膜として機能
させることができ、エッチングの深さを基板の全体にお
いて均一化することができる。
【００８８】次に、図７（ｄ）に示すように、微細な薄
膜配線を形成するための第２レジスト６８が、TiN膜７
８の上に成膜される。第２レジスト６８には、実施の形
態５の場合と同様に、上述したプロセスで形成された凸
状部分に隣接するように形成される部分７０と、その凸
状部分から離れた位置に形成される部分７２とが含まれ
ている。第１アルミ膜７６のうち、前者の部分７０に覆
われる部分は、将来的に上層の配線と導通する配線とな
り、一方、後者の部分７２に覆われる部分は、将来的に
上層の配線とは導通しない配線となる。
膜配線を形成するための第２レジスト６８が、TiN膜７
８の上に成膜される。第２レジスト６８には、実施の形
態５の場合と同様に、上述したプロセスで形成された凸
状部分に隣接するように形成される部分７０と、その凸
状部分から離れた位置に形成される部分７２とが含まれ
ている。第１アルミ膜７６のうち、前者の部分７０に覆
われる部分は、将来的に上層の配線と導通する配線とな
り、一方、後者の部分７２に覆われる部分は、将来的に
上層の配線とは導通しない配線となる。
【００８９】第２レジスト６８をマスクとする異方性エ
ッチングが行われることにより、TiN膜７８および第１
アルミ膜７６が所望の形状にパターニングされる。上記
のエッチングが終了した後、第２レジスト６８が除去さ
れることにより図７（ｅ）に示す配線構造が形成され
る。
ッチングが行われることにより、TiN膜７８および第１
アルミ膜７６が所望の形状にパターニングされる。上記
のエッチングが終了した後、第２レジスト６８が除去さ
れることにより図７（ｅ）に示す配線構造が形成され
る。
【００９０】以後、実施の形態５の場合と同様の処理が
実行されることにより、同一層内に、プラグを兼ねる厚
膜配線と、信号用配線等に適した微細な薄膜配線とが精
度良く形成される。本実施形態の製造方法によれば、実
施の形態５の場合と同様に、上述した第１の従来方法ま
たは第２の従来方法が有する問題を共に克服しつつ、高
さの異なる配線を同一層内に精度良く形成することがで
きる。
実行されることにより、同一層内に、プラグを兼ねる厚
膜配線と、信号用配線等に適した微細な薄膜配線とが精
度良く形成される。本実施形態の製造方法によれば、実
施の形態５の場合と同様に、上述した第１の従来方法ま
たは第２の従来方法が有する問題を共に克服しつつ、高
さの異なる配線を同一層内に精度良く形成することがで
きる。
【００９１】また、本実施形態の製造方法では、上記の
如く、TiN膜７８をエッチング時のストッパー膜として
利用することができる。このため、第２アルミ膜８０の
エッチングを時間制御で行う必要が無く、プラグとなる
部分の高さ（残存する第２アルミ膜８０の厚さ）、およ
び薄膜配線となる部分の高さ（残存する第１アルミ膜８
０の厚さと残存するTiN膜７８の厚さとの和）を半導体
基板６０の全面において容易に均一化することができ
る。
如く、TiN膜７８をエッチング時のストッパー膜として
利用することができる。このため、第２アルミ膜８０の
エッチングを時間制御で行う必要が無く、プラグとなる
部分の高さ（残存する第２アルミ膜８０の厚さ）、およ
び薄膜配線となる部分の高さ（残存する第１アルミ膜８
０の厚さと残存するTiN膜７８の厚さとの和）を半導体
基板６０の全面において容易に均一化することができ
る。
【００９２】ところで、上述した実施の形態６は、多層
配線構造の１層を形成する方法を例示したものであり、
本発明の適用は上記の場合に限定されるものではない。
すなわち、上述した一連の工程を繰り返して実行するこ
とにより、相互に導通する複数の配線層からなる多層配
線構造を形成することができる。
配線構造の１層を形成する方法を例示したものであり、
本発明の適用は上記の場合に限定されるものではない。
すなわち、上述した一連の工程を繰り返して実行するこ
とにより、相互に導通する複数の配線層からなる多層配
線構造を形成することができる。
【００９３】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
乃至４の何れか１項記載の発明によれば、同一層内に厚
膜配線と薄膜配線とを配置することができるため、半導
体装置の集積度を高めることができる。また、厚膜配線
の表面がハードマスクで被われているため、厚膜配線の
形状はハードマスクの形状により決定される。更に、本
発明によれば、厚膜配線の表面にレジスト残渣が生ずる
のを確実に防止することができる。従って、本発明によ
れば、高い配線精度を有し、かつ、安定した品質を有す
る半導体装置を実現することができる。
ているので、以下に示すような効果を奏する。請求項１
乃至４の何れか１項記載の発明によれば、同一層内に厚
膜配線と薄膜配線とを配置することができるため、半導
体装置の集積度を高めることができる。また、厚膜配線
の表面がハードマスクで被われているため、厚膜配線の
形状はハードマスクの形状により決定される。更に、本
発明によれば、厚膜配線の表面にレジスト残渣が生ずる
のを確実に防止することができる。従って、本発明によ
れば、高い配線精度を有し、かつ、安定した品質を有す
る半導体装置を実現することができる。
【００９４】請求項５記載の発明によれば、ハードマス
クを使って金属材料を途中までエッチングすることによ
り、金属材料の表面に、厚膜配線の形状の凸部を形成す
ることができる。次いで、レジストをマスクとして金属
材料をエッチングすることで、厚膜配線と、薄膜配線と
を、同一層内において、共に精度良くパターニングする
ことができる。
クを使って金属材料を途中までエッチングすることによ
り、金属材料の表面に、厚膜配線の形状の凸部を形成す
ることができる。次いで、レジストをマスクとして金属
材料をエッチングすることで、厚膜配線と、薄膜配線と
を、同一層内において、共に精度良くパターニングする
ことができる。
【００９５】請求項６記載の発明によれば、厚膜配線と
同じ層内に形成される薄膜配線の表面を反射防止膜で覆
っておくことができる。同一層内に厚膜配線と薄膜配線
とを形成する場合、第１回目のエッチングで厚膜配線と
薄膜配線の段差を形成し、第２回目のエッチングで、そ
れら両者を形成する手法が採られる。従って、薄膜配線
を精度良く形成するためには、第１回目のエッチングで
薄くされた金属材料の上に、精度良くレジストをパター
ニングする必要がある。本発明では、薄膜材料の表面、
すなわち、第１回目のエッチングで薄くされた金属材料
の表面に、反射防止膜を形成することが許容されてい
る。このため、本発明の構造によれば、薄膜配線の形状
に関して優れた精度を確保することができる。
同じ層内に形成される薄膜配線の表面を反射防止膜で覆
っておくことができる。同一層内に厚膜配線と薄膜配線
とを形成する場合、第１回目のエッチングで厚膜配線と
薄膜配線の段差を形成し、第２回目のエッチングで、そ
れら両者を形成する手法が採られる。従って、薄膜配線
を精度良く形成するためには、第１回目のエッチングで
薄くされた金属材料の上に、精度良くレジストをパター
ニングする必要がある。本発明では、薄膜材料の表面、
すなわち、第１回目のエッチングで薄くされた金属材料
の表面に、反射防止膜を形成することが許容されてい
る。このため、本発明の構造によれば、薄膜配線の形状
に関して優れた精度を確保することができる。
【００９６】請求項７記載の発明によれば、厚膜配線
を、平坦部分と凸状部分とで構成することができる。従
って、厚膜配線は、第１回目のエッチングで凸状部分を
形成し、次いで、第２回目のエッチングで、凸状部分を
保護しながら平坦部分をパターニングすることで形成で
きる。凸状部分は、平坦部分に比して狭い占有面積内に
配置されているため、第２回目のエッチングの際に凸状
部分を保護するためのマスクにはさほど高い精度が要求
されない。従って、本発明によれば、同一層内に厚膜配
線と薄膜配線とを有し、かつ、安定した品質を有する半
導体装置を実現することができる。
を、平坦部分と凸状部分とで構成することができる。従
って、厚膜配線は、第１回目のエッチングで凸状部分を
形成し、次いで、第２回目のエッチングで、凸状部分を
保護しながら平坦部分をパターニングすることで形成で
きる。凸状部分は、平坦部分に比して狭い占有面積内に
配置されているため、第２回目のエッチングの際に凸状
部分を保護するためのマスクにはさほど高い精度が要求
されない。従って、本発明によれば、同一層内に厚膜配
線と薄膜配線とを有し、かつ、安定した品質を有する半
導体装置を実現することができる。
【００９７】請求項８記載の発明によれば、凸状部分と
平坦部分との境界が単一金属である厚膜配線が実現され
る。また、厚膜配線の表面には、薄膜配線の表面と同様
に、反射防止膜が形成される。このような構造は、第１
回目のエッチングで凸状部分を形成した後、金属材料の
全面に反射防止膜を成膜し、次いで第２回目のエッチン
グで平坦部分をパターニングすることにより得ることが
できる。この場合、第２回目のエッチングの際に用いら
れるマスクは、反射防止膜の上に形成することができ
る。従って、本発明によれば、薄膜配線および厚膜配線
の双方を精度良く形成することができる。
平坦部分との境界が単一金属である厚膜配線が実現され
る。また、厚膜配線の表面には、薄膜配線の表面と同様
に、反射防止膜が形成される。このような構造は、第１
回目のエッチングで凸状部分を形成した後、金属材料の
全面に反射防止膜を成膜し、次いで第２回目のエッチン
グで平坦部分をパターニングすることにより得ることが
できる。この場合、第２回目のエッチングの際に用いら
れるマスクは、反射防止膜の上に形成することができ
る。従って、本発明によれば、薄膜配線および厚膜配線
の双方を精度良く形成することができる。
【００９８】請求項９記載の発明によれば、凸状部分と
平坦部分との境界に反射防止膜が介在した厚膜配線が実
現される。この場合、第１回目のエッチングの際に、反
射防止膜をエッチングストッパーとして機能させること
ができる。従って、本発明によれば、厚膜配線および薄
膜配線を精度良く形成することができると共に、それら
を形成するための条件管理を簡単化することができる。
平坦部分との境界に反射防止膜が介在した厚膜配線が実
現される。この場合、第１回目のエッチングの際に、反
射防止膜をエッチングストッパーとして機能させること
ができる。従って、本発明によれば、厚膜配線および薄
膜配線を精度良く形成することができると共に、それら
を形成するための条件管理を簡単化することができる。
【００９９】請求項１０記載の発明によれば、金属材料
に第１回目のエッチングを施して凸状部分を形成した
後、その上に反射防止膜を形成し、次いで第２回目のエ
ッチングを行う手法で、厚膜配線と薄膜配線を精度良く
形成することができる。
に第１回目のエッチングを施して凸状部分を形成した
後、その上に反射防止膜を形成し、次いで第２回目のエ
ッチングを行う手法で、厚膜配線と薄膜配線を精度良く
形成することができる。
【０１００】請求項１１記載の発明によれば、金属材料
の膜に挟まれた反射防止膜をエッチングストッパーとし
つつ第１回目のエッチングを行うことで、容易に凸状部
分を形成することができる。その後、反射防止膜の上で
レジストをパターニングし、そのレジストをマスクとし
て第２回目のエッチングを行うことで、厚膜配線と薄膜
配線を精度良く形成することができる。
の膜に挟まれた反射防止膜をエッチングストッパーとし
つつ第１回目のエッチングを行うことで、容易に凸状部
分を形成することができる。その後、反射防止膜の上で
レジストをパターニングし、そのレジストをマスクとし
て第２回目のエッチングを行うことで、厚膜配線と薄膜
配線を精度良く形成することができる。
【０１０１】請求項１２記載の発明によれば、電源配線
や接地配線などの大電流用の配線を、信号配線などの小
電流用の配線と同じ層内に備える半導体装置を実現する
ことができる。
や接地配線などの大電流用の配線を、信号配線などの小
電流用の配線と同じ層内に備える半導体装置を実現する
ことができる。
【０１０２】請求項１３記載の発明によれば、上層の配
線との接続を得るためのプラグとしても機能する厚膜配
線と、厚膜配線に比して膜厚の薄い薄膜配線とを同一層
内に備える半導体装置を実現することができる。
線との接続を得るためのプラグとしても機能する厚膜配
線と、厚膜配線に比して膜厚の薄い薄膜配線とを同一層
内に備える半導体装置を実現することができる。
【０１０３】請求項１４乃至１７の何れか１項記載の発
明によれば、薄膜配線の上に反射防止膜が形成されてい
る。薄膜配線をパターニングするためのマスクは、反射
防止膜の上に形成することができる。従って、本発明に
よれば、薄膜配線に対して優れた精度を付与することが
できる。
明によれば、薄膜配線の上に反射防止膜が形成されてい
る。薄膜配線をパターニングするためのマスクは、反射
防止膜の上に形成することができる。従って、本発明に
よれば、薄膜配線に対して優れた精度を付与することが
できる。
【０１０４】請求項１８記載の発明によれば、金属材料
の表面をハードマスクで保護しつつ第１回目のエッチン
グを行うことでプラグ用厚膜配線と薄膜配線との段差を
形成することができる。更に、反射防止膜を形成した後
に、第２回目のエッチングを行うことで、プラグ用厚膜
配線と薄膜配線とを形成することができる。その後、研
磨により層間絶縁膜と共にハードマスクを除去すること
で、同一層内に所望の構造を得ることができる。
の表面をハードマスクで保護しつつ第１回目のエッチン
グを行うことでプラグ用厚膜配線と薄膜配線との段差を
形成することができる。更に、反射防止膜を形成した後
に、第２回目のエッチングを行うことで、プラグ用厚膜
配線と薄膜配線とを形成することができる。その後、研
磨により層間絶縁膜と共にハードマスクを除去すること
で、同一層内に所望の構造を得ることができる。
【０１０５】請求項１９記載の発明によれば、金属材料
の表面をハードマスクで保護しつつ反射防止膜が露出す
るまで第１回目のエッチングを行うことでプラグ用厚膜
配線と薄膜配線との段差を形成することができる。更
に、反射防止膜の上にレジストをパターニングして第２
回目のエッチングを行うことで、プラグ用厚膜配線と薄
膜配線とを所望の形状とすることができる。その後、研
磨により層間絶縁膜と共にハードマスクを除去すること
で、同一層内に所望の構造を得ることができる。
の表面をハードマスクで保護しつつ反射防止膜が露出す
るまで第１回目のエッチングを行うことでプラグ用厚膜
配線と薄膜配線との段差を形成することができる。更
に、反射防止膜の上にレジストをパターニングして第２
回目のエッチングを行うことで、プラグ用厚膜配線と薄
膜配線とを所望の形状とすることができる。その後、研
磨により層間絶縁膜と共にハードマスクを除去すること
で、同一層内に所望の構造を得ることができる。
【０１０６】請求項２０記載の発明によれば、凸部と隣
接する位置をレジストでマスクすることにより、プラグ
用厚膜配線と導通する薄膜配線を形成することができ
る。
接する位置をレジストでマスクすることにより、プラグ
用厚膜配線と導通する薄膜配線を形成することができ
る。
【図１】 本発明の実施の形態１の製造方法を説明する
ための図である。
ための図である。
【図２】 本発明の実施の形態２の製造方法を説明する
ための図である。
ための図である。
【図３】 本発明の実施の形態３の製造方法を説明する
ための図である。
ための図である。
【図４】 本発明の実施の形態４の製造方法を説明する
ための図（その１）である。
ための図（その１）である。
【図５】 本発明の実施の形態４の製造方法を説明する
ための図（その２）である。
ための図（その２）である。
【図６】 本発明の実施の形態５の製造方法を説明する
ための図である。
ための図である。
【図７】 本発明の実施の形態６の製造方法を説明する
ための図である。
ための図である。
【図８】 半導体装置の製造方法の第１の従来例を説明
するための図である。
するための図である。
【図９】 半導体装置の製造方法の第２の従来例を説明
するための図である。
するための図である。
１；２０；４６；６６ 第１レジスト、 ２ ハードマ
スク材、 ３ アルミ合金膜、 ４ 絶縁膜、 ５；３
０；５０；６８ 第２レジスト、 ６；５４厚膜配線、
７；５２ 薄膜配線、 ８；６０ 半導体基板、
１０ 金属膜、 １２ 反射防止膜、 １４ レジス
ト、 １６；３２ 第１配線、 １８；３４ 第２配
線、 ２２ 第１反射防止膜、 ２４ 第１金属膜、
２６ 第２反射防止膜、 ２８ 第２金属膜、 ２９
バリアメタル、 ３２ 第１の層間絶縁膜、 ３４
第１拡散防止金属膜、 ３６ AlCu膜、 ３８
第２拡散防止金属膜、 ４０ W膜、 ４２ SiN
膜、 ４４ 反射防止有機化合物膜、 ４８ 反射
防止金属膜 ５６；７４ 層間絶縁膜、 ６２ ア
ルミ膜、 ６４ シリコン酸化膜、 ６７；７８
TiN膜、 ７６ 第１アルミ膜、 ８０ 第２アル
ミ膜。
スク材、 ３ アルミ合金膜、 ４ 絶縁膜、 ５；３
０；５０；６８ 第２レジスト、 ６；５４厚膜配線、
７；５２ 薄膜配線、 ８；６０ 半導体基板、
１０ 金属膜、 １２ 反射防止膜、 １４ レジス
ト、 １６；３２ 第１配線、 １８；３４ 第２配
線、 ２２ 第１反射防止膜、 ２４ 第１金属膜、
２６ 第２反射防止膜、 ２８ 第２金属膜、 ２９
バリアメタル、 ３２ 第１の層間絶縁膜、 ３４
第１拡散防止金属膜、 ３６ AlCu膜、 ３８
第２拡散防止金属膜、 ４０ W膜、 ４２ SiN
膜、 ４４ 反射防止有機化合物膜、 ４８ 反射
防止金属膜 ５６；７４ 層間絶縁膜、 ６２ ア
ルミ膜、 ６４ シリコン酸化膜、 ６７；７８
TiN膜、 ７６ 第１アルミ膜、 ８０ 第２アル
ミ膜。
フロントページの続き (72)発明者 渡谷 隆 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 永野 誠 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F004 AA04 DB03 DB07 DB09 DB12 DB26 EA06 EA07 EA22 EA28 EB02 EB03 5F033 HH08 HH09 HH18 HH19 HH33 JJ08 JJ09 JJ19 JJ33 KK08 KK09 KK18 KK19 KK33 MM05 MM08 MM13 MM28 NN03 NN05 NN07 PP09 PP15 QQ03 QQ08 QQ09 QQ13 QQ16 QQ24 QQ27 QQ28 QQ30 QQ48 RR04 SS15 XX01 XX03 XX21 5F046 PA04 PA05
Claims (20)
- 【請求項１】 第１の膜厚を有する厚膜配線と、前記第
１の膜厚に比して小さな第２の膜厚を有する薄膜配線と
を同一層内に備える半導体装置であって、 前記厚膜配線の表面を覆うハードマスクを備え、 前記ハードマスクは、前記厚膜配線のパターニングに適
したエッチング、および前記薄膜配線のパターニングに
適したエッチングに対して耐性を有し、かつ、耐熱性を
有することを特徴とする半導体装置。 - 【請求項２】 前記ハードマスクはシリコン酸化膜であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記ハードマスクはシリコン窒化膜であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記ハードマスクはタングステン膜であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項５】 第１の膜厚を有する厚膜配線と、前記第
１の膜厚に比して小さな第２の膜厚を有する薄膜配線と
を同一層内に備える半導体装置を製造する方法であっ
て、 半導体基板の上に前記第１の膜厚で金属材料を堆積させ
るステップと、 前記金属材料の上に、シリコン酸化膜、シリコン窒化膜
またはタングステン膜からなるハードマスクを形成する
ステップと、 前記ハードマスクを前記厚膜配線の形状にパターニング
するステップと、 パターニングされた前記ハードマスクをマスクとして、
前記金属材料の露出部分を前記第２の膜厚までエッチン
グするステップと、 前記第２の膜厚までエッチングされた金属材料の上で、
前記薄膜配線の形状にレジストをパターニングするステ
ップと、 パターニングされた前記レジストをマスクとするエッチ
ングにより、前記金属材料の露出部分を除去するステッ
プと、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項６】 第１の膜厚を有する厚膜配線と、前記第
１の膜厚に比して小さな第２の膜厚を有する薄膜配線と
を同一層内に備える半導体装置であって、 前記薄膜配線の表面を覆う金属製の反射防止膜を備える
ことを特徴とする半導体装置。 - 【請求項７】 前記厚膜配線は、前記薄膜配線と同じ膜
厚を有する平坦部分と、前記平坦部分の上に形成される
凸状部分とを備え、 前記凸状部分は、その占有面積が、前記平坦部分に比し
て小さくなるようにレイアウトされていることを特徴と
する請求項６記載の半導体装置。 - 【請求項８】 前記平坦部分と前記凸状部分との境界
は、単一の金属材料で構成されており、かつ、 前記厚膜配線の表面を覆う金属製の反射防止膜を備える
ことを特徴とする請求項７記載の半導体装置。 - 【請求項９】 前記平坦部分と前記凸状部分との境界
に、前記平坦部分の全面を覆う金属製の反射防止膜が介
在することを特徴とする請求項７記載の半導体装置。 - 【請求項１０】 第１の膜厚を有する厚膜配線と、前記
第１の膜厚に比して小さな第２の膜厚を有する薄膜配線
とを同一層内に備える半導体装置を製造する方法であっ
て、 半導体基板の上に前記第１の膜厚で金属材料を堆積させ
るステップと、 前記厚膜配線を形成すべき部位に含まれ、かつ、その部
位に比して小さな所定の領域が覆われるように、前記金
属材料の上で第１レジストを所望の形状にパターニング
するステップと、 前記第１レジストをマスクとして前記金属材料の露出部
分を前記第２の膜厚までエッチングすることにより、前
記金属材料の表面に凸状部分を形成するステップと、 前記エッチングの後に、前記金属材料の全面を覆う反射
防止膜を形成するステップと、 前記厚膜配線を形成すべき部位、および前記薄膜配線を
形成すべき部位が覆われるように、前記反射防止膜の上
で第２レジストをパターニングするステップと、 前記第２レジストをマスクとするエッチングにより、前
記反射防止膜および前記金属材料の不要部分を除去する
ステップと、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項１１】 第１の膜厚を有する厚膜配線と、前記
第１の膜厚に比して小さな第２の膜厚を有する薄膜配線
とを同一層内に備える半導体装置を製造する方法であっ
て、 配線用金属材料の膜と、反射防止膜と、配線用金属材料
の膜とがその順で積み重ねられた積層膜を、前記第１の
膜厚で半導体基板の上に形成するステップと、 前記厚膜配線を形成すべき部位に含まれ、かつ、その部
位に比して小さな所定の領域が覆われるように、前記積
層膜の上で第１レジストを所望の形状にパターニングす
るステップと、 前記第１レジストをマスクとして、前記反射防止膜が露
出するまで、前記積層膜の露出部分をエッチングするこ
とにより、前記反射防止膜の表面に凸状部分を形成する
ステップと、 前記厚膜配線を形成すべき部位、および前記薄膜配線を
形成すべき部位が覆われるように、前記反射防止膜およ
び前記凸状部分の上で第２レジストをパターニングする
ステップと、 前記第２レジストをマスクとするエッチングにより、前
記反射防止膜および前記金属材料の不要部分を除去する
ステップと、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項１２】 前記厚膜配線は、当該半導体装置の電
源配線または接地配線であることを特徴とする請求項１
乃至４および６乃至９の何れか１項記載の半導体装置。 - 【請求項１３】 第１の膜厚を有する厚膜配線と、前記
第１の膜厚に比して小さな第２の膜厚を有する薄膜配線
とを同一層内に備える半導体装置であって、 前記厚膜配線の周囲を取り囲むと共に、前記薄膜配線を
覆う層間絶縁膜を有し、 前記厚膜配線は、前記層間絶縁膜の上層に形成される配
線層との接続を得るプラグとしても機能するプラグ用厚
膜配線であることを特徴とする半導体装置。 - 【請求項１４】 前記薄膜配線の表面を覆う金属製の反
射防止膜を有することを特徴とする請求項１３記載の半
導体装置。 - 【請求項１５】 前記プラグ用厚膜配線の側面を覆う反
射防止膜を備えることを特徴とする請求項１４記載の半
導体装置。 - 【請求項１６】 前記プラグ用厚膜配線は、 膜厚および材質が前記薄膜配線のそれらと同じである基
礎金属膜部と、 前記基礎部の表面を覆う金属製の反射防止膜と、 前記反射防止膜の上に形成された第２金属膜部と、 を備えることを特徴とする請求項１４記載の半導体装
置。 - 【請求項１７】 前記プラグ用厚膜配線と隣接して形成
された薄膜配線を備え、 前記プラグ用厚膜配線の側面を覆う反射防止膜、或いは
前記プラグ用厚膜配線の基礎金属部と第２金属部との間
に介在する反射防止膜と、前記薄膜配線の表面を覆う反
射防止膜とは、連続した膜であることを特徴とする請求
項１５または１６記載の半導体装置。 - 【請求項１８】 第１の膜厚を有するプラグ用厚膜配線
と、前記第１の膜厚に比して小さな第２の膜厚を有する
薄膜配線とを同一層内に備える半導体装置を製造する方
法であって、 半導体基板の上に前記第１の膜厚に比して大きな膜厚で
金属材料を堆積させるステップと、 前記金属材料の上に、シリコン窒化膜またはシリコン酸
化膜からなるハードマスクを形成するステップと、 前記ハードマスクを前記プラグ用厚膜配線の形状にパタ
ーニングするステップと、 パターニングされた前記ハードマスクをマスクとして、
前記金属材料の露出部分を所定の膜厚までエッチングす
るステップと、 そのエッチングの後に、前記金属材料と、前記金属材料
の上に残存している前記ハードマスクとを覆う金属製の
反射防止膜を形成するステップと、 前記金属材料の薄膜部分を覆う反射防止膜の上で、前記
薄膜配線の形状にレジストをパターニングするステップ
と、 パターニングされた前記レジストをマスクとするエッチ
ングにより、前記反射防止膜および前記金属材料の不要
部分を除去するステップと、 そのエッチングの後に、前記金属材料と、前記金属材料
の上に残存している前記ハードマスクとが被覆されるよ
うに、層間絶縁膜を堆積させるステップと、 前記ハードマスクに被われている前記金属材料の厚膜部
分が露出するまで、前記層間絶縁膜の表面を研磨により
除去するステップと、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項１９】 第１の膜厚を有するプラグ用厚膜配線
と、前記第１の膜厚に比して小さな第２の膜厚を有する
薄膜配線とを同一層内に備える半導体装置を製造する方
法であって、 配線用金属材料の膜と、反射防止膜と、配線用金属材料
の膜とがその順で積み重ねられた積層膜を、前記第１の
膜厚に比して大きな膜厚で半導体基板の上に形成するス
テップと、 前記積層膜の上に、シリコン窒化膜またはシリコン酸化
膜からなるハードマスクを形成するステップと、 前記ハードマスクを前記プラグ用厚膜配線の形状にパタ
ーニングするステップと、 パターニングされた前記ハードマスクをマスクとして、
前記反射防止膜が露出するまで、前記積層膜の露出部分
をエッチングすることにより、前記反射防止膜の表面に
凸状部分を形成するステップと、 露出した前記反射防止膜の上で、前記薄膜配線の形状に
レジストをパターニングするステップと、 パターニングされた前記レジストをマスクとするエッチ
ングにより、前記反射防止膜および前記金属材料の不要
部分を除去するステップと、 そのエッチングの後に、前記金属材料と、その金属材料
の上に残存している前記反射防止膜と、その反射防止膜
の上に形成されている前記凸部とが被覆されるように、
層間絶縁膜を堆積させるステップと、 前記ハードマスクに被われている前記凸部が露出するま
で、前記層間絶縁膜の表面を研磨により除去するステッ
プと、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２０】 前記薄膜配線の形状にパターニングさ
れるレジストは、前記凸部と隣接する所定部位を被うよ
うにパターニングされることを特徴とする請求項１８ま
たは１９記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160254A JP2001338979A (ja) | 2000-05-30 | 2000-05-30 | 半導体装置およびその製造方法 |
| US09/756,846 US6822334B2 (en) | 2000-05-30 | 2001-01-10 | Semiconductor device having a layered wiring structure with hard mask covering |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160254A JP2001338979A (ja) | 2000-05-30 | 2000-05-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001338979A true JP2001338979A (ja) | 2001-12-07 |
Family
ID=18664471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000160254A Withdrawn JP2001338979A (ja) | 2000-05-30 | 2000-05-30 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6822334B2 (ja) |
| JP (1) | JP2001338979A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219456A (ja) * | 2009-03-19 | 2010-09-30 | Toppan Printing Co Ltd | パターン形成方法、インプリントモールド及びフォトマスク |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930256B1 (en) * | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
| US7670962B2 (en) | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
| US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
| US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
| US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
| US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
| KR100641980B1 (ko) * | 2004-12-17 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 배선 및 그 형성방법 |
| US8826531B1 (en) | 2005-04-05 | 2014-09-09 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers |
| US7339230B2 (en) * | 2006-01-09 | 2008-03-04 | International Business Machines Corporation | Structure and method for making high density mosfet circuits with different height contact lines |
| US7589398B1 (en) | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
| US7752752B1 (en) | 2007-01-09 | 2010-07-13 | Amkor Technology, Inc. | Method of fabricating an embedded circuit pattern |
| US7874065B2 (en) * | 2007-10-31 | 2011-01-25 | Nguyen Vinh T | Process for making a multilayer circuit board |
| US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
| KR102222909B1 (ko) * | 2013-10-10 | 2021-03-04 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02264432A (ja) | 1989-04-04 | 1990-10-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04372133A (ja) | 1991-06-21 | 1992-12-25 | Nec Corp | 半導体集積回路及びその製造方法 |
| JPH06349826A (ja) * | 1993-04-13 | 1994-12-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5346587A (en) * | 1993-08-12 | 1994-09-13 | Micron Semiconductor, Inc. | Planarization of a gate electrode for improved gate patterning over non-planar active area isolation |
| US6828230B2 (en) * | 1997-09-12 | 2004-12-07 | Micron Technology, Inc. | Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same |
| US6087269A (en) * | 1998-04-20 | 2000-07-11 | Advanced Micro Devices, Inc. | Method of making an interconnect using a tungsten hard mask |
| US6399515B1 (en) * | 1999-06-21 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity |
-
2000
- 2000-05-30 JP JP2000160254A patent/JP2001338979A/ja not_active Withdrawn
-
2001
- 2001-01-10 US US09/756,846 patent/US6822334B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219456A (ja) * | 2009-03-19 | 2010-09-30 | Toppan Printing Co Ltd | パターン形成方法、インプリントモールド及びフォトマスク |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020014695A1 (en) | 2002-02-07 |
| US6822334B2 (en) | 2004-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7960240B1 (en) | System and method for providing a dual via architecture for thin film resistors | |
| JP2001338979A (ja) | 半導体装置およびその製造方法 | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| US20160218062A1 (en) | Thin film resistor integration in copper damascene metallization | |
| JPH0680667B2 (ja) | 垂直金属相互接続体の平坦化方法 | |
| TWI734970B (zh) | 使用阻擋遮罩所形成之具有心軸切口的多重圖案化 | |
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| US7808048B1 (en) | System and method for providing a buried thin film resistor having end caps defined by a dielectric mask | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| WO2006095915A1 (ja) | 多層配線構造、半導体装置、パターン転写マスク、及び多層配線構造の製造方法 | |
| JP2000311939A (ja) | 半導体装置およびその製造方法 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| TWI833547B (zh) | 半導體元件的製造方法 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| US20230136674A1 (en) | Self-aligned double patterning (sadp) integration with wide line spacing | |
| KR100679827B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| JP2000357743A (ja) | 半導体装置およびその製造方法 | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| TW447080B (en) | Manufacturing method of dual damascene semiconductor device | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |