JP2010219456A - パターン形成方法、インプリントモールド及びフォトマスク - Google Patents

パターン形成方法、インプリントモールド及びフォトマスク Download PDF

Info

Publication number
JP2010219456A
JP2010219456A JP2009067179A JP2009067179A JP2010219456A JP 2010219456 A JP2010219456 A JP 2010219456A JP 2009067179 A JP2009067179 A JP 2009067179A JP 2009067179 A JP2009067179 A JP 2009067179A JP 2010219456 A JP2010219456 A JP 2010219456A
Authority
JP
Japan
Prior art keywords
pattern
substrate
hard mask
resist
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009067179A
Other languages
English (en)
Other versions
JP5359430B2 (ja
Inventor
Hiroko Yazawa
紘子 矢澤
Manabu Suzuki
学 鈴木
Munehisa Soma
宗尚 相馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2009067179A priority Critical patent/JP5359430B2/ja
Publication of JP2010219456A publication Critical patent/JP2010219456A/ja
Application granted granted Critical
Publication of JP5359430B2 publication Critical patent/JP5359430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】複数の段差を備えた微細な3次元構造パターンの形成に好適なパターン形成方法を提供することを目的とする。
【解決手段】3次元構造パターンを形成するパターン形成方法であって、基板にハードマスク層を形成する工程と、前記ハードマスク層をエッチングマスクとして、前記基板に第1の異方性エッチングを行う工程と、既に段差を備えた前記第1の異方性エッチングによって段差を備えた基板に第2のハードマスク層を形成する工程と、前記第2のハードマスク層をエッチングマスクとして、前記基板に第2の異方性エッチングを行う工程と、を備えたことを特徴とするパターン形成方法。
【選択図】図1

Description

本発明は、微細な3次元構造パターンの形成方法、ならびに該パターン形成方法を用いて製造されたインプリントモールド及びフォトマスクに関する。
基材に特定の微細な3次元構造パターンを形成した構造物は、広範に用いられている。例えば、半導体デバイス、光学素子、配線回路、記録デバイス、医療検査用チップ、ディスプレイパネル、マイクロ流路などが挙げられる。
近年、より微細なパターンや、より段数の多い構造に対する要求が増加している。例えば、半導体分野において、特定の微細な3次元構造パターンを形成したデュアルダマシン構造が提案されている。
デュアルダマシン構造の形成方法として、インプリント技術を用いる方法が知られている。インプリント法においては、モールドに形成された3次元構造パターンを転写することが可能であるので、多段構造のパターンを転写することも可能である。これにより、必要な工程数を削減できるということから、多段構造のインプリントモールドに対する要望が高まっている(特許文献1参照)。
また、微細な3次元構造パターンを転写するためのインプリントモールドの製造には、微細な3次元構造パターンの形成方法を用いることが知られている。
また、通常のデュアルダマシン構造形成工程では、形成する段差ごとに、レジストパターンを形成することが知られている。
また、多段構造などの微細な3次元構造パターンを製造する方法として、荷電子線リソグラフィを用いて階段状構造を形成する方法が知られている。
また、リソグラフィ法では、露光後の現像処理において、描画したレジストパターンが倒壊することが知られている。レジストパターンの倒壊は、パターンが高アスペクト比であるほど起こりやすいことが知られている。
例えば、レジスト表層に架橋を形成することにより、レジストパターンの倒壊を抑制する方法が提案されている(特許文献2参照)。
微細な3次元構造パターンの形成では、3次元パターンに応じて複数回のレジストのパターニングを行うことが知られている。
しかしながら、既に段差を備えた基板にレジストをコートする際には、レジストを平坦にコートすることができず(図4)、平坦でないレジスト膜にパターニングを行うと、レジストパターンの位置精度が低下するため、所望するレジストパターンを形成することは困難である。レジスト膜が平坦になるようにレジスト膜を厚くした場合(図5(a))、形成したレジストパターンのアスペクト比がレジスト膜の厚みに応じて高くなるため、レジストパターンの倒壊が発生し(図5(b))、所望するレジストパターンを得ることが困難である。
また、一般にレジストは絶縁物であるために、電子線による描画を行う際には、負電荷を持つ電子線によってレジスト膜表面に負電荷が誘起され、その負電荷がレジスト膜内を通って基板に放電できないと、レジスト膜表面に負電荷が蓄積され、その蓄積された負電荷によって電子線がレジスト膜表面近くで曲げられてしまい、描画の位置ずれが生じてしまうという問題があるため、既に段差を備えた基板上に新たにレジストのパターニングを行うことは困難である。
導電性のハードマスク層をエッチングマスクとして絶縁性の基板に異方性エッチングを行うことにより絶縁性の基板に段差を形成すると、段差の凹部にはハードマスク層が存在しないため、段差を備えた基板上に新たにレジストのパターニングを行う工程において、負電荷の蓄積による描画の位置ずれが問題となる。
以下、従来の典型的な多段構造のパターン形成方法の一例を示す。まず、ハードマスク層12を備えた基板11に、レジストをコートしレジスト膜13を形成し(図3(a))、該レジストのパターニングを行いレジストパターン14を形成する(図3(b))。次に、レジストパターン14をマスクとしてハードマスク層12をエッチングし、ハードマスクパターン15をマスクとして基板11をエッチングする(図3(c))。次に、洗浄し、1層目のパターンが作製される(図3(d))。次に、1層目パターンが形成された基板16に再度レジストをコートし(図3(e))、該レジストのパターニングを行う(図3(f))。次に、レジストパターンをマスクとしてハードマスク層をエッチングし、ハードマスクパターンをマスクとして基板をエッチングする(図3(g))。次に、洗浄し、2層目のパターンが作製される(図3(h))。これにより、2層目パターンが形成された基板17が作製される。
従来の典型的な多段構造のパターン形成方法では、第2のレジストパターニングにおいて、基板が既に段差を備えているため、レジストを平坦にコートすることができず、所望するレジストパターンを得ることが困難であり、微細な3次元構造パターンの形成に不適である。
また、第N番目に形成するパターンは第(N−1)番目に形成したパターンよりも小さいため、多段構造の段差が多くなるほど微細なパターンを形成しなければならず、所望するレジストパターンを得ることが困難であり、微細な3次元構造パターンの形成に不適である。
また、第1のパターンが作製された基板上の段差の凹部にはハードマスク層が存在しないため、第2のレジストパターニングを行う工程において、電子線によってレジストに誘起された負電荷が放電されず、レジスト膜表面に負電荷が蓄積され、その負電荷によって電子線がレジスト膜表面近くで曲げられ、描画の位置ずれが生じるため、微細な3次元構造パターンの形成に不適である。
特表2007−521645号公報 特開2004−085792号公報
そこで、本発明は、上述したような従来の典型的な多段構造のパターン形成方法の問題を解決するためになされたものであり、複数の段差を備えた微細な3次元構造パターンの形成に好適なパターン形成方法を提供することを目的とする。
本発明の請求項1に係る発明は、3次元構造パターンを形成するパターン形成方法であって、基板にハードマスク層を形成する工程と、前記ハードマスク層をエッチングマスクとして、前記基板に第1の異方性エッチングを行う工程と、既に前記第1の異方性エッチングによって段差を備えた前記基板に第2のハードマスク層を形成する工程と、前記第2のハードマスク層をエッチングマスクとして、前記基板に第2の異方性エッチングを行う工程と、を備えたことを特徴とするパターン形成方法である。
本発明の請求項2に係る発明は、請求項1に記載のパターン形成方法において、基板に第1番目のパターンを形成する工程と、前記基板の第1番目のパターンが形成された側に、順に、2番目からN番目までのパターンを形成する工程とを備え、前記第N番目のパターンの線幅は第(N−1)番目のパターンの線幅よりも大きいことを特徴とするパターン形成方法である。なお、本発明において、Nは2以上の自然数とする。
本発明の請求項3に係る発明は、請求項1または2に記載のパターン形成方法において、基板は、石英基板であり、ハードマスク層は、クロムからなる層であることを特徴とするパターン形成方法である。
本発明の請求項4に係る発明は、請求項1から3のいずれかに記載のパターン形成方法を用いて製造されたインプリントモールドである。
本発明の請求項5に係る発明は、請求項1から3のいずれかに記載のパターン形成方法を用いて製造されたフォトマスクである。
本発明によれば、第2のレジストパターニングにおいて、十分な平坦性をもってレジストをコートすることができる(図2)。このため、レジストパターニングの位置精度を向上させることができ、所望のパターンを精度良く得ることができる。また、第2のレジストパターニングにおいて、電子線によってレジストに誘起された負電荷が第2のハードマスク層を介して放電される。このため、レジストに負電荷が蓄積されず、第2のレジストパターニングにおいて描画の位置ずれを防ぐことができ、精度良く描画を行うことができる。また、多段構造パターンのなかで最も微細なパターンから順に形成することができる。よって、複数の段差を備えた微細な3次元構造パターンの形成を好適に行うことが可能となる。
本発明のパターン形成方法の実施例を示す図である。 本発明のパターン形成方法における効果を示す図である。 従来のパターン形成方法の一例を示す図である。 従来のパターン形成方法における問題点を示す図である。 従来のパターン形成方法における問題点を示す図である。
本発明の構成によれば、所望する3次元構造パターンを基板に形成する場合、第2のレジストパターニングを行う工程において、レジストを十分な平坦性をもってコートすることができる。このため、レジストパターニングの位置精度を向上させることができる。
また、レジスト膜への負電荷の蓄積を第2のハードマスク層によって抑えることができる。このため、第2のレジストパターニングにおいて描画の位置ずれを防ぐことができ、精度良く描画を行うことができる。よって、複数の段差を備えた微細な3次元構造パターンの形成を好適に行うことが可能となる。
以下、本発明の実施の形態を、図面を参照しつつ、説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
以下、本発明の実施形態におけるパターン形成の工程について、説明を行う。
(基板にハードマスク層を形成する工程(A))
まず、基板上にハードマスク層を形成する。ハードマスク層の形成方法としては、ハードマスク層に選択した材料に応じて、適宜公知の薄膜形成法を用いて形成して良い。たとえば、スパッタ法などを用いて良い。
基板は、用途に応じて適宜選択して良い。例えば、シリコン基板、石英基板、サファイア基板、SOI基板などであっても良い。
ハードマスク層は、選択した基板に対して、後述する基板に異方性エッチングを行う工程(C)におけるエッチング選択比が高く、導電性の材料であれば良い。
また、基板は、石英基板であり、ハードマスク層は、クロムからなる層であることが好ましい。石英基板は、一般的な露光光に対して透過性を有しており、特に、光インプリント法に用いるインプリントモールドや、フォトマスクなどの製造工程に本発明のパターン形成方法を用いる場合に好適である。ハードマスク層にはクロムからなる層を用いることで、後述するハードマスク層のパターニングを行う工程(B)におけるレジストを用いたリソグラフィにおいて、電子線による負電荷の蓄積を防ぐことができる。
(ハードマスク層のパターニングを行う工程(B))
次に、ハードマスク層のパターニングを行う。ハードマスク層のパターニングを行う方法としては、レジストを用いたリソグラフィ法を用いる。例えば、前記ハードマスク層上に、レジスト膜を形成し、該レジスト膜にパターニングを行いレジストパターンを形成し、該レジストパターンをマスクとしてエッチングを行うことにより、前記ハードマスク層のパターニングを行っても良い。このとき、パターニングを行うパターンは、形成する3次元構造パターンのなかで最も微細なパターンであることが望ましい。最も微細なパターンを初めに形成することで、後述する第2のハードマスク層のパターニングを行う工程(E)におけるレジストを用いたリソグラフィにおいて、レジストを十分な平坦性をもってコートすることができ、第2のハードマスクのパターニングを容易に精度良く行うことができる。
(基板に異方性エッチングを行う工程(C))
次に、ハードマスク層のパターンが形成された側から、基板に異方性エッチングを行う。エッチングとしては、適宜公知のエッチング方法を用いてよく、例えば、ドライエッチング、ウェットエッチングなどを行っても良い。また、エッチングの条件は、用いたハードマスク層、基板に応じて、適宜調節して良い。
(段差を備えた基板に第2のハードマスク層を形成する工程(D))
次に、段差を備えた基板上に第2のハードマスク層を形成する。ハードマスク層の形成方法としては、ハードマスク層に選択した材料に応じて、適宜公知の薄膜形成法を用いて形成して良い。たとえば、スパッタ法などを用いて良い。
ハードマスク層は、選択した基板に対して、後述する基板に第2の異方性エッチングを行う工程(F)におけるエッチング選択比が高く、導電性の材料であれば良い。
また、ハードマスク層は、クロムからなる層であることが好ましい。ハードマスク層にはクロムからなる層を用いることで、後述する第2のハードマスク層のパターニングを行う工程(E)におけるレジストを用いたリソグラフィにおいて、電子線による負電荷の蓄積を防ぐことができる。
(第2のハードマスク層のパターニングを行う工程(E))
次に、第2のハードマスク層のパターニングを行う。ハードマスク層のパターニングを行う方法としては、レジストを用いたリソグラフィ法を用いる。例えば、前記第2のハードマスク層上に、レジスト膜を形成し、該レジスト膜にパターニングを行いレジストパターンを形成し、該レジストパターンをマスクとしてエッチングを行うことにより、前記第2のハードマスク層のパターニングを行っても良い。
(基板に第2の異方性エッチングを行う工程(F))
次に、第2のハードマスク層のパターンが形成された側から、基板に異方性エッチングを行う。エッチングとしては、適宜公知のエッチング方法を用いてよく、例えば、ドライエッチング、ウェットエッチングなどを行っても良い。また、エッチングの条件は、用いたハードマスク層、基板に応じて、適宜調節して良い。
また、上記工程(D)〜工程(F)を繰り返すことにより、基板に形成する3次元構造パターンを3段以上の多段(N段)の構造パターンとすることができる。
第N番目のパターンを形成する場合、第N番目のパターンの線幅は第(N−1)番目のパターンの線幅よりも大きくてもよい。これにより、レジストを十分な平坦性をもってコートすることができ、第N番目のパターニングを容易に精度良く行うことができる。
上記工程(A)〜工程(F)の後、レジストを剥離し、ハードマスク層のウエット剥離洗浄を行うことにより位置精度の高いインプリントモールドが作製される。
また、上記工程(A)〜工程(F)により作製されたパターンから、従来の技術を用いることにより、位置精度の高いフォトマスクが作製される。
以下、本発明のパターン形成方法について、具体的に光インプリントモールドを作製する場合の一例を挙げながら説明を行う。本発明のパターン形成方法は下記実施例に限定されるものではない。
まず、ハードマスク層としてCr膜15nm厚を成膜したCr層22を石英基板21上に形成し、その上にポジ型レジスト200nm厚をコートしレジスト膜23とした(図1(a))。
次に、電子線描画装置にて、レジスト膜23に対して電子線をドーズ100μC/cmで照射した後、現像液を用いた現像処理、リンス、およびリンス液の乾燥を行い、レジストパターン24を得た(図1(b))。リンス液には純水を用いた。
次に、現像後の上記モールドを、ICPドライエッチング装置を用いたドライエッチングによってCr層22のエッチングを行い、Crパターン25を得た(図1(c))。このとき、Crのエッチングの条件は、Cl流量40sccm、O流量10sccm、He流量80sccm、圧力30Pa、ICPパワー300W、RIEパワー30Wであった。
次に、ICPドライエッチング装置を用いたドライエッチングによって石英基板21のエッチングを行った。このとき、石英のエッチングの条件は、C流量10sccm、O流量10〜25sccm、Ar流量75sccm、圧力2Pa、ICPパワー200W、RIEパワー550Wであった。
次に、Oプラズマアッシング(条件:O流量500sccm、圧力30Pa、RFパワー1000W)によってレジストを剥離した。
次に、残存したCrパターンのウエット剥離洗浄を行った(図1(d))。
以上より、石英基板にパターニングされた石英基板(1段)26を形成することができた。
次に、パターニングされた石英基板(1段)26上にCr膜15nm厚を成膜し、Cr層22’とした(図1(e))。
次に、段差上にCr層22’を備えたパターニングされた石英基板(1段)26上にポジ型レジスト200nm厚をコートし、レジスト膜23’とした(図1(f))。
次に、電子線描画装置にて、レジスト膜に対して電子線をドーズ100μC/cmで所望のパターンを照射した。
次に、現像機を用いた現像処理、リンス、およびリンス液の乾燥を行い、段差上に2層目段差に対応するレジストパターン24’を形成した(図1(g))。このとき、リンス液には純水を用いた。
次に、ICPドライエッチング装置を用いたドライエッチングによってCr膜のエッチングを行い、Crのパターンを形成した(図1(h))。このとき、Crのエッチングの条件は、Cl流量40sccm、O流量10sccm、He流量80sccm、圧力30Pa、ICPパワー300W、RIEパワー30Wであった。
次に、ICPドライエッチング装置を用いたドライエッチングによって石英基板のエッチングを行った。このとき、石英のエッチングの条件は、C流量10sccm、O流量10〜25sccm、Ar流量75sccm、圧力2Pa、ICPパワー200W、RIEパワー550Wであった。
次に、Oプラズマアッシング(条件:O流量500sccm、圧力30Pa、RFパワー1000W)によってレジストを剥離した(図1(i))。
次に、残存したCr層のウエット剥離洗浄を行った(図1(j))。これにより、パターニングされた石英基板(2段)27を形成することができた。
以上より、本発明のパターン形成方法を用いて、位置精度の高い光インプリント用のインプリントモールドを製造することができた。
本発明のパターン形成方法は、微細なパターンを形成することが求められる広範な分野に利用することが期待される。例えば、インプリントモールド、フォトマスク、半導体デバイス、光学素子、配線回路(デュアルダマシン構造の配線回路など)、記録デバイス(ハードディスクやDVDなど)、医療検査用チップ(DNA分析用途など)、ディスプレイ(拡散板、導光板など)、マイクロ流路などの製造工程において好適に利用することが期待できる。
11…基板
12、12’…ハードマスク層
13、13’、23、23’…レジスト膜
14、14’、24、24’…レジストパターン
15、15’…ハードマスクパターン
16…パターニングされた基板(1段)
17…パターニングされた基板(2段)
18…倒壊したレジストパターン
21…石英基板
22、22’…Cr層
25、25’…Crパターン
26…パターニングされた石英基板(1段)
27…パターニングされた石英基板(2段)

Claims (5)

  1. 3次元構造パターンを形成するパターン形成方法であって、
    基板にハードマスク層を形成する工程と、
    前記ハードマスク層をエッチングマスクとして、前記基板に第1の異方性エッチングを行う工程と、
    既に前記第1の異方性エッチングによって段差を備えた前記基板に第2のハードマスク層を形成する工程と、
    前記第2のハードマスク層をエッチングマスクとして、前記基板に第2の異方性エッチングを行う工程と、
    を備えたことを特徴とするパターン形成方法。
  2. 請求項1に記載のパターン形成方法において、
    基板に第1番目のパターンを形成する工程と、
    前記基板の第1番目のパターンが形成された側に、順に、2番目からN番目までのパターンを形成する工程と、を備え、
    前記第N番目のパターンの線幅は第(N−1)番目のパターンの線幅よりも大きいことを特徴とするパターン形成方法。
  3. 請求項1または2に記載のパターン形成方法において、
    基板は、石英基板であり、
    ハードマスク層は、クロムからなる層であることを特徴とするパターン形成方法。
  4. 請求項1から3のいずれかに記載のパターン形成方法を用いて製造されたインプリントモールド。
  5. 請求項1から3のいずれかに記載のパターン形成方法を用いて製造されたフォトマスク。
JP2009067179A 2009-03-19 2009-03-19 パターン形成方法、インプリントモールド及びフォトマスク Active JP5359430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009067179A JP5359430B2 (ja) 2009-03-19 2009-03-19 パターン形成方法、インプリントモールド及びフォトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009067179A JP5359430B2 (ja) 2009-03-19 2009-03-19 パターン形成方法、インプリントモールド及びフォトマスク

Publications (2)

Publication Number Publication Date
JP2010219456A true JP2010219456A (ja) 2010-09-30
JP5359430B2 JP5359430B2 (ja) 2013-12-04

Family

ID=42977940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009067179A Active JP5359430B2 (ja) 2009-03-19 2009-03-19 パターン形成方法、インプリントモールド及びフォトマスク

Country Status (1)

Country Link
JP (1) JP5359430B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071383A (ja) * 2009-09-28 2011-04-07 Toppan Printing Co Ltd パターン形成方法、パターン形成体
CN102692673A (zh) * 2012-06-20 2012-09-26 丹阳博昱科技有限公司 一种用掩模板制作大版导光片的方法
JP2014209509A (ja) * 2013-04-16 2014-11-06 大日本印刷株式会社 インプリントモールドの製造方法
JP2015112865A (ja) * 2013-12-16 2015-06-22 凸版印刷株式会社 インプリントモールド、インプリントモールドの製造方法、及びパターン形成方法
WO2015125788A1 (ja) * 2014-02-21 2015-08-27 東京エレクトロン株式会社 光増感化学増幅型レジスト材料及びこれを用いたパターン形成方法、半導体デバイス、リソグラフィ用マスク、並びにナノインプリント用テンプレート
JP2016071280A (ja) * 2014-10-01 2016-05-09 凸版印刷株式会社 フォトマスクブランク、それを用いたフォトマスクの製造方法とフォトマスク、それを用いて作製したマイクロレンズ
US9910219B2 (en) 2015-08-05 2018-03-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2018101143A (ja) * 2014-02-21 2018-06-28 東京エレクトロン株式会社 光増感化学増幅型レジスト材料及びこれを用いたパターン形成方法、並びに、半導体デバイス、リソグラフィ用マスク及びナノインプリント用テンプレートの製造方法
US11728210B2 (en) 2020-03-13 2023-08-15 Kioxia Corporation Manufacturing method of original plate and semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7218844B2 (ja) 2020-03-02 2023-02-07 株式会社島津理化 顕微鏡用鏡筒、顕微鏡、顕微鏡の製造方法および実験方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338979A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004071587A (ja) * 2002-08-01 2004-03-04 Hitachi Ltd スタンパとスタンパを用いたパターン転写方法及び転写パターンによる構造体の形成方法
JP2007266193A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd インプリント用の型部材とその作製方法、およびこれらに用いられる積層基板
JP2007268831A (ja) * 2006-03-31 2007-10-18 Dainippon Printing Co Ltd モールド及びモールドの作製方法
JP2008304689A (ja) * 2007-06-07 2008-12-18 Toppan Printing Co Ltd パターン形成方法、インプリントモールド、フォトマスク

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338979A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004071587A (ja) * 2002-08-01 2004-03-04 Hitachi Ltd スタンパとスタンパを用いたパターン転写方法及び転写パターンによる構造体の形成方法
JP2007266193A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd インプリント用の型部材とその作製方法、およびこれらに用いられる積層基板
JP2007268831A (ja) * 2006-03-31 2007-10-18 Dainippon Printing Co Ltd モールド及びモールドの作製方法
JP2008304689A (ja) * 2007-06-07 2008-12-18 Toppan Printing Co Ltd パターン形成方法、インプリントモールド、フォトマスク

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071383A (ja) * 2009-09-28 2011-04-07 Toppan Printing Co Ltd パターン形成方法、パターン形成体
CN102692673A (zh) * 2012-06-20 2012-09-26 丹阳博昱科技有限公司 一种用掩模板制作大版导光片的方法
WO2013189203A1 (zh) * 2012-06-20 2013-12-27 博昱科技(丹阳)有限公司 一种用掩模板制作大版导光片的方法
US9869811B2 (en) 2012-06-20 2018-01-16 Brivu Technologies Co., Ltd Method for manufacturing large-size light-guide sheet by using mask
JP2014209509A (ja) * 2013-04-16 2014-11-06 大日本印刷株式会社 インプリントモールドの製造方法
JP2015112865A (ja) * 2013-12-16 2015-06-22 凸版印刷株式会社 インプリントモールド、インプリントモールドの製造方法、及びパターン形成方法
JP2015172741A (ja) * 2014-02-21 2015-10-01 東京エレクトロン株式会社 光増感化学増幅型レジスト材料及びこれを用いたパターン形成方法、半導体デバイス、リソグラフィ用マスク、並びにナノインプリント用テンプレート
WO2015125788A1 (ja) * 2014-02-21 2015-08-27 東京エレクトロン株式会社 光増感化学増幅型レジスト材料及びこれを用いたパターン形成方法、半導体デバイス、リソグラフィ用マスク、並びにナノインプリント用テンプレート
JP2018101143A (ja) * 2014-02-21 2018-06-28 東京エレクトロン株式会社 光増感化学増幅型レジスト材料及びこれを用いたパターン形成方法、並びに、半導体デバイス、リソグラフィ用マスク及びナノインプリント用テンプレートの製造方法
US10025187B2 (en) 2014-02-21 2018-07-17 Tokyo Electron Limited Photosensitization chemical-amplification type resist material, method for forming pattern using same, semiconductor device, mask for lithography, and template for nanoimprinting
JP2016071280A (ja) * 2014-10-01 2016-05-09 凸版印刷株式会社 フォトマスクブランク、それを用いたフォトマスクの製造方法とフォトマスク、それを用いて作製したマイクロレンズ
US9910219B2 (en) 2015-08-05 2018-03-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10267991B2 (en) 2015-08-05 2019-04-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US11728210B2 (en) 2020-03-13 2023-08-15 Kioxia Corporation Manufacturing method of original plate and semiconductor device
US11978660B2 (en) 2020-03-13 2024-05-07 Kioxia Corporation Manufacturing method of original plate and semiconductor device

Also Published As

Publication number Publication date
JP5359430B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
JP5359430B2 (ja) パターン形成方法、インプリントモールド及びフォトマスク
JP4407770B2 (ja) パターン形成方法
KR100912990B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP4998168B2 (ja) インプリントモールド製造方法
JP2001230186A5 (ja)
CN102122113A (zh) 光刻方法
JP2009218574A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
CN107799402A (zh) 二次图形的形成方法
JP2004134574A (ja) 半導体装置の製造方法
JP2014167992A (ja) パターン形成方法
JP2014096483A (ja) 反射型マスクおよびその製造方法
JP2012023242A (ja) パターン製造方法およびパターン形成体
JP5682202B2 (ja) パターン形成方法、パターン形成体
JP2011167780A (ja) パターン形成方法およびパターン形成体
KR20080025818A (ko) 하드 마스크 형성 방법
JP5440071B2 (ja) パターン形成方法、パターン形成体
JP2010137538A (ja) インプリントモールド製造方法およびインプリントモールド
JP2006163342A (ja) フォトマスク及びこれを用いたパターン製造方法
KR100861169B1 (ko) 반도체 소자의 형성 방법
JP2008286828A (ja) パターン形成方法
KR100855851B1 (ko) 반도체 소자 및 그 제조 방법
KR20170052886A (ko) 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법
JP5343345B2 (ja) パターン形成方法、インプリントモールド、フォトマスク
JP2006019496A (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
KR20060126213A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Ref document number: 5359430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250